CN114843402A - 基于纳米材料的n型晶体管及制备方法 - Google Patents

基于纳米材料的n型晶体管及制备方法 Download PDF

Info

Publication number
CN114843402A
CN114843402A CN202210482553.XA CN202210482553A CN114843402A CN 114843402 A CN114843402 A CN 114843402A CN 202210482553 A CN202210482553 A CN 202210482553A CN 114843402 A CN114843402 A CN 114843402A
Authority
CN
China
Prior art keywords
material layer
semiconductor material
type transistor
layer
nanomaterial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210482553.XA
Other languages
English (en)
Inventor
刘晨晨
曹宇
张志勇
韩杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Original Assignee
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanxin Carbon Based Integrated Circuit Research Institute, Peking University, Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd filed Critical Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority to CN202210482553.XA priority Critical patent/CN114843402A/zh
Publication of CN114843402A publication Critical patent/CN114843402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供了一种基于纳米材料的N型晶体管,包括:衬底层;半导体材料层,半导体材料层设置在衬底层上,以用于形成半导体沟道区;第一金属电极,第一金属电极设置在半导体材料层上以形成源电极;以及第二金属电极,第二金属电极设置在半导体材料层上以形成漏电极;其中,半导体材料层由纳米材料形成,金属电极的底部与半导体材料层接触,衬底层与半导体材料层之间设置有疏水性材料层,以避免金属电极的底部被氧化。本公开还提供一种集成电路器件及一种晶体管的制备方法。

Description

基于纳米材料的N型晶体管及制备方法
技术领域
本公开涉及晶体管技术领域,本公开尤其涉及一种基于纳米材料的N 型晶体管及制备方法。
背景技术
当下摩尔定律对硅基集成电路发展的指导作用逐渐减弱,而科技的发展对集成电路的要求越来越高,在当前主流的硅基工艺面临物理和工艺的极限的情况下,需要新的材料和工艺的出现打破瓶颈。
碳纳米管作为后摩尔时代最具希望的材料之一,目前已经可以在4 寸晶圆上批量制备高半导体纯度,高密度的碳管阵列,这是实现碳基集成电路的基础。
考虑到低功耗和散热的需求,CMOS单元是集成电路必然的选择。虽然目前基于阵列碳管的P型晶体管已经具备超越硅基的性能,但是与之性能相匹配的N型晶体管的制备却面临困境。
目前主流的制备高性能N型晶体管的方式之一为低功函数金属作为源漏电极,因为低功函数金属的费米能级与碳纳米管的导带平齐,在高接触质量的情况下对于电子输运没有势垒,因此可以发挥出碳纳米管高迁移率的优势。这种方法在单根碳管和无序碳管薄膜上已经展示出良好的性能,但是由于低功函数金属在空气中容易发生氧化,外界的水氧在工艺过程中会沿阵列碳管进入接触金属底部造成氧化,这会导致器件不导通或者性能差。因此需要改进工艺来解决氧化问题,进而提升基于阵列碳管N型晶体管的性能,以实现高性能CMOS器件与电路。
发明内容
为了解决上述技术问题中的至少一个,本公开提供一种基于纳米材料的N型晶体管,包括:
衬底层;
半导体材料层,所述半导体材料层设置在所述衬底层上,以用于形成半导体沟道区;
第一金属电极,所述第一金属电极设置在所述半导体材料层上以形成源电极;
第二金属电极,所述第二金属电极设置在所述半导体材料层上以形成漏电极;
其中,所述半导体材料层由纳米材料形成,所述金属电极的底部与所述半导体材料层接触,所述衬底层与所述半导体材料层之间设置有疏水性材料层,以避免所述金属电极的底部被氧化。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述第一金属电极和所述第二金属电极均由低功率函数金属或者低功率函数金属的合金形成。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述低功率函数金属包括但不限于钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的一种。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述低功率函数金属的合金包括但不限于由钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的两种或三种以上形成的合金。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述疏水性材料层在所述衬底层上的覆盖面积大于或等于所述半导体材料层的覆盖面积。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述第一金属电极和所述第二金属电极在所述半导体材料层上沿第一方向间隔设置,所述第一金属电极和所述第二金属电极均在第二方向上具有延伸尺寸,所述金属电极在第二方向上的两个端部均延伸至所述疏水性材料层上,或者终止于所述半导体材料层上;
其中,第一方向和第二方向为互相垂直的方向。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述半导体材料层由阵列碳纳米管形成。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述阵列碳纳米管为二维阵列碳纳米管或者三维阵列碳纳米管。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述半导体材料层由半导体纳米线或二维半导体平面形成。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,还包括:
栅电极,所述栅电极形成在所述第一金属电极和第二金属电极之间,且位于所述半导体材料层的所述半导体沟道区的上方;
栅介质层,所述栅介质层至少形成在所述栅电极与所述半导体材料层之间、所述栅电极与所述第一金属电极之间及所述栅电极与所述第二金属电极之间。
根据本公开的至少一个实施方式的基于纳米材料的N型晶体管,所述栅介质层的材料包括但不限于HfO2或Y2O3
根据本公开的另一个方面,提供一种集成电路器件,包括:
N型晶体管,所述N型晶体管为本公开任一个实施方式的基于纳米材料的N型晶体管。
根据本公开的又一个方面,提供一种N型晶体管的制备方法,包括以下步骤:
对衬底层的第一表面进行疏水性处理;
在经过疏水性处理的所述第一表面上形成半导体材料层;
在所述半导体材料层的第一区域和第二区域分别沉积金属材料,以分别形成源电极和漏电极;
在所述第一区域和第二区域之间沉积绝缘材料以形成栅介质层;
在所述栅介质层上形成栅电极。
根据本公开的至少一个实施方式的制备方法,所述疏水性处理包括:
在所述衬底层的第一表面上形成疏水性材料层。
根据本公开的至少一个实施方式的制备方法,所述半导体材料层由纳米材料形成。
根据本公开的至少一个实施方式的制备方法,所述源电极和所述漏电极均由低功率函数金属材料或低功率函数金属的合金材料形成。
根据本公开的至少一个实施方式的制备方法,所述制备方法用于制备本公开任一个实施方式的基于纳米材料的N型晶体管。
附图说明
附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分。
图1是本公开的一个实施方式的基于纳米材料的N型晶体管的结构示意图。
图2至图8示出了本公开的一个实施方式的基于纳米材料的N型晶体管的制备过程。
图9示出了基于未经过疏水性处理的衬底和阵列碳纳米管的N型晶体管的接触金属(金属电极)的底部的氧化情况的TEM(透射电子显微镜)表征图。
图10中的(a)图是未经过疏水性处理的衬底呈现亲水性的示意图,图10中的(b)图是经过疏水性处理的衬底呈现疏水性的示意图。
图11是本公开的基于疏水性处理之后的衬底层的N型晶体管与基于未经过疏水性处理的衬底层的N型晶体管的开态电流和良率的对比示意图。
图12是本公开的一个实施方式的N型晶体管的制备方法的流程示意图。
附图标记说明
100 N型晶体管
101 衬底层
102 疏水性材料层
103 半导体材料层
104 金属电极
105 栅介质层
106 栅电极。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施方式仅用于解释相关内容,而非对本公开的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本公开相关的部分。
需要说明的是,在不冲突的情况下,本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明,否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此,除非另有说明,否则在不脱离本公开的技术构思的情况下,各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此,除非说明,否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以以不同于所描述的顺序来执行具体的工艺顺序。例如,可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时,该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件,或者可以存在中间部件。然而,当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时,不存在中间部件。为此,术语“连接”可以指物理连接、电气连接等,并且具有或不具有中间部件。
为了描述性目的,本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如,在“侧壁”中)”等的空间相对术语,从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外,空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此,示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外,设备可被另外定位(例如,旋转90度或者在其它方位处),如此,相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的,而不意图是限制性的。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个 (种、者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组,但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是,如这里使用的,术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语,如此,它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
下文结合图1至图12对本公开的基于纳米材料的N型晶体管及其制备方法进行详细说明。
图1是本公开的一个实施方式的基于纳米材料的N型晶体管的结构示意图。
参考图1,本公开的一个实施方式的基于纳米材料的N型晶体管100,包括:
衬底层101;
半导体材料层103,半导体材料层103设置在衬底层101上,以用于形成半导体沟道区;
第一金属电极104,第一金属电极104设置在半导体材料层103上以形成源电极;
第二金属电极104,第二金属电极104设置在半导体材料层103上以形成漏电极;
其中,半导体材料层103由纳米材料形成,金属电极104的底部与半导体材料层103接触,衬底层101与半导体材料层103之间设置有疏水性材料层102,以避免金属电极104的底部被氧化。
本公开的基于纳米材料的N型晶体管是一种新型结构的N型场效应晶体管。
本公开的发明人发现,在使用低功率函数金属做接触电极的N型晶体管会因为金属的底部的氧化导致接触质量的严重下降,尤其是使用纳米材料作为N沟道层的场效应晶体管。
本公开的基于纳米材料的N型晶体管通过对衬底层101的表面进行疏水性处理,能够在N型晶体管的制备过程中避免外界水氧经由纳米材料形成的半导体材料层103进入并与金属电极104的底部接触,避免金属电极104的底部被氧化。
其中,本公开上文描述的疏水性处理可以通过在基于纳米材料的N 型晶体管100的衬底层101的表面形成疏水性材料层102来实现。
疏水性材料可以采用六甲基二硅氮烷(HMDS),本领域技术人员在本公开技术方案的启示下,可以对疏水性材料做出调整或者重新选择,均落入本公开的保护范围。
本公开的基于纳米材料的N型晶体管100,其衬底层101可以是硅片、石英、蓝宝石、金刚石等材质,本领域技术人员可以对衬底层101 的材质进行选择或调整,均落入本公开的保护范围。
在本公开的一些实施方式中,本公开的基于纳米材料的N型晶体管 100的半导体材料层103由阵列碳纳米管形成。
在经过疏水性处理后的衬底层101上,可以基于在碳纳米管溶液中提拉阵列碳纳米管的方式形成半导体材料层103,本领域技术人员也可以采用其他的工艺在衬底层101上形成阵列碳纳米管以形成上文描述的半导体材料层103。
其中,本公开上文描述的阵列碳纳米管为二维阵列碳纳米管或者三维阵列碳纳米管。
本领域技术人员可以对阵列碳纳米管的具体结构进行调整,均落入本公开的保护范围。
在本公开的又一些实施方式中,本公开的基于纳米材料的N型晶体管100的半导体材料层103由半导体纳米线或者二维半导体平面形成。
对于上述各个实施方式的基于纳米材料的N型晶体管100,优选地,上文描述的第一金属电极104和第二金属电极104均由低功率函数金属或者低功率函数金属的合金形成。
其中,低功率函数金属可以是钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的一种。
其中,低功率函数金属的合金可以是钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的两种金属或三种以上的金属形成的合金,例如ScAl、 YAl等。
低功率函数金属是场效应晶体管中常用的金属电极材料,本领域技术人员在本公开技术方案的启示下,对具体的低功率函数金属及其合金的种类进行选择或调整,均落入本公开的保护范围。
继续参考图1,根据本公开的优选实施方式的基于纳米材料的N型晶体管100,本公开描述的疏水性材料层102在衬底层101上的覆盖面积大于半导体材料层103的覆盖面积。
图2至图8示出了本公开的一个实施方式的基于纳米材料的N型晶体管100的制备过程(下文将基于图2至图8详细描述本公开的N型晶体管100的制备方法)。
由图6可以看出,本公开的疏水性材料层102在衬底层101上的覆盖面积大于半导体材料层103的覆盖面积,使得本公开的疏水性材料层 102能够更好的避免外界水氧经由纳米材料形成的半导体材料层103进入并与金属电极104的底部接触。
在本公开的一些实施方式中,疏水性材料层102在衬底层101上的覆盖面积等于半导体材料层103的覆盖面积。
继续参考图6,根据本公开的一个优选实施方式的基于纳米材料的N 型晶体管100,包括:
衬底层101;
半导体材料层103,半导体材料层103设置在衬底层101上;
第一金属电极104,第一金属电极104设置在半导体材料层103上以形成源电极;
第二金属电极104,第二金属电极104设置在半导体材料层103上以形成漏电极;
其中,半导体材料层103由纳米材料形成,金属电极104的底部与半导体材料层103接触,衬底层101与半导体材料层103之间设置有疏水性材料层102,以避免金属电极104的底部被氧化。
其中,第一金属电极104和第二金属电极104在半导体材料层103 上沿第一方向间隔设置(图6中的X方向),第一金属电极104和第二金属电极104均在第二方向(图6中的Y方向)上具有延伸尺寸,金属电极104在第二方向上的两个端部均延伸至疏水性材料层102上,第一方向和第二方向为互相垂直的方向。
在本公开的一些实施方式中,金属电极104在第二方向上的两个端部也可以终止于半导体材料层103上。
参考图8,对于本公开的基于纳米材料的N型晶体管100,还包括:
栅电极106,栅电极106形成在第一金属电极104和第二金属电极 104之间,且位于半导体材料层103的半导体沟道区的上方;
栅介质层105,栅介质层105至少形成在栅电极106与半导体材料层 103之间、栅电极106与第一金属电极104之间及栅电极106与第二金属电极104之间。
其中,本公开的基于纳米材料的N型晶体管100的栅电极106的材料可以是现有技术中的各种金属材料,本公开对栅电极106的材料不做特别限定,本领域技术人员在本公开技术方案的启示下,可以对栅电极 106的材料做出选择或调整,均落入本公开的保护范围。
本公开的栅介质层105的材料可以是HfO2或Y2O3等,本领域技术人员也可以选用其他种类的绝缘材料作为本公开的栅介质层,本领域技术人员可以对栅介质层105的材料进行选择或调整,均落入本公开的保护范围。
本公开的基于纳米材料的N型晶体管100,由于其衬底层101的第一表面(即图1中的上表面)为经过疏水性处理的表面,能够避免低功率函数金属电极104的底部被氧化(或者,减小低功率函数金属电极104 的底部被氧化的概率),提高了金属电极与纳米材料的半导体纳米材料层的接触质量,能够实现高性能及高良率的N型晶体管与CMOS电路。
图9示出了基于未经过疏水性处理的衬底和阵列碳纳米管的N型晶体管的接触金属(金属电极)的底部的氧化情况的TEM(透射电子显微镜)表征图。其中,(a)图为TEM图,(b)图为(a)图对应区域的氧元素分布图。其中,(a)图和(b)图中,白线左侧的区域是没有碳纳米管的区域(Contact area),白线右侧的区域是有阵列碳纳米管的区域 (Contact areawith CNT),可以明显看出,阵列碳纳米管上方的接触金属出现氧化。
图10中的(a)图是未经过疏水性处理的衬底呈现亲水性的示意图,图10中的(b)图是经过疏水性处理的衬底呈现疏水性的示意图。
呈现亲水性的衬底,外界的水氧容易沿碳纳米管进入接触金属的底部导致接触金属的底部被氧化;呈现疏水性的衬底,外界的水氧无法进入接触金属的底部,避免了接触金属的底部被氧化。
图11是本公开的基于疏水性处理之后的衬底层的N型晶体管与基于未经过疏水性处理的衬底层的N型晶体管的开态电流和良率的对比示意图。
由图11可以看出,本公开的基于疏水性处理之后的衬底层的N型晶体管具有较高的开态电流和较高的良率。
本公开还提供一种集成电路器件,包括:N型晶体管100,N型晶体管100为本公开的任一个实施方式的基于纳米材料的N型晶体管100。
其中,集成电路器件包括CMOS电路/器件,CMOS电路/器件包括本公开的任一个实施方式的基于纳米材料的N型晶体管100。
图12是本公开的一个实施方式的N型晶体管的制备方法的流程示意图。
参考图12,本实施方式的N型晶体管的制备方法S100,包括以下步骤:
S102、对衬底层101的第一表面进行疏水性处理;
S104、在经过疏水性处理的第一表面上形成半导体材料层103;
S106、在半导体材料层的第一区域和第二区域分别沉积金属材料,以分别形成源电极和漏电极;
S108、在第一区域和第二区域之间沉积绝缘材料以形成栅介质层;
S110、在栅介质层上形成栅电极。
其中,根据本公开的优选实施方式的N型晶体管的制备方法S100,本公开描述的疏水性处理包括:
在衬底层101的第一表面上形成疏水性材料层102。
下文结合图2至图8对本公开的一个实施方式的N型晶体管100的制备过程进行详细说明。
参考图2,首先制备衬底层101,衬底层101可以是硅片、石英、蓝宝石、金刚石等材质。
图2中的(a)图为纵向剖面示意图,图2中的(b)图为顶视图。
参考图3,对衬底层101进行疏水性处理,优选的,在衬底层101的第一表面(即上表面)形成疏水性材料层102,疏水性材料层102可以采用六甲基二硅氮烷(HMDS)。
图3中的(a)图为纵向剖面示意图,图3中的(b)图为顶视图。
参考图4,在疏水性材料层102上形成半导体材料层103,本实施方式中半导体材料层103为阵列碳纳米管,阵列碳纳米管可以通过沉积或者提拉等方式在疏水性材料层102上形成阵列碳纳米管。
图4中的(a)图为纵向剖面示意图,图4中的(b)图为顶视图。
参考图5,对阵列碳纳米管有源区进行图形化,以形成半导体沟道区。对阵列碳纳米管有源区进行图形化,可以采用光刻和刻蚀技术进行。
图5中的(a)图为纵向剖面示意图,图5中的(b)图为顶视图。
参考图6,在半导体沟道区的上方的源漏区域分别沉积低功率函数金属,以形成第一金属电极104和第二金属电极104,即源电极和漏电极。
图6中的(a)图为纵向剖面示意图,图6中的(b)图为顶视图。
参考图7,制备栅介质层105,栅介质层105可以通过原子层沉积的方式或者其他方式形成,栅介质层105的材质可以是HfO2,Y2O3或者其他绝缘材质。
图7中的(a)图为纵向剖面示意图,图7中的(b)图为顶视图。
参考图8,在栅介质层105上制备栅电极106,栅电极106可以通过薄膜生长、光刻和刻蚀方法形成。
图8中的(a)图为纵向剖面示意图,图7中的(b)图为顶视图。
经过图2至图8的制备过程,制备了图1示出的本公开的基于纳米材料的N型晶体管100。
在本说明书的描述中,参考术语“一个实施例/方式”、“一些实施例/ 方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例/方式或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
本领域的技术人员应当理解,上述实施方式仅仅是为了清楚地说明本公开,而并非是对本公开的范围进行限定。对于所属领域的技术人员而言,在上述公开的基础上还可以做出其它变化或变型,并且这些变化或变型仍处于本公开的范围内。
以下列出了本公开参考的现有技术文献。
[1]L.Liu et al.,"Aligned,high-density semiconducting carbon nanotubearrays for high-performance electronics,"Science,vol.368,no. 6493,pp.850-856,May 22 2020.
[2]Y.Lin et al.,"Enhancement-Mode Field-Effect Transistors and High-Speed Integrated Circuits Based on Aligned Carbon Nanotube Films,"AdvancedFunctional Materials,2021.
[3]Z.Zhang et al.,"Doping-free fabrication of carbon nanotube basedballistic CMOS devices and circuits,"vol.7,no.12,pp.3603-3607, 2007.
[4]Y.Yang,L.Ding,J.Han,Z.Zhang,and L.M.Peng, "High-PerformanceComplementary Transistors and Medium-Scale Integrated Circuits Based onCarbon Nanotube Thin Films,"ACS Nano, vol.11,no.4,pp.4124-4132,Apr 25 2017。

Claims (10)

1.一种基于纳米材料的N型晶体管,其特征在于,包括:
衬底层;
半导体材料层,所述半导体材料层设置在所述衬底层上,以用于形成半导体沟道区;
第一金属电极,所述第一金属电极设置在所述半导体材料层上以形成源电极;以及
第二金属电极,所述第二金属电极设置在所述半导体材料层上以形成漏电极;
其中,所述半导体材料层由纳米材料形成,所述金属电极的底部与所述半导体材料层接触,所述衬底层与所述半导体材料层之间设置有疏水性材料层,以避免所述金属电极的底部被氧化。
2.根据权利要求1所述的基于纳米材料的N型晶体管,其特征在于,所述第一金属电极和所述第二金属电极均由低功率函数金属或者低功率函数金属的合金形成。
3.根据权利要求2所述的基于纳米材料的N型晶体管,其特征在于,所述低功率函数金属包括但不限于钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的一种。
4.根据权利要求2所述的基于纳米材料的N型晶体管,其特征在于,所述低功率函数金属的合金包括但不限于由钪(Sc)、钇(Y)、铝(Al)、钛(Ti)、钙(Ca)中的两种或者三种以上形成的合金。
5.根据权利要求1所述的基于纳米材料的N型晶体管,其特征在于,所述疏水性材料层在所述衬底层上的覆盖面积大于或等于所述半导体材料层的覆盖面积。
6.根据权利要求1或5所述的基于纳米材料的N型晶体管,其特征在于,所述第一金属电极和所述第二金属电极在所述半导体材料层上沿第一方向间隔设置,所述第一金属电极和所述第二金属电极均在第二方向上具有延伸尺寸,所述金属电极在第二方向上的两个端部均延伸至所述疏水性材料层上,或者终止于所述半导体材料层上;
其中,第一方向和第二方向为互相垂直的方向。
7.根据权利要求1所述的基于纳米材料的N型晶体管,其特征在于,所述半导体材料层由阵列碳纳米管形成。
8.根据权利要求7所述的基于纳米材料的N型晶体管,其特征在于,所述阵列碳纳米管为二维阵列碳纳米管或者三维阵列碳纳米管;
优选地,所述半导体材料层由半导体纳米线或者二维半导体平面形成;
优选地,还包括:
栅电极,所述栅电极形成在所述第一金属电极和第二金属电极之间,且位于所述半导体材料层的所述半导体沟道区的上方;以及
栅介质层,所述栅介质层至少形成在所述栅电极与所述半导体材料层之间、所述栅电极与所述第一金属电极之间及所述栅电极与所述第二金属电极之间;
优选地,所述栅介质层的材料包括但不限于HfO2或Y2O3
9.一种集成电路器件,其特征在于,包括:
N型晶体管,所述N型晶体管为权利要求1至8中任一项所述的基于纳米材料的N型晶体管。
10.一种N型晶体管的制备方法,其特征在于,包括以下步骤:
对衬底层的第一表面进行疏水性处理;
在经过疏水性处理的所述第一表面上形成半导体材料层;
在所述半导体材料层的第一区域和第二区域分别沉积金属材料,以分别形成源电极和漏电极;
在所述第一区域和第二区域之间沉积绝缘材料以形成栅介质层;以及
在所述栅介质层上形成栅电极;
优选地,所述疏水性处理包括:
在所述衬底层的第一表面上形成疏水性材料层;
优选地,所述半导体材料层由纳米材料形成;
优选地,所述源电极和所述漏电极均由低功率函数金属材料或低功率函数金属的合金材料形成;
优选地,所述制备方法用于制备权利要求1至8中任一项的基于纳米材料的N型晶体管。
CN202210482553.XA 2022-05-05 2022-05-05 基于纳米材料的n型晶体管及制备方法 Pending CN114843402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210482553.XA CN114843402A (zh) 2022-05-05 2022-05-05 基于纳米材料的n型晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210482553.XA CN114843402A (zh) 2022-05-05 2022-05-05 基于纳米材料的n型晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN114843402A true CN114843402A (zh) 2022-08-02

Family

ID=82567721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210482553.XA Pending CN114843402A (zh) 2022-05-05 2022-05-05 基于纳米材料的n型晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN114843402A (zh)

Similar Documents

Publication Publication Date Title
US8471249B2 (en) Carbon field effect transistors having charged monolayers to reduce parasitic resistance
JP4493344B2 (ja) カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法
TWI314779B (en) Block contact architectures for nanoscale channel transistors
US7892956B2 (en) Methods of manufacture of vertical nanowire FET devices
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
US8692230B2 (en) High performance field-effect transistors
US7709827B2 (en) Vertically integrated field-effect transistor having a nanostructure therein
US10090386B2 (en) Graphene-metal bonding structure, method of manufacturing the same, and semiconductor device having the graphene-metal bonding structure
KR20160003343A (ko) SiC 핀들 또는 나노와이어 템플레이트들로부터 제조되는 그래핀 나노리본들 및 카본 나노튜브들
US20080150043A1 (en) Field Effect Transistor (FET) having nano tube and method of manufacturing the FET
CN109196651B (zh) 场效应晶体管结构及其制作方法
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
US10854724B2 (en) One-dimensional nanostructure growth on graphene and devices thereof
TWI744188B (zh) 鰭式場效電晶體裝置和其形成方法
CN114843402A (zh) 基于纳米材料的n型晶体管及制备方法
US20230335589A1 (en) Transistor and method for fabricating the same
CN113644109B (zh) 晶体管及其制备方法
CN113644110B (zh) 晶体管及其制备方法
US9035319B2 (en) Nitride semiconductor and fabricating method thereof
CN113035958B (zh) 一种半导体场效应晶体管及其制造方法
CN113764586A (zh) 一种窄带隙半导体晶体管及其制备方法
CN114497227A (zh) 一种多独立栅场效应管、制备方法及集成电路
CN114824086A (zh) 晶体管及其制备方法
TW202220101A (zh) 半導體裝置的形成方法
US20180342689A1 (en) Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination