CN113644113B - 晶体管及制作方法 - Google Patents

晶体管及制作方法 Download PDF

Info

Publication number
CN113644113B
CN113644113B CN202010393423.XA CN202010393423A CN113644113B CN 113644113 B CN113644113 B CN 113644113B CN 202010393423 A CN202010393423 A CN 202010393423A CN 113644113 B CN113644113 B CN 113644113B
Authority
CN
China
Prior art keywords
layer
material layer
side wall
gate
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010393423.XA
Other languages
English (en)
Other versions
CN113644113A (zh
Inventor
许海涛
高宁飞
杜晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Original Assignee
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd filed Critical Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority to CN202010393423.XA priority Critical patent/CN113644113B/zh
Priority to PCT/CN2020/113547 priority patent/WO2021227311A1/en
Publication of CN113644113A publication Critical patent/CN113644113A/zh
Application granted granted Critical
Publication of CN113644113B publication Critical patent/CN113644113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了晶体管及制作方法。晶体管包括：依次层叠设置在基底上的窄带隙材料层、栅介质层和栅极，窄带隙材料层具有沟道区，位于窄带隙材料层远离基底一侧的膜层在沟道区具有台阶；源极和漏极，源极和漏极位于窄带隙材料层远离基底的一侧，且均与窄带隙材料层相接触，在源极和漏极中，至少漏极覆盖台阶，源极和漏极由金属材料形成。晶体管在关断状态时，漏极侧的能带变化平缓，缓解了漏极侧能带过度弯曲导致的势垒减薄，抑制了漏极载流子的反向隧穿，减小了关态漏电流，降低了晶体管的功耗，提高了晶体管的开关比；在导通状态时漏极侧能带的平缓变化，减少了载流子对漏极的冲击，减少了漏极的热迁移，使晶体管的结构更加可靠、使用寿命增长。

Description

晶体管及制作方法
技术领域
本发明涉及半导体器件领域，具体地，涉及晶体管及制作方法。
背景技术
碳纳米管是理想的晶体管沟道材料，具备一维超薄、高迁移率、完美晶格、高物理和化学稳定性、高热导率等优异的物理和化学特性。以碳纳米管作沟道材料的晶体管，其极限性能和能源利用效率相比传统晶体管具有显著优势。在晶体管中，通过栅极控制源漏极之间沟道中的载流子分布，结合施加的源漏电压，使源漏之间的沟道导通或关断。
然而，目前以碳纳米管作沟道材料的晶体管及制作方法仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，以碳纳米管作沟道材料的晶体管存在关态漏电流较大、器件寿命较短以及可靠性较低等问题。发明人发现，这主要是由于目前的晶体管，在源漏之间电压和栅压的作用下，靠近漏极的能带具有较为剧烈的变化(参考图2，对应碳纳米管PMOS器件关断状态的能带示意图)导致的。具体的，目前的晶体管通常选用高K介质材料做栅介质层，以提高栅控，然而其也带来了靠近漏极的能带变化较为剧烈的问题，即在晶体管导通状态下，漏极侧能带弯曲，导致沟道中的载流子在接近漏极时具有较高能量，高速的载流子与漏极侧的栅介质层、基底发生碰撞，产生电荷注入，或者与漏极碰撞，产生大量的热，随着运行时间的积累使漏极侧的栅介质层和基底被损伤，以及使形成漏极的金属材料发生迁移，漏极结构恶化，降低了器件的寿命。又由于碳纳米管为窄带隙材料，在晶体管关断状态下，能带的剧烈变化使得漏极侧的肖特基势垒厚度变薄，在高的偏压下，漏极侧的载流子很容易发生反向隧穿，导致较大的关态漏电流，增大了晶体管的功耗。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种晶体管。所述晶体管包括：依次层叠设置在基底上的窄带隙材料层、栅介质层和栅极，所述窄带隙材料层具有沟道区，位于所述窄带隙材料层远离所述基底一侧的膜层在所述沟道区具有台阶；源极和漏极，所述源极和所述漏极位于所述窄带隙材料层远离所述基底的一侧，所述源极和所述漏极均与所述窄带隙材料层相接触，在所述源极和所述漏极中，至少所述漏极覆盖所述台阶，所述源极和所述漏极由金属材料形成。该晶体管在导通状态时，漏极侧的能带变化较为平缓，缓解了能带过度弯曲引起的载流子的大幅加速，减少了载流子对漏极侧栅介质层、基底和漏极的冲击，减少了漏极的热迁移以及对栅介质层和基底的损伤，使晶体管的结构更加可靠、使用寿命增长，并且该晶体管在关断状态时漏极侧的肖特基势垒变厚，缓解了载流子的反向隧穿，有效减小了关态漏电流，降低了晶体管的功耗。
根据本发明的实施例，所述膜层一侧的所述台阶的长度与所述栅极的长度比为0.01-2。由此，可实现对漏极侧能带的良好调节，同时不显著增加源极侧和漏极侧的接触电阻。
根据本发明的实施例，形成所述窄带隙材料层的材料包括碳纳米管、纳米线、二维材料的至少之一。由此，由上述材料作晶体管的沟道材料，可以使晶体管具有优异的性能。
根据本发明的实施例，所述晶体管包括侧墙，所述侧墙覆盖所述栅极的侧壁，所述栅极和所述侧墙在所述基底上的正投影，位于所述栅介质层在所述基底上的正投影范围内，所述栅介质层未被所述侧墙和所述栅极覆盖的部分形成所述台阶。由此，在晶体管处于导通或关断状态时，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对能带的调节，减缓漏极侧能带的过度弯曲，侧墙可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述栅极在所述基底上的正投影，位于所述栅介质层在所述基底上的正投影范围内，所述晶体管包括侧墙，所述侧墙覆盖所述栅极远离所述基底一侧的表面，以及覆盖所述栅极的侧壁，并延伸至所述栅介质层的边缘处，所述侧墙延伸的部分形成所述台阶。由此，在晶体管处于导通状态或者关断状态时，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对能带的调节，减缓漏极侧能带的过度弯曲，侧墙可实现源漏极与栅极之间的绝缘，且侧墙将栅极与空气隔绝，可实现对栅极的钝化保护。
根据本发明的实施例，所述侧墙延伸的部分具有固定电荷或者偶极子，或者，所述侧墙延伸的部分与所述栅介质层的界面具有偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，或者，通过侧墙延伸部分与栅介质层界面处的偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。
根据本发明的实施例，所述栅极在所述基底上的正投影，与所述栅介质层在所述基底上的正投影重合，所述晶体管包括侧墙，所述侧墙覆盖所述栅极和所述栅介质层的侧壁，并向远离所述栅介质层侧壁的一侧延伸，所述侧墙延伸的部分形成所述台阶。由此，在晶体管处于导通状态或者关断状态时，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对能带的调节，减缓漏极侧能带的过度弯曲，侧墙可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述侧墙延伸的部分具有固定电荷或者偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。
根据本发明的实施例，所述栅介质层具有U型结构，所述栅极设置在所述U型结构形成的容纳空间内，所述晶体管包括保护结构，所述保护结构分别与所述窄带隙材料层和所述栅介质层相接触，所述保护结构形成所述台阶。由此，在晶体管处于导通状态或者关断状态时，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对能带的调节，减缓漏极侧能带的过度弯曲。
根据本发明的实施例，所述保护结构中具有固定电荷或者偶极子。由此，可以利用保护结构中的固定电荷或者偶极子对其下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，形成所述保护结构的材料满足通过化学蚀刻的方式进行图案化处理。由此，在制作晶体管的过程中，对上述材料进行化学蚀刻形成保护结构时，不仅不会对窄带隙材料层造成损伤和污染，还可以去除窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥。
根据本发明的实施例，形成所述保护结构的材料包括氧化钇、氧化镧、氧化钪、氧化硅、氧化铝的至少之一。由此，在制作晶体管的过程中，对上述材料进行化学蚀刻形成保护结构时，不仅不会对窄带隙材料层造成损伤和污染，还可以去除窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥，由于氧化硅的介电常数较低，由氧化硅形成的保护结构，可以降低漏极侧能带的剧烈变化，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，所述栅介质层的侧壁与所述栅极的侧壁之间进一步包括介质层，所述介质层由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。由此，可降低源漏极与栅极之间的寄生电容。
根据本发明的实施例，所述栅介质层由高K介质材料形成，所述高K介质材料包括Al2O3、HfO2、ZrO2、TiO2、HfOxNy、LaOxNy、Y2O3、La2O3的至少之一。由此，可以使晶体管具有良好的栅控，在保证晶体管具有良好栅控的基础上，利用前面描述的结构对能带进行调节，缓解漏极侧能带的过度弯曲。
根据本发明的实施例，所述侧墙由绝缘介质材料形成。由此，可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述侧墙由高K介质材料形成，所述高K介质材料包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一。针对侧墙延伸形成台阶的结构，由高K介质材料形成台阶，有利于漏极金属对台阶下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，所述侧墙由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。由此，侧墙的介电常数较低，可以降低源漏极与栅极之间的寄生电容，且针对侧墙延伸形成台阶的结构，低K介质材料形成的台阶，可降低栅极对台阶下方沟道区的栅控能力，进一步缓解漏极侧能带的过度弯曲。
在本发明的另一方面，本发明提出了一种制作晶体管的方法。所述方法包括：在基底上形成依次层叠设置的窄带隙材料层、栅介质层和栅极，所述窄带隙材料层具有沟道区，令位于所述窄带隙材料层远离所述基底一侧的膜层在所述沟道区具有台阶；形成源极和漏极，令所述源极和所述漏极位于所述窄带隙材料层远离所述基底的一侧，所述源极和所述漏极均与所述窄带隙材料层相接触，在所述源极和所述漏极中，至少所述漏极覆盖所述台阶，所述源极和所述漏极由金属材料形成。由此，利用该方法获得的晶体管在导通状态时，漏极侧的能带变化较为平缓，缓解了能带过度弯曲引起的载流子的大幅加速，减少了载流子对漏极、漏极侧的栅介质层和基底的冲击，减少了漏极的热迁移以及对漏极侧栅介质层和基底的电荷注入等损伤，使晶体管的结构更加可靠、使用寿命增长；利用该方法获得的晶体管在关断状态时，漏极侧的肖特基势垒变厚，缓解了载流子的反向隧穿，有效减小了关态漏电流，降低了晶体管的功耗。
根据本发明的实施例，所述台阶是通过以下步骤形成的：在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，并在所述栅介质材料层远离所述基底的一侧形成所述栅极和侧墙，令所述侧墙覆盖所述栅极的侧壁；对所述栅介质材料层进行化学蚀刻，形成所述栅介质层，令所述栅极和所述侧墙在所述基底上的正投影，均位于所述栅介质层在所述基底上的正投影范围内，所述栅介质层未被所述栅极和所述侧墙覆盖的部分形成所述台阶。由此，利用简单的方法即可使栅介质层的一部分形成台阶，以通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲，且侧墙可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，在所述窄带隙材料层远离所述基底的一侧沉积所述栅介质材料层之前，进一步包括：在所述窄带隙材料层远离所述基底的一侧沉积保护材料层，并对所述保护材料层进行化学蚀刻，暴露出所述沟道区，再沉积所述栅介质材料层，并在形成所述栅介质层之后，去除所述保护材料层。由此，通过设置保护材料层，可以使栅介质层的选材范围更大。
根据本发明的实施例，在形成所述侧墙之后，进一步包括：在所述栅介质材料层、所述侧墙和所述栅极远离所述基底的一侧沉积介质材料层，对所述介质材料层进行图案化处理，暴露出所述侧墙的侧壁和部分所述栅介质材料层；对所述栅介质材料层暴露在外的部分进行化学蚀刻，暴露出部分所述窄带隙材料层，形成所述栅介质层，所述栅介质层未被所述栅极和所述侧墙覆盖的部分形成所述台阶。由此，通过设置介质材料层，可以便于源漏极的形成。
根据本发明的实施例，所述台阶是通过以下步骤形成的：在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，并在所述栅介质材料层远离所述基底的一侧依次沉积第一胶层和第二胶层；对所述第二胶层和所述第一胶层进行曝光、显影，暴露出部分所述栅介质材料层，所述第一胶层延伸的方向上，令所述第一胶层中开口的长度大于所述第二胶层中开口的长度；在所述栅介质材料层暴露在外的部分上形成所述栅极，所述栅极在所述基底上的正投影，位于所述第二胶层中的开口在所述基底上的正投影范围内，在所述第二胶层延伸的方向上，所述栅极的长度与所述第二胶层中开口的长度一致，且所述第一胶层的高度大于所述栅极的高度；沿着所述第二胶层的表面和侧壁、所述第一胶层的侧壁、所述栅介质材料层的表面、所述栅极的侧壁和表面沉积侧墙材料层，且所述侧墙材料层覆盖所述第一胶层侧壁的部分，与覆盖所述栅极侧壁的部分之间具有空隙；剥离所述第一胶层和所述第二胶层，形成侧墙，所述侧墙位于所述空隙的部分形成所述台阶。由此，可采用自对准工艺同步形成覆盖栅极并向两侧延伸的侧墙，简化了工艺步骤，降低了工艺成本，侧墙的延伸部分形成台阶，通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲，且侧墙可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述侧墙延伸的部分具有固定电荷或者偶极子，或者，所述侧墙延伸的部分与所述栅介质层的界面具有偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，或者，通过侧墙延伸部分与栅介质层界面处的偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。
根据本发明的实施例，所述台阶是通过以下步骤形成的：在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，在所述栅介质材料层远离所述基底的一侧形成所述栅极，对所述栅介质材料层进行化学蚀刻，形成所述栅介质层，令所述栅介质层在所述基底上的正投影，与所述栅极在所述基底上的正投影重合；在所述栅极和所述窄带隙材料层远离所述基底的一侧沉积侧墙材料层，对所述侧墙材料层进行化学蚀刻，形成侧墙，令所述侧墙覆盖所述栅极和所述栅介质层的侧壁，并向远离所述栅介质层侧壁的一侧延伸，所述侧墙延伸的部分形成所述台阶。由此，利用简单的方法即可使侧墙的一部分形成台阶，以通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲，且侧墙可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述侧墙延伸的部分具有固定电荷或者偶极子。由此，可以利用侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，所述台阶是通过以下步骤形成的：在所述窄带隙材料层远离所述基底的一侧依次沉积保护材料层和介质材料层，对所述介质材料层进行图案化处理，以及对所述保护材料层进行化学蚀刻，形成贯穿所述介质材料层和所述保护材料层的凹槽；在所述凹槽中和所述介质材料层远离所述基底的一侧依次沉积栅介质材料层和栅极材料层，依次对所述栅极材料层和所述栅介质材料层进行图案化处理，形成所述栅介质层和所述栅极，所述栅介质层具有U型结构，所述栅极设置在所述U型结构形成的容纳空间内；对所述介质材料层进行图案化处理，暴露出所述栅介质层的侧壁和部分所述保护材料层，对所述保护材料层暴露在外的部分进行化学蚀刻，形成分别与所述窄带隙材料层和所述栅介质层相接触的保护结构，所述保护结构形成所述台阶。由此，利用简单的方法即可形成保护结构，利用保护结构形成台阶，以通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲。
根据本发明的实施例，所述保护结构中具有固定电荷或者偶极子。由此，可以利用保护结构中的固定电荷或者偶极子对其下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，利用反应溶液或者反应气体对所述保护材料层进行化学蚀刻。由此，在对保护材料层进行化学蚀刻时，不会破坏窄带隙材料的晶格结构，不会对窄带隙材料层造成损伤和污染。
根据本发明的实施例，所述反应溶液包括酸性溶液或者碱性溶液。由此，通过酸性溶液或者碱性溶液与保护材料层进行反应，可以实现对保护材料层的图案化，且酸性溶液或碱性溶液与保护材料层反应的过程不会破坏窄带隙材料的晶格结构，不会对窄带隙材料层造成损伤和污染。
根据本发明的实施例，所述酸性溶液包括盐酸、醋酸、硝酸、磷酸和硫酸的至少之一。由此，可利用上述酸性溶液与保护材料层发生反应，去除部分保护材料层，不会破坏窄带隙材料的晶格结构，不会对窄带隙材料层造成损伤和污染。
根据本发明的实施例，所述碱性溶液包括氢氧化钾、氢氧化钠和四甲基氢氧化铵的至少之一。由此，可利用上述碱性溶液与保护材料层发生反应，去除部分保护材料层，不会破坏窄带隙材料的晶格结构。
根据本发明的实施例，所述反应气体包括氯化氢和氟化氢的至少之一。由此，上述反应气体可以与保护材料层发生反应，去除部分保护材料层，且不会破坏窄带隙材料的晶格结构。
根据本发明的实施例，构成所述保护材料层的材料包括氧化钇、氧化镧、氧化钪、氧化硅、氧化铝的至少之一。由此，在对第一胶层、第二胶层进行曝光、显影时，保护材料层可以保护窄带隙材料层免受损伤以及污染，并且在对由上述材料形成的保护材料层进行刻蚀时，不会破坏窄带隙材料的晶格结构，不仅不会对窄带隙材料层造成损伤和污染，还可以去除窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥。
根据本发明的实施例，所述膜层一侧的所述台阶的长度与所述栅极的长度比为0.01-2。由此，可实现对漏极侧能带的良好调节，同时不显著增加源极侧和漏极侧的接触电阻。
根据本发明的实施例，所述侧墙由绝缘介质材料形成。由此，可实现源漏极与栅极之间的绝缘。
根据本发明的实施例，所述侧墙由高K介质材料形成，所述高K介质材料包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一。针对侧墙延伸形成台阶的结构，由高K介质材料形成台阶，有利于漏极金属对台阶下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。
根据本发明的实施例，所述侧墙由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。由此，侧墙的介电常数较低，可以降低源漏极与栅极之间的寄生电容，且针对侧墙延伸形成台阶的结构，低K介质材料形成的台阶，可降低栅极对台阶下方沟道区的栅控能力，进一步缓解漏极侧能带的过度弯曲。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的晶体管的结构示意图；
图2显示了传统晶体管处于关断状态时的能带示意图；
图3显示了根据本发明一个实施例的晶体管处于关断状态时的能带示意图；
图4显示了根据本发明一个实施例的晶体管的结构示意图；
图5显示了根据本发明另一个实施例的晶体管的结构示意图；
图6显示了根据本发明另一个实施例的晶体管的结构示意图；
图7显示了根据本发明一个实施例的制作晶体管的方法的流程示意图；
图8显示了根据本发明一个实施例的制作晶体管的方法的部分流程示意图；
图9显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图10显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图11显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图12显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图13显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图14显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图15显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图16显示了根据本发明另一个实施例的制作晶体管的方法的部分流程示意图；
图17显示了对比例1中晶体管的结构示意图；
图18显示了实施例1中晶体管的转移特性曲线；
图19显示了对比例1中晶体管的转移特性曲线。
附图标记说明：
100：基底；200：窄带隙材料层；300：栅介质层；400：栅极；500：源极；600：漏极；700：侧墙；800：保护结构；310：栅介质材料层；410：栅极材料层；710：侧墙材料层；810：保护材料层；910：介质材料层；10：台阶；20：源漏金属层；30：第一胶层；40：第二胶层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种晶体管。根据本发明的实施例，参考图1、图4、图5和图6，该晶体管包括：基底100、窄带隙材料层200、栅介质层300、栅极400、源极500和漏极600，其中，窄带隙材料层200、栅介质层300和栅极400依次层叠设置在基底100上，窄带隙材料层200具有沟道区，位于窄带隙材料层200远离基底100一侧的膜层在沟道区具有台阶10，源极500和漏极600位于窄带隙材料层200远离基底100的一侧，源极500和漏极600均与窄带隙材料层200相接触，在源极500和漏极600中，至少漏极600覆盖台阶10，源极500和漏极600由金属材料形成。该晶体管在导通状态时，漏极侧的能带变化较为平缓，缓解了能带过度弯曲引起的载流子的大幅加速，减少了载流子对漏极、漏极侧的栅介质层和基底的冲击，减少了漏极的热迁移以及对漏极侧栅介质层和基底的电荷注入等损伤，使晶体管的结构更加可靠、使用寿命增长；该晶体管在关断状态时，漏极侧的肖特基势垒变厚，缓解了载流子的反向隧穿，有效减小了关态漏电流，降低了晶体管的功耗。
根据本发明的实施例，在该晶体管中，位于窄带隙材料层远离基底一侧的膜层在沟道区具有台阶，且漏极覆盖上述台阶，由此，可以利用金属漏极对台阶下方沟道区进行静电调控，以实现对漏极侧能带的调节，晶体管在导通状态时，缓解了能带过度弯曲引起的载流子的大幅加速，减少了载流子对漏极、漏极侧的栅介质层和基底的冲击，减少了漏极的热迁移以及对漏极侧栅介质层和基底的电荷注入等损伤，使晶体管的结构更加可靠、使用寿命增长；晶体管在关断状态时，使得漏极侧能带的变化较为平缓(参考图3中虚线圈中的部分)，漏极侧的肖特基势垒变厚，缓解了载流子的反向隧穿，有效减小了关态漏电流，降低了晶体管的功耗。
关于形成源极和漏极的具体金属材料不受特别限制，例如，可采用钯(Pd)或者钪(Sc)形成源极和漏极，以与窄带隙材料层之间形成P型或N型欧姆接触。
根据本发明的实施例，在该晶体管中，可以仅漏极600覆盖台阶10，或者，在漏极600覆盖台阶10的同时，源极500也覆盖台阶10。由此，可以使晶体管具有对称的结构，同时使得晶体管在开态时保持较高的性能，且便于后续的电路设计。
本领域技术人员所熟知的是，源极和漏极分别位于栅极的两侧，因此，本发明中，当源极和漏极均覆盖台阶时，是指位于窄带隙材料层远离基底一侧的膜层分别在靠近源极侧和漏极侧均具有一个台阶，源极覆盖膜层靠近源极侧的台阶，漏极覆盖膜层靠近漏极侧的台阶。
下面根据本发明的具体实施例，对该晶体管的各个结构进行详细说明：
根据本发明的一些实施例，参考图1，该晶体管还包括侧墙700，侧墙700覆盖栅极400的侧壁，栅极400和侧墙700在基底100上的正投影，位于栅介质层300在基底100上的正投影范围内，栅介质层300未被栅极400和侧墙700覆盖的部分形成台阶10。由此，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对漏极侧能带的调节，该晶体管在导通状态时，减缓能带的过度弯曲，提高晶体管结构的可靠性和使用寿命，同时使得晶体管关断状态时漏极侧的肖特基势垒的厚度变厚，有效缓解载流子的反向隧穿，减小关态漏电流，降低晶体管的功耗，且侧墙可实现源漏极与栅极之间的绝缘。在本实施例中，侧墙700还可以覆盖栅极400远离基底100一侧的表面，由此，可使栅极与空气隔绝，实现对栅极的钝化保护。
根据本发明的另一些实施例，参考图4，栅极400在基底100上的正投影，位于栅介质层300在基底100上的正投影范围内，该晶体管还包括侧墙700，侧墙700覆盖栅极400远离基底100一侧的表面，以及覆盖栅极400的侧壁，并延伸至栅介质层300的边缘处，侧墙700延伸的部分形成台阶10。由此，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对漏极侧能带的调节，该晶体管在导通状态时，减缓能带的过度弯曲，提高晶体管结构的可靠性和使用寿命，同时使得晶体管关断状态时漏极侧的肖特基势垒的厚度变厚，有效缓解载流子的反向隧穿，减小关态漏电流，降低晶体管的功耗，且侧墙可实现源漏极与栅极之间的绝缘，且侧墙可实现源漏极与栅极之间的绝缘，侧墙将栅极与空气隔绝，可实现对栅极的钝化保护。需要说明的是，在本实施例中，由于侧墙延伸至栅介质层的边缘处，因此，侧墙延伸的部分与该部分下方的栅介质层共同构成台阶。
根据本发明的实施例，参考图4，侧墙700延伸的部分可以具有固定电荷或者偶极子，或者，侧墙700延伸的部分与栅介质层300的界面处具有偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，或者，通过侧墙延伸部分与栅介质层界面处的偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。侧墙延伸的部分具有固定电荷，具体的，侧墙延伸的部分可以由具有固定电荷的材料构成，或者，侧墙的全部区域由具有固定电荷的材料构成，便于制备。侧墙延伸的部分具有偶极子，具体的，侧墙延伸的部分可由两种材料构成，在两种材料的界面处形成偶极子，或者，侧墙的全部区域由两种材料构成，在两种材料的界面处形成偶极子，便于制备。例如，先后沉积(例如原子层沉积)第一种侧墙材料和第二种侧墙材料，第一种侧墙材料和第一种侧墙材料的界面处形成偶极子。可以通过调整第一种侧墙材料和第二种侧墙材料的具体材料，使得侧墙延伸部分中具有偶极子。或者，通过调整侧墙延伸部分的材料和栅介质层的材料，以在侧墙延伸的部分与栅介质层的界面处形成偶极子。
根据本发明的另一些实施例，参考图5，栅极400在基底100上的正投影，与栅介质层300在基底100上的正投影重合，该晶体管还包括侧墙700，侧墙700覆盖栅极400和栅介质层300的侧壁，并向远离栅介质层300侧壁的一侧延伸，侧墙700延伸的部分形成台阶10。由此，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对漏极侧能带的调节，该晶体管在导通状态时，减缓能带的过度弯曲，提高晶体管结构的可靠性和使用寿命，同时使得晶体管关断状态时漏极侧的肖特基势垒的厚度变厚，有效缓解载流子的反向隧穿，减小关态漏电流，降低晶体管的功耗，且侧墙可实现源漏极与栅极之间的绝缘。在本实施例中，侧墙700还可以覆盖栅极400远离基底100一侧的表面，由此，可使栅极与空气隔绝，实现对栅极的钝化保护。
根据本发明的实施例，参考图5，侧墙700延伸的部分可以具有固定电荷或者偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。侧墙延伸的部分具有固定电荷，具体的，侧墙延伸的部分可以由具有固定电荷的材料构成，或者，侧墙的全部区域由具有固定电荷的材料构成，便于制备。例如，可通过调节工艺参数，使得形成侧墙的材料中具有固定电荷。侧墙延伸的部分具有偶极子，具体的，侧墙延伸的部分可由两种材料构成，在两种材料的界面处形成偶极子，或者，侧墙的全部区域由两种材料构成，在两种材料的界面处形成偶极子，便于制备。例如，先后沉积(例如原子层沉积)第一种侧墙材料和第二种侧墙材料，第一种侧墙材料和第一种侧墙材料的界面处形成偶极子。可以通过调整第一种侧墙材料和第二种侧墙材料的具体材料，使得侧墙延伸部分中具有偶极子。晶体管可以为P型晶体管，还可以为N型晶体管，可通过固定电荷或者偶极子对P型晶体管中位于台阶下方的沟道区进行空穴掺杂，通过固定电荷或者偶极子对N型晶体管中位于台阶下方的沟道区进行电子掺杂。
根据本发明的实施例，具有侧墙的晶体管中，侧墙700可以由绝缘介质材料形成。由此，可实现源漏极与栅极之间的绝缘。根据本发明的实施例，侧墙700可以由高K介质材料形成，也可以由低K介质材料形成。关于形成侧墙的高K介质材料、低K介质材料的具体成分不受特别限制，例如，形成侧墙的高K介质材料可以包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一，形成侧墙的低K介质材料可以包括氧化硅、氮化硅、氮氧化硅的至少之一。针对侧墙延伸形成台阶的结构(参考图4和图5)，高K介质材料形成台阶，有利于漏极金属对台阶下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。针对侧墙延伸形成台阶的结构(参考图4和图5)，低K介质材料形成的台阶，可降低栅极对台阶下方沟道区的栅控能力，进一步缓解漏极侧能带的过度弯曲，且由低K介质材料形成的侧墙可降低源漏极与栅极之间的寄生电容。
需要说明的是，形成侧墙的氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的具体组分、结构或形态不受特别限制，优选具有固定电荷或者偶极子，或者可与栅介质层的界面形成偶极子的组分、结构或形态。
根据本发明的另一些实施例，参考图6，栅介质层300具有U型结构，栅极400设置在U型结构形成的容纳空间内，该晶体管还包括保护结构800，保护结构800分别与窄带隙材料层200和栅介质层300相接触，保护结构800形成台阶10。由此，可通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，以实现对漏极侧能带的调节，该晶体管在导通状态时，减缓能带的过度弯曲，提高晶体管结构的可靠性和使用寿命，同时使得晶体管关断状态时漏极侧的肖特基势垒的厚度变厚，有效缓解载流子的反向隧穿，减小关态漏电流，降低晶体管的功耗，且侧墙可实现源漏极与栅极之间的绝缘。在本实施例中，该晶体管还可以包括介质层，介质层位于栅介质层300的侧壁与栅极400的侧壁之间(图中未示出该种情况)，且介质层由低K介质材料形成，关于低K介质材料的具体材料不受特别限制，例如，低K介质材料可以包括但不限于氧化硅、氮化硅、氮氧化硅。由此，可降低源漏极与栅极之间的寄生电容。
关于形成保护结构的材料不受特别限制，只要可以通过非破坏性化学蚀刻的方法进行图案化形成保护结构即可，例如，根据本发明的实施例，形成保护结构800的材料可以包括氧化钇、氧化镧、氧化钪、氧化硅的至少之一。由此，在制作晶体管的过程中，对上述材料进行化学蚀刻形成保护结构时，不仅不会对窄带隙材料层造成损伤和污染，还可以去除窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥，由于氧化硅的介电常数较低，由氧化硅形成的保护结构，可以降低漏极侧能带的剧烈变化，进一步缓解能带的过度弯曲。需要说明的是，当保护结构由氧化硅形成时，可采用旋涂的方式将氧化硅形成在窄带隙材料层上，操作简便，或者，采用热沉积的方式将氧化硅形成在窄带隙材料层上，且不会影响窄带隙材料层的性能。
根据本发明的实施例，保护结构800中可以具有固定电荷或者偶极子。由此，可以利用保护结构中的固定电荷或者偶极子对保护结构下方的沟道区进行静电调控，以调节能带，进一步缓解能带的过度弯曲。关于保护结构中的固定电荷和偶极子，与前面描述的侧墙延伸部分中的固定电荷和偶极子的形成方式类似，此处不再赘述。
根据本发明的实施例，在前面描述的晶体中，栅介质层300由高K介质材料形成，高K介质材料包括金属氧化物，金属氧化物中可掺杂有硅或氮，关于形成栅介质层的高K介质材料的具体材料不受特别限制，例如，高K介质材料可以包括Al2O3、HfO2、ZrO2、TiO2、HfOxNy、LaOxNy、Y2O3、La2O3的至少之一。由此，可以使晶体管具有良好的栅控，在保证晶体管具有良好栅控的基础上，利用前面描述的结构对能带进行调节，缓解能带的过度弯曲。
关于基底的具体构成和材料不受特别限制，本领域技术人员可以根据晶体管中的常用基底进行设计。例如，基底100可以包括硅衬底以及设置在硅衬底上的氧化硅层、玻璃、聚合物以及其他绝缘基底。
根据本发明的实施例，膜层一侧的台阶10的长度(如图1中所示出的L1)与栅极400的长度(如图1中所示出的L2)比可以为0.01-2，如0.01、0.05、0.1、0.3、0.5、0.8、1、1.2、1.5、1.8、2。发明人发现，当台阶的长度满足上述条件时，可以实现对漏极侧能带的良好调节，有效缓解能带的过度弯曲，且台阶的长度不至于过长而显著增加源极侧和漏极侧的接触电阻。需要说明的是，上述比值为单侧台阶与栅极的长度比，当膜层在源极侧也具有台阶时，源极侧的台阶与栅极的长度比也为0.01-2。
根据本发明的实施例，形成窄带隙材料层200的材料可以包括碳纳米管、纳米线、二维材料的至少之一。其中，碳纳米管可以为单根碳纳米管、网络碳纳米管阵列或者定向碳纳米管阵列。二维材料可以包括黑磷或者二硫化钼等层状低维材料。由此，由上述材料作晶体管的沟道材料，可以使晶体管具有优异的性能。
在本发明的另一方面，本发明提出了一种制作晶体管的方法。根据本发明的实施例，由该方法制作的晶体管可以为前面所描述的晶体管，由此，由该方法制作的晶体管具有与前面所描述的晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图7，该方法包括：
S100：在基底上形成依次层叠设置的窄带隙材料层、栅介质层和栅极，窄带隙材料层具有沟道区，令位于窄带隙材料层远离基底一侧的膜层在沟道区具有台阶
在该步骤中，在基底上形成窄带隙材料层、栅介质层和栅极，并令位于窄带隙材料层远离基底一侧的膜层在沟道区具有台阶。关于基底、窄带隙材料层、栅介质层的材料，前面已经进行了详细描述，在此不再赘述。
根据本发明的一些实施例，参考图8和图9，台阶可以是通过以下步骤形成的：
首先，在窄带隙材料层200远离基底100的一侧沉积栅介质材料层310，并在栅介质材料层310远离基底100的一侧形成栅极400和侧墙700，令侧墙700覆盖栅极400的侧壁。在该步骤中，栅极400可以通过光刻和刻蚀的工艺形成，或者，通过光刻和剥离的工艺形成。关于形成栅极的具体步骤，可以采用常用的工序，此处不再赘述。在形成栅极400(参考图8中的(a))之后，在栅极和栅介质材料层远离基底的一侧沉积侧墙材料层710(参考图8中的(b))，并对侧墙材料层710进行图案化处理，得到侧墙700(参考图8中的(c))。侧墙材料层的沉积方式可以包括原子层沉积或者化学气相沉积，优选原子层沉积，可以使侧墙材料沿着栅极的表面和侧壁，以及栅介质层的表面生长。当沟道层材料暴露时，避免采用等离子工艺，尤其是氧等离子体工艺生长侧墙材料层。对侧墙材料层进行图案化处理的方式可以包括反应性离子蚀刻(RIE)。
随后，对栅介质材料层310进行化学蚀刻，形成栅介质层300，令栅极400和侧墙700在基底100上的正投影，均位于栅介质层300在基底100上的正投影范围内，栅介质层300未被栅极400和侧墙700覆盖的部分形成台阶(参考图9中的(d))。由此，利用简单的方法即可使栅介质层的一部分形成台阶，以通过漏极覆盖台阶的部分对台阶下方沟道区进行静电调控，实现对能带的调节，减缓能带的过度弯曲。
根据本发明的实施例，在本实施例中，形成栅介质材料层的材料可以包括氧化钇、氧化镧、氧化铝的至少之一。由此，在制作过程中，栅介质材料层可以对窄带隙材料层起到保护作用，且由上述材料形成的栅介质材料层可通过化学蚀刻进行图案化，不会对沟道区的窄带隙材料层造成损伤，并且可以去除窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥，并且上述材料具有较高的介电常数，使晶体管具有较高的栅控能力，即栅介质材料层既用作窄带隙材料层的保护层，又用于形成栅介质层。
根据本发明的实施例，当形成栅介质材料层的材料包括氧化钇、氧化镧、氧化铝的至少之一时，对栅介质材料层进行化学蚀刻包括：利用反应溶液或者反应气体对栅介质材料层进行刻蚀，并用水进行清洗。反应溶液可以包括酸性溶液或者碱性溶液。关于酸性溶液和碱性溶液的具体成分不受特别限制，例如，酸性溶液可以包括盐酸、醋酸、硫酸、磷酸和硫酸的至少之一，碱性溶液可以包括氢氧化钾、氢氧化钠和四甲基氢氧化铵的至少之一。关于反应气体的具体成分也不受特别限制，例如，反应气体可以包括氯化氢和氟化氢的至少之一。由此，上述反应溶液或者反应气体可以与栅介质材料层发生反应，去除部分栅介质材料层，令形成的栅介质层具有台阶，且不会破坏窄带隙材料层的晶格结构。
根据本发明的实施例，在上述形成台阶的过程中，在窄带隙材料层远离基底的一侧沉积栅介质材料层之前，还可以预先在窄带隙材料层远离基底的一侧沉积一层保护材料层，并对保护材料层进行化学蚀刻，去除保护材料层，以去除窄带隙材料层表面吸附的杂质离子，使得窄带隙材料层的性能得到更好的发挥，然后再在清洁的窄带隙材料层远离基底的一侧沉积栅介质材料层形成栅介质层。
根据本发明的实施例，在上述形成台阶的过程中，在窄带隙材料层远离基底的一侧沉积栅介质材料层之前，还可以包括：在窄带隙材料层200远离基底100的一侧沉积保护材料层810(参考图10中的(g))，并对保护材料层810进行化学蚀刻，暴露出沟道区，再沉积栅介质材料层310(参考图10中的(h))，并在形成栅介质层300之后，去除保护材料层810。由此，通过设置保护材料层，可以使栅介质层的选材范围更大(如Al2O3、HfO2、ZrO2、TiO2、HfOxNy、LaOxNy、Y2O3、La2O3的至少之一均可用于形成栅介质层)，且通过去除沟道区的保护材料层，可以去除沟道区的窄带隙材料层表面吸附的杂质和分子等，使得窄带隙材料层的性能得到更好的发挥。
关于形成保护材料层的材料不受特别限制，只要可以通过非破坏性刻蚀(如湿法刻蚀或者气相刻蚀)进行图案化即可，例如，根据本发明的实施例，形成保护材料层的材料可以包括氧化钇、氧化镧、氧化钪、氧化硅的至少之一。由此，对保护材料层进行化学蚀刻不仅不会对窄带隙材料层造成损伤，还可以去除窄带隙材料层表面吸附的杂质和分子等。对保护材料层进行化学蚀刻可以采用反应溶液或者反应气体，与前面描述的由氧化钇、氧化镧、氧化铝的至少之一形成的栅介质材料层的化学蚀刻类似，此处不再赘述。需要说明的是，当保护材料层由氧化硅形成时，可采用旋涂的方式将氧化硅形成在窄带隙材料层上，操作简便，或者，采用热沉积的方式将氧化硅形成在窄带隙材料层上，且不会影响窄带隙材料层的性能。
根据本发明的实施例，在上述形成台阶的过程中，在形成侧墙700之后，还可以包括：在栅介质材料层310、侧墙700和栅极400远离基底100的一侧沉积介质材料层910(参考图11中的(i))。随后，对介质材料层910进行图案化处理，暴露出侧墙700的侧壁和部分栅介质材料层310(参考图11中的(j))。随后，对栅介质材料层310暴露在外的部分进行化学蚀刻，暴露出部分窄带隙材料层200，形成栅介质层300，栅介质层300未被栅极400和侧墙700覆盖的部分形成台阶(参考图11中的(k))。由此，通过设置介质材料层，便于后续源漏极的形成。
根据本发明的另一些实施例，参考图12和图13，台阶可以是通过以下步骤形成的：
首先，在窄带隙材料层200远离基底100的一侧沉积栅介质材料层310，并在栅介质材料层310远离基底100的一侧依次沉积第一胶层30和第二胶层40(参考图12中的(a))。
随后，对第二胶层40和第一胶层30进行曝光、显影，暴露出部分栅介质材料层310，在第一胶层延伸的方向上，令第一胶层30中开口的长度大于第二胶层40中开口的长度(参考图12中的(b))。关于第一胶层和第二胶层的具体材料以及形成方式均不受特别限制，只要第一胶层中的开口大于第二胶层中的开口即可。例如，第二胶层在光照作用下可发生变化，第一胶层在光照作用下基本不变化，首先，通过曝光改变第二胶层的性质，并通过对应的显影液显影以在第二胶层中形成开口，然后，选择与第一胶层直接反应的显影液显影，在第一胶层中形成开口，并第一胶层中的开口大于第二胶层中的开口。或者，第一胶层和第二胶层均在光照作用下变化，分别采用不同的显影液显影，令第一胶层中的开口大于第二胶层中的开口。或者，第一胶层和第二胶层均在光照作用下变化，采用相同的显影液显影，控制第一胶层和第二胶层显影的时间，令第一胶层中的开口大于第二胶层中的开口。或者，采用电子束光刻，第一胶层选用对电子束光刻更为敏感的材料，以令第一胶层中的开口大于第二胶层中的开口。
随后，在栅介质材料层310暴露在外的部分上形成栅极400，栅极400在基底100上的正投影，位于第二胶层40中的开口在基底100上的正投影范围内，且在第二胶层延伸的方向上，栅极的长度与第二胶层中开口的长度一致，且第一胶层30的高度大于栅极400的高度(参考图12中的(c))。形成栅极的方式可以包括电子束蒸发镀膜或者磁性溅射，上述沉积方式准直性较高，便于在栅介质材料层暴露在外的部分上形成栅极。栅极在基底上的正投影位于第二胶层的开口在基底上的正投影范围内，且第一胶层的高度大于栅极的高度，由此，可为后续侧墙的形成预留出足够的空间。
随后，沿着第二胶层40的表面和侧壁、第一胶层30的侧壁、栅介质材料层310的表面、栅极400的侧壁和表面沉积侧墙材料层710，且侧墙材料层710覆盖第一胶层30侧壁的部分，与覆盖栅极400侧壁的部分之间具有空隙(参考图13中的(d))。侧墙材料层可采用原子层沉积形成。
随后，剥离第一胶层30和第二胶层40，形成侧墙700，侧墙700位于空隙的部分形成台阶(参考图13中的(e))。由此，可采用自对准工艺同步形成覆盖栅极并向两侧延伸的侧墙，简化了工艺步骤，降低了工艺成本，侧墙的延伸部分形成台阶，通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲。
根据本发明的实施例，在本实施例中，侧墙延伸的部分可以具有固定电荷或者偶极子，或者，侧墙延伸的部分与栅介质层的界面处具有偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，或者，通过侧墙延伸部分与栅介质层界面处的偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。侧墙延伸的部分具有固定电荷，具体的，侧墙延伸的部分可以由具有固定电荷的材料构成，或者，侧墙的全部区域由具有固定电荷的材料构成，便于制备。侧墙延伸的部分具有偶极子，具体的，侧墙延伸的部分可由两种材料构成，在两种材料的界面处形成偶极子，或者，侧墙的全部区域由两种材料构成，在两种材料的界面处形成偶极子，便于制备。例如，先后沉积(例如原子层沉积)第一种侧墙材料和第二种侧墙材料，第一种侧墙材料和第二种侧墙材料的界面处形成偶极子。可以通过调整第一种侧墙材料和第二种侧墙材料的具体材料，使得侧墙延伸部分中具有偶极子。或者，通过调整侧墙延伸部分的材料和栅介质层的材料，以在侧墙延伸的部分与栅介质层的界面处形成偶极子。
根据本发明的另一些实施例，参考图14，台阶可以是通过以下步骤形成的：
首先，在窄带隙材料层200远离基底100的一侧沉积栅介质材料层310，在栅介质材料层310远离基底100的一侧形成栅极400，对栅介质材料层310进行化学蚀刻，形成栅介质层300，令栅介质层300在基底100上的正投影，与栅极400在基底100上的正投影重合(参考图14中的(a))。在形成栅介质层的过程中，可以以栅极为硬掩模，省去一张掩模版的使用。
随后，在栅极400和窄带隙材料层200远离基底100的一侧沉积侧墙材料层710(参考图14中的(b))，对侧墙材料层710进行化学蚀刻，形成侧墙700，令侧墙700覆盖栅极400和栅介质层300的侧壁，并向远离栅介质层300侧壁的一侧延伸，侧墙700延伸的部分形成台阶(参考图14中的(c))。由此，利用简单的方法即可使侧墙的一部分形成台阶，以通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓能带的过度弯曲，且采用化学蚀刻形成侧墙，不会对窄带隙材料层造成损伤。
根据本发明的实施例，在本实施例中，侧墙延伸的部分可以具有固定电荷或者偶极子。由此，可通过侧墙延伸部分中的固定电荷或者偶极子对台阶下方的沟道区进行静电调控，以实现对能带的调节，进一步减缓漏极侧能带的过度弯曲。侧墙延伸的部分具有固定电荷，具体的，侧墙延伸的部分可以由具有固定电荷的材料构成，或者，侧墙的全部区域由具有固定电荷的材料构成，便于制备。侧墙延伸的部分具有偶极子，具体的，侧墙延伸的部分可由两种材料构成，在两种材料的界面处形成偶极子，或者，侧墙的全部区域由两种材料构成，在两种材料的界面处形成偶极子，便于制备。例如，先后沉积(例如原子层沉积)第一种侧墙材料和第二种侧墙材料，第一种侧墙材料和第二种侧墙材料的界面处形成偶极子。可以通过调整第一种侧墙材料和第二种侧墙材料的具体材料，使得侧墙延伸部分中具有偶极子。
根据本发明的实施例，前面描述的侧墙由绝缘介质材料形成。由此，可实现源漏极与栅极之间的绝缘。根据本发明的实施例，侧墙可以由高K介质材料形成，也可以由低K介质材料形成。关于形成侧墙的高K介质材料、低K介质材料的具体成分不受特别限制，例如，形成侧墙的高K介质材料可以包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一，形成侧墙的低K介质材料可以包括氧化硅、氮化硅、氮氧化硅的至少之一。针对侧墙延伸形成台阶的结构，高K介质材料形成台阶，有利于漏极金属对台阶下方的沟道区进行静电调控，以调节能带，进一步缓解漏极侧能带的过度弯曲。针对侧墙延伸形成台阶的结构，低K介质材料形成的台阶，可降低栅极对台阶下方沟道区的栅控能力，进一步缓解漏极侧能带的过度弯曲，且由低K介质材料形成的侧墙可降低源漏极与栅极之间的寄生电容。
根据本发明的实施例，侧墙由高K介质材料形成时，可采用热原子层沉积的方式沉积高K介质材料，当侧墙由低K介质材料形成时，可采用原子层沉积的方式沉积低K介质材料。
根据本发明的另一些实施例，参考图15和16，台阶可以是通过以下步骤形成的：
首先，在窄带隙材料层200远离基底100的一侧依次沉积保护材料层810和介质材料层910(参考图15中的(a))，对介质材料层910进行图案化处理，以及对保护材料层810进行化学蚀刻，形成贯穿介质材料层910和保护材料层810的凹槽(参考图15中的(b))。
随后，在凹槽中和介质材料层910远离基底100的一侧依次沉积栅介质材料层310和栅极材料层410(参考图15中的(c))，依次对栅极材料层410和栅介质材料层310进行图案化处理，形成栅介质层300和栅极400，栅介质层300具有U型结构，栅极400设置在U型结构形成的容纳空间内(参考图16中的(d))。该步骤中的保护材料层的材料、化学蚀刻方法与前面描述的保护材料层相同，此处不再赘述。栅介质材料层和栅极材料层可采用原子层沉积的方式形成。在该步骤中，在沉积栅介质材料层之后，以及沉积栅极材料层之前，还可以沉积一层介质材料层，并对介质材料层进行图案化处理，形成介质层，令介质层覆盖栅介质材料层的侧壁，然后在沉积栅极材料层。介质材料层可选用低K介质材料形成，关于低K介质材料的具体成分不受特别限制，例如，低K介质材料包括但不限于氧化硅、氮化硅、氮氧化硅的至少之一，由此，可降低源漏极和栅极之间的寄生电容。介质材料层可采用原子层沉积的方式形成。
随后，对介质材料层910进行图案化处理，暴露出栅介质层300的侧壁和部分保护材料层810(参考图16中的(e))，对保护材料层810暴露在外的部分进行化学蚀刻，形成分别与窄带隙材料层200和栅介质层300相接触的保护结构800，保护结构800形成台阶(参考图16中的(f))。由此，利用简单的方法即可形成保护结构，利用保护结构形成台阶，以通过漏极覆盖台阶的部分对台阶下方的沟道区进行静电调控，实现对能带的调节，减缓漏极侧能带的过度弯曲。
根据本发明的实施例，保护结构800中可以具有固定电荷或者偶极子。由此，可以利用保护结构中的固定电荷或者偶极子对保护结构下方的沟道区进行静电调控，以调节能带，进一步缓解能带的过度弯曲。关于保护结构中的固定电荷和偶极子，与前面描述的侧墙延伸部分中的固定电荷和偶极子的形成方式类似，此处不再赘述。
根据本发明的实施例，前面描述的膜层一侧的台阶的长度与栅极的长度比可以为0.01-2。由此，可实现对漏极侧能带的良好调节，同时不显著增加源极侧和漏极侧的接触电阻。需要说明的是，漏极侧的台阶与栅极的长度比满足0.01-2，同时源极侧的台阶与栅极的长度比也满足0.01-2。
S200：形成源极和漏极，至少漏极覆盖前面描述的台阶
在该步骤中，形成源极和漏极，至少漏极覆盖前面描述的台阶。根据本发明的实施例，形成的源极和漏极位于窄带隙材料层远离基底的一侧，且均与窄带隙材料层相接触，在源极和漏极中，至少漏极覆盖前面描述的台阶，源极和漏极由金属材料形成。由此可以利用金属漏极对台阶下方沟道区进行静电调控，以实现对漏极侧能带的调节，缓解漏极侧能带的过度弯曲。关于形成源极和漏极的金属材料前面已经进行了详细描述，在此不再赘述。
根据本发明的一些实施例，参考图8，形成源极和漏极可以包括：在窄带隙材料层200、栅介质层300、侧墙700和栅极400远离基底100的一侧沉积金属材料层20(参考图8中的(e))，随后，对金属材料层20进行图案化处理，形成源极500和漏极600(参考图8中的(f))。金属材料层的沉积方式可以包括原子层沉积或者物理气相沉积。对金属材料层进行图案化处理可以包括刻蚀工艺和化学机械抛光(CMP)工艺。
根据本发明的另一些实施例，参考图11，在对介质材料层910进行图案化处理，和对栅介质材料层310进行化学蚀刻之后，在窄带隙材料层200暴露在外的部分上沉积源漏金属层，并通过刻蚀工艺或者化学机械抛光工艺形成源极500和漏极600(参考图11中的(l))。
根据本发明的另一些实施例，参考图13，在剥离第一胶层30和第二胶层40之后，对栅介质材料层310进行化学蚀刻，暴露出部分窄带隙材料层200，并采用电子束蒸发镀膜或者磁控溅射的方式沉积金属材料，形成源极500和漏极600(参考图13中的(f))。
根据本发明的另一些实施例，参考图16，在形成保护结构800之后，在窄带隙材料层200暴露在外的部分上沉积金属材料，并通过刻蚀工艺或者化学机械抛光工艺形成源极500和漏极600(参考图16中的(g))。
下面结合具体的实施例进行说明。
实施例1
参考图4，晶体管包括依次层叠设置在基底100上的窄带隙材料层200、栅介质层300、栅极400，栅极400在基底100上的正投影位于栅介质层300在基底100上的正投影范围内，侧墙500覆盖栅极400远离基底100一侧的表面以及侧壁，并延伸至栅介质层300的边缘处，侧墙500延伸的部分形成台阶10，源极500和漏极600位于窄带隙材料层200远离基底100的一侧，且均与窄带隙材料层200接触，源极500和漏极600分别覆盖台阶10，栅介质层300由氧化钇形成，窄带隙材料层200为碳纳米管。
源极500和漏极600由Pd形成，构成P型晶体管(PMOS)，PMOS中侧墙延伸的部分和栅介质层的界面处有偶极子。源极500和漏极600由Sc形成，构成N型晶体管(NMOS)。NMOS中侧墙延伸的部分具有固定电荷，同时侧墙延伸的部分与栅介质层的界面处有偶极子。
对比例1
参考图17，晶体管包括基底100，设置在基底100上的窄带隙材料层200，源极500和漏极600设置在窄带隙材料层200远离基底100的一侧，栅介质层300覆盖部分源极500、源极500和漏极600之间的窄带隙材料层200以及部分漏极600，栅极400覆盖栅介质层300，栅介质层300由HfO2形成，窄带隙材料层200为碳纳米管。
源极500和漏极600由Pd形成，构成P型晶体管(PMOS)。源极500和漏极600由Sc形成，构成N型晶体管(NMOS)。
晶体管的制作过程如下：
首先，在基底上形成碳纳米管。随后，在碳纳米管远离基底的一侧形成聚甲基丙烯酸甲酯(PMMA)层，并对PMMA层进行图案化处理形成间隔设置的凹槽。随后，在凹槽中沉积源漏金属，并对源漏金属进行图案化，分别在凹槽中形成源极和漏极，并去除PMMA层。随后，在源极远离漏极的一侧，以及在漏极远离源极的一侧分别形成PMMA结构，源极侧PMMA结构覆盖部分源极，漏极侧PMMA结构覆盖部分漏极。随后，在PMMA结构和源极、漏极、碳纳米管远离基底的一侧沉积HfO2，形成连续的栅介质材料层，并在HfO2远离基底的一侧沉积栅极金属。最后，去除PMMA结构，在去除PMMA结构时会同步去除位于PMMA结构侧壁处的HfO2，以形成晶体管。
分别对实施例1和对比例1的晶体管进行性能测试，得到晶体管的转移特性曲线(参考图18和图19)，表征晶体管在栅压作用下的开关特性。图18为实施例1的晶体管的转移特性曲线，图19为对比例1的晶体管的转移特性曲线。
由图18和19可知，相较于传统的高k栅介质自对准碳纳米管晶体管(即对比例1的晶体管)，实施例1的碳纳米管晶体管关态电流显著降低，具有更高的开关比，同时具有更合适的阈值电压。
需要说明的是，图18和图19中，Ids为源漏极之间的电流，Vds为源漏极之间的电压，Vgs为栅极和源极之间的电压，L/W为栅极长度和沟道宽度的比值。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (29)

1.一种晶体管，其特征在于，包括：
依次层叠设置在基底上的窄带隙材料层、栅介质层和栅极，所述窄带隙材料层具有沟道区，位于所述窄带隙材料层远离所述基底一侧的膜层在所述沟道区具有台阶；
源极和漏极，所述源极和所述漏极位于所述窄带隙材料层远离所述基底的一侧，所述源极和所述漏极均与所述窄带隙材料层相接触，在所述源极和所述漏极中，至少所述漏极覆盖所述台阶，所述源极和所述漏极由金属材料形成；
所述晶体管包括侧墙，所述侧墙包括第一侧墙材料和第二侧墙材料，在所述第一侧墙材料和第二侧墙材料界面处具有偶极子，所述偶极子至少位于构成所述台阶的所述侧墙延伸的部分。
2.根据权利要求1所述的晶体管，其特征在于，所述膜层一侧的所述台阶的长度与所述栅极的长度比为0.01-2。
3.根据权利要求1所述的晶体管，其特征在于，形成所述窄带隙材料层的材料包括碳纳米管、纳米线、二维材料的至少之一。
4.根据权利要求1所述的晶体管，其特征在于，所述晶体管包括侧墙，所述侧墙覆盖所述栅极的侧壁，所述栅极和所述侧墙在所述基底上的正投影，位于所述栅介质层在所述基底上的正投影范围内，所述栅介质层未被所述侧墙和所述栅极覆盖的部分形成所述台阶。
5.根据权利要求1所述的晶体管，其特征在于，所述栅极在所述基底上的正投影，位于所述栅介质层在所述基底上的正投影范围内，所述晶体管包括侧墙，所述侧墙覆盖所述栅极远离所述基底一侧的表面，以及覆盖所述栅极的侧壁，并延伸至所述栅介质层的边缘处，所述侧墙延伸的部分形成所述台阶。
6.根据权利要求5所述的晶体管，其特征在于，所述侧墙延伸的部分具有固定电荷或者偶极子，或者，所述侧墙延伸的部分与所述栅介质层的界面具有偶极子。
7.根据权利要求1所述的晶体管，其特征在于，所述栅极在所述基底上的正投影，与所述栅介质层在所述基底上的正投影重合，所述晶体管包括侧墙，所述侧墙覆盖所述栅极和所述栅介质层的侧壁，并向远离所述栅介质层侧壁的一侧延伸，所述侧墙延伸的部分形成所述台阶。
8.根据权利要求7所述的晶体管，其特征在于，所述侧墙延伸的部分具有固定电荷或者偶极子。
9.根据权利要求1所述的晶体管，其特征在于，所述栅介质层具有U型结构，所述栅极设置在所述U型结构形成的容纳空间内，所述晶体管包括保护结构，所述保护结构分别与所述窄带隙材料层和所述栅介质层相接触，所述保护结构形成所述台阶。
10.根据权利要求9所述的晶体管，其特征在于，所述保护结构中具有固定电荷或者偶极子。
11.根据权利要求9或10所述的晶体管，其特征在于，形成所述保护结构的材料满足通过化学蚀刻的方式进行图案化处理。
12.根据权利要求9或10所述的晶体管，其特征在于，形成所述保护结构的材料包括氧化钇、氧化镧、氧化钪、氧化硅、氧化铝的至少之一。
13.根据权利要求9或10所述的晶体管，其特征在于，所述栅介质层的侧壁与所述栅极的侧壁之间进一步包括介质层，所述介质层由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。
14.根据权利要求1所述的晶体管，其特征在于，所述栅介质层由高K介质材料形成，所述高K介质材料包括Al2O3、HfO2、ZrO2、TiO2、HfOxNy、LaOxNy、Y2O3、La2O3的至少之一。
15.根据权利要求1所述的晶体管，其特征在于，所述第一侧墙材料或所述第二侧墙材料由绝缘介质材料形成。
16.根据权利要求15所述的晶体管，所述第一侧墙材料或第二侧墙材料由高K介质材料形成，所述高K介质材料包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一。
17.根据权利要求15所述的晶体管，所述第一侧墙材料或第二侧墙材料由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。
18.一种制作晶体管的方法，其特征在于，包括：
在基底上形成依次层叠设置的窄带隙材料层、栅介质层和栅极，所述窄带隙材料层具有沟道区，令位于所述窄带隙材料层远离所述基底一侧的膜层在所述沟道区具有台阶；
在所述栅极和所述窄带隙材料层远离所述基底的一侧先后沉积第一侧墙材料和第二侧墙材料，对所述第一侧墙材料和所述第二侧墙材料进行化学蚀刻形成侧墙，所述第一侧墙材料和所述第二侧墙材料界面处具有偶极子，所述偶极子至少位于构成所述台阶的所述侧墙延伸的部分；
形成源极和漏极，令所述源极和所述漏极位于所述窄带隙材料层远离所述基底的一侧，所述源极和所述漏极均与所述窄带隙材料层相接触，在所述源极和所述漏极中，至少所述漏极覆盖所述台阶，所述源极和所述漏极由金属材料形成。
19.根据权利要求18所述的方法，其特征在于，所述台阶是通过以下步骤形成的：
在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，并在所述栅介质材料层远离所述基底的一侧形成所述栅极和侧墙，令所述侧墙覆盖所述栅极的侧壁；
对所述栅介质材料层进行化学蚀刻，形成所述栅介质层，令所述栅极和所述侧墙在所述基底上的正投影，均位于所述栅介质层在所述基底上的正投影范围内，所述栅介质层未被所述栅极和所述侧墙覆盖的部分形成所述台阶。
20.根据权利要求19所述的方法，其特征在于，在所述窄带隙材料层远离所述基底的一侧沉积所述栅介质材料层之前，进一步包括：
在所述窄带隙材料层远离所述基底的一侧沉积保护材料层，并对所述保护材料层进行化学蚀刻，暴露出所述沟道区，再沉积所述栅介质材料层，并在形成所述栅介质层之后，去除所述保护材料层。
21.根据权利要求19所述的方法，其特征在于，在形成所述侧墙之后，进一步包括：
在所述栅介质材料层、所述侧墙和所述栅极远离所述基底的一侧沉积介质材料层，对所述介质材料层进行图案化处理，暴露出所述侧墙的侧壁和部分所述栅介质材料层；
对所述栅介质材料层暴露在外的部分进行化学蚀刻，暴露出部分所述窄带隙材料层，形成所述栅介质层，所述栅介质层未被所述栅极和所述侧墙覆盖的部分形成所述台阶。
22.根据权利要求18所述的方法，其特征在于，所述台阶是通过以下步骤形成的：
在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，并在所述栅介质材料层远离所述基底的一侧依次沉积第一胶层和第二胶层；
对所述第二胶层和所述第一胶层进行曝光、显影，暴露出部分所述栅介质材料层，在所述第一胶层延伸的方向上，令所述第一胶层中开口的长度大于所述第二胶层中开口的长度；
在所述栅介质材料层暴露在外的部分上形成所述栅极，所述栅极在所述基底上的正投影，位于所述第二胶层中的开口在所述基底上的正投影范围内，在所述第二胶层延伸的方向上，所述栅极的长度与所述第二胶层中开口的长度一致，且所述第一胶层的高度大于所述栅极的高度；
沿着所述第二胶层的表面和侧壁、所述第一胶层的侧壁、所述栅介质材料层的表面、所述栅极的侧壁和表面沉积侧墙材料层，且所述侧墙材料层覆盖所述第一胶层侧壁的部分，与覆盖所述栅极侧壁的部分之间具有空隙；
剥离所述第一胶层和所述第二胶层，形成侧墙，所述侧墙位于所述空隙的部分形成所述台阶。
23.根据权利要求22所述的方法，其特征在于，所述侧墙延伸的部分具有固定电荷或者偶极子，或者，所述侧墙延伸的部分与所述栅介质层的界面具有偶极子。
24.根据权利要求18所述的方法，其特征在于，所述台阶是通过以下步骤形成的：
在所述窄带隙材料层远离所述基底的一侧沉积栅介质材料层，在所述栅介质材料层远离所述基底的一侧形成所述栅极，对所述栅介质材料层进行化学蚀刻，形成所述栅介质层，令所述栅介质层在所述基底上的正投影，与所述栅极在所述基底上的正投影重合；
在所述栅极和所述窄带隙材料层远离所述基底的一侧沉积侧墙材料层，对所述侧墙材料层进行化学蚀刻，形成侧墙，令所述侧墙覆盖所述栅极和所述栅介质层的侧壁，并向远离所述栅介质层侧壁的一侧延伸，所述侧墙延伸的部分形成所述台阶。
25.根据权利要求24所述的方法，其特征在于，所述侧墙延伸的部分具有固定电荷或者偶极子。
26.根据权利要求18所述的方法，其特征在于，所述台阶是通过以下步骤形成的：
在所述窄带隙材料层远离所述基底的一侧依次沉积保护材料层和介质材料层，对所述介质材料层进行图案化处理，以及对所述保护材料层进行化学蚀刻，形成贯穿所述介质材料层和所述保护材料层的凹槽；
在所述凹槽中和所述介质材料层远离所述基底的一侧依次沉积栅介质材料层和栅极材料层，依次对所述栅极材料层和所述栅介质材料层进行图案化处理，形成所述栅介质层和所述栅极，所述栅介质层具有U型结构，所述栅极设置在所述U型结构形成的容纳空间内；
对所述介质材料层进行图案化处理，暴露出所述栅介质层的侧壁和部分所述保护材料层，对所述保护材料层暴露在外的部分进行化学蚀刻，形成分别与所述窄带隙材料层和所述栅介质层相接触的保护结构，所述保护结构形成所述台阶。
27.根据权利要求26所述的方法，其特征在于，所述保护结构中具有固定电荷或者偶极子。
28.根据权利要求20或26所述的方法，其特征在于，利用反应溶液或者反应气体对所述保护材料层进行化学蚀刻；
所述反应溶液包括酸性溶液或者碱性溶液；
所述酸性溶液包括盐酸、醋酸、硝酸、磷酸和硫酸的至少之一；
所述碱性溶液包括氢氧化钾、氢氧化钠和四甲基氢氧化铵的至少之一；
所述反应气体包括氯化氢和氟化氢的至少之一；
构成所述保护材料层的材料包括氧化钇、氧化镧、氧化钪、氧化硅、氧化铝的至少之一。
29.根据权利要求18所述的方法，其特征在于，所述膜层一侧的所述台阶的长度与所述栅极的长度比为0.01-2；
所述第一侧墙材料或第二侧墙材料由绝缘介质材料形成；
所述第一侧墙材料或第二侧墙材料由高K介质材料形成，所述高K介质材料包括氧化铝、氮化铝、氧化铪、氧化锆、氧化钛、铪氮氧化物、镧氮氧化物、氧化钇、氧化镧的至少之一；
所述第一侧墙材料或第二侧墙材料由低K介质材料形成，所述低K介质材料包括氧化硅、氮化硅、氮氧化硅的至少之一。
CN202010393423.XA 2020-05-11 2020-05-11 晶体管及制作方法 Active CN113644113B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010393423.XA CN113644113B (zh) 2020-05-11 2020-05-11 晶体管及制作方法
PCT/CN2020/113547 WO2021227311A1 (en) 2020-05-11 2020-09-04 Transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010393423.XA CN113644113B (zh) 2020-05-11 2020-05-11 晶体管及制作方法

Publications (2)

Publication Number Publication Date
CN113644113A CN113644113A (zh) 2021-11-12
CN113644113B true CN113644113B (zh) 2022-07-15

Family

ID=78415454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010393423.XA Active CN113644113B (zh) 2020-05-11 2020-05-11 晶体管及制作方法

Country Status (2)

Country Link
CN (1) CN113644113B (zh)
WO (1) WO2021227311A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
CN104237357A (zh) * 2013-06-09 2014-12-24 国家纳米科学中心 传感元件及其制备方法和传感器
CN103531623A (zh) * 2013-10-30 2014-01-22 上海集成电路研发中心有限公司 基于半导体纳米结构的晶体管器件及其制备方法
CN104362176B (zh) * 2014-09-30 2017-05-17 北京大学 高开关比的自对准双栅小带隙半导体晶体管及制备方法
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
DE102017217285A1 (de) * 2017-09-28 2019-03-28 Robert Bosch Gmbh Schichtverbund zum elektrostatischen Dotieren einer zweidimensionalen Dotierschicht, Hall-Sensor und Verfahren und Vorrichtung zum Herstellen eines solchen Schichtverbunds
CN110534563B (zh) * 2019-07-16 2020-09-18 北京大学 一种具有自对准反馈栅的晶体管及其制备方法

Also Published As

Publication number Publication date
CN113644113A (zh) 2021-11-12
WO2021227311A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
KR100755367B1 (ko) 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
US6620688B2 (en) Method for fabricating an extended drain metal oxide semiconductor field effect transistor with a source field plate
CN103518255B (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
JP4309967B2 (ja) 半導体装置およびその製造方法
CN104900693B (zh) 非平面锗量子阱装置
US8344358B2 (en) Graphene transistor with a self-aligned gate
JP2006505949A (ja) 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
CN1708855A (zh) 具有u字型栅极结构的半导体器件
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
TW201419552A (zh) 具有基體應力源區域之分裂閘極記憶體胞元及其製作方法
CN110534563B (zh) 一种具有自对准反馈栅的晶体管及其制备方法
CN113644110A (zh) 晶体管及其制备方法
CN109690786B (zh) 异质结遂穿场效应晶体管及其制备方法
CN113644113B (zh) 晶体管及制作方法
CN113644112B (zh) 晶体管及制作方法
US20070187758A1 (en) SB-MOSFET (Schottky barrier metal-oxide-semiconductor field effect transistor) with low barrier height and fabricating method thereof
CN113644109B (zh) 晶体管及其制备方法
CN114068703B (zh) 晶体管及制备方法
CN110120418A (zh) 垂直纳米线晶体管及其形成方法
CN113644111B (zh) 晶体管及制作方法
CN113764586A (zh) 一种窄带隙半导体晶体管及其制备方法
CN111180519B (zh) 一种半导体器件及其制备方法、集成电路及电子设备
CN103187249A (zh) 一种半导体纳米材料器件及其制作方法
CN108140672A (zh) 一种隧穿场效应晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant