CN103531623A - 基于半导体纳米结构的晶体管器件及其制备方法 - Google Patents

基于半导体纳米结构的晶体管器件及其制备方法 Download PDF

Info

Publication number
CN103531623A
CN103531623A CN201310525012.1A CN201310525012A CN103531623A CN 103531623 A CN103531623 A CN 103531623A CN 201310525012 A CN201310525012 A CN 201310525012A CN 103531623 A CN103531623 A CN 103531623A
Authority
CN
China
Prior art keywords
semiconductor structure
transistor device
nanometer semiconductor
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310525012.1A
Other languages
English (en)
Inventor
郭奥
任铮
胡少坚
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201310525012.1A priority Critical patent/CN103531623A/zh
Publication of CN103531623A publication Critical patent/CN103531623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于一维半导体纳米结构的晶体管器件，包括：Si/SiO2衬底；源极和漏极，形成于所述衬底上；一维的半导体纳米结构，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构。本发明的晶体管器件能够根据施加于分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。

Description

基于半导体纳米结构的晶体管器件及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种基于一维半导体纳米线或纳米管的单电子晶体管结构及其制备方法。
背景技术
单电子晶体管(Single-Electron Transistor,SET)，顾名思义，是指器件在正常工作时载流子的传输是以极少量甚至单个电子进行输运，因此单电子晶体管在工作时具有非常低的漏电流，对于低功耗的电路设计具有非常潜在的应用价值。图1a示意了单电子晶体管的典型结构，其与传统的MOSFET器件结构类似，也包括栅极(Gate)1、源极(Souce)2和漏极(Drain)3，以及栅介质层(Gate Dielectric)4，与传统MOSFET不同的是，单电子晶体管在源漏之间包含一个零维的量子点结构(Quantum Dot)5，且源漏电极与量子点之间通过两个隧穿势垒(Tunneling Barrier)6相连。当在源漏两端施加一定偏压时，电子可以克服隧穿势垒跃迁至中间的量子点，而一旦某个电子隧穿至量子点，由于库仑排斥作用，将会阻止后续电子的进入，这就是典型的库仑阻塞效应(Coulomb Blockade)，直至该电子从量子点隧穿至另一电极，后续电子才会相继进行隧穿，因此，单电子晶体管在源漏偏压下通常表现出库仑台阶效应(Coulomb Stage)，如图1b所示。当给单电子晶体管同时施加栅压时，则通过栅压可以调节量子点上的电荷数，从而可使得库仑阻塞现象随着栅压变化而出现周期性振荡，这就是典型的库仑振荡效应(Coulomb Oscillation)，如图1c所示。
单电子晶体管在进行单电子输运时，穿过隧穿势垒所需的充电能需要克服电子的热运动能量，而电子的热运动能量随着温度升高会显著增大，因此单电子晶体管通常需要在极低温下才能表现出明显的库仑阻塞和库仑振荡效应，这是因为低温下电子热运动的能量非常小。一直以来，制备可在室温乃至更高温度下工作的单电子晶体管都是研究人员努力的目标，其主要挑战是如何形成小尺寸的隧穿势垒以及如何制备近似零维的量子点结构。
另一方面，如何拓展单电子晶体管的应用领域也成为研究人员需要解决的技术问题之一。
发明内容
本发明的主要目的旨在提供一种基于一维半导体纳米结构的晶体管器件及其制备方法，所制备的晶体管可兼顾场效应晶体管和单电子晶体管的功能，且其作为单电子晶体管工作时可望实现室温工作。
为达成上述目的，本发明提供一种基于一维半导体纳米结构的晶体管器件，具体包含以下部分：Si/SiO2衬底；源极和漏极，形成于所述衬底上；一维的半导体纳米结构，形成于所述衬底上，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构；其中，所述晶体管器件根据施加于所述分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。
可选的，所述二叉指结构和所述控制栅极之间由侧墙结构隔离。
可选的，所述半导体纳米结构为半导体性碳纳米管，硅纳米线或III-V族纳米线。
可选的，所述半导体纳米结构的材料为P型半导体或N型半导体；当所述分立栅极上施加的电压为零时，所述晶体管器件工作于场效应管模式。
可选的，所述半导体纳米结构的材料为P型半导体；当所述分立栅极上施加的电压为正偏压时，位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，所述晶体管器件工作于单电子晶体管模式。
可选的，所述半导体纳米结构的材料为N型半导体；当所述分立栅极上施加的电压为负偏压时，位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，所述晶体管器件工作于单电子晶体管模式。
本发明还提供一种基于一维半导体纳米结构的晶体管器件的制备方法，包括以下步骤：在所述Si/SiO2衬底上制作单根的所述半导体纳米结构；利用光刻和刻蚀工艺在所述半导体纳米结构两端制备所述源极和漏极；淀积所述高k栅介质层，并利用光刻和刻蚀工艺使所述高k栅介质层覆盖所述半导体纳米线结构；利用光刻和刻蚀工艺制备二叉指结构的所述分立栅极，所述二叉指结构垂直于所述半导体纳米结构；利用自对准工艺在所述二叉指结构之间淀积控制栅材料，并利用光刻和刻蚀工艺制备所述控制栅极。
可选的，利用光刻和刻蚀工艺制备二叉指结构的所述分立栅极的步骤后还包括：在所述二叉指结构的两侧利用刻蚀工艺制备侧墙结构。
可选的，所述Si/SiO2衬底通过在硅衬底上热氧化一层SiO2形成。
可选的，所述半导体纳米结构为半导体性碳纳米管，硅纳米线或III-V族纳米线。
可选的，所述半导体纳米结构通过以下任一方法制作：利用催化剂直接定位生长，利用溶液分散结合SiO2衬底的表面化学修饰，以及利用原子力显微镜的操控。
可选的，所述源极和漏极，以及所述分立栅极和控制栅极的光刻工艺为浸没式光刻工艺或电子束直写光刻技术。
进一步的，本发明还提供了一种上述基于半导体纳米结构的晶体管器件的使用方法，其包括：在所述分立栅极上不施加电压，以使所述晶体管器件工作于场效应管模式；在所述分立栅极上施加正偏压或负偏压，以使位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，使所述晶体管器件工作于单电子晶体管模式，其中当所述半导体纳米结构的材料为P型半导体时，施加正偏压；当所述半导体纳米结构的材料为N型半导体时，施加负偏压。
本发明所提出的基于半导体纳米结构的晶体管器件，通过设计为二叉指结构的分立栅，可实现对器件不同工作模式的控制，即当分立栅极所施加的控制电压为零时，晶体管器件的工作模式与传统的MOSFET完全一样，而当分立栅施加一定正偏压时（对应于P型半导体纳米结构，反之对于N型半导体纳米结构，则需在分立栅施加负偏压），晶体管器件形成单电子晶体管的基本结构。因此，本发明所提出的晶体管器件同时兼顾了场效应晶体管和单电子晶体管的功能，拓宽了单电子晶体管的应用前景。此外，由于一维半导体纳米结构的尺寸很小，结合先进的光刻技术，可形成小尺寸的隧穿势垒以及近似零维的量子点，从而使得当工作于单电子晶体管模式下可望实现室温工作。
附图说明
图1a为现有技术的单电子晶体管结构示意图。
图1b为现有技术的单电子晶体管在源漏偏压下的典型器件特性示意图。
图1c为现有技术的单电子晶体管在栅压下的典型器件特性示意图。
图2为本发明一实施例基于一维半导体纳米结构的晶体管器件的结构示意图。
图3为本发明一实施例基于一维半导体纳米结构的晶体管器件的截面示意图。
图4为本发明一实施例基于一维半导体纳米结构的晶体管器件的器件特性示意图。
图5a至图5e为本发明一实施例基于一维半导体纳米结构的晶体管器件的制备工艺流程图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
图2所示为本发明所提出的基于一维半导体纳米结构的晶体管器件的结构示意图，其主要包括以下几个部分：Si/SiO2衬底，一维半导体纳米结构10，其表面覆盖高k栅介质层13，源极(Source)12、漏极(Drain)11、分立栅极(Split Gate)14和控制栅极(Control Gate)15；其中分立栅极和控制栅极均从其引出部（图中分别与分立栅极和控制栅极相连的部分）引出，半导体纳米结构10位于Si/SiO2衬底之上，且其两端分别连接源极12和漏极11，与源漏电极形成工字型结构。晶体管器件的分立栅极14形成于高k栅介质层13上，其设计为二叉指结构，该二叉指结构位于源漏极之间且与半导体纳米结构10垂直。控制栅极15同样是形成于高k栅介质层13上，其位于分立栅极的两个叉指之间，且与半导体纳米结构10垂直。较佳的，分立栅极二叉指结构两侧具有侧墙结构，从而和控制栅极进行隔离。其中，一维的半导体纳米结构可以是任何一种半导体特性的一维纳米线或纳米管，如半导体性碳纳米管、硅纳米线以及III-V族纳米线等等。
图3所示为本发明所提出的基于半导体纳米结构的晶体管器件的截面示意图，如4所示为晶体管器件的器件特性示意图。以下将结合图3和图4详细说明该晶体管器件的工作原理。
当分立栅极上所施加的控制电压VSG为零时，分立栅极对于半导体纳米结构无任何控制作用，因此晶体管器件的工作模式与传统的MOSFET完全一致，即此时不论半导体纳米结构的材料为P型半导体材料或N型半导体材料，晶体管器件实为基于一维纳米材料的场效应晶体管器件。
对于P型半导体材料的纳米结构10，若在分立栅极施加一定正偏压时，则分立栅极的两个叉指下的半导体纳米结构将被耗尽从而形成两个隧穿势垒，而控制栅极下方的半导体纳米结构则形成量子点，由此也就构成了单电子晶体管的基本结构，此时晶体管器件的工作模式为单电子晶体管。
对于N型半导体材料的纳米结构，若在分立栅极施加一定负偏压，则同样能使得分立栅极的两个叉指下的半导体纳米结构被耗尽而形成两个隧穿势垒，控制栅极下方的半导体纳米结构则形成量子点，从而构成单电子晶体管。
图5a至图5e给出了本发明所提出的基于一维半导体纳米结构的晶体管器件的制备工艺流程图，大致包括以下步骤：
首先，如图5a所示，在Si/SiO2衬底制作单根一维半导体纳米结构10，该半导体纳米结构10可以是纳米线或纳米管，可采用以下任一工艺技术实现：利用催化剂直接定位生长，或利用溶液分散结合SiO2衬底的表面化学修饰，或利用原子力显微镜的操控等。此外，Si/SiO2衬底可通过在硅衬底上热氧化一层SiO2形成。
接着，如图5b所示，利用光刻和刻蚀工艺在半导体纳米结构10两端制备源漏电极11，12，采用的光刻工艺可采用标准CMOS光刻技术，如浸没式光刻工艺，也可采用电子束直写光刻技术。
之后，请参考图5c，淀积高k栅介质层13，并利用光刻和刻蚀工艺使得高k栅介质层13主要覆盖一维半导体纳米结构区域.
然后，如图5d所示，在高k栅介质层13上利用光刻和刻蚀工艺制备二叉指结构的分立栅极，并使得分立栅极14的两个叉指均位于源漏电极之间且垂直于半导体纳米结构10。较佳的，在制备分立栅极之后，在二叉指结构的两侧利用刻蚀工艺制备侧墙结构。其中，采用的光刻工艺可以为标准CMOS光刻技术，如浸没式光刻工艺，也可采用电子束直写光刻技术。
最后，利用自对准工艺在分立栅极14的两个叉指之间淀积控制栅材料，并利用光刻和刻蚀工艺制备控制栅极15，从而使得控制栅极15位于两个叉指之间且同样是垂直于半导体纳米结构10。其中光刻工艺可采用标准CMOS光刻技术，如浸没式光刻工艺，也可采用电子束直写光刻技术。由此，最终形成如图5e所示的晶体管器件结构。需要说明的是，上述晶体管器件的制造步骤中，未加以详细说明的如源漏电极的制备，高k栅介质层的沉积，分立栅极及侧墙结构的制备，自对准淀积控制栅材料及控制栅制备，分立栅极和控制栅极引出部的形成等具体步骤方法均可参照现有工艺。
综上所述，本发明所提出的基于半导体纳米结构的晶体管器件，通过引入二叉指结构的分立栅极，可实现对器件不同工作模式的控制，当分立栅所施加的控制电压为零时，器件的工作模式与传统的MOSFET完全一样，而当分立栅极施加一定正偏压时（对应于P型半导体纳米结构，反之对于N型半导体纳米结构，则需在分立栅施加负偏压），分立栅极的两个叉指下的半导体纳米结构将被耗尽，形成两个隧穿势垒，而控制栅极下方的半导体纳米结构则形成量子点，由此构成单电子晶体管的基本结构。因此，本发明所提出的晶体管器件同时兼顾了场效应晶体管和单电子晶体管的功能，拓宽了单电子晶体管的应用前景。此外，由于一维半导体纳米结构的尺寸很小，通常都在几纳米量级，如碳纳米管直径通常为1-2nm，硅纳米线直径通常小于10nm，结合先进的光刻技术，可形成小尺寸的隧穿势垒以及近似零维的量子点，从而使得晶体管器件工作于单电子晶体管模式时可望实现室温工作。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (13)

1.一种基于一维半导体纳米结构的晶体管器件，其特征在于，包括：
Si/SiO2衬底；
源极和漏极，形成于所述衬底上；
一维的半导体纳米结构，形成于所述衬底上，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；
分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；
控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构；
其中，所述晶体管器件根据施加于所述分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。
2.根据权利要求1所述的晶体管器件，其特征在于，所述二叉指结构和所述控制栅极间由侧墙结构隔离。
3.根据权利要求1所述的晶体管器件，其特征在于，所述半导体纳米结构为半导体性碳纳米管，硅纳米线或III-V族纳米线。
4.根据权利要求1所述的晶体管器件，其特征在于，所述半导体纳米结构的材料为P型半导体或N型半导体；当所述分立栅极上施加的电压为零时，所述晶体管器件工作于场效应管模式。
5.根据权利要求1所述的晶体管器件，其特征在于，所述半导体纳米结构的材料为P型半导体；当所述分立栅极上施加的电压为正偏压时，位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，所述晶体管器件工作于单电子晶体管模式。
6.根据权利要求1所述的晶体管器件，其特征在于，所述半导体纳米结构的材料为N型半导体；当所述分立栅极上施加的电压为负偏压时，位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，所述晶体管器件工作于单电子晶体管模式。
7.一种权利要求1所述的晶体管器件的制造方法，其特征在于，包括以下步骤：
在所述Si/SiO2衬底上制作单根的所述半导体纳米结构；
利用光刻和刻蚀工艺在所述半导体纳米结构两端制备所述源极和漏极；
淀积所述高k栅介质层，并利用光刻和刻蚀工艺使所述高k栅介质层覆盖所述半导体纳米线结构；
利用光刻和刻蚀工艺制备二叉指结构的所述分立栅极，所述二叉指结构垂直于所述半导体纳米结构；
利用自对准工艺在所述分立栅极的二叉指结构之间淀积控制栅材料，并利用光刻和刻蚀工艺制备所述控制栅极。
8.根据权利要求7所述的晶体管器件的制造方法，其特征在于，利用光刻和刻蚀工艺制备二叉指结构的所述分立栅极的步骤后还包括：在所述二叉指结构的两侧利用刻蚀工艺制备侧墙结构。
9.根据权利要求7所述的晶体管器件的制造方法，其特征在于，所述Si/SiO2衬底通过在硅衬底上热氧化一层SiO2形成。
10.根据权利要求7所述的晶体管器件的制造方法，其特征在于，所述半导体纳米结构为半导体性碳纳米管，硅纳米线或III-V族纳米线。
11.根据权利要求7所述的晶体管器件的制造方法，其特征在于，所述半导体纳米结构通过以下任一方法制作：利用催化剂直接定位生长，利用溶液分散结合SiO2衬底的表面化学修饰，以及利用原子力显微镜的操控。
12.根据权利要求7所述的晶体管器件的制造方法，其特征在于，所述源极和漏极，以及所述分立栅极和控制栅极的光刻工艺为浸没式光刻工艺或电子束直写光刻技术。
13.一种权利要求1所述的晶体管器件的使用方法，其特征在于，包括：
在所述分立栅极上不施加电压，以使所述晶体管器件工作于场效应管模式；
在所述分立栅极上施加正偏压或负偏压，以使位于所述二叉指结构下方的所述半导体纳米结构中形成两个隧穿势垒，位于所述控制栅极下方的所述半导体纳米结构中形成量子点，使所述晶体管器件工作于单电子晶体管模式，其中当所述半导体纳米结构的材料为P型半导体时，施加正偏压；当所述半导体纳米结构的材料为N型半导体时，施加负偏压。
CN201310525012.1A 2013-10-30 2013-10-30 基于半导体纳米结构的晶体管器件及其制备方法 Pending CN103531623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310525012.1A CN103531623A (zh) 2013-10-30 2013-10-30 基于半导体纳米结构的晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310525012.1A CN103531623A (zh) 2013-10-30 2013-10-30 基于半导体纳米结构的晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN103531623A true CN103531623A (zh) 2014-01-22

Family

ID=49933487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310525012.1A Pending CN103531623A (zh) 2013-10-30 2013-10-30 基于半导体纳米结构的晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103531623A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928342A (zh) * 2014-04-23 2014-07-16 中国科学院上海微系统与信息技术研究所 一种硅纳米线隧穿场效应晶体管及其制作方法
CN105304499A (zh) * 2015-10-20 2016-02-03 上海集成电路研发中心有限公司 一种制备柔性碳纳米管场效应晶体管的方法
CN106952826A (zh) * 2017-03-30 2017-07-14 深圳市华星光电技术有限公司 一种场效应晶体管及其制备方法
CN107527947A (zh) * 2016-06-20 2017-12-29 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法、电子装置
CN108735809A (zh) * 2017-04-13 2018-11-02 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN110299400A (zh) * 2019-06-27 2019-10-01 中国科学院半导体研究所 三维势垒限制的硅基杂质原子晶体管及其制备方法
WO2021227311A1 (en) * 2020-05-11 2021-11-18 Beijing Hua Tan Yuan Xin Electronics Technology Co., Ltd. Transistor and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123273A (zh) * 2006-08-10 2008-02-13 中国科学院微电子研究所 一种soi基顶栅单电子晶体管及其制备方法
KR20110043295A (ko) * 2009-10-21 2011-04-27 서울대학교산학협력단 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법
KR20110133946A (ko) * 2010-06-08 2011-12-14 서울대학교산학협력단 일함수 차이를 이용한 단전자 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123273A (zh) * 2006-08-10 2008-02-13 中国科学院微电子研究所 一种soi基顶栅单电子晶体管及其制备方法
KR20110043295A (ko) * 2009-10-21 2011-04-27 서울대학교산학협력단 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법
KR20110133946A (ko) * 2010-06-08 2011-12-14 서울대학교산학협력단 일함수 차이를 이용한 단전자 트랜지스터 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DONG SEUP LEE ET AL: "Fabrication and Characteristics of Self-Aligned Dual-Gate Single-Electron Transistors", 《IEEE TRANSACTIONS ON NANOTECHNOLOGY》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928342A (zh) * 2014-04-23 2014-07-16 中国科学院上海微系统与信息技术研究所 一种硅纳米线隧穿场效应晶体管及其制作方法
CN105304499A (zh) * 2015-10-20 2016-02-03 上海集成电路研发中心有限公司 一种制备柔性碳纳米管场效应晶体管的方法
CN107527947A (zh) * 2016-06-20 2017-12-29 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法、电子装置
CN106952826A (zh) * 2017-03-30 2017-07-14 深圳市华星光电技术有限公司 一种场效应晶体管及其制备方法
WO2018176537A1 (zh) * 2017-03-30 2018-10-04 深圳市华星光电半导体显示技术有限公司 一种场效应晶体管及其制备方法
US10170629B2 (en) 2017-03-30 2019-01-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Field-effect transistor and the manufacturing method
CN108735809A (zh) * 2017-04-13 2018-11-02 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN110299400A (zh) * 2019-06-27 2019-10-01 中国科学院半导体研究所 三维势垒限制的硅基杂质原子晶体管及其制备方法
CN110299400B (zh) * 2019-06-27 2021-04-06 中国科学院半导体研究所 三维势垒限制的硅基杂质原子晶体管及其制备方法
WO2021227311A1 (en) * 2020-05-11 2021-11-18 Beijing Hua Tan Yuan Xin Electronics Technology Co., Ltd. Transistor and method for fabricating the same

Similar Documents

Publication Publication Date Title
CN103531623A (zh) 基于半导体纳米结构的晶体管器件及其制备方法
Zhang et al. III–V nanowire transistors for low-power logic applications: a review and outlook
Tomioka et al. A III–V nanowire channel on silicon for high-performance vertical transistors
Björk et al. Donor deactivation in silicon nanostructures
Samuelson et al. Semiconductor nanowires for 0D and 1D physics and applications
Pfund et al. Top-gate defined double quantum dots in InAs nanowires
CN106356405A (zh) 一种异质结碳纳米管场效应晶体管及其制备方法
US20130134392A1 (en) Doping Carbon Nanotubes and Graphene for Improving Electronic Mobility
CN105742345A (zh) 一种隧穿场效应晶体管及其制备方法
Huang et al. Scalable GaSb/InAs tunnel FETs with nonuniform body thickness
Tian et al. Scaling of MoS2 transistors and inverters to sub-10 nm channel length with high performance
Memisevic et al. Impact of source doping on the performance of vertical InAs/InGaAsSb/GaSb nanowire tunneling field-effect transistors
Phokharatkul et al. High-density horizontally aligned growth of carbon nanotubes with Co nanoparticles deposited by arc-discharge plasma method
US20180323290A1 (en) Energy-filtered cold electron devices and methods
Ramesh et al. Achievement of extremely small subthreshold swing in Vertical Source-All-Around-TFET with suppressed ambipolar conduction
CN103681829A (zh) 硅基单电子晶体管结构及其制备方法
Van et al. Tunable threshold voltage of an n-type Si nanowire ferroelectric-gate field effect transistor for high-performance nonvolatile memory applications
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
Vanak et al. Improvements in reliability and rf performance of stacked gate jltfet using p+ pocket and heterostructure material
Cao et al. 2D/3D tunnel-FET: Toward green transistors and sensors
Clapera et al. Design and operation of CMOS-compatible electron pumps fabricated with optical lithography
Yoon et al. P-type silicon nanowire-based nano-floating gate memory with Au nanoparticles embedded in Al2O3 gate layers
Legallais et al. Role played by the nanowire/nanowire junctions in the electrical properties of semiconductor percolating silicon nanowire networks
Suguna et al. Modeling and simulation based investigation of triple material surrounding gate tunnel FET for low power application
Shiraiwa et al. Fabrication and characterization of field-effect transistors based on MoS2 nanotubes prepared in anodic aluminum oxide templates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122

RJ01 Rejection of invention patent application after publication