CN110299400A - 三维势垒限制的硅基杂质原子晶体管及其制备方法 - Google Patents
三维势垒限制的硅基杂质原子晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110299400A CN110299400A CN201910570912.5A CN201910570912A CN110299400A CN 110299400 A CN110299400 A CN 110299400A CN 201910570912 A CN201910570912 A CN 201910570912A CN 110299400 A CN110299400 A CN 110299400A
- Authority
- CN
- China
- Prior art keywords
- silicon
- table top
- conductance table
- electrode structure
- foreign atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 195
- 239000010703 silicon Substances 0.000 title claims abstract description 195
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 192
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000005036 potential barrier Methods 0.000 title claims abstract description 52
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 241000216843 Ursus arctos horribilis Species 0.000 claims abstract description 55
- 239000002070 nanowire Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 229910020289 Pb(ZrxTi1-x)O3 Inorganic materials 0.000 claims description 3
- 229910020273 Pb(ZrxTi1−x)O3 Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910010252 TiO3 Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000765 intermetallic Inorganic materials 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 239000002096 quantum dot Substances 0.000 abstract description 19
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 abstract 1
- 125000004429 atom Chemical group 0.000 description 74
- 239000010410 layer Substances 0.000 description 42
- 239000012535 impurity Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005283 ground state Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 (Ba Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种三维势垒限制的硅基杂质原子晶体管及其制备方法，该杂质原子晶体管至少包括：一源区硅电导台面与一漏区硅电导台面，对称分布于一SOI基片之上；一硅纳米线结构，位于SOI基片之上，连接源区硅电导台面与漏区硅电导台面；氧化物薄层，制备于源区硅电导台面、漏区硅电导台面和硅纳米线结构的表面；一U型双栅条电极结构，覆于硅纳米线结构的氧化物薄层上，并垂直于硅纳米线结构；一单栅条电极结构，覆于硅纳米线结构的氧化物薄层上，垂直于硅纳米线方向，位于U型双栅条电极结构中两个栅条的中间。本发明提供的三维势垒限制的硅基杂质原子晶体管，通过U型双栅条电极结构，加强杂质原子量子点的三维势垒限制，有效提高工作温度。
Description
技术领域
本发明涉及纳米结构晶体管及其制备领域，尤其涉及一种三维势垒限制的硅基杂质原子晶体管及其制备方法。
背景技术
无结硅纳米线晶体管是亚10nm器件研究的重要方向。由于电离的杂质原子在如此小的沟道空间内受到介电限制和空间限制，可以作为量子点工作。栅极电压可以调制杂质原子量子点的能级及其束缚电势，控制电子隧穿通过电离的杂质原子进行输运。这也使杂质原子作为量子点工作的晶体管成为研究热点。
栅极调制杂质原子量子点的主要机制是通过栅极调制其覆盖沟道区域的量子点基态能级和势垒高度。当能级与源极、漏极的费米能级相对应时，电子可以隧穿通过该能级进行输运。这种输运受温度的影响很大，当温度高于20K时，电子可越过低势垒进行热激活输运。目前，可观察到的单杂质原子作为量子点工作的温度为室温。大多数杂质原子晶体管的制备工艺源于能够束缚杂质原子的硅纳米线结构晶体管。目前，科研人员通过在纳米线上制备一个小的菱形结构，使杂质原子在该结构内受到更强的介电限制，实现了杂质原子作为量子点在室温下工作。科研人员还提供了一种在极细的沟道下选择性掺杂的方法，这种方法使得多个杂质原子发生耦合，基态能级变深，势垒变高，从而提高了电子隧穿通过该量子点的温度。而对于随机掺杂的无结硅纳米线晶体管，即使在沟道尺寸非常细的情况下也仅仅在低温(低于20K)下观察到单电子效应。无论是哪种方法，在工艺上都面临巨大的挑战。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的目的在于提供一种三维势垒限制的硅基杂质原子晶体管及其制备方法，以期提高杂质原子量子点工作温度。
(二)技术方案
本发明一方面提供了一种三维势垒限制的硅基杂质原子晶体管，该杂质原子晶体管至少包括：
一源区硅电导台面、一漏区硅电导台面，对称分布于一SOI基片00之上；
一硅纳米线结构12，位于SOI基片00之上，连接源区硅电导台面13与漏区硅电导台面14；
氧化物薄层，制备于源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的表面；
一U型双栅条电极结构15，覆于所述硅纳米线结构12的氧化物薄层表面，并垂直于所述硅纳米线结构12；以及
一单栅条电极结构16，覆于硅纳米线结构12的氧化物薄层上，垂直于硅纳米线12方向，位于U型双栅条电极结构15中两个栅条的中间。
该杂质原子晶体管还包括电极结构，包括：
源欧姆接触电极17，位于所述源区硅电导台面13上；
漏欧姆接触电极18，位于所述漏区硅电导台面14上；
U型双栅条欧姆接触电极19，位于所述U型双栅条电极结构15上；以及
单栅条欧姆接触电极20，位于所述单栅条电极结构16上。
可选地，所述SOI基片00从下至上包括：衬底硅10、氧化物绝缘层11和顶层硅；所述源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的掺杂类型同为N型或P型，掺杂浓度在5×1016cm-3至5×1019cm-3之间；所述硅纳米线12的直径为3nm～100nm；所述U型双栅条电极结构15与单栅条电极结构16的栅长为20nm～100nm；单栅条电极结构与U型双栅条电极结构中每个栅条的距离为20nm～100nm；所述氧化物薄层的材料包括：SiO2、氮氧化物、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3或Pb(ZrxTi1-x)O3，其中0≤x≤1；所述双栅极导电结构15和单栅极导电结构16的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合。
可选的，所述源电极17和漏电极18的欧姆接触电极采用的材料为退火处理后的Ni/Al合金；所述U型双栅条欧姆接触电极19和单栅条欧姆接触电极20采用的材料为退火处理后的Ni/Al合金。
本发明的另一个方面，还提供了一种制备该三维势垒限制的硅基杂质原子晶体管的方法，至少包括：
淀积SiO2掩膜层于在SOI基片的顶层硅中，并对所述SiO2掩膜层进行离子注入；
制备源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12于离子注入后的顶层硅上；
形成氧化物薄层于硅纳米线结构12、源区硅电导台面13和漏区硅电导台面14的表面；以及
制备U型双栅条电极结构15和单栅条电极结构16于氧化物薄膜上。
该制备方法还包括：制备电极结构于源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16上，完成杂质原子晶体管的制备。
可选地，所述源区硅电导台面13、所述漏区硅电导台面14与所述硅纳米线结构12通过刻蚀工艺制备得到；所述氧化物薄层是通过热氧化或者气相沉积方法制备得到；所述U型双栅条电极结构15和单栅条电极结构16是通过低压化学气相沉积、光刻和刻蚀的方法制备得到。
可选地，所述电极结构的制备方法包括：通过光刻或电子束曝光和ICP刻蚀，定义电极窗口于所述源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16上；以及通过电子束蒸发沉积金属后再剥离退火的方法，分别制备得到源欧姆接触电极17、漏欧姆接触电极18、U型双栅条欧姆接触电极19以及单栅条欧姆接触电极20。
(三)有益效果
从上述技术方案可以看出，本发明提出的三维势垒限制的硅基杂质原子晶体管及其制备方法，具有以下有益效果：
1、本发明提出的三维势垒限制的硅基杂质原子晶体管，通过U型双栅条电极结构用于调制位于两栅条间杂质原子的束缚势垒，可以加强杂质原子量子点的三维势垒限制，有效提高工作温度。
2、本发明提出的三维势垒限制的硅基杂质原子晶体管，通过在U型双栅条电极结构中间设置单栅条电极结构，调制单栅条下杂质原子的能级深度，可以灵活控制通过杂质原子量子点能级的共振隧穿电流。
3、本发明提出的三维势垒限制的硅基杂质原子晶体管的制备方法简单，优化了制备工艺流程。
附图说明
图1为本发明提供的三维势垒限制的硅基杂质原子晶体管的立体结构示意图。
图2为本发明提供的三维势垒限制的硅基杂质原子晶体管的俯视图。
图3为本发明提供的三维势垒限制的硅基杂质原子晶体管的主视图。
图4为本发明提供的三维势垒限制的硅基杂质原子晶体管的主要工作机制。
图5为本发明提供的三维势垒限制的硅基杂质原子晶体管的制备流程图。
【附图标记说明】
00：SOI基片 10-硅衬底
11-氧化物绝缘层 12-硅纳米线结构
13-源区硅电导台面 14-漏区硅电导台面
15-U型双栅条电极结构 16-单栅条电极结构
17-源欧姆接触电极 18-漏欧姆接触电极
19-U型双栅条欧姆接触电极 20-单栅条欧姆接触电极
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明以无结硅纳米线晶体管为基础，提出一种三维势垒限制的硅基杂质原子晶体管，利用栅控杂质量子点能级和束缚势垒，实现电子隧穿通过量子点输运的发明。通过U型双栅条电极结构调制位于两栅条间杂质原子的束缚势垒，同时单栅条电极结构调制杂质原子的能级深度，实现深能级的势垒束缚的杂质原子，从而提高杂质原子量子点工作温度。
为解决上述技术问题，本发明提供了一种三维势垒限制的硅基杂质原子晶体管，该杂质原子晶体管的立体结构示意图如图1所示，其至少包括：
一源区硅电导台面、一漏区硅电导台面，对称分布于一SOI基片00之上；
一硅纳米线结构12，位于SOI基片00之上，连接源区硅电导台面13与漏区硅电导台面14；
氧化物薄层，制备于源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的表面；
一U型双栅条电极结构15，覆于硅纳米线结构12的氧化物薄层表面，并垂直于硅纳米线结构12，用于调制两栅条间杂质原子的束缚势垒；以及
一单栅条电极结构16，覆于硅纳米线结构12的氧化物薄层上，垂直于硅纳米线12方向，位于U型双栅条电极结构15中两个栅条的中间，用于调制该栅下面杂质原子的能级深度。
该杂质原子晶体管还包括电极结构，包括：
源欧姆接触电极17，位于源区硅电导台面13上；
漏欧姆接触电极18，位于漏区硅电导台面14上；
U型双栅条欧姆接触电极19，位于U型双栅条电极结构15上；
以及
单栅条欧姆接触电极20，位于单栅条电极结构16上。
该三维势垒限制的硅基杂质原子晶体管，通过U型双栅条电极结构用于调制位于两栅条间杂质原子的束缚势垒，可以加强杂质原子量子点的三维势垒限制，有效提高工作温度；同时通过在U型双栅条电极结构中间设置单栅条电极结构，调制单栅条下杂质原子的能级深度，可以灵活控制通过杂质原子量子点能级的共振隧穿电流。
可选地，SOI基片00从下至上包括：衬底硅10、氧化物绝缘层11和顶层硅；源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的掺杂类型同为N型或P型，掺杂浓度在5×1016cm-3至5×1019cm-3之间；硅纳米线12的直径为3nm～100nm；U型双栅条电极结构15与单栅条电极结构16的栅长为20nm～100nm；单栅条电极结构与U型双栅条电极结构中每个栅条的距离为20nm～100nm；氧化物薄层的材料包括：SiO2、氮氧化物、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3或Pb(ZrxTi1-x)O3，其中0≤x≤1；双栅极导电结构15和单栅极导电结构16的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合。
可选的，源电极17和漏电极18的欧姆接触电极、U型双栅条欧姆接触电极19和单栅条欧姆接触电极20采用的材料为退火处理后的Ni/Al合金。
基于图1所示的该三维势垒限制的硅基杂质原子晶体管，本发明还提供了一直制备图1所示的三维势垒限制的硅基杂质原子晶体管的制备方法，该方法包括：
淀积SiO2掩膜层于在SOI基片的顶层硅中，并对SiO2掩膜层进行离子注入；
制备源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12于离子注入后的顶层硅上；
形成氧化物薄层于硅纳米线结构12、源区硅电导台面13和漏区硅电导台面14的表面；以及
制备U型双栅条电极结构15和单栅条电极结构16于氧化物薄膜上。
该方法还包括：制备电极结构于源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16上，完成杂质原子晶体管的制备。
该三维势垒限制的硅基杂质原子晶体管的制备方法简单，优化了制备工艺流程。
可选地，源区硅电导台面13、漏区硅电导台面14与硅纳米线结构12通过刻蚀工艺制备得到；氧化物薄层是通过热氧化或者气相沉积方法制备得到；U型双栅条电极结构15和单栅条电极结构16是通过低压化学气相沉积、光刻和刻蚀的方法制备得到。
可选地，制备电极结构包括：通过光刻或电子束曝光和ICP刻蚀，定义电极窗口于源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16上；以及通过电子束蒸发沉积金属后再剥离退火的方法，分别制备得到源欧姆接触电极17、漏欧姆接触电极18、U型双栅条欧姆接触电极19以及单栅条欧姆接触电极20。
为让本发明的上述特征和优点能更明显易懂，本发明提供一实施例及附图，其中图1示出该实施例中三维势垒限制的硅基杂质原子晶体管的立体结构示意图；图2示出该实施例中三维势垒限制的硅基杂质原子晶体管的俯视图；图3示出该实施例中三维势垒限制的硅基杂质原子晶体管的主视图；图4示出该实施例中三维势垒限制的硅基杂质原子晶体管的主要工作机制；结合图1至4所示，该三维势垒限制的硅基杂质原子晶体管，包括：
SOI基片00，从下至上包括硅衬底10、氧化物绝缘层11和顶层硅；
硅纳米线结构12，SOI基片00；
源区硅电导台面13，制备于SOI基片00之上，与硅纳米线结构12的一端相连；
漏区硅电导台面14，制备于SOI基片00之上，与硅纳米线结构12的另一端相连；
氧化物薄层，包裹在源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的表面；
U型双栅条电极结构15，互相连接并垂直于硅纳米线12方向，覆于硅纳米线结构的氧化物绝缘层11上，用于调制位于两栅条间杂质原子的束缚势垒；
单栅条电极结构16，垂直于硅纳米线12方向，位于U型双栅条电极结构15的中间位置，覆于硅纳米线结构的氧化物绝缘层11上，用于调制杂质原子的能级深度；
源欧姆接触电极17、漏欧姆接触电极18和栅条电极欧姆接触结构19、20分别制作在源区13、漏区14和栅条15、16电导台面上。
在本实施例中，硅纳米线12直径为20nm，沟道区域载流子全部耗尽。在本实施例中，源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12的掺杂类型为N型(或P型)，掺杂原子为磷原子(或硼原子)，掺杂浓度为5×1016cm-3～5×1019cm-3。
在本实施例中，U型双栅条电极结构15与单栅条电极结构16的栅长为25±5nm，栅条的间距为25±5nm。
在本实施例中，该三维势垒限制的硅基杂质原子晶体管，氧化物薄层的材料为SiO2。
在本实施例中，该三维势垒限制的硅基杂质原子晶体管，其中源电极17和漏电极18的欧姆接触电极通过Ni/Al合金退火实现。
为进一步说明本发明的优越性，本发明提供了三维势垒限制的硅基杂质原子晶体管的工作原理图，如图4所示。假设纳米线沟道区域掺杂为N型掺杂，多数载流子为电子，两侧互联栅电极加正电压，中间栅电极加负电压。虚线为加栅压之前的能级结构，实线为加栅压之后的能级结构，可以看出两侧栅压加强了载流子的耗尽，提高了势垒高度；中间栅压降低了杂质原子能级。三栅共同作用，使中间栅覆盖的杂质原子有更高的束缚势垒和更深的基态能级，电子需越过较高势垒隧穿输运，从而提高了杂质原子量子点的工作温度。(若掺杂类型为P型，掺杂原子例如硼原子，两侧互联栅电极加负电压，中间栅电极加正电压，可达到相同效果。)
基于图1至4所示的三维势垒限制的硅基杂质原子晶体管，本发明还提供了一种制备图1至4的三维势垒限制的硅基杂质原子晶体管方法，该方法的步骤如图5所示，包括：
步骤1：选取(100)晶面的SOI基片，该SOI基片由下至上包括：硅衬底、氧化物绝缘层和顶层硅；
步骤2：对顶层硅进行热氧化，得到热氧化硅层；对热氧化硅层下的顶层硅进行离子注入，注入高浓度的N型杂质(或P型杂质)，掺杂浓度为5×1016cm-3～5×1019cm-3；快速热退火处理，退火温度为500℃～1000℃，退火时间为10s～19s；
步骤3：在样品上覆盖100nm厚的光刻胶ARN7520，75℃～85℃热板烘干，电子束曝光版图上的图形；先用ICP刻蚀氧化硅硬掩膜后，再用ICP刻蚀顶硅薄层，形成源区硅电导台面13、漏区硅电导台面14和硅纳米线结构12。
步骤4：用HF腐蚀掉氧化硅薄层，在硅纳米线结构12、源区硅电导台面13和漏区硅电导台面14的表面通过热氧化形成SiO2包裹层；
步骤5：通过化学气相沉积方法淀积多晶硅层，沉积完需采用离子注入的方法实现P型(或N型)杂质原子掺杂，掺杂浓度为1021cm-3～1023cm-3。通过电子束曝光和ICP刻蚀制作出单栅条电极结构16和U型双栅条电极结构15。
步骤6：在源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16表面和侧面气相沉积二氧化硅介质层，形成保护层；覆盖光刻胶AZ6130，80℃～90℃热板烘干。在源区硅电导台面13、漏区硅电导台面14、U型双栅条电极结构15和单栅条电极结构16上面光刻出电极窗口图形，ICP刻蚀掉电极窗口区氧化硅；淀积金属接触电极Ni；电子束蒸发Al，然后剥离掉光刻胶；500℃快速合金退火，形成源欧姆接触电极17、漏欧姆接触电极18和栅条电极欧姆接触结构19、20，完成本实施例提供的三维势垒限制的硅基杂质原子晶体管的制备。
至此，已经结合附图对本发明实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本发明一种三维势垒限制的硅基杂质原子晶体管及其制备方法有了清楚的认识。
综上所述，本发明提供了一种三维势垒限制的硅基杂质原子晶体管及其制备方法，通过调整三个栅压，使杂质原子能级加深，其两侧势垒升高来实现深能级杂质原子量子点，从而提高了杂质原子量子点的工作温度。
以上所述具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种三维势垒限制的硅基杂质原子晶体管，至少包括：
一源区硅电导台面(13)、一漏区硅电导台面(14)，对称分布于一SOI(00)衬底之上；
一硅纳米线结构(12)，位于所述SOI基片之上，连接所述源区硅电导台面(13)与所述漏区硅电导台面(14)；
氧化物薄层，制备于所述源区硅电导台面(13)、所述漏区硅电导台面(14)和所述硅纳米线结构(12)的表面；
一U型双栅条电极结构(15)，覆于所述硅纳米线结构(12)的氧化物薄层表面，并垂直于所述硅纳米线结构(12)；以及
一单栅条电极结构(16)，覆于所述硅纳米线结构(12)的氧化物薄层上，垂直于所述硅纳米线(12)方向，位于所述U型双栅条电极结构(15)中两个栅条的中间。
2.根据权利要求1所述杂质原子晶体管，其特征在于，所述源区硅电导台面(13)、所述漏区硅电导台面(14)和所述硅纳米线结构(12)的掺杂类型同为N型或P型，掺杂浓度在5×1016cm-3至5×1019cm-3之间。
3.根据权利要求1所述杂质原子晶体管，其特征在于，所述硅纳米线(12)的直径为3nm～100nm。
4.根据权利要求1所述杂质原子晶体管，其特征在于，所述U型双栅条电极结构(15)与所述单栅条电极结构(16)的栅长为20nm～100nm；所述单栅条电极结构与所述U型双栅条电极结构中每个栅条的距离为20nm～100nm。
5.根据权利要求1所述杂质原子晶体管，其特征在于，所述氧化物薄层的材料包括：SiO2、氮氧化物、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3或Pb(ZrxTi1-x)O3，其中0≤x≤1。
6.根据权利要求1所述杂质原子晶体管，其特征在于，所述双栅极导电结构(15)和所述单栅极导电结构(16)的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合。
7.根据权利要求1所述杂质原子晶体管，该杂质原子晶体管还包括电极结构，包括：
一源欧姆接触电极(17)，位于所述源区硅电导台面(13)上；
一漏欧姆接触电极(18)，位于所述漏区硅电导台面(14)上；
一U型双栅条欧姆接触电极(19)，位于所述U型双栅条电极结构(15)上；以及
一单栅条欧姆接触电极(20)，位于所述单栅条电极结构(16)上。
8.根据权利要求7所述杂质原子晶体管，其特征在于，所述源欧姆接触电极(17)和漏欧姆接触电极(18)的欧姆接触电极采用的材料为退火处理后的Ni/Al合金；所述U型双栅条欧姆接触电极(19)和所述单栅条欧姆接触电极(20)采用的材料为退火处理后的Ni/Al合金。
9.一种制备权利要求1至8中任一项所述三维势垒限制的硅基杂质原子晶体管的方法，该方法包括：
淀积一SiO2掩膜层于在SOI基片(00)的顶层硅中，并对所述SiO2掩膜层进行离子注入；
制备一源区硅电导台面(13)、一漏区硅电导台面(14)和一硅纳米线结构(12)于离子注入后的顶层硅上；
形成一氧化物薄层于所述硅纳米线结构(12)、所述源区硅电导台面(13)和所述漏区硅电导台面(14)的表面；以及
制备一U型双栅条电极结构(15)和一单栅条电极结构(16)于所述氧化物薄膜上。
10.根据权利要求9所述制备方法，其特征在于，所述源区硅电导台面(13)、所述漏区硅电导台面(14)与所述硅纳米线结构(12)通过刻蚀工艺制备得到。
11.根据权利要求9所述制备方法，其特征在于，所述氧化物薄层通过热氧化或者气相沉积方法制备得到。
12.根据权利要求9所述制备方法，其特征在于，所述U型双栅条电极结构(15)和所述单栅条电极结构(16)通过低压化学气相沉积、光刻和刻蚀的方法制备得到。
13.根据权利要求9所述制备方法，该方法还包括：
制备电极结构于所述源区硅电导台面(13)、所述漏区硅电导台面(14)、所述U型双栅条电极结构(15)和所述单栅条电极结构(16)上，完成杂质原子晶体管的制备。
14.据权利要求13所述制备方法，其特征在于，所述制备电极结构包括：
通过光刻或电子束曝光和ICP刻蚀，定义电极窗口于所述源区硅电导台面(13)、所述漏区硅电导台面(14)、所述U型双栅条电极结构(15)和所述单栅条电极结构(16)上；以及
通过电子束蒸发沉积金属后再剥离退火，分别制备得到一源欧姆接触电极(17)、一漏欧姆接触电极(18)、一U型双栅条欧姆接触电极(19)以及一单栅条欧姆接触电极(20)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910570912.5A CN110299400B (zh) | 2019-06-27 | 2019-06-27 | 三维势垒限制的硅基杂质原子晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910570912.5A CN110299400B (zh) | 2019-06-27 | 2019-06-27 | 三维势垒限制的硅基杂质原子晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110299400A true CN110299400A (zh) | 2019-10-01 |
| CN110299400B CN110299400B (zh) | 2021-04-06 |
Family
ID=68029302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910570912.5A Active CN110299400B (zh) | 2019-06-27 | 2019-06-27 | 三维势垒限制的硅基杂质原子晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110299400B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121706A1 (en) * | 2003-02-20 | 2005-06-09 | Hao-Yu Chen | Semiconductor nano-rod devices |
| US20110042648A1 (en) * | 2009-08-21 | 2011-02-24 | Hyun Cheol Koo | Reconfigurable logic device using spin accumulation and diffusion |
| US20130313524A1 (en) * | 2012-05-23 | 2013-11-28 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ambipolar silicon nanowire field effect transistor |
| CN103531623A (zh) * | 2013-10-30 | 2014-01-22 | 上海集成电路研发中心有限公司 | 基于半导体纳米结构的晶体管器件及其制备方法 |
-
2019
- 2019-06-27 CN CN201910570912.5A patent/CN110299400B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121706A1 (en) * | 2003-02-20 | 2005-06-09 | Hao-Yu Chen | Semiconductor nano-rod devices |
| US20110042648A1 (en) * | 2009-08-21 | 2011-02-24 | Hyun Cheol Koo | Reconfigurable logic device using spin accumulation and diffusion |
| US20130313524A1 (en) * | 2012-05-23 | 2013-11-28 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ambipolar silicon nanowire field effect transistor |
| CN103531623A (zh) * | 2013-10-30 | 2014-01-22 | 上海集成电路研发中心有限公司 | 基于半导体纳米结构的晶体管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110299400B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169511A (zh) | 包括二维材料的半导体器件以及制造该半导体器件的方法 | |
| CN103650121A (zh) | 具有改进的源极/漏极接触的金属氧化物tft | |
| US20080128760A1 (en) | Schottky barrier nanowire field effect transistor and method for fabricating the same | |
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN206505923U (zh) | 一种薄膜晶体管及显示器面板 | |
| KR20030067956A (ko) | 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법 | |
| JP2007281489A (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| CN104966720B (zh) | Tft基板结构及其制作方法 | |
| JP2571208B2 (ja) | 低温トンネル・トランジスタ | |
| CN107104140A (zh) | 一种二维材料/半导体异质结隧穿晶体管及制备方法 | |
| Shirak et al. | High performance horizontal gate-all-around silicon nanowire field-effect transistors | |
| CN107425075A (zh) | 薄膜晶体管器件及其制造方法、阵列基板以及显示装置 | |
| CN108369960A (zh) | 隧穿场效应晶体管及其制造方法 | |
| TW550797B (en) | Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method | |
| CN106409898A (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| KR100966008B1 (ko) | 상온동작 단전자 소자 및 그 제조방법 | |
| CN104867834A (zh) | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 | |
| CN1953205A (zh) | 通过注氧进行量子限制的硅基单电子晶体管及制作方法 | |
| CN110299400A (zh) | 三维势垒限制的硅基杂质原子晶体管及其制备方法 | |
| US20110068326A1 (en) | Schottky barrier tunnel transistor and method for fabricating the same | |
| KR20100072610A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN106876451A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN104617142B (zh) | 半导体器件和用于生产其的方法 | |
| CN105336687B (zh) | 半导体结构及其形成方法 | |
| KR20040004916A (ko) | 음 미분 전도도를 갖는 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |