CN107425075A - 薄膜晶体管器件及其制造方法、阵列基板以及显示装置 - Google Patents

薄膜晶体管器件及其制造方法、阵列基板以及显示装置 Download PDF

Info

Publication number
CN107425075A
CN107425075A CN201710348312.5A CN201710348312A CN107425075A CN 107425075 A CN107425075 A CN 107425075A CN 201710348312 A CN201710348312 A CN 201710348312A CN 107425075 A CN107425075 A CN 107425075A
Authority
CN
China
Prior art keywords
active layer
underlay substrate
region
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710348312.5A
Other languages
English (en)
Other versions
CN107425075B (zh
Inventor
文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201710348312.5A priority Critical patent/CN107425075B/zh
Publication of CN107425075A publication Critical patent/CN107425075A/zh
Application granted granted Critical
Publication of CN107425075B publication Critical patent/CN107425075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明提出了一种薄膜晶体管器件及其制造方法、阵列基板以及显示装置。其中，本发明实施例中的薄膜晶体管器件中包括：衬底基板；栅极金属层；源漏金属层，包括源极以及漏极；有源层，包括第一有源层以及第二有源层；在衬底基板的同一侧沿远离衬底基板的方向设置有第一有源层、第二有源层以及栅极金属层，且第一有源层靠近栅极金属层；第一有源层与第二有源层连接，且在垂直于衬底基板所在平面的方向上，第一有源层在衬底基板上的垂直投影位于第二有源层在衬底基板上的垂直投影内；源极以及漏极均与第二有源层电连接。本发明的技术方案使得开启电流与关闭电流的比值达到10‑10量级，实现了降低TFT器件漏流的效果。

Description

薄膜晶体管器件及其制造方法、阵列基板以及显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及薄膜晶体管器件及其制造方法、阵列基板以及显示装置。
【背景技术】
现有技术中的显示装置至少可以包括两种类型,一种是液晶显示装置,一种是有机发光显示装置。在显示装置中，TFT(Thin Film Transistor，薄膜晶体管)器件是起到控制作用的关键器件，其可以用来控制像素电极、触控电极、公共电极等。根据制作TFT器件的材料，可以将TFT器件分为低温多晶硅(Low Temperature Poly-silicon，LTPS)类型、非晶硅类型等。
其中，在制作LTPS类型的TFT器件时，使用轻掺杂漏区(Lightly Doped Drain，LDD)结构来防止热电子退化效应，具体地，在沟道区域靠近漏极的附近使用磷离子注入的方式形成一个轻掺杂区域，并让该轻掺杂区域也可以承受一部分电压。通常采用轻掺杂区域的方式形成LDD区域来抑制漏电流，这种方法所形成的区域对于光照和温度极为敏感，在受到光照时，薄膜晶体管的漏电流会急剧增加。
由于受到制作轻掺杂区域磷离剂量范围的影响，使得TFT器件的电流漏流难以控制到10-12A量级范围。特别地，当轻掺杂区域在受到光照情况下，漏流将上升10倍以上，因此，如何降低TFT器件的漏流是一个亟待解决的问题。
【发明内容】
本发明实施例提供了一种薄膜晶体管器件及其制造方法、阵列基板以及显示装置，实现了改善薄膜晶体管的开关特性。
第一方面，本发明实施例提供了一种薄膜晶体管器件，包括：
衬底基板；
栅极金属层；
源漏金属层，包括源极以及漏极；
有源层，包括第一有源层以及第二有源层；
在所述衬底基板的同一侧沿远离所述衬底基板的方向设置有所述第一有源层、所述第二有源层以及所述栅极金属层，且所述第一有源层靠近所述栅极金属层；
所述第一有源层与所述第二有源层连接，且在垂直于所述衬底基板所在平面的方向上，所述第一有源层在所述衬底基板上的垂直投影位于所述第二有源层在所述衬底基板上的垂直投影内；
所述源极以及所述漏极均与所述第二有源层电连接，所述第一有源层为多晶硅材料；
所述第一有源层的电子迁移率高于所述第二有源层的电子迁移率。
第二方面，本发明实施例提供了一种阵列基板，包括：上述的薄膜晶体管器件；
缓冲层；
其中，所述缓冲层设置在所述衬底基板与所述第二有源层之间。
第三方面，本发明实施例提供了一种显示装置，包括上述的阵列基板。
第四方面，本发明实施例提供了一种薄膜晶体管器件的制造方法，包括：
提供衬底基板；
在所述衬底基板上形成栅极金属层；
在所述衬底基板上形成源漏金属层，所述源漏金属层包括源极以及漏极；
在所述衬底基板上形成有源层；
所述有源层包括第一有源层以及第二有源层，使得所述第一有源层与所述第二有源层连接，且在垂直于所述衬底基板所在平面的方向上，所述第一有源层在所述衬底基板上的垂直投影位于所述第二有源层在所述衬底基板上的垂直投影内；
所述第一有源层靠近所述栅极金属层；
所述源极与所述漏极均与所述第二有源层电连接；
所述第一有源层为多晶硅材料；
所述第一有源层的电子迁移率高于所述第二有源层的电子迁移率。
在本发明实施例中的薄膜晶体管器件及其制造方法、阵列基板以及显示装置中，一方面，第二有源层与源极和漏极连接，在薄膜晶体管截止时，源极和漏极之间的漏电流由第二有源层的电子迁移率决定，而第二有源层的电子迁移率低于第一有源层的电子迁移率，因此该薄膜晶体管的漏电流较小；在薄膜晶体管导通时，由于栅极金属层靠近第一有源层，因此在第一有源层上会形成导电沟道，而第一有源层与第二有源层连接，因此源极和漏极之间的开启电流会通过第一有源层上形成的导电沟通进行传输，第一有源层的电子迁移率高于第二有源层的电子迁移率，因此增大了该薄膜晶体管的开启电流。通过在同一个薄膜晶体管中设置电子迁移率不同的第一有源层和第二有源层，可以实现在不降低开启电流的前提下降低漏电流，现有技术中通常用同一种材料作为薄膜晶体管的有源层，因此在现有技术中，若降低漏电流则会同时降低开启电流，而本发明实施例，可以实现在不降低开启电流的前提下降低漏电流，从而改善了薄膜晶体管的开关特性。另一方面，第一有源层在衬底基板上的垂直投影位于第二有源层在衬底基板上的垂直投影内，第一有源层为多晶硅材料，因此，第二有源层能对第一有源层形成半包围结构，能够进一步遮挡光线射向第一有源层，从而能够降低薄膜晶体管截止时漏电流。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种薄膜晶体管器件的俯视图；
图2为图1中沿AA’方向的第一剖面示意图；
图3为本发明实施例提供的另一种薄膜晶体管器件的俯视图；
图4为图3中沿BB’方向的第一剖面示意图；
图5为本发明实施例提供的另一种薄膜晶体管器件的俯视图；
图6为图5中沿CC’方向的第一剖面示意图；
图7为本发明实施例提供的又一种薄膜晶体管器件的俯视图；
图8为图7中DD’方向的第一剖面示意图；
图9为本发明实施例提供的再一种薄膜晶体管器件的俯视图；
图10为图9中EE’方向的第一剖面示意图；
图11为本发明实施例提供的一种阵列基板的剖面示意图；
图12为本发明实施例提供的一种显示装置的结构示意图；
图13为本发明实施例提供的薄膜晶体管器件的制造方法的第一流程图；
图14为本发明实施例提供的第二有源层的阻值条形图；
图15为本发明实施例提供的薄膜晶体管器件的制造方法的第二流程图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述XXX，但这些XXX不应限于这些术语。这些术语仅用来将XXX彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一XXX也可以被称为第二XXX，类似地，第二XXX也可以被称为第一XXX。
图1为本发明实施例提供的一种薄膜晶体管器件的俯视图，图2为图1中沿AA’方向的第一剖面示意图，如图1和图2所示，本发明实施例提供的薄膜晶体管器件，具体可以包括：衬底基板11；栅极金属层12；源漏金属层，包括源极16以及漏极17；有源层，包括第一有源层13以及第二有源层14；在衬底基板11的同一侧沿远离衬底11基板11的方向设置有第一有源层13、第二有源层14以及栅极金属层12，且第一有源层13靠近栅极金属层12。第一有源层13与第二有源层14连接，即，如图2所示，第一有源层13与第二有源层14直接接触，且在垂直于衬底基板11所在平面的方向上，第一有源层13在衬底基板11上的垂直投影位于第二有源层14在衬底基板11上的垂直投影内，并且源极16以及漏极17均与第二有源层14电连接。第一有源层13为多晶硅材料；第一有源层13的电子迁移率高于第二有源层14的电子迁移率。
具体地，第二有源层14与源极16和漏极17连接，而第一有源层13未与源极16和漏极17连接，因此，在薄膜晶体管截止时，源极16和漏极17之间的漏电流由第二有源层14的电子迁移率决定，而第二有源层14的电子迁移率低于第一有源层13的电子迁移率，因此该薄膜晶体管的漏电流较小；在薄膜晶体管导通时，由于栅极金属层12靠近第一有源层13，因此在第一有源层13上会形成导电沟道，而第一有源层13与第二有源层14连接，因此源极16和漏极17之间的开启电流会通过第一有源层13上形成的导电沟通进行传输，而第一有源层13的电子迁移率高于第二有源层14的电子迁移率，因此增大了该薄膜晶体管的开启电流。此外，第一有源层13在衬底基板11上的垂直投影位于第二有源层14在衬底基板11上的垂直投影内，第一有源层13为多晶硅材料，因此，第二有源层14能对第一有源层13形成半包围结构，能够进一步遮挡背光源的光线射向第一有源层，从而能够降低薄膜晶体管截止时漏电流。
本发明实施例中的薄膜晶体管器件，一方面，通过在同一个薄膜晶体管中设置电子迁移率不同的第一有源层和第二有源层，可以实现在不降低开启电流的前提下降低漏电流，现有技术中通常用同一种材料作为薄膜晶体管的有源层，因此在现有技术中，若降低漏电流则会同时降低开启电流，而本发明实施例，可以实现在不降低开启电流的前提下降低漏电流，从而改善了薄膜晶体管的开关特性。另一方面，第一有源层在衬底基板上的垂直投影位于第二有源层在衬底基板上的垂直投影内，第一有源层为多晶硅材料，因此，第二有源层能对第一有源层形成半包围结构，能够进一步遮挡光线射向第一有源层，从而能够降低薄膜晶体管截止时漏电流。
如图2所示，图2中所示的薄膜晶体管器件为顶栅型结构，衬底基板11的同一侧沿远离衬底基板11的方向依次设置有第二有源层14、第一有源层13以及栅极金属层12。其中，第一有源层13与栅极金属层12之间还设置有栅极绝缘层18。其中，第二有源层14包括第二源极区域141、第二沟道区域142和第二漏极区域143，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，第二源极区域141和第二漏极区域143位于第二沟道区域142的相对两侧，第二源极区域141与源极16连接，第二漏极区域143与漏极17连接，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，由于第二源极区域141和第二漏极区域143无法形成沟道，第二源极区域141和第二漏极区域143为经过降阻处理后的半导体材料，以利于源极16以及漏极17与第二沟道区域143之间的电连接。
如图3和图4所示，图3为本发明实施例提供的另一种薄膜晶体管器件的俯视图，图4为图3中沿BB’方向的第一剖面示意图，图3和图4中所示的薄膜晶体管器件为底栅型结构，在衬底基板11的同一侧沿远离衬底基板11的方向依次设置有栅极金属层12、第一有源层13以及第二有源层14。其中，第二有源层14包括第二源极区域141、第二沟道区域142和第二漏极区域143，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，第二源极区域141和第二漏极区域143位于第二沟道区域142的相对两侧，第二源极区域141与源极16连接，第二漏极区域143与漏极17连接，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，由于第二源极区域141和第二漏极区域143无法形成沟道，第二源极区域141和第二漏极区域143为经过降阻处理后的半导体材料，以利于源极16以及漏极17与第二沟道区域143之间的电连接。需要说明的是，图4所示结构中，第一有源层13和第二有源层14直接接触。
如图5和图6所示，图5为本发明实施例提供的另一种薄膜晶体管器件的俯视图，图6为图5中沿CC’方向的第一剖面示意图，在垂直于衬底基板11所在平面的方向上，源极16和漏极17在衬底基板11上的投影位于栅极金属层12在衬底基板11上的投影内。在垂直于衬底基板11的方向上，栅极金属层12覆盖于第二有源层14与源极16和漏极17连接的位置，即延长了栅极金属层12的宽度，在栅极金属层12上施加栅极电压时，在垂直于衬底基板11的方向，第二有源层14所有被栅极金属层12覆盖的部分均能够形成沟道区域，以实现薄膜晶体管的功能，基于此，无需在第二有源层14上进行掺杂以连接源极16和沟道区域以及漏极17和沟道区域，节省了工艺流程，进而节约了成本。
如图5和图6所示，在垂直于衬底基板11所在平面的方向上，第二有源层14在衬底基板11上的投影位于栅极金属层12在衬底基板11上的投影内。在垂直于衬底基板11的方向上，栅极金属层12覆盖整个第二有源层14，而第二有源层14连接于源极16和漏极17，因此，栅极金属层12也覆盖第二有源层14与源极16以及漏极17连接的位置，即延长了栅极金属层12的宽度，在栅极金属层12上施加栅极电压时，在垂直于衬底基板11的方向，第二有源层14所有被栅极金属层12覆盖的部分均能够形成沟道，以实现薄膜晶体管的功能，基于此，无需在第二有源层14上进行掺杂以连接源极16和沟道区域以及漏极17和沟道区域，节省了工艺流程，进而节约了成本。
如图7和图8所示，图7为本发明实施例提供的又一种薄膜晶体管器件的俯视图，图8为图7中DD’方向的第一剖面示意图。需要说明的是，图7所示结构和图1所示结构类似，不同之处在于第一有源层的具体结构，其他相同之处不再赘述。如图7和图8所示，第一有源层13包括：第一源极区域131、第一沟道区域132以及第一漏极区域133，栅极金属层12中包含第一栅极121。在垂直于衬底基板11所在平面的方向上，第一栅极121在第一有源层13上的投影区域为第一沟道区域132。第一沟道区域132设置在第一源极区域131与第一漏极区域133之间，且第一沟道区域132均未与第一源极区域131以及第一漏极区域132连接(此处的连接是指物理上的直接连接)，并且源极16连接第一源极区域131，漏极17连接第一漏极区域133。其中，第一源极区域131、第一沟道区域132以及第一漏极区域133均为第一有源层13经过图案化后相互独立且相互间隔的部分，第一源极区域131和第一漏极区域133均为经过掺杂后的半导体材料。图7和图8中所示的结构，由于第二有源层14为半导体材料，即便第二源极区域141和第二漏极区域143经过降阻处理，其电子迁移率仍然较小，而源极16和漏极17为金属材料，其电子迁移率很大，因此，为了改善热电子退化效应，图7和图8所示的结构中通过第一有源层13形成的第一源极区域131连接源极16和第二源极区域141，通过第一有源层13形成的第一漏极区域133连接漏极17和第二漏极区域143，其中，第一源极区域131与第二源极区域141相比具有更大的电子迁移率，第一漏极区域133与第二漏极区域143相比具有更大的电子迁移率，即在源极16以及漏极17与第二有源层14电连接的过程中，提供具有梯度的电子迁移率结构，以改善热电子退化效应。
需要说明的是，图7和图8中的第一源极区域131、第一沟道区域132以及第一漏极区域133由相同的材料制成，其中，第一源极区域131和第一漏极区域133中的第一有源层材料经过掺杂，而第一沟道区域132中的第一有源层材料未经过掺杂。
需要说明的是，本发明实施例中，第一有源层在衬底基板上的正投影可以完全被栅极金属层覆盖，如图1至图8所示；第一有源层在衬底基板上的正投影也可以部分被栅极金属层覆盖。在实际应用中，可以根据需要进行选择。
如图9和图10所示，图9为本发明实施例提供的再一种薄膜晶体管器件的俯视图；图9为图1中EE’方向的第一剖面示意图，需要说明的是，图9所示结构和图1所示结构类似，不同之处在于第一有源层与栅极之间的相对大小，其他相同之处不再赘述。在图2所示的结构的基础上，第一有源层13与第二有源层14之间设置有第一绝缘层19，在垂直于衬底基板11所在平面的方向上，第一绝缘层19在衬底基板11上的垂直投影位于第一有源层13在衬底基板11上的垂直投影内。在本发明实施例中，由于第一有源层13的材料为多晶硅材料，含有硅原子，第一有源层13的材料为多晶硅材料含有氧离子，由于薄膜晶体管器件在使用过程中会通电，在电子的作用下，容易使得多晶硅材料被氧化，由于第一有源层13中包含沟道区域，当沟道区域被氧化会降低沟道区域的工作性能，因此，使用第一绝缘层19将沟道区域保护起来，进一步地对薄膜晶体管器件在开启状态时，第一有源层13形成沟道区域与第二有源层14进行电气隔离，使得薄膜晶体管器件能够保持一定的开启电流。需要注意的是，在图10所示的结构中，第一绝缘层19在衬底基板11的正投影位于栅极121在衬底基板11的正投影内，即，第一有源层13中与栅极121交叠的区域至少部分与第二有源层14直接接触。本发明实施例的上述设置方式能够确保薄膜晶体管器件在开启时源极16能够通过第一有源层13传输到漏极17。
在一个具体的实现过程中，本发明实施例中提供的薄膜晶体管器件，由于当薄膜晶体管器件导通时，在第一有源层13形成沟道区域，因此，为了实现可以使用较大的开启电流，利用多晶硅材具有可以承受较大的开启电流的特性，制作第一有源层13的材料可以选择多晶硅材料。
在一个具体的实现过程中，本发明实施例中提供的薄膜晶体管器件，制作第二有源层14的材料可以选择氧化物半导体层材料，例如，铟镓锌氧化物材料，由于氧化物半导体层材料的电子迁移率较小，可以降低漏电流。
在本发明实施例中，为了实现既可以实现增大开启电流，又可以实现降低漏电流的效果，在选择有源层的制作材料时需要考虑到，第一有源层的电子迁移率高于所述第二有源层的电子迁移率。
可以理解的是，前述内容所描述的薄膜晶体管器件的结构属于双层有源层的薄膜晶体管器件，因此，当薄膜晶体管器件导通时，栅极金属层12输入电压信号，第一有源层13形成沟道区域，电子在第一有源层13与栅极绝缘层18的界面形成导电层，由于第一有源层13与第二有源层14之间连接，使得电流可以从源极16通过第二有源层14、第一有源层13的沟道区域流向漏极17。当薄膜晶体管器件截止时，栅极金属层12停止输入电压信号，第一有源层13没有沟道区域，因为源极16与漏极17与第二有源层14是电连接的，由于第一有源层13的电子迁移率高于第二有源层14的电子迁移率，所以源极16与漏极17形成的偏置电压主要施加在第二有源层14，使得漏流可以降低到10-14A量级。
对比现有技术中使用轻掺杂漏区来对有源层进行处理的单层有源层的薄膜晶体管器件来说，现有技术中的薄膜晶体管器件的漏电流难以控制到10-12A，而采用本发明实施例中的双层有源层的薄膜晶体管器件，可以使得漏流降低到10-14A。因此，采用本发明实施例中双层有源层的薄膜晶体管器件，实现既可以增大薄膜晶体管的开启电流，又可以降低薄膜晶体管的漏电流的效果。
在本发明实施例中，制作第二有源层14的材料选择铟镓锌氧化物材料时，利用铟镓锌氧化物材料的电子迁移率小的特点，因此当薄膜晶体管器件截止时，漏电流较小，使得开启电流与关闭电流之比达到1010。
在一个具体的实现过程中，第二有源层14的方阻小于或者等于13KΩ/□。方阻为方块电阻，指一个正方形的薄膜导电材料边到边“之”间的电阻，与膜层的厚度相关。例如，1.5μmX1.5μm就是一个方块，电阻为12KΩ，如果长3μm，宽1.5μm，电阻就是2X12KΩ。
此外，由于氧化物半导体层材料的电阻较大，在实际使用过程中，可以通过使用氦气对氧化物半导体层材料进行处理，降低其阻值。处理的具体过程中，如图2所示，第二有源层14包括第二源极区域141、第二沟道区域142和第二漏极区域143，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，第二源极区域141和第二漏极区域143位于第二沟道区域142的相对两侧。为了使得第二源极区域141与第二漏极区域143可以导电，使用氦气对第二源极区域141与第二漏极区域143进行处理，而第二沟道区域142保留原来的状态，使得第二源极区域141与第二漏极区域143的阻值降低，达到使源极16以及漏极17与第二沟道区域142电连接的效果。
前述内容中介绍的薄膜晶体管器件属于阵列基板中的一部分，在阵列基板中，薄膜晶体管器件用于控制其他器件的工作，例如，控制像素电极、控制公共电极等。下面几个实施例中介绍使用前述内容中的薄膜晶体管的阵列基板的结构。
本发明实施例还提供一种阵列基板，如图2、4、6、7和8所示，本发明实施例中的阵列基板在前述内容的基础上，还包括遮光层15，遮光层15设置在衬底基板11靠近栅极金属层12一侧的表面；缓冲层20，缓冲层20设置在遮光层15与第二有源层14之间。
图11为本发明实施例提供的一种阵列基板的剖面示意图，如图11所示，本发明实施例中提供的阵列基板在前述内容的基础上，还包括：像素电极21、公共电极22以及第二绝缘层23。其中，像素电极21与源极16或者漏极17电连接，像素电极21与公共电极22之间设置有第二绝缘层13。在显示阶段中，由集成电路为公共电极22提供公共电压信号，使得所有的公共电极22具有相同的公共电极电压，从而公共电极22与像素电极21之间产生电压差，控制液晶的偏转，以提供显示功能。在触控阶段，由集成电路为公共电极22提供触控驱动信号，公共电极22复用为触控电极，当用户点击显示装置时，产生触控感应信号，从而根据公共电极22收集到的触控感应信号确定用户点击的位置。
前述内容中的阵列基板可以应用在显示装置中，具体地，图12为本发明实施例提供的一种显示装置的结构示意图，如12所示，本发明实施例还提供一种显示装置，包括前述的任意一种阵列基板100。
本发明实施例中的薄膜晶体管器件制作过程由下面几个实施例进行说明，具体地，图13为本发明实施例提供的薄膜晶体管器件的制造方法的第一流程图，如图13所示，本发明实施例还给出一种薄膜晶体管器件的制造方法，该方法包括以下步骤：
901、提供衬底基板。
902、在衬底基板上形成有源层。
有源层包括第一有源层以及第二有源层，使得第一有源层与第二有源层连接，且在垂直于衬底基板所在平面的方向上，第一有源层在衬底基板上的垂直投影位于第二有源层在衬底基板上的垂直投影内。
903、在衬底基板上形成栅极金属层。
在本发明实施例中，第一有源层靠近栅极金属层。
904、在衬底基板上形成源漏金属层，源漏金属层包括源极以及漏极。
在本发明实施例中，源极与漏极均与第二有源层电连接。
在本发明实施例中，前述步骤901～步骤904并不限制于先后顺序，其可以根据薄膜晶体管的不同结构进行调整。
例如，如图2所示，首先，可选地，在衬底基板11的第一侧沉积一层遮光层15，然后在遮光层15的第一侧沉积一层缓冲层20。然后，在缓冲层20上的第一侧沉积一层第二有源层材料，对第二有源层材料进行一次图案化处理，形成第二有源层14，第二有源层14通常包括第二源极区域141、第二沟道区域142以及第二漏极区域143。然后，在第二有源层14的一侧沉积一层第一有源层材料，对第一有源层材料进行一次图案化处理，形成第一有源层13。然后，在第一有源层13的一侧沉积一层栅极绝缘层18，对栅极绝缘层18进行一次图案化处理，形成过孔，过孔用于连接源极16和第二有源层14，以及连接漏极17与第二有源层14。然后，在栅极绝缘层18的一侧沉积一层栅极金属层12，对栅极金属层12进行一次图案化处理，形成栅极。然后，在栅极金属层12上再沉积一层绝缘层，并在该绝缘层上形成过孔以及制作源极16和漏极17，使得源极16以及漏极17与第二有源层14连接，具体地，源极16与第二源极区域141连接，漏极17与第二漏极区域143连接。
可选地，如图2所示，第二有源层14包括第二源极区域141、第二沟道区域142和第二漏极区域143，第二沟道区域142为栅极金属层12在第二有源层14上的正投影区域，第二源极区域141和第二漏极区域143位于第二沟道区域142的相对两侧，在薄膜晶体管导通时，第二沟道区域142会产生导电沟道，但是第二源极区域141和第二漏极区域143无法产生导电沟道，且阻值较大，而第二源极区域141连接于源极16，第二漏极区域143连接于漏极17，为了保证在薄膜晶体管导通时源极16和漏极17之间的导电性能，需要降低第二源极区域141和第二漏极区域143的阻值，使用氦气He，或者六氟化硫SF6气体，或者氦气He和六氟化硫SF6气体的混合气体对第二源极区域141和第二漏极区域143进行处理。图14为本发明实施例提供的第二有源层的阻值条形图，如图14所示，分别在三种不同的气氛处理后，第二有源层14中第二源极区域141和第二漏极区域143的阻值都相应降低，如图14所示，使用氦气He处理后电阻降为833欧姆，使用氦气He和六氟化硫SF6处理后电阻降为907欧姆，使用六氟化硫SF6处理后电阻降为12023欧姆。经过上述气体处理后，第二有源层14在第二源极区域141和第二漏极区域143中阻值降低，使得薄膜晶体管导通时，源极16和漏极17之间具有良好的导电性能。
在一个具体的实现过程中，在步骤902中，如图8所示，在衬底基板11上形成第二有源层14后，在形成有第二有源层14的基板沉积第一有源层材料，对第一有源层材料进行图案化处理以形成第一有源层13，形成的第一有源层13包括第一源极区域131、第一沟道区域132以及第一漏极区域133，第一沟道区域132设置在第一源极区域131与第一漏极区域133之间，且第一沟道区域132均未与第一源极区域131以及第一漏极区域133连接。
在本发明实施例中，第一有源层13中包含有第一源极区域131、第一沟道区域132以及第一漏极区域133，其中，第一源极区域131用于与源极16连接，第一漏极区域133用于与漏极17连接，因此使用磷离子或者硼离子对第一源极区域131与第一漏极区域133进行处理，形成重掺杂区域，并在制作源极16以及漏极17的过程中，将源极16与第一源极区域131连接，漏极17与第一漏极区域133连接。可以理解的是，在该种情况中，第一有源层13与第二有源层14为连接状态，源极16通过第一源极区域131与第二有源层14电连接，漏极17通过第一漏极区域133与第二有源层14电连接。
图15为本发明实施例提供的薄膜晶体管器件的制造方法的第二流程图，如图15所示，本发明实施例还给出一种薄膜晶体管器件的制造方法，该方法包括以下步骤：
1001、提供衬底基板。
1002、在衬底基板上形成栅极金属层。
1003、在衬底基板上形成有源层。
有源层包括第一有源层以及第二有源层，使得第一有源层与第二有源层连接，且在垂直于衬底基板所在平面的方向上，第一有源层在衬底基板上的垂直投影位于第二有源层在衬底基板上的垂直投影内。
在本发明实施例中，第一有源层靠近栅极金属层。
1004、在衬底基板上形成源漏金属层，源漏金属层包括源极以及漏极。
在本发明实施例中，源极与漏极均与第二有源层电连接。
如图4所示，首先，可选地，在衬底基板11的第一侧沉积一层遮光层15，然后在遮光层15的第一侧沉积一层缓冲层20。然后，在缓冲层20上的第一侧沉积一层栅极金属层12，对栅极金属层12进行一次图案化处理，形成栅极。然后，在栅极一侧沉积一层第一有源层材料，对第一有源层材料进行一次图案化处理，形成第一有源层13。然后，在第一有源层13的一侧沉积一层第二有源层材料，对第二有源层材料进行一次图案化处理，形成第二有源层14，第二有源层14包括第二源极区域141、第二沟道区域142以及第二漏极区域143。然后制作源极16以及漏极17，使得源极16以及漏极17与第二有源层连接14，具体地，16源极与第二源极区域141连接，漏极17与第二漏极区域143连接。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机装置(可以是个人计算机，服务器，或者网络装置等)或处理器(Processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (16)

1.一种薄膜晶体管器件，其特征在于，包括：
衬底基板；
栅极金属层；
源漏金属层，包括源极以及漏极；
有源层，包括第一有源层以及第二有源层；
在所述衬底基板的同一侧沿远离所述衬底基板的方向设置有所述第一有源层、所述第二有源层以及所述栅极金属层，且所述第一有源层靠近所述栅极金属层；
所述第一有源层与所述第二有源层连接，且在垂直于所述衬底基板所在平面的方向上，所述第一有源层在所述衬底基板上的垂直投影位于所述第二有源层在所述衬底基板上的垂直投影内；
所述源极以及所述漏极均与所述第二有源层电连接，所述第一有源层为多晶硅材料；
所述第一有源层的电子迁移率高于所述第二有源层的电子迁移率。
2.根据权利要求1所述的薄膜晶体管器件，其特征在于，在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有所述第二有源层、所述第一有源层以及所述栅极金属层。
3.根据权利要求1所述的薄膜晶体管器件，其特征在于，在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有所述栅极金属层、所述第一有源层以及所述第二有源层。
4.根据权利要求3所述的薄膜晶体管器件，其特征在于，在垂直于所述衬底基板所在平面的方向上，所述源极和所述漏极在所述衬底基板上的投影位于所述栅极金属层在所述衬底基板上的投影内。
5.根据权利要求4所述的薄膜晶体管器件，其特征在于，在垂直于所述衬底基板所在平面的方向上，所述第二有源层在所述衬底基板上的投影位于所述栅极金属层在所述衬底基板上的投影内。
6.根据权利要求1所述的薄膜晶体管器件，其特征在于，所述第一有源层包括：第一源极区域、第一沟道区域以及第一漏极区域；
所述栅极金属层中包含第一栅极；
在垂直于所述衬底基板所在平面的方向上，所述第一栅极在所述第一有源层上的投影区域为所述第一沟道区域；
所述第一沟道区域设置在所述第一源极区域与所述第一漏极区域之间，且所述第一沟道区域均未与所述第一源极区域以及所述第一漏极区域连接；
所述源极连接所述第一源极区域；
所述漏极连接所述第一漏极区域。
7.根据权利要求2所述的薄膜晶体管器件，其特征在于，所述第一有源层与所述第二有源层之间设置有第一绝缘层；
在垂直于所述衬底基板所在平面的方向上，所述第一绝缘层在所述衬底基板上的垂直投影位于所述第一有源层在所述衬底基板上的垂直投影内。
8.根据权利要求1～7中任一项所述的薄膜晶体管器件，其特征在于，所述第二有源层为氧化物半导体层材料。
9.根据权利要求8所述的薄膜晶体管器件，其特征在于，所述第二有源层的方阻小于或者等于13KΩ/□。
10.一种阵列基板，其特征在于，包括：如权利要求1～9中任一项所述的薄膜晶体管器件；
缓冲层；
其中，所述缓冲层设置在所述衬底基板与所述第二有源层之间。
11.根据权利要求10所述的阵列基板，其特征在于，还包括：遮光层；
所述遮光层设置在所述衬底基板与所述缓冲层之间。
12.根据权利要求10或11所述的阵列基板，其特征在于，还包括：像素电极、公共电极以及第二绝缘层；
所述像素电极与所述源极或者所述漏极电连接；
所述像素电极与所述公共电极之间设置有所述第二绝缘层。
13.一种显示装置，其特征在于，包括如权利要求10～12中任一项所述的阵列基板。
14.一种薄膜晶体管器件的制造方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成栅极金属层；
在所述衬底基板上形成源漏金属层，所述源漏金属层包括源极以及漏极；
在所述衬底基板上形成有源层；
所述有源层包括第一有源层以及第二有源层，使得所述第一有源层与所述第二有源层连接，且在垂直于所述衬底基板所在平面的方向上，所述第一有源层在所述衬底基板上的垂直投影位于所述第二有源层在所述衬底基板上的垂直投影内；
所述第一有源层靠近所述栅极金属层；
所述源极与所述漏极均与所述第二有源层电连接；
所述第一有源层为多晶硅材料；
所述第一有源层的电子迁移率高于所述第二有源层的电子迁移率。
15.根据权利要求14所述的方法，其特征在于，
所述第二有源层包括第二源极区域、第二沟道区域和第二漏极区域，所述第二沟道区域为所述栅极金属层在所述第二有源层上的正投影区域，所述第二源极区域和所述第二漏极区域位于所述第二沟道区域的相对两侧；
所述方法还包括：使用氦气，或者六氟化硫气体，或者氦气和六氟化硫气体的混合气体对所述第二有源层的所述第二源极区域和所述第二漏极区域进行处理。
16.根据权利要求14所述的方法，其特征在于，所述在所述衬底基板上形成有源层，包括：
在所述衬底基板上形成所述第二有源层；
在形成有所述第二有源层的基板沉积第一有源层材料，对所述第一有源层材料进行图案化处理，形成第一源极区域、第一沟道区域以及第一漏极区域，第一沟道区域设置在所述第一源极区域与所述第一漏极区域之间，且所述第一沟道区域均未与所述第一源极区域以及所述第一漏极区域连接；
使用磷离子或者硼离子对所述第一源极区域与所述第一漏极区域进行处理；
所述源极与所述第一源极区域连接，所述漏极与所述第一漏极区域连接。
CN201710348312.5A 2017-05-17 2017-05-17 薄膜晶体管器件及其制造方法、阵列基板以及显示装置 Active CN107425075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348312.5A CN107425075B (zh) 2017-05-17 2017-05-17 薄膜晶体管器件及其制造方法、阵列基板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348312.5A CN107425075B (zh) 2017-05-17 2017-05-17 薄膜晶体管器件及其制造方法、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN107425075A true CN107425075A (zh) 2017-12-01
CN107425075B CN107425075B (zh) 2020-05-29

Family

ID=60425238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348312.5A Active CN107425075B (zh) 2017-05-17 2017-05-17 薄膜晶体管器件及其制造方法、阵列基板以及显示装置

Country Status (1)

Country Link
CN (1) CN107425075B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039353A (zh) * 2017-12-26 2018-05-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110047848A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110752219A (zh) * 2019-10-29 2020-02-04 昆山国显光电有限公司 一种薄膜晶体管和显示面板
CN111599824A (zh) * 2020-06-01 2020-08-28 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN105576034A (zh) * 2015-12-15 2016-05-11 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
CN106229348A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106298957A (zh) * 2016-09-28 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN206057763U (zh) * 2016-08-31 2017-03-29 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN105576034A (zh) * 2015-12-15 2016-05-11 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
CN206057763U (zh) * 2016-08-31 2017-03-29 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN106229348A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106298957A (zh) * 2016-09-28 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039353A (zh) * 2017-12-26 2018-05-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN108039353B (zh) * 2017-12-26 2020-07-21 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110047848A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法
WO2021035973A1 (zh) * 2019-08-26 2021-03-04 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110752219A (zh) * 2019-10-29 2020-02-04 昆山国显光电有限公司 一种薄膜晶体管和显示面板
CN110752219B (zh) * 2019-10-29 2022-07-26 昆山国显光电有限公司 一种薄膜晶体管和显示面板
CN111599824A (zh) * 2020-06-01 2020-08-28 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置
CN111599824B (zh) * 2020-06-01 2022-09-13 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置

Also Published As

Publication number Publication date
CN107425075B (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
CN107425075A (zh) 薄膜晶体管器件及其制造方法、阵列基板以及显示装置
CN107154407A (zh) 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN103022150B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US9882055B2 (en) TFT substrate structure and manufacturing method thereof
CN103474471B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN206505923U (zh) 一种薄膜晶体管及显示器面板
CN106941121B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104241282A (zh) 双向氮化镓开关及其形成方法
CN104134672B (zh) 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN106024906A (zh) 一种薄膜晶体管、显示基板以及液晶显示装置
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN107204376A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN105097829A (zh) 阵列基板及其制备方法
CN101636844B (zh) 平面扩展漏极晶体管及其制造方法
CN108039322B (zh) Mos管制作方法、mos管、三维存储器及电子设备
CN110148623A (zh) 薄膜晶体管及其制造方法、器件、显示基板及装置
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
CN207517701U (zh) 一种薄膜晶体管及显示器面板
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
CN108231869B (zh) 晶体管、显示基板、显示装置及其制造方法
CN106549047B (zh) 一种纳米线无结晶体管及其制备方法
CN105140295A (zh) 薄膜晶体管与其制作方法
CN204391119U (zh) 一种双沟槽场效应管
US11081586B2 (en) Thin film transistor and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant