CN105336687B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底具有第一区域；在所述衬底表面形成牺牲层；在所述牺牲层表面形成一维纳米结构；去除部分牺牲层，使所述一维纳米结构中部悬空，所述一维纳米结构的两端位于剩余的牺牲层表面；在第一区域上的一维纳米结构的部分表面形成环绕所述一维纳米结构的第一栅极结构；在所述第一栅极结构两侧的第一区域上的一维纳米结构上形成第一源极接触层和第一漏极接触层。所述方法可以形成具有较高性能和集成度的晶体管。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，高集成、多功能和低功耗是半导体器件追求的主要目标。半导体器件的尺寸随着技术发展不断缩小，使得芯片的集成度越来越高。然而，随着半导体器件尺寸的不断缩小，短沟道效应、漏电流、功耗增加等问题越发显著，同时，在器件结构和制造工艺上也面临更多的挑战。从而使得进一步提高芯片集成度受到更多的限制。

现有技术通过改变晶体管的沟道材料可以在一定程度上解决或者缓解上述问题，从而促进半导体器件尺寸的进一步缩小。

一维纳米结构，例如半导体纳米线或碳纳米管等结构，是理想的一维导电通道，由于理想的一维结构大大降低了载流子的非弹性散射和背散射，使得一维纳米结构的缺陷和声子散射截面都非常小，从而使得一维纳米结构的室温载流子输运为弹道输运，即其性能不依赖于其通道长度。采用一维纳米结构作为晶体管的导电通道，能够解决纳米尺度器件的加工精度所带来的器件尺度的不确定性所引起的性能不确定性。同时，由于一维纳米结构的尺寸较小，可以进一步缩小晶体管的尺寸，从而提高集成电路的集成度。

如何利用一维纳米结构形成性能较佳的晶体管是一个亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，可以形成具有较高性能的晶体管。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底具有第一区域；在所述衬底表面形成牺牲层；在所述牺牲层表面形成一维纳米结构；去除部分牺牲层，使所述一维纳米结构中部悬空，所述一维纳米结构的两端位于剩余的牺牲层表面；在第一区域上的一维纳米结构的部分表面形成环绕所述一维纳米结构的第一栅极结构；在的第一栅极结构两侧的位于第一区域上的一维纳米结构上形成第一源极接触层和第一漏极接触层，所述第一源极接触层和第一漏极接触层分别位于第一栅极结构的两侧。

可选的，所述一维纳米结构为碳纳米管或半导体纳米线。

可选的，所述一维纳米结构为若干碳纳米管组成的碳纳米管束。

可选的，所述碳纳米管或半导体纳米线的直径为1nm～5nm。

可选的，所述碳纳米管束的直径为10nm～100nm。

可选的，形成所述一维纳米结构的方法包括：在所述牺牲层表面形成具有开口的掩膜层，所述开口暴露出部分牺牲层的表面；在所述开口底部的牺牲层表面形成分散的金属纳米粒子；去除所述掩膜层后，采用化学气相沉积工艺，在所述金属纳米粒子的催化作用下，形成所述一维纳米结构。

可选的，所述化学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H₂，反应气体流量为5sccm～100sccm，H₂的流量为50sccm～1000sccm，反应温度为800℃～1000℃。

可选的，所述金属纳米粒子的直径为1nm～3nm，所述金属纳米粒子的材料至少包括铜、银、金、钴、铁、锰、铬、钒或钛中的一种。

可选的，在所述开口底部的牺牲层表面形成分散的金属纳米粒子的方法包括：通过激光烧蚀工艺形成金属纳米粒子之后，将金属纳米粒子分散在溶液中；将所述金属纳米粒子的溶液旋涂于所述开口底部的牺牲层表面；通过烘干处理，将溶剂蒸发，使金属纳米粒子分散在所述开口底部的牺牲层表面。

可选的，通过激光烧蚀工艺形成所述金属纳米粒子的方法包括：采用待形成纳米粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属纳米粒子，所述脉冲激光能量密度为3J/cm²～10J/cm²，频率为8Hz～12Hz。

可选的，所述衬底还包括与第一区域相连的第二区域，部分所述一维纳米结构位于第二区域上；在第二区域上的一维纳米结构的部分表面形成环绕所述一维纳米结构的第二栅极结构；在所述第二栅极结构两侧的位于第二区域上的一维纳米结构上形成第二源极接触层和第二漏极接触层，所述第二源极接触层和第二漏极接触层分别位于第二栅极结构的两侧。

可选的，所述第一漏极接触层和第二漏极接触层为同一个漏极接触层。

可选的，在形成所述第一源极接触层、第一漏极接触层、第二源极接触层和第二漏极接触层之前，对所述第一栅极两侧的第一区域上的一维纳米结构进行N型离子掺杂，对所述第二栅极两侧的第二区域上的一维纳米结构进行P型离子掺杂。

可选的，所述第一栅极结构包括界面层、位于界面层表面的第一栅介质层、位于第一栅介质层表面的第一栅极；所述第二栅极结构包括界面层、位于界面层表面的第二栅介质层、位于第二栅介质层表面的第二栅极。

可选的，所述界面层的材料为氮氧化铝，所述第一栅介质层的材料为氧化铪，所述第二栅介质层的材料为氧化铝，所述第一源极接触层、第二源极接触层、第一漏极接触层和第二漏极接触层的材料为钯。

根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度大于50nm。

可选的，所述牺牲层的材料为多孔硅，形成所述牺牲层的方法包括：在所述衬底表面形成多晶硅层；通过阳极氧化电解刻蚀工艺刻蚀所述多晶硅层，形成多孔硅层作为牺牲层。

可选的，所述阳极氧化电解刻蚀采用的电解液氢氟酸溶液，其中氢氟酸的体积浓度为10％～50％，阳极氧化电流密度为10mA/cm²～100mA/cm²，阳极氧化时间为1min～10min。

可选的，在刻蚀所述多晶硅层之前，对所述多晶硅层进行重掺杂离子注入，所述重掺杂离子为N型或P型离子，所述重掺杂离子的浓度为1E18atom/cm³～1E20atom/cm³。

为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：衬底，所述衬底具有第一区域；位于所述衬底上的一维纳米结构，所述一维纳米结构悬空于所述衬底上；位于第一区域上的一维纳米结构部分表面的第一栅极结构，所述第一栅极结构环绕所述一维纳米结构，且部分第一栅极结构位于衬底表面支撑所述一维纳米结构；位于第一栅极结构两侧的位于第一区域上的一维纳米结构上的第一源极接触层和第一漏极接触层，所述第一源极接触层和第一漏极接触层分别位于第一栅极结构的两侧。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在衬底表面的牺牲层上形成一维纳米结构后，去除部分牺牲层，使所述一维纳米结构中部悬空，然后在一维纳米结构部分表面形成环绕所述一维纳米结构的第一栅极结构，在第一区域上的一维纳米结构上形成位于第一栅极结构的两侧的第一源极接触层和第一漏极接触层。由于所述一维纳米结构的缺陷较少并且所述一维纳米结构的声子散射截面很小，载流子在所述一维纳米结构内的输运方式为弹道输运，不会受到散射作用，从而具有较高的载流子迁移率，从而可以提高以所述一维纳米结构作为导电沟道形成的晶体管的性能。并且，所述第一栅极结构环绕所述一维纳米结构，可以提高所述第一栅极与一维纳米结构的接触面积，提高形成的晶体管的沟道面积，从而提高形成的晶体管的性能。

进一步的，所述一维纳米结构可以是碳纳米管、或碳纳米管组成的碳纳米管束。形成所述一维纳米结构的方法包括：在所述牺牲层表面形成具有开口的掩膜层；在所述开口底部的牺牲层表面形成分散的金属纳米粒子；去除所述掩膜层后，采用化学气相沉积工艺，在所述金属纳米粒子的催化作用下，形成所述一维纳米结构。可以通过所述掩膜层的开口形状和尺寸，限定最终形成的一维纳米结构的形状和尺寸，从而获得符合要求的一维纳米结构，上述形成方法工艺较为简单，容易实现。

进一步的，本发明的技术方案中，所述衬底还包括第二区域，形成的所述一维纳米结构部分位于第一区域上，部分位于第二区域上，在第二区域上的一维纳米结构上形成环绕所述一维纳米结构的第二栅极结构以及位于所述第二栅极结构的两侧的第二源极接触层和第三源极接触层。从而可以在所述衬底上形成互补晶体管。并且，所述第一漏极接触层与第二漏极接触层为同一漏极接触层，第一区域上的晶体管与第二区域上的晶体管共享所述漏极接触层，从而可以提高最终形成的半导体结构的集成度。

附图说明

图1至图12是本发明的实施例的半导体结构的形成过程的结构示意图；

图13是本发明的实施例的半导体结构的电路连接示意图。

具体实施方式

如背景技术中所述，现有技术中随着半导体器件尺寸逐渐缩小，各种不良效应制约了器件尺寸的进一步缩小，如何利用高性能的一维纳米结构形成性能较佳的晶体管是一个亟待解决的问题。

本实施例提供一种利用一维纳米结构形成晶体管以及互补晶体管的方法，形成具有较高性能以及高集成度的晶体管。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供衬底10。

所述衬底10的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述衬底10可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。

所述衬底10可以是单层结构也可以是多层结构。本实施例中，所述衬底10包括基底100和位于基底100表面的绝缘层200。所述基底100为单晶硅层，所述绝缘层200的材料为氧化硅，厚度为10nm～100nm。所述绝缘层200用于隔离后续形成的晶体管与基底100。

本实施例中，所述衬底100包括第一区域I和第二区域II，所述第一区域I和第二区域II连接，所述第一区域I用于形成NFET，所述第二区域II用于形成PFET。

在本发明的其他实施例中，所述衬底100可以仅包括第一区域I或第二区域II。

请参考图2，在所述衬底10表面形成牺牲层300。

所述牺牲层300的材料与绝缘层200的材料不同，所述牺牲层300的材料为多孔硅、有机抗反射层或光刻胶层等。

本实施例中，所述牺牲层300的材料为多孔硅。形成所述多孔硅牺牲层300的方法包括：在所述衬底表面形成多晶硅层；通过阳极氧化电解刻蚀工艺刻蚀所述多晶硅层，形成多孔硅层作为牺牲层300。所述阳极氧化电解刻蚀采用的电解液氢氟酸溶液，其中氢氟酸的体积浓度为10％～50％，阳极氧化电流密度为10mA/cm²～100mA/cm²，阳极氧化时间为1min～10min。

在本发明的其他实施例中，在阳极氧化电解刻蚀工艺刻蚀所述多晶硅层之前，可以对所述多晶硅层进行重掺杂离子注入，所述重掺杂离子为N型或P型离子，所述重掺杂离子的浓度可以为1E18atom/cm³～1E20atom/cm³。对所述多晶硅层进行重掺杂离子注入，可以降低所述多晶硅层的电阻，在进行阳极氧化电解刻蚀过程中，提高所述多晶硅层的导电性，提高所述阳极氧化电解刻蚀的效率。所述N型离子可以是P、As或Sb等，所述P型离子可以是B、Ga或In等。

所述多孔硅层形成的牺牲层300中具有大量的纳米孔隙，能够在后续工艺中牢牢吸附金属纳米粒子。

在本发明的其他实施例中，所述牺牲层300的材料还可以是有机抗反射层或光刻胶层等容易去除且具有较大粘附性的材料，可以采用旋涂工艺形成所述牺牲层300。

所述牺牲层300的厚度大于50nm，便于后续在所述牺牲层300表面形成的一维纳米结构与绝缘层200之间具有足够的距离，便于后续形成环绕所述一维纳米结构的第一栅极结构和第二栅极结构。

请参考图3，在所述牺牲层300表面形成具有开口401的掩膜层400，所述开口401暴露出部分牺牲层300的表面。

本实施例中，所述开口401为长条形，同时暴露出第一区域I和第二区域II上的部分牺牲层300的表面，以便后续在所述开口401底部的牺牲层300的表面形成位于第一区域I和第二区域II上的一维纳米结构。

所述掩膜层400的材料可以是光刻胶、氧化硅、氮化硅或无定形碳等，并且所述掩膜层400的材料与牺牲层300的材料不同。

本实施例中，所述掩膜层400的材料为光刻胶，形成所述掩膜层400的方法包括：采用旋涂工艺在所述牺牲层300表面形成光刻胶层之后，对所述光刻胶层进行曝光显影，在所述光刻胶层内形成开口401，所述开口401限定了后续形成的一维纳米结构的位置和尺寸。本实施例中，所述开口401的宽度为10nm～100nm。

请参考图4，在所述开口401(请参考图3)底部的牺牲层300表面形成分散的金属纳米粒子402，然后去除所述掩膜层400(请参考图3)。

由于金属纳米粒子402的尺寸较小，比表面积较大，使得金属纳米粒子402表面的键态和电子态与内部不同，表面原子配位不全等导致金属纳米粒子402表面的活性位置增加，从而使得所述金属纳米粒子402具有较高的催化性能。本实施例中，所述金属纳米粒子402的直径为1nm～3nm，相邻金属纳米粒子402之间的间距为1m～5nm。所述金属纳米粒子402的尺寸足够小，在后续形成一维纳米结构的过程中，具有较强的催化性能。

所述金属纳米粒子402的材料至少包括铜、银、金、钴、铁、锰、铬、钒或钛中的一种。

在所述开口401底部的牺牲层300表面形成所述分散的金属纳米粒子402的方法包括：通过激光烧蚀工艺形成金属纳米粒子402之后，将金属纳米粒子分散在溶液中；将所述金属纳米粒子400溶液旋涂于所述开口402底部的牺牲层300表面；通过烘干处理，将溶剂蒸发，使金属纳米粒子402分散在所述开口401底部的牺牲层300表面。

通过激光烧蚀工艺形成所述金属纳米粒子402的方法包括：采用待形成纳米粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属纳米粒子402，所述脉冲激光能量密度为3J/cm2～10J/cm2，频率为8Hz～12Hz。

可以将所述激光烧蚀工艺形成的金属纳米粒子402分散在液态去离子水中或其他有机溶剂中获得具有金属纳米粒子402的溶液。本发明的其他实施例中，可以将金属靶材置于溶液中，然后进行采用脉冲激光对位于溶剂内的靶材进行激光烧蚀工艺处理，使形成的金属纳米粒子402直接分散在所述溶液中。

在本发明的其他实施例中，在形成所述金属纳米粒子之后，可以对所述金属纳米粒子进行筛选后，选择尺寸均匀的金属纳米粒子分散至溶液中，从而使所述开口401开口底部表面的金属纳米粒子402的尺寸均匀。

将分散有金属纳米粒子402的溶液旋涂于所述开口402底部的牺牲层300表面之后，然后通过烘干处理，使溶剂蒸发。所述烘干处理可以在氢气、氮气或惰性气体氛围等不与所述金属纳米粒子402反应的气体氛围下，或者真空环境下进行，避免金属纳米粒子402在烘干过程中表面发生反应而使金属纳米粒子的化学性质发生变化。

由于本实施例中，所述牺牲层300的材料为多孔硅，所述牺牲层300具有大量的纳米孔隙，所述金属纳米粒子402可以内嵌于所述多孔硅内，与所述牺牲层300之间具有较高的粘附性。

所述烘干处理也可以进一步增加所述金属纳米粒子402与牺牲层300之间的粘附性，避免所述金属纳米粒子在后续工艺中发生脱落。

在所述开口401底部的牺牲层300表面形成分散的金属纳米粒子402之后，可以采用灰化工艺或湿法刻蚀工艺去除所述掩膜层400。

请参考图5，采用化学气相沉积工艺，在所述金属纳米粒子402(请参考图4)的催化作用下，形成一维纳米结构403。

所述一维纳米结构403部分位于第一区域I上，部分位于第二区域II上。本实施例中，所述一维纳米结构403是若干碳纳米管组成的碳纳米管束，在本发明的其他实施例中，所述一维纳米结构403还可以是单根的碳纳米管，所述碳纳米管可以是单壁碳纳米管或多壁碳纳米管。

具体的，可以采用化学气相沉积工艺形成所述一维纳米结构403，所述化学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H₂，反应气体流量为5sccm～100sccm，H₂的流量为50sccm～1000sccm，反应温度为800℃～1000℃。

所述碳纳米管的直径可以为1nm～5nm，若干碳纳米管形成的碳纳米管束的直径为10nm～100nm。所述一维纳米结构403的长度可以是50nm～100nm。

本发明的其他实施例中，所述一维纳米结构403还可以是其他半导体纳米线，例如Si纳米线、Ge纳米线、InAs纳米线或InSb纳米线等，所述半导体纳米线的直径可以为1nm～5nm。

在本发明的其他实施例中，也可以不形成所述金属纳米粒子402作为催化剂，直接在所述牺牲层300表面形成所述一维纳米结构403。例如，在所述牺牲层300表面形成半导体材料层之后，刻蚀所述半导体材料层形成半导体纳米线。

由于所述一维纳米结构403的直径较小，比表面积大，载流子在所述一维纳米结构403内具有弹道运输特性，在迁移过程中不会受到的散射作用，从而具有较高的载流子迁移率，使得以所述一维纳米结构403作为导电沟道形成的晶体管具有较高的工作效率。并且，所述一维纳米结构403的禁带宽度较小，从而使得形成的晶体管具有较低的开启电压，进而可以降低晶体管的功耗。

请参考图6，去除部分牺牲层300(请参考图5)，使所述一维纳米结构403中部悬空，所述一维纳米结构403的两端位于剩余的牺牲层301表面。

去除所述部分牺牲层300的方法包括：在所述牺牲层300上形成掩膜层，所述掩膜层覆盖一维纳米结构403，并暴露出一维纳米结构403两侧的部分牺牲层300的表面；以所述掩膜层为掩膜，采用各向同性刻蚀工艺去除部分一维纳米结构403下方以及两侧的部分牺牲层300，形成凹槽302，使所述一维纳米结构403悬空于所述凹槽302上方。所述凹槽302暴露出部分绝缘层200的表面。

本实施例中，部分所述凹槽302位于第一区域I上，部分所述凹槽302位于第二区域II上。所述牺牲层300的材料为多孔硅，所述各向同性刻蚀工艺可以是湿法刻蚀工艺，所述湿法刻蚀工艺采用的溶液为KOH溶液。

所述一维纳米结构403与绝缘层200之间的距离由牺牲层300的厚度决定，可以通过调整所述牺牲层300的厚度来调整一维纳米结构403与绝缘层200之间的距离以便于后续形成环绕所述一维纳米结构403的第一栅极结构和第二栅极结构。

由于所述一维纳米结构403具有较高的机械强度，在悬空状态下不会发生折断和变形等问题，具有较高的稳定性。并且，所述一维纳米结构403两端位于剩余牺牲层301上的长度为5nm～10nm，所述长度能够使得剩余牺牲层301对所述一维纳米结构403起到足够的支撑和粘附作用，避免所述一维纳米结构403发生移动或剥落等问题。

请参考图7，在第一区域I上的部分一维纳米结构403表面形成第一栅介质层501，所述第一栅介质层501环绕所述一维纳米结构403；在第二区域II上的部分一维纳米结构403表面形成第二栅介质层502，所述第二栅介质层502环绕所述一维纳米结构403。

所述第一栅介质层501的厚度小于10nm，所述第二栅介质层502的厚度小于10nm，宽度范围为9nm～14nm。

本实施例中，所述第一栅介质层501、第二栅介质层502与一维纳米结构403之间还可以形成界面层，所述界面层的厚度为1nm～3nm。

本实施例中，所述第一区域I上待形成的为NFET，第二区域II上待形成的为PFET，相应的所述第一栅介质层501的材料为HfO₂，第二栅介质层502的材料为Al₂O₃，界面层的材料为氮氧化铝。HfO₂作为第一栅介质层501与界面层之间会产生偶极子层，由于偶极子效应使被所述第一栅介质层501环绕的部分一维纳米结构403呈P型，从而可以作为NFET的沟道区域；而Al₂O₃作为第二栅介质层502，与界面层之间也会产生偶极子层，但是由于Al₂O₃的功函数与HfO₂的功函数不同，Al₂O₃与界面层之间的偶极子效应使被所述第二栅介质层502环绕的部分一维纳米结构403呈N型，从而可以作为PFET的沟道区域。

可以根据一维纳米结构403的具体材料选择合适的材料形成所述第一栅介质层501和第二栅介质层502，所述第一栅介质层501的材料与第二栅介质层502的材料可以相同也可以不同，可以是氧化铝、氧化锆、硅氧化铪等高K介质材料。

所述第一栅介质层501和第二栅介质层502的材料不同的情况下，需要分别形成所述第一栅介质层501和第二栅介质层502。具体的，形成所述第一栅介质层501和第二栅介质层502的方法包括：在所述绝缘层200、牺牲层301以及一维纳米线结构403表面形成第一栅介质材料层之后，对所述第一栅介质材料层进行图形化，去除绝缘层200、牺牲层301以及一维纳米结构403表面的部分第一栅介质材料层，形成位于第一区域I上且环绕所述一维纳米结构403的第一栅介质层501。可以采用各向同性刻蚀工艺对所述第一栅介质材料层进行图形化。所述第一栅介质材料层的厚度小于10nm，所以在绝缘层301表面形成的第一栅介质材料层与一维纳米结构403表面形成的第一栅介质材料层之间不会发生粘连，从而在去除所述绝缘层301表面的第一栅介质材料层的过程中，影响第一栅介质层501的质量。形成所述第一栅介质层501之后，可以采用相同的方法，形成第二区域II上环绕所述一维纳米结构的第二栅介质层502。

在本发明的其他实施例中，所述第一栅介质层501和第二栅介质层502的材料相同，可以同时形成所述第一栅介质层501和第二栅介质层502。

本实施例中，所述第一栅介质层501、第二栅介质层502与一维纳米结构403之间还可以形成界面层，所述界面层的厚度为1nm～3nm。

本实施例中，所述第一区域I上待形成的为NFET，第二区域II上待形成的为PFET，相应的所述第一栅介质层501的材料为HfO₂，第二栅介质层502的材料为Al₂O₃，界面层的材料为氮氧化铝。HfO₂作为第一栅介质层501与界面层之间会产生偶极子层，由于偶极子效应使被所述第一栅介质层501环绕的部分一维纳米结构403呈P型，从而可以作为NFET的沟道区域；而Al₂O₃作为第二栅介质层502，与界面层之间也会产生偶极子层，但是由于Al₂O₃的功函数与HfO₂的功函数不同，Al₂O₃与界面层之间的偶极子效应使被所述第二栅介质层502环绕的部分一维纳米结构403呈N型，从而可以作为PFET的沟道区域。

请参考图8，在所述第一栅介质层501表面形成第一栅极511，在所述第二栅介质层502表面形成第二栅极512。

所述第一栅极511和第二栅极512的材料相同，可以是TiN、Ti、Ta、TaN、Al、Cu或Pt等金属材料。本实施例中，所述第一栅极511和第二栅极512的材料为TaN，可以同时形成所述第一栅极511和第二栅极512。具体的，在所述绝缘层200、牺牲层301、一维纳米线结构403、第一栅介质层501和第二栅介质层502表面形成栅极材料层之后，对所述栅极材料层进行图形化，形成位于所述第一栅介质层501表面的第一栅极511、位于所述第二栅介质层502表面的第二栅极512。

所述第一栅极511和第二栅极512的宽度为8nm～10nm，小于所述第一栅介质层501和第二栅介质层502的宽度，从而使所述第一栅极511可以完全位于第一栅介质层501表面，使所述第二栅极512也可以完全位于第二栅介质层502表面，避免所述第一栅极511、第二栅极512与一维纳米结构403之间发生短路，影响形成的晶体管的性能。

在本发明的其他实施例中，所述第一栅极511与第一栅介质层501的宽度相同，第二栅极512与第二栅介质层502的宽度相同。

所述栅极材料层的厚度较大，为30nm～80nm，在形成所述栅极材料层的过程中，所述凹槽302底部的绝缘层200表面的栅极材料层与一维纳米结构403表面的栅极材料层之间发生闭合，本实施例中，在形成所述第一栅极511和第二栅极512的过程中，保留绝缘层200表面与第一栅极511连接的部分栅极材料层作为第一栅极接触层513，以及绝缘层200表面与第二栅极512连接的部分栅极材料层作为第二栅极接触层514，所述第一栅极接触层513和第二栅极接触层514可以作为一维纳米结构403的支撑结构。后续可以在所述第一栅极接触层513、第二栅极接触层514表面形成互连结构，通过所述第一栅极接触层513、第二栅极接触层514与第一栅极511、第二栅极512连接。由于所述第一栅极接触层513、第二栅极接触层514为平面结构，并且面积较大，可以降低形成所述互连结构的难度。

在本发明的其他实施例中，也可以不保留所述第一栅极接触层513、第二栅极接触层514，后续直接形成与第一栅极511和第二栅极522表面连接的互连结构。

请参考图9，去除剩余的牺牲层301(请参考图8)。

本实施例中，由于形成有第一栅极接触层513和第二栅极接触层514作为所述一维纳米结构403的支撑结构，所以，可以去除所述一维纳米结构403两端下方剩余的牺牲层301，便于后续在所述一维纳米结构403两端上形成第一源极接触层和第二源极接触层。

本实施例中，采用湿法刻蚀工艺去除剩余的牺牲层301，所述湿法刻蚀工艺可以采用KOH溶液。

在本发明的其他实施例中，可以不形成所述第一栅极接触层513和第二栅极接触层514作为所述一维纳米结构403的支撑结构，则需要继续保留所述牺牲层301作为支撑结构。

请参考图10，在所述第一栅极511侧壁表面形成第一侧墙521，在所述第二栅极512的侧壁表面形成第二侧墙522。

本实施例中，所述第一侧墙521还覆盖第一栅极接触层513的侧壁表面，所述第二侧墙522还覆盖第二栅极接触层522的侧壁表面。

所述第一侧墙521和第二侧墙522在后续工艺中保护所述第一栅极511、第一栅极接触层513、第二栅极512和第二栅极接触层514。

所述第一侧墙521和第二侧墙522的材料为氧化硅或氮化硅，还可以是氧化层和氮化硅的双层结构。所述第一侧墙521可以完全覆盖第一栅极511两侧暴露的第一栅介质层501(请参考图9)，第二侧墙522可以完全覆盖第二栅极512两侧暴露的第二栅介质层502(请参考图9)，以保护所述第一栅介质层501和第二栅介质层502。

在本发明的其他实施例中，也可以不形成所述第一侧墙521和第二侧墙522。

请参考图11，在所述第一栅极511两侧的第一区域I上的一维纳米结构403(请参考图10)内形成第一源极413和第一漏极414；在所述第二栅极512两侧的第二区域II上的一维纳米结构403(请参考图10)内形成第二源极423和第二漏极424。

本实施例中，所述第一区域I上待形成的晶体管为NFET，第二区域II上待形成的晶体管为PFET，所以，对所述第一栅极511两侧的第一区域I上的一维纳米结构403进行N型离子掺杂，形成N型掺杂的第一源极413和第一漏极414；对所述第二栅极512两侧的第二II区域上的一维纳米结构403进行P型离子掺杂，形成P型掺杂的第二源极423和第二漏极424。由于本实施例中，所述一维纳米结构403为碳纳米管，所以，所述N型掺杂离子可以是K离子，所述P型掺杂离子可以是O离子。所述掺杂离子的浓度为1E18atom/cm³～1E20atom/cm³。

可以采用离子注入或气相掺杂工艺进行N型离子掺杂和P型离子掺杂。

在本发明的其他实施例中，所述一维纳米结构403还可以是半导体纳米线，所述N型掺杂离子可以是N、P、As或Sb等，所述P型掺杂离子可以是B、Al、Ga或In等。

当所述第一源极413和第一漏极414内的掺杂离子为P时，形成所述第一源极413和第一漏极414的方法可以包括：在所述第二区域II上形成保护层，采用化学气相沉积工艺在所述第一区域I上的位于第一栅极511两侧的一维纳米结构403表面形成掺磷氧化硅层；对所述掺磷氧化硅层和一维纳米结构403进行退火处理，使所述掺磷氧化硅层内的磷离子扩散进入所述第一区域I上的一维纳米结构403内，形成N型掺杂的第一源极413和第一漏极414，所述退火温度为200℃～500℃；再采用湿法刻蚀工艺去除所述掺磷氧化硅层和第二区域II上的保护层。

当所述第二源极423和第二漏极424内的掺杂离子为B时，形成所述第二源极423和第二漏极424的方法包括：在第一区域I上形成保护层，采用化学气相沉积工艺在所述第二区域II上的位于第二栅极512两侧的一维纳米结构403表面形成掺硼氧化硅层；对所述掺硼氧化硅层和一维纳米结构403进行退火处理，使所述掺硼氧化硅层内的硼离子扩散进入所述第二区域II上的一维纳米结构403内，形成P型掺杂的第二源极423和第二漏极424，所述退火温度为200℃～500℃；再采用湿法刻蚀工艺去除所述掺硼氧化硅层和第一区域I上的保护层。

与采用离子注入工艺进行掺杂相比，采用扩散或气相掺杂的方法形成所述第一源极413、第一漏极414、第二源极423和第二漏极424，可以避免离子注入的角度问题，使第一源极413、第一漏极414、第二源极423和第二漏极424内的掺杂离子分布较为均匀。

本实施例中，所述第一漏极414与第二漏极424相连，后续可以形成与所述第一漏极414和第二漏极424同时相连的漏极接触层，从而提高集成度。

请参考图12，形成同时覆盖部分第一漏极414和部分第二漏极424的漏极接触层602、覆盖部分第一源极413的第一源极接触层601以及覆盖部分第二源极423的第二源极接触层603。

所述第一源极接触层601、第二源极接触层603和漏极接触层602的材料为金属材料，可以是Pd、Au、Cu或Ti等金属材料。所述第一源极接触层601、第二源极接触层603和漏极接触层602部分位于绝缘层200表面，同时作为一位纳米结构的支撑结构。

所述漏极接触层602为第一区域I上形成的NFET与第二区域II上形成的PFET共享的漏极接触层602，从而可以进一步降低所述衬底10上形成的互补晶体管的集成度。

在本发明的其他实施例中，所述第一漏极414和第二漏极424可以为分立结构，分别在所述第一源极414上形成第一漏极接触层，在第二源极415上形成第二漏极接触层。

在本发明的其他所述例中，在所述一维纳米结构403为碳纳米管或碳纳米管束时，可以不对所述一维纳米结构403进行离子掺杂，直接形成位于第一区域I上的一维纳米结构403一端表面的第一源极接触层601、位于第二区域II上的一维纳米结构403另一端表面的第二源极接触层603，以及第一栅极511与第二栅极512之间的部分一维纳米结构403表面的漏极接触层602，所述第一源极接触层601、第二源极接触层603和漏极接触层602的材料为Pd。在所述第一源极接触层601、漏极接触层602的功函数以及第一栅介质层501与界面层之间的偶极子作用下，所述第一区域I上的晶体管为N型晶体管；在所述第二源极接触层603、漏极接触层602的功函数以及第二栅介质层502的偶极子作用下，所述第二区域II上的晶体管为P型晶体管。所述第一源极接触层601、第二源极接触层603和漏极接触层602的材料相同，可以简化工艺步骤。

本发明的实施例还提供一种采用上述方法形成的半导体结构。

请参考图12，为所述半导体结构的结构示意图。

所述半导体结构包括：衬底10，所述衬底10具有第一区域I；位于所述衬底10上的一维纳米结构，所述一维纳米结构悬空于所述衬底10上；位于第一区域I上的一维纳米结构部分表面的第一栅极结构，所述第一栅极结构环绕所述一维纳米结构，所述第一栅极结构包括一维纳米结构表面的第一栅介质层(图中未示出)和所述第一栅介质层表面的第一栅极511，且所述第一栅极结构与衬底表面之间具有第一栅极接触层513支撑所述一维纳米结构；位于第一栅极结构两侧的位于第一区域I上的一维纳米结构上的第一源极接触层601和漏极接触层602，所述第一源极接触层601和漏极接触层602分别位于第一栅极结构的两侧。

本实施例中，所述衬底10包括基底100和位于基底100表面的绝缘层200。所述衬底10还包括第二区域II，所述一维纳米线结构部分位于第一区域I上，部分位于第二区域II上。

所述第二区域II上的部分一维纳米线结构表面具有第二栅极结构，所述第二栅极结构包括第二栅介质层(图中未示出)和第二栅介质层表面的第二栅极512。本实施例中，所述第一栅极、第二栅极与一维纳米结构之间还具有界面层。本实施例中，第一栅介质层的材料为HfO₂，第二栅介质层的材料为Al₂O₃，界面层的材料为氮氧化铝，所述第一栅极511、第二栅极512的材料为TaN。

所述第二栅极结构与衬底10之间还具有第二栅极接触层514，用于支撑所述一维纳米结构。

本实施例中，所述第一栅极结构、第一栅极接触层513的侧壁表面具有第一侧墙521，所述第二栅极结构、第二栅极接触层513侧壁表面具有第二侧墙522。

所述半导体结构还包括位于第二栅极结构两侧的位于第二区域II上的一维纳米结构上的第二源极接触层603和漏极接触层602，所述第二源极接触层603和漏极接触层602分别位于第二栅极结构的两侧。所述漏极接触层602为第一区域I和第二区域II上的晶体管的共享漏极接触层602。

本实施例中，所述一维纳米结构为若干碳纳米管组成的碳纳米管束，在本发明的其他实施例中，所述一维纳米结构还可以是单根的碳纳米管或者半导体纳米线，所述碳纳米管的直径为1nm～5nm，所述碳纳米管束的直径为10nm～100nm，所述半导体纳米线的直径为1nm～5nm。所述一维纳米结构的长度为50nm～100nm。

所述第一栅极结构两侧的位于第一区域上的一维纳米结构内具有第一源极413和第一漏极414，所述第二栅极结构两侧的位于第二区域上的一维纳米结构内具有第二源极423和第二漏极424。

本发明的实施例所提供的上述半导体结构，采用一维纳米结构作为晶体管的导电沟道，可以提高晶体管的在载流子的迁移率，和晶体管的开关速率。并且，所述半导体结构的NFET和PFET共享一个漏极接触层，可以形成高性能的晶体管以及互补晶体管，并且提高半导体结构的集成度。

请参考图13，为上述半导体结构在工作过程中的电路连接示意图。

所述半导体结构的第一区域I上的NFET的第一栅极511、第二区域II上的PFET的第二栅极512与输入端V_in相连，所述第一漏极414、第二漏极424与通过漏极接触层602与输出端V_out相连，所述NFET的第一源极接触层601与公共连接端V_SS相连，所述PFET的第二源极接触层603与器件电源V_dd连接。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底具有第一区域；

在所述衬底表面形成牺牲层；

在所述牺牲层表面形成一维纳米结构，形成所述一维纳米结构的方法包括：在所述牺牲层表面形成具有开口的掩膜层，所述开口暴露出部分牺牲层的表面；在所述开口底部的牺牲层表面形成分散的金属纳米粒子；去除所述掩膜层后，采用化学气相沉积工艺，在所述金属纳米粒子的催化作用下，形成所述一维纳米结构；

去除部分牺牲层，使所述一维纳米结构中部悬空，所述一维纳米结构的两端位于剩余的牺牲层表面；

在第一区域上的一维纳米结构的部分表面形成环绕所述一维纳米结构的第一栅极结构；

在的第一栅极结构两侧的位于第一区域上的一维纳米结构上形成第一源极接触层和第一漏极接触层，所述第一源极接触层和第一漏极接触层分别位于第一栅极结构的两侧。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述一维纳米结构为碳纳米管或半导体纳米线。

3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述一维纳米结构为若干碳纳米管组成的碳纳米管束。

4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述碳纳米管或半导体纳米线的直径为1nm～5nm。

5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述碳纳米管束的直径为10nm～100nm。

6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述化学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H₂，反应气体流量为5sccm～100sccm，H₂的流量为50sccm～1000sccm，反应温度为800℃～1000℃。

7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述金属纳米粒子的直径为1nm～3nm，所述金属纳米粒子的材料至少包括铜、银、金、钴、铁、锰、铬、钒或钛中的一种。

8.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口底部的牺牲层表面形成分散的金属纳米粒子的方法包括：通过激光烧蚀工艺形成金属纳米粒子之后，将金属纳米粒子分散在溶液中；将所述金属纳米粒子的溶液旋涂于所述开口底部的牺牲层表面；通过烘干处理，将溶剂蒸发，使金属纳米粒子分散在所述开口底部的牺牲层表面。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，通过激光烧蚀工艺形成所述金属纳米粒子的方法包括：采用待形成金属纳米粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属纳米粒子，所述脉冲激光能量密度为3J/cm²～10J/cm²，频率为8Hz～12Hz。

10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括与第一区域相连的第二区域，部分所述一维纳米结构位于第二区域上；在第二区域上的一维纳米结构的部分表面形成环绕所述一维纳米结构的第二栅极结构；在所述第二栅极结构两侧的位于第二区域上的一维纳米结构上形成第二源极接触层和第二漏极接触层，所述第二源极接触层和第二漏极接触层分别位于第二栅极结构的两侧。

11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一漏极接触层和第二漏极接触层为同一个漏极接触层。

12.根据权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述第一源极接触层、第一漏极接触层、第二源极接触层和第二漏极接触层之前，对所述第一栅极两侧的第一区域上的一维纳米结构进行N型离子掺杂，对所述第二栅极两侧的第二区域上的一维纳米结构进行P型离子掺杂。

13.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一栅极结构包括界面层、位于界面层表面的第一栅介质层、位于第一栅介质层表面的第一栅极；所述第二栅极结构包括界面层、位于界面层表面的第二栅介质层、位于第二栅介质层表面的第二栅极。

14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述界面层的材料为氮氧化铝，所述第一栅介质层的材料为氧化铪，所述第二栅介质层的材料为氧化铝，所述第一源极接触层、第二源极接触层、第一漏极接触层和第二漏极接触层的材料为钯。

15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度大于50nm。

16.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为多孔硅，形成所述牺牲层的方法包括：在所述衬底表面形成多晶硅层；通过阳极氧化电解刻蚀工艺刻蚀所述多晶硅层，形成多孔硅层作为牺牲层。

17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述阳极氧化电解刻蚀采用的电解液氢氟酸溶液，其中氢氟酸的体积浓度为10％～50％，阳极氧化电流密度为10mA/cm²～100mA/cm²，阳极氧化时间为1min～10min。

18.根据权利要求17所述的半导体结构的形成方法，其特征在于，在刻蚀所述多晶硅层之前，对所述多晶硅层进行重掺杂离子注入，所述重掺杂离子为N型或P型离子，所述重掺杂离子的浓度为1E18atom/cm³～1E20atom/cm³。

19.根据权利要求1至18任一项方法所形成的半导体结构，其特征在于，包括：

衬底，所述衬底具有第一区域；

位于所述衬底上的一维纳米结构，所述一维纳米结构悬空于所述衬底上；

位于第一区域上的一维纳米结构部分表面的第一栅极结构，所述第一栅极结构环绕所述一维纳米结构，所述第一栅极结构与衬底表面之间具有第一栅极接触层支撑所述一维纳米结构；

位于第一栅极结构两侧的位于第一区域上的一维纳米结构上的第一源极接触层和第一漏极接触层，所述第一源极接触层和第一漏极接触层分别位于第一栅极结构的两侧。