CN104218089B - 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 - Google Patents
阶梯栅介质双层石墨烯场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104218089B CN104218089B CN201410458985.2A CN201410458985A CN104218089B CN 104218089 B CN104218089 B CN 104218089B CN 201410458985 A CN201410458985 A CN 201410458985A CN 104218089 B CN104218089 B CN 104218089B
- Authority
- CN
- China
- Prior art keywords
- metal
- dielectric layer
- bottom gate
- gate dielectric
- graphene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 57
- 238000002353 field-effect transistor method Methods 0.000 title description 3
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 238000002360 preparation method Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 12
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- -1 Apart from equal Chemical compound 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 230000005641 tunneling Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 30
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000002127 nanobelt Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种阶梯栅介质双层石墨烯场效应晶体管，包括一个底栅电极、一个底栅介质层、一个双层石墨烯有源区、一个金属源电极、一个金属漏电极、一个阶梯顶栅介质层和一个顶栅电极；所述底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且同时覆盖底栅介质层和部分双层石墨烯有源区，阶梯顶栅介质层覆盖在金属源电极、金属漏电极和两电极之间的石墨烯上，顶栅电极只部分覆盖在阶梯顶栅介质层的上方，与金属源电极和金属漏电极边缘的距离相等。本发明通过引入阶梯顶栅介质层，有效减小关态时源区和栅控沟道之间的隧穿窗口，从而获得较小的关态电流，改善了器件的开关比。
Description
技术领域
本发明属于纳电子学技术领域，具体涉及一种阶梯栅介质双层石墨烯场效应晶体管及其制备方法。
背景技术
石墨烯由于卓越的电学特性而成为纳电子学的研究热点，超薄沟道和极高的载流子迁移率使其成为场效应晶体管理想的沟道材料。但是要实现石墨烯的逻辑器件应用，禁带打开以实现较高的开关比是主要的挑战之一。针对此挑战，一些方案被提出。其中，石墨烯纳米带(GNR)和双层石墨烯被认为是最有前途的方案。虽然GNR利用量子限域效应可获得较大的带隙，但其应用受制于可靠的图形化技术。另外，边缘效应会引起GNR的迁徙率退化和带隙波动。对于双层石墨烯，通过施加层间电场，从而改变层间电势差，可在双层石墨烯中产生带隙。
对于双栅结构的双层石墨烯场效应晶体管，随着底栅压Vbg的增大，沟道处于电中性状态时的带隙增宽。由于器件关态对应沟道处于电中性状态，因此大的Vbg有利于得到较低的关态电流和较大的开关比。但其开关比一般不会高于100，这对于逻辑开关应用是不够的。此结构开关比低的主要原因是较大的关态电流。当Vbg足够大，且器件处于关态时，在源区和沟道之间存在很大的隧穿窗口。另外，由于双层石墨烯的带隙一般小于300meV，在源-沟道之间有很强的隧穿电流。因此，如何减小器件关态时源区和沟道之间的隧穿窗口而获得较小的关态电流，已经成为双栅结构的双层石墨烯场效应晶体管的一个重要问题。
发明内容
本发明的目的在于提出一种阶梯栅介质双层石墨烯场效应晶体管及其制备方法。通过引入阶梯顶栅介质层，有效减小关态时源区和栅控沟道之间的隧穿窗口，从而获得较小的关态电流，改善器件开关比。此器件制备方法简单。
本发明的技术方案如下：
一种阶梯栅介质双层石墨烯场效应晶体管，包括一个底栅电极1、一个底栅介质层2、一个双层石墨烯有源区5、一个金属源电极6、一个金属漏电极7、一个阶梯顶栅介质层8和一个顶栅电极9；所述底栅介质层2位于底栅电极1的上方，双层石墨烯有源区5位于底栅介质层2的上方，金属源电极6和金属漏电极7分别在双层石墨烯有源区5的两端，且同时覆盖底栅介质层2和部分双层石墨烯有源区5，阶梯顶栅介质层8覆盖在金属源电极6、金属漏电极7和两电极之间的石墨烯上，且由中央向金属源电极6一侧的顶栅介质层8厚度与向金属漏电极7一侧的顶栅介质层8厚度的比值为1.3～1.5，顶栅电极9只部分覆盖在阶梯顶栅介质层8的上方，与金属源电极6和金属漏电极7边缘的距离相等，距离为100nm～1μm；对于双层石墨烯有源区5，被顶栅电极9覆盖的区域定义为沟道，而未被顶栅电极9覆盖的区域中，金属源电极6一侧的区域定义为源区，金属漏电极7一侧的区域定义为漏区。
上述双层石墨烯场效应晶体管的制备方法，包括以下步骤：
(1)在底栅电极上生长底栅介质层；
(2)通过机械剥离或者化学气相淀积(CVD)转移的方法得到底栅介质层上的双层石墨烯；
(3)光刻暴露出有源区以外的区域，以光刻胶为掩膜，刻蚀形成双层石墨烯有源区；
(4)光刻暴露出金属源电极区和金属漏电极区，全片蒸镀金属后剥离形成金属源电极和金属漏电极；
(5)全片生长厚度均匀的栅介质；
(6)光刻暴露出由沟道中央向金属源电极一侧的部分均匀栅介质，全片生长栅介质后剥离形成阶梯顶栅介质层；
(7)光刻暴露出顶栅电极区，全片蒸镀金属后剥离形成顶栅电极。
上述的制备方法中，所述步骤(1)中的底栅电极选自低阻硅。
上述的制备方法中，所述步骤(1)中的底栅介质层选自SiO2、BN或者高K栅介质材料(介电常数K>3.9)。
上述的制备方法中，所述步骤(1)中的生长底栅介质层的方法选自以下方法之一：热氧化、物理气相淀积、化学气相淀积和原子层沉积(ALD)。
上述的制备方法中，所述步骤(4)中的金属源电极和金属漏电极选自与石墨烯有较好粘附性的金属(如Ni，Au，Pt等)或者混合金属(如Pd/Au，Ti/Au，Ti/Pd/Au/Ti等)。
上述的制备方法中，所述步骤(5)、(6)中的生长顶栅介质层的方法为原子层沉积，以减小对石墨烯造成的损伤。
上述的制备方法中，所述步骤(7)中的顶栅电极选自金属(Ni，Au，Pt等)或者混合金属(Pd/Au，Ti/Au，Ti/Ni等)。
本发明的技术效果如下：
一、通过引入阶梯顶栅介质层，极大减小关态时源区和栅控沟道之间的隧穿窗口，从而抑制关态电流，实现理想的开关比。
以底栅压Vbg足够负(Vbg<<0)的情况为例来说明器件的关态与开态。此时源区和漏区禁带打开，价带顶高于对应区域的费米能级，呈P型掺杂。当顶栅压Vtg为正值，且顶栅电位移矢量(较薄栅介质处)等于底栅电位移矢量时，较薄栅介质对应的沟道呈电中性状态，即：费米能级位于禁带中央。此时器件对应关态。而在较厚栅介质处，由于栅控较弱，此处石墨烯的能带高于较薄栅介质处石墨烯的能带，因此较厚栅介质处石墨烯的带隙可有效抑制减小源区价带和沟道导带之间的隧穿窗口。理论估算表明，对于底栅介质层的EOT＝90nm，Vbg＝-100V的情况，当阶梯顶栅介质层的高度比为1.3时，隧穿窗口小于30meV。更大的高度比可以得到更小的隧穿窗口和关态电流。
该器件的开态与常规双栅结构的双层石墨烯场效应晶体管类似，当顶栅压正向(负向)增大时，分为呈现P+-N+-P+(P+-P+-P+)，电流增大，双极导通。因此，此结构相比常规双栅结构的双层石墨烯场效应晶体管，可以实现更高的开关比。
二、该器件制备工艺简单，相比传统的双层石墨烯场效应晶体管制备工艺，仅增加一步剥离形成阶梯顶栅介质层的工艺步骤。
附图说明
图1是通过机械剥离或者化学气相淀积(CVD)转移的方法在被底栅介质层覆盖的底栅电极上得到双层石墨烯的工艺步骤示意图；
图2是光刻并刻蚀形成双层石墨烯有源区后的器件剖面图；
图3是光刻并剥离金属分别形成金属源电极和金属漏电极后的器件剖面图；
图4是先均匀生长一层介质层，再通过光刻，全片生长栅介质和剥离工艺形成阶梯顶栅介质层后的器件剖面图；
图5是本发明的阶梯栅介质双层石墨烯场效应晶体管；
图中：
1——底栅电极 2——底栅介质层
3——双层石墨烯 4——光刻胶
5——双层石墨烯有源区 6——金属源电极
7——金属漏电极 8——阶梯顶栅介质层
9——顶栅电极
具体实施方式
下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
本发明制备方法的一具体实例包括图1至图5所示的工艺步骤：
1)以(100)晶向的低阻体硅硅片为底栅电极1，在其表面采用热氧化生长底栅介质层2，底栅介质层为SiO2，厚度为90nm；在铜箔表面CVD生长双层石墨烯，利用转移的方法得到底栅介质层2上均匀覆盖的双层石墨烯3，如图1所示。
2)光刻出有源区图形，以光刻胶4为掩膜，利用电感耦合等离子体(ICP)刻蚀形成双层石墨烯有源区5，如图2所示。
3)光刻暴露出金属源电极区和金属漏电极区，在带胶样品上电子束蒸发Pd/Au(20nm/40nm)，用丙酮剥离后形成金属源电极6和金属漏电极7，如图3所示。
4)在200℃下ALD全片生长10nm Al2O3，光刻暴露出由沟道中央向金属源电极一侧的部分区域后，在150℃下ALD生长4nm Al2O3，用丙酮剥离和乙醇清洗后形成阶梯顶栅介质层8，如图4所示。
5)光刻出顶栅电极图形，在带胶样品上电子束蒸发Ti/Au(10nm/70nm)，用丙酮剥离和乙醇清洗后形成顶栅电极9，此时即可制得所述的阶梯栅介质双层石墨烯场效应晶体管，如图5所示。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种阶梯栅介质双层石墨烯场效应晶体管，其特征是，包括一个底栅电极(1)、一个底栅介质层(2)、一个双层石墨烯有源区(5)、一个金属源电极(6)、一个金属漏电极(7)、一个阶梯顶栅介质层(8)和一个顶栅电极(9)；所述底栅介质层(2)位于底栅电极(1)的上方，双层石墨烯有源区(5)位于底栅介质层(2)的上方，金属源电极(6)和金属漏电极(7)分别在双层石墨烯有源区(5)的两端，且同时覆盖底栅介质层(2)和部分双层石墨烯有源区(5)，阶梯顶栅介质层(8)覆盖在金属源电极(6)、金属漏电极(7)和两电极之间的石墨烯上，顶栅电极(9)只部分覆盖在阶梯顶栅介质层(8)的上方，与金属源电极(6)和金属漏电极(7)边缘的距离相等，距离为100nm～1μm；对于双层石墨烯有源区(5)，被顶栅电极(9)覆盖的区域定义为沟道，而未被顶栅电极(9)覆盖的区域中，金属源电极(6)一侧的区域定义为源区，金属漏电极(7)一侧的区域定义为漏区，由中央向金属源电极(6)一侧的顶栅介质层(8)厚度与向金属漏电极(7)一侧的顶栅介质层(8)厚度的比值为1.3～1.5。
2.一种阶梯栅介质双层石墨烯场效应晶体管的制备方法，包括以下步骤：
(1)在底栅电极上生长底栅介质层；
(2)通过机械剥离或者化学气相淀积转移的方法得到底栅介质层上的双层石墨烯；
(3)光刻暴露出有源区以外的区域，以光刻胶为掩膜，刻蚀形成双层石墨烯有源区；
(4)光刻暴露出金属源电极区和金属漏电极区，全片蒸镀金属后剥离形成金属源电极和金属漏电极；
(5)全片生长厚度均匀的栅介质；
(6)光刻暴露出由沟道中央向金属源电极一侧的部分均匀栅介质，全片生长栅介质后剥离形成阶梯顶栅介质层；
(7)光刻暴露出顶栅电极区，全片蒸镀金属后剥离形成顶栅电极。
3.如权利要求2所述的制备方法，其特征是，所述步骤(1)中的底栅电极选自低阻硅。
4.如权利要求2所述的制备方法，其特征是，所述步骤(1)中的底栅介质层选自SiO2、BN或者高K栅介质材料。
5.如权利要求2所述的制备方法，其特征是，所述步骤(1)中的生长底栅介质层的方法选自以下方法之一：热氧化、物理气相淀积、化学气相淀积和原子层沉积。
6.如权利要求2所述的制备方法，其特征是，所述步骤(4)中的金属源电极和金属漏电极，选自与石墨烯有较好粘附性的金属或者混合金属。
7.如权利要求6所述的制备方法，其特征是，所述的与石墨烯有较好粘附性的金属为Ni，Au，Pt；所述的混合金属为Pd/Au，Ti/Au，Ti/Pd/Au/Ti。
8.如权利要求2所述的制备方法，其特征是，所述步骤(5)、(6)中的生长顶栅介质层的方法为原子层沉积，以减小对石墨烯造成的损伤。
9.如权利要求2所述的制备方法，其特征是，所述步骤(7)中的顶栅电极选自金属或者混合金属。
10.如权利要求9所述的制备方法，其特征是，所述的金属为Ni，Au，Pt；所述的混合金属为Pd/Au，Ti/Au，Ti/Ni。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410458985.2A CN104218089B (zh) | 2014-09-10 | 2014-09-10 | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410458985.2A CN104218089B (zh) | 2014-09-10 | 2014-09-10 | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104218089A CN104218089A (zh) | 2014-12-17 |
| CN104218089B true CN104218089B (zh) | 2017-02-15 |
Family
ID=52099403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410458985.2A Active CN104218089B (zh) | 2014-09-10 | 2014-09-10 | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104218089B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021115507A1 (de) * | 2019-12-12 | 2021-06-17 | Forschungszentrum Jülich GmbH | Halbleiterstruktur mit einer dielektrischen oder halbleitenden schicht die ein dickenprofil aufweist |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106115665A (zh) * | 2016-06-06 | 2016-11-16 | 重庆大学 | 一种石墨烯纳米带原位增韧石墨烯薄膜的制备方法 |
| KR20180098446A (ko) * | 2017-02-24 | 2018-09-04 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| WO2019014901A1 (zh) * | 2017-07-20 | 2019-01-24 | 华为技术有限公司 | 场效应管以及制造方法 |
| CN110100303B (zh) * | 2017-11-28 | 2021-04-20 | 华为技术有限公司 | 一种石墨烯晶体管的制备方法 |
| CN108389896B (zh) * | 2018-01-22 | 2020-12-29 | 电子科技大学 | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 |
| CN109461772B (zh) * | 2018-09-26 | 2021-09-28 | 东南大学 | 一种基于石墨烯的隧穿晶体管、反相器及其制备方法 |
| CN112986355A (zh) * | 2019-12-12 | 2021-06-18 | 福建海峡石墨烯产业技术研究院有限公司 | 双栅结构的石墨烯场效应晶体管生物传感器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2129216B (en) * | 1982-10-12 | 1985-12-18 | Secr Defence | Field effect transistors |
| CN1269222C (zh) * | 2003-02-20 | 2006-08-09 | 北京大学 | 一种非对称栅场效应晶体管 |
| US8105928B2 (en) * | 2009-11-04 | 2012-01-31 | International Business Machines Corporation | Graphene based switching device having a tunable bandgap |
| US9076873B2 (en) * | 2011-01-07 | 2015-07-07 | International Business Machines Corporation | Graphene devices with local dual gates |
| CN103531618B (zh) * | 2012-07-05 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种双栅鳍型场效应晶体管及其制造方法 |
| US8816787B2 (en) * | 2012-07-18 | 2014-08-26 | International Business Machines Corporation | High frequency oscillator circuit and method to operate same |
-
2014
- 2014-09-10 CN CN201410458985.2A patent/CN104218089B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021115507A1 (de) * | 2019-12-12 | 2021-06-17 | Forschungszentrum Jülich GmbH | Halbleiterstruktur mit einer dielektrischen oder halbleitenden schicht die ein dickenprofil aufweist |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104218089A (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104218089B (zh) | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 | |
| CN104241378B (zh) | 一种双层石墨烯隧穿场效应晶体管及其制备方法 | |
| CN102820324B (zh) | 具有多层栅极绝缘层的石墨烯电子器件 | |
| CN104124174B (zh) | 半导体结构及其形成方法 | |
| CN105304689B (zh) | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 | |
| US10784353B2 (en) | Lateral heterojunctions between a first layer and a second layer of transition metal dichalcogenide | |
| CN104362176B (zh) | 高开关比的自对准双栅小带隙半导体晶体管及制备方法 | |
| CN107104140A (zh) | 一种二维材料/半导体异质结隧穿晶体管及制备方法 | |
| CN107248530A (zh) | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 | |
| JP2011198938A (ja) | トランジスタ | |
| Nourbakhsh et al. | 15-nm channel length MoS 2 FETs with single-and double-gate structures | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| CN106684151A (zh) | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 | |
| US8658461B2 (en) | Self aligned carbide source/drain FET | |
| CN106601815A (zh) | 一种环栅结构场效应晶体管及其制备方法 | |
| CN107644906B (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| Lyu et al. | A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage | |
| CN105336687B (zh) | 半导体结构及其形成方法 | |
| JP2016058449A (ja) | 半導体装置 | |
| JP6461523B2 (ja) | 半導体装置 | |
| RU2554694C1 (ru) | Туннельный полевой транзистор на основе графена | |
| CN107275398A (zh) | 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法 | |
| TW201810437A (zh) | 真空奈米管場效電晶體及其製造方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |