CN103531618B - 一种双栅鳍型场效应晶体管及其制造方法 - Google Patents

一种双栅鳍型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103531618B
CN103531618B CN201210232236.9A CN201210232236A CN103531618B CN 103531618 B CN103531618 B CN 103531618B CN 201210232236 A CN201210232236 A CN 201210232236A CN 103531618 B CN103531618 B CN 103531618B
Authority
CN
China
Prior art keywords
layer
dielectric layer
base contact
fin
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210232236.9A
Other languages
English (en)
Other versions
CN103531618A (zh
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210232236.9A priority Critical patent/CN103531618B/zh
Publication of CN103531618A publication Critical patent/CN103531618A/zh
Application granted granted Critical
Publication of CN103531618B publication Critical patent/CN103531618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene

Abstract

本发明公开了一种双栅鳍型场效应晶体管,包括底部栅极,底部栅极上的第一介电层,第一介电层顶部的两个底部接触,第一介电层和底部接触上的鳍型可调沟道层,在鳍型可调沟道层上与两个底部接触对应的位置处形成的源极和漏极,在鳍型可调沟道层上、源极和漏极之间形成的绝缘体,在绝缘体上形成的第二介电层,第二介电层上的顶部栅极;以及其制造方法。本发明具有可调的沟道层;可以很好地进行开关转换,提供更大的沟道电荷控制能力、更快的驱动电流并减小短沟道效应;以及改善了的器件接触电阻等性能。

Description

一种双栅鳍型场效应晶体管及其制造方法
技术领域
本发明是涉及半导体技术领域,更确切的说,本发明涉及一种双栅鳍型场效应晶体管及其制造方法。
背景技术
石墨烯源自石墨,其在室温下的载流子迁移率较硅材料快100倍,但同时由于其是零带隙的半导体,即其价带和导带之间不存在能隙,所以如用该材料制造半导体,那么零带隙意味着石墨烯材料半导体的电流开关控制不能。现有技术中提出的对该问题的解决方案包括:使用纳米带、量子点或化学方法来改变石墨烯材料本身使其具有半导体的性质。这些方法大体上能解决上述问题,但是利用这些方法来在石墨烯材料上打开一个带隙同样也会给材料造成极大损坏以致利用该材料形成的器件不再具有弹道传输或高电子迁移的特点。
虽然也有用石墨烯制造半导体器件的进一步尝试,例如制造包括多个夹在石墨烯层间的氮化硼层或二硫化钼层的半导体器件。即使能够在石墨烯材料保持高电子迁移特点的同时打开带隙,在把石墨烯材料运用到半导体器件制造的过程也存在着以下的问题:通常的,石墨烯层是从天然石墨结晶或从用CVD的方法在Cu上生长的石墨烯上片状剥落的,然后把该剥落的石墨烯层转移到Si衬底上的氧化层上的。使用该方法形成石墨烯层存在着厚度不易控制,测量困难,和成品率不高等缺点。除此之外,现有技术中石墨烯半导体的只具有一个顶接触的结构也会对器件的性能造成限制。
而在目前的半导体制造工艺中没有方法来克服上述问题。
发明内容
鉴于以上问题,本发明提供一种双栅鳍型场效应晶体管及其制造方法。
一方面,本发明的双栅鳍型场效应晶体管包括:底部栅极;在所述底部栅极上形成的第一介电层;位于所述第一介电层顶部的两个底部接触;在所述第一介电层和所述底部接触上形成的鳍型可调沟道层;在所述鳍型可调沟道层上与所述两个底部接触对应的位置处形成的源极和漏极;在所述鳍型可调沟道层上、所述源极和漏极之间形成的绝缘体;在所述绝缘体上形成的第二介电层;在所述第二介电层上形成的顶部栅极。
进一步,所述可调沟道层包括石墨烯层;所述可调沟道层层是悬浮的;所述绝缘体为拓扑绝缘体;所述第一介电层的材料为氧化硅;所述顶部栅极、源极和漏极的材料是Ni;所述底部栅极的材料是掺杂Si;所述第二介电层的材料是Al2O3;所述底部接触的材料为Ti、Pd或Au。
另一方面,本发明的形成双栅鳍型场效应晶体管的方法,包括:提供底部栅极;在所述底部栅极上形成第一介电层;在所述第一介电层的顶部形成两个与源漏极对应的底部接触;在所述第一介电层和所述底部接触上形成鳍型可调沟道层;在所述鳍型可调沟道层上与所述两个底部接触对应的位置处形成源极和漏极;在所述鳍型可调沟道层上、所述源极和漏极之间形成绝缘体;在所述绝缘体上形成第二介电层;在所述第二介电层上形成顶部栅极。
进一步,所述绝缘体为拓扑绝缘体;所述可调沟道层包括石墨烯层;形成所述可调沟道层的步骤包括:在所述第一介电层和所述底部接触上形成Cu层,在所述Cu层上形成所述石墨烯层,去除所述Cu层;还包括在形成所述源漏极之后部分去除所述第一介电层以形成悬浮悬浮的可调沟道层的步骤;在所述Cu层上形成石墨烯层的方法是CVD;其中采用去湿和蒸发的方法去除所述Cu层;形成所述拓扑绝缘层的方法是分子束外延的方法;所述在第一介电层和所述底部接触上形成Cu层的步骤包括:在所述第一介电层和所述底部接触上形成Cu3N层,在还原气体中退火所述Cu3N层形成Cu;其中所述还原气体是H2;其中采用湿法刻蚀去除所述部分第一介电层;其中所述形成第二介电层的方法是ALD的方法;其中所述第一介电层的材料为氧化硅;所述顶部栅极、源极和漏极的材料是Ni;所述底部栅极的材料是掺杂Si;所述第二介电层的材料是Al2O3;所述底部接触的材料为Ti、Pd或Au;在所述第一介电层的顶部形成两个与源漏极对应的底部接触的步骤包括:在所述第一介电层的顶部与源漏极对应的位置处形成沟槽,在所述沟槽中填充金属以形成所述底部接触。
由于本发明的双栅鳍型场效应晶体管的结构,其在欠缺驱动电流的时候,也可以在很好地进行开与关的转换。一方面双栅结构可以提供更大的沟道电荷控制能力,从而产生更快的驱动电流并减小短沟道效应。另一方面由于本发明的半导体制造方法很好的解决了保持石墨烯材料超导特性的同时打开其带隙的技术问题。所制造的半导体器件具有可调的沟道层,即可以很好的对器件的开关进行控制。并且由于在石墨烯半导体器件的结构中增加了与源极和漏极对应的底部接触,还可以进一步的改善器件的接触电阻等性能。
附图说明
图1是本发明双栅鳍型场效应晶体管的结构示意图。
图2A-2D是本发明的形成石墨烯层于第一介电层上的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来,将结合附图更加完整地描述本发明。
图1所示的双栅鳍型场效应晶体管(FinFET)的结构可以包括在衬底上形成的底部栅极100。所述底部栅极可以是沉积形成的高掺杂的硅栅极。在所述底部栅极上形成的第一介电层101,其材料可以是SiO2。位于第一介电层101顶部的两个分别与源极和漏极对应的底部接触601和602,其材料可以是Ti、Pd或Au。特别的,与传统只具有顶电极的石墨烯半导体器件的性能相比,观察到本发明还具有两个底部接触的半导体器件的接触电阻有了一致的降低,且其跨导有了改进。在所述第一介电层101和所述底部接触601和602上形成的鳍型可调沟道层500,该可调沟道层可以是悬浮悬浮的,其包括石墨烯层。由于本发明的石墨烯层可以具有易控和一致的厚度,平均的,单层石墨烯的Rc可以从525Ω降低至320Ω*μm。所述接触电阻的改善还可以在本发明实施例中石墨烯金属的有效耦合以及在金属层中进行石墨烯掺杂中实现。在所述鳍型可调沟道层上与所述两个底部接触对应的位置处形成的源极和漏极,其可以是Ni的源极和漏极。在所述鳍型可调沟道层500上、所述源极和漏极之间形成的绝缘体502,其可以是拓扑绝缘体。以及在该绝缘体上形成的第二介电层201,其材料可以是Al2O3。在所述第二介电层上形成的顶部栅极200,其材料可以是Ni。
为阐释本发明提出的鳍型场效应晶体管的制造方法。将在下列的描述中提出详细的步骤。
首先提供半导体衬底,图中省略。所述衬底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
然后在该衬底上形成底部栅极100。所述形成底部栅极的方法可以是使用化学汽相淀积(CVD)的方法来沉积硅来形成的。可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)中的一种,该方法可以包括晶舟装载阶段、抽真空阶段、检漏阶段、稳定阶段、沉积阶段、后清除阶段、返压阶段和晶舟卸载阶段等。
然后在底部栅极上形成第一介电层101。其可以是氧化硅(SiO2)层或氮氧化硅(SiON)层。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅介质层。也可以执行氮化工艺来形成氮氧化硅介质层,其中,所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化等。在一个实施例中所形成的第一介电层是SiO2介电层。
然后,在所述第一介电层101的顶部形成与源漏极对应的底部接触。首先可以通过干刻蚀所述第一介电层101形成沟槽。干刻的方法可以是反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。然后用金属填充该沟槽以形成底部接触,所述金属可以是Ti,Pd,Au或同类金属,可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它填充的技术,接着进行平坦化步骤以去除沟槽外的金属形成该底部接触。优选的,分别形成两个底部接触601和602于第一介电层的顶部并与将要形成的源极300和漏极400相对应。
然后,沉积Cu3N于第一介电层101上。接着,然后进行退火的步骤。使用快速升温退火工艺在气氛为H2的条件下进行所述退火步骤还原Cu3N。参见图2A,以形成Cu层10于第一介电层上101。可以采用本领域技术人员所习知沉积和退火的方法。
在所述第一介电层和所述底部接触上形成鳍型可调沟道层500。
参见图2B,在所形成的Cu层上沉积石墨烯层,可以使用CVD的方法。该石墨烯层可以通过碳氢化合物前驱物表面催化分解方法在Cu层上形成并具有单层的结构。参见图2C,在石墨烯层形成的过程中或在该形成过程之后,使用去湿和蒸发的方法去除Cu层10。在该过程中,Cu层变成浆状物或液状物并蒸发而去除。参见图2D,使得所形成的石墨烯层位于第一介电层上。通过拉曼映射和光谱的扫描以及电子显微镜和原子力显微镜的扫描进一步证实了能够在所述第一介质层上形成连续的石墨烯层,即在以上步骤中所形成的Cu层可以被完全去除。从而得到图1中的包括石墨烯层的鳍型可调沟道层。
由于在一个实施例中形成的第一介质层上的石墨烯层还具有单层的结构,所以具有包括石墨烯层的鳍型可调沟道层的器件的Rc还可以进一步地降低,经过测试其Rc降低至320Ω*μm。
然后,在所述鳍型可调沟道层500上与所述两个底部接触对应的位置处形成源极和漏极。参见图1,可以使用Ni在石墨烯层的鳍型可调沟道层上形成所述源极300和漏极400。
然后,部分去除第一介电层101以形成悬浮悬浮的可调沟道层。所述去除的方法可以是湿法刻蚀,可以采用氢氟酸溶液,例如缓冲氧化物蚀刻剂(BOE)或氢氟酸缓冲溶液(BHF)。优选的使用BOE的方法来去除位于石墨烯层的鳍型可调沟道层下的SiO2的第一介电层。可以得到悬浮悬浮的鳍型可调沟道层。
然后,在所述鳍型可调沟道层上、所述源极和漏极之间形成绝缘体502。所述绝缘体可以是拓扑绝缘体。所述形成的方法可以是分子束外延(MBE)的方法。其可以在HUV/CVD反应腔中进行,工艺条件可以是压强为1-100乇且温度为500-1000摄氏度。MBE的方法可以使形成的拓扑绝缘体与包括石墨烯层的鳍型可调沟道层的界面保持原子级的平整度。
拓扑绝缘体是一种具有奇异量子特性的新物质状态,其完全不同于传统意义上的“金属”和“绝缘体”,它是一种内部绝缘,界面允许电荷移动的材料,即拓扑绝缘体的体电子态是有能隙的绝缘体,而其表面则是无能隙的金属态。另外,它的表面态有着与众不同的特点,它完全是由材料的体电子态的拓扑结构所决定的,是由对称性所决定的,与表面的具体结构无关。也正是因为该表面金属态的出现是由其对称性所决定的,所以其存在非常稳定,其基本不受杂质与无序的影响。由于拓扑绝缘体受“量子力学”和“相对论”的自旋轨道耦合作用,其电子运动具有规律性且有序运动的电子不会相互碰撞,因此具有能耗很低的特点。
而使用分子束外延的方法可以在石墨烯层上生长出界面原子级清晰且电接触良好的拓扑绝缘体/石墨烯结构。该结构可以使得石墨烯的特性通过近邻效应被导入拓扑绝缘体薄膜中,成功地实现石墨烯电子对和拓扑表面态的共存。可以在不损伤石墨烯材料的同时解决了打开带隙的技术问题,即可以在保持石墨烯材料超导特性的同时打开其带隙。
然后,参见图1,在所述绝缘体上形成第二介电层201。所述形成的方法可以是化学气相沉积(CVD)或原子层沉积(ALD),优选地使用ALD的方法。首先进行第一反应步骤,将包括金属元素M的前体分子MLx导入到ALD反应器中,其中M可以是金属元素Al、W、Ta、Si等,L是原子分子配位体。在反应器中,金属前体与基板反应,所述基板上可以包括含有氢的配位体AH。在该步骤中可以沉积出金属原子层,即AH被替换成AMx-1。然后进行第一清理步骤,即该步骤可以将上一步骤中的金属前体从反应室中去除。然后进行第二反应步骤,使用第二分子前体恢复基板表面对金属前体的活性,该第二分子前体可以包括预期的非金属元素A和氢,其中非金属元素A可以是O、N、和S。该步骤将使基板上的反应活性部分消耗完。然后进行第二个惰性气体清理步骤把第二分子前体从反应室中去除。在一个实施例中可以中上述方法来形成Al2O3的第二介电层。
然后,在第二介电层201上形成顶部栅极200。可以使用沉积的方法来形成Ni的顶部栅极。
由于本发明的鳍型场效应晶体管具有底部栅极和顶部栅极的结构,其在晶体管欠缺驱动电流的时候,也可以在很好地进行开与关的转换。此外,双栅结构可以提供更大的沟道电荷控制能力,从而产生更快的驱动电流并减小短沟道效应。除此之外,由于本发明的半导体制造方法很好的解决了保持石墨烯材料超导特性的同时打开其带隙的技术问题,使所制造的半导体器件具有可调的沟道层,即可以很好的对器件的开关进行控制。由于在石墨烯半导体器件的结构中增加了与源极和漏极对应的底部接触,从而进一步的改善了器件的接触电阻等性能。

Claims (25)

1.一种双栅鳍型场效应晶体管,包括:
底部栅极;
在所述底部栅极上形成的第一介电层;
位于所述第一介电层顶部的两个与源漏极对应的底部接触;
在所述第一介电层和所述底部接触上形成的鳍型可调沟道层;
在所述鳍型可调沟道层上与所述两个底部接触对应的位置处形成的源极和漏极;
在所述鳍型可调沟道层上、所述源极和漏极之间形成的绝缘体;
在所述绝缘体上形成的第二介电层;
在所述第二介电层上形成的顶部栅极,
其中,所述可调沟道层包括石墨烯层。
2.根据权利要求1所述的鳍型场效应晶体管,其特征在于所述可调沟道层层是悬浮的。
3.根据权利要求1所述的鳍型场效应晶体管,其中所述绝缘体为拓扑绝缘体。
4.根据权利要求1所述的鳍型场效应晶体管,其中所述第一介电层的材料为氧化硅。
5.根据权利要求1所述的鳍型场效应晶体管,其特征在于所述顶部栅极、源极和漏极的材料是Ni。
6.根据权利要求1所述的鳍型场效应晶体管,其特征在于所述底部栅极的材料是掺杂Si。
7.根据权利要求1所述的鳍型场效应晶体管,其特征在于,所述第二介电层的材料是Al2O3。
8.根据权利要求1所述的鳍型场效应晶体管,其特征在于,所述底部接触的材料为Ti、Pd或Au。
9.一种形成双栅鳍型场效应晶体管的方法,包括:
提供底部栅极;
在所述底部栅极上形成第一介电层;
在所述第一介电层的顶部形成两个与源漏极对应的底部接触;
在所述第一介电层和所述底部接触上形成鳍型可调沟道层;
在所述鳍型可调沟道层上与所述两个底部接触对应的位置处形成源极和漏极;
在所述鳍型可调沟道层上、所述源极和漏极之间形成绝缘体;
在所述绝缘体上形成第二介电层;
在所述第二介电层上形成顶部栅极,
其中,所述可调沟道层包括石墨烯层。
10.根据权利要求9所述的方法,其中所述绝缘体为拓扑绝缘体。
11.根据权利要求9所述的方法,其中形成所述可调沟道层的步骤包括:
在所述第一介电层和所述底部接触上形成Cu层;
在所述Cu层上形成所述石墨烯层;
去除所述Cu层。
12.根据权利要求9所述的方法,其中还包括在形成所述源极和漏极之后部分去除所述第一介电层以形成悬浮的可调沟道层的步骤。
13.根据权利要求11所述的方法,其中在所述Cu层上形成石墨烯层的方法是CVD。
14.根据权利要求11所述的方法,其中采用去湿和蒸发的方法去除所述Cu层。
15.根据权利要求10所述的方法,其中形成所述拓扑绝缘层的方法是分子束外延的方法。
16.根据权利要求11所述的方法,其中在所述第一介电层和所述底部接触上形成Cu层的步骤包括:
在所述第一介电层和所述底部接触上形成Cu3N层;
在还原气体中退火所述Cu3N层形成Cu。
17.根据权利要求16所述的方法,其中所述还原气体是H2。
18.根据权利要求12所述的方法,其中采用湿法刻蚀去除所述部分第一介电层。
19.根据权利要求9所述的方法,其中所述形成第二介电层的方法是ALD的方法。
20.根据权利要求9所述的方法,其中所述第一介电层的材料为氧化硅。
21.根据权利要求9所述的方法,其特征在于所述顶部栅极、源极和漏极的材料是Ni。
22.根据权利要求9所述的方法,其特征在于所述底部栅极的材料是掺杂Si。
23.根据权利要求9所述的方法,其特征在于,所述第二介电层的材料是Al2O3。
24.根据权利要求9所述的方法,其特征在于,所述底部接触的材料为Ti、Pd或Au。
25.根据权利要求9所述的方法,其特征在于,在所述第一介电层的顶部形成两个与源漏极对应的底部接触的步骤包括:在所述第一介电层的顶部与源漏极对应的位置处形成沟槽,在所述沟槽中填充金属以形成所述底部接触。
CN201210232236.9A 2012-07-05 2012-07-05 一种双栅鳍型场效应晶体管及其制造方法 Active CN103531618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210232236.9A CN103531618B (zh) 2012-07-05 2012-07-05 一种双栅鳍型场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210232236.9A CN103531618B (zh) 2012-07-05 2012-07-05 一种双栅鳍型场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103531618A CN103531618A (zh) 2014-01-22
CN103531618B true CN103531618B (zh) 2016-06-01

Family

ID=49933483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210232236.9A Active CN103531618B (zh) 2012-07-05 2012-07-05 一种双栅鳍型场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103531618B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218089B (zh) * 2014-09-10 2017-02-15 北京大学 阶梯栅介质双层石墨烯场效应晶体管及其制备方法
CN105514162B (zh) * 2014-09-26 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
US10109477B2 (en) * 2015-12-31 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN105895704B (zh) * 2016-05-10 2019-05-17 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
WO2018063363A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Reduced transistor resistance using doped layer
CN113363316B (zh) * 2021-06-06 2022-03-11 复旦大学 一种二维负量子电容晶体管器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
CN102479820A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
CN102479820A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN103531618A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103531618B (zh) 一种双栅鳍型场效应晶体管及其制造方法
US10243043B2 (en) Self-aligned air gap spacer for nanosheet CMOS devices
US20220093772A1 (en) Graphene/nanostructure fet with self-aligned contact and gate
US9887197B2 (en) Structure containing first and second vertically stacked nanosheets having different crystallographic orientations
TW591798B (en) Strained-channel multiple-gate transistor
US9601337B2 (en) Manufacturing method of graphene modulated high-K oxide and metal gate MOS device
US20170213911A1 (en) Method and structure for incorporating strain in nanosheet devices
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
CN103187283B (zh) 石墨烯场效应晶体管及其制作方法
US11854895B2 (en) Transistors with channels formed of low-dimensional materials and method forming same
CN103000669A (zh) 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
TW201919109A (zh) 半導體元件的製造方法
CN102376624A (zh) 一种石墨烯器件及其制造方法
Liu et al. Highly stacked GeSi nanosheets and nanowires by low-temperature epitaxy and wet etching
CN105575814B (zh) 鳍式场效应晶体管及其形成方法
WO2020151477A1 (zh) 一种环栅纳米线器件的制造方法
TWI719085B (zh) 用以清潔砷化銦鎵(或三五族)基板的方法及解決方案
US10361196B2 (en) Method and device for FinFET with graphene nanoribbon
CN103377887A (zh) 场效应晶体管及其制作方法
CN103794482B (zh) 金属栅极的形成方法
US20220123123A1 (en) Formation of gate all around device
KR101096980B1 (ko) 반도체 소자의 제조 방법
CN110148563A (zh) 一种半导体器件及其制造方法
CN106409770A (zh) 半导体结构的形成方法
CN105990147B (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant