TW201919109A - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TW201919109A
TW201919109A TW107136409A TW107136409A TW201919109A TW 201919109 A TW201919109 A TW 201919109A TW 107136409 A TW107136409 A TW 107136409A TW 107136409 A TW107136409 A TW 107136409A TW 201919109 A TW201919109 A TW 201919109A
Authority
TW
Taiwan
Prior art keywords
layer
black phosphorus
source
dopant
dopant source
Prior art date
Application number
TW107136409A
Other languages
English (en)
Inventor
林佑明
吳肇欣
張洵銘
潘正聖
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919109A publication Critical patent/TW201919109A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體元件的製造方法，包含提供一黑磷(black-phosphorous；BP)層於一基材上；形成一摻雜物來源層於黑磷層上；退火摻雜物來源層以從摻雜物來源層驅動摻雜物至黑磷層中；以及形成一導電接觸於摻雜物來源層上。

Description

半導體元件的製造方法
本揭露係關於一種半導體元件，特別係一種具有黑磷層的半導體元件。
隨著電晶體製程技術的發展，電晶體的尺寸變小，因此在單一積體電路的單位面積上的電晶體數目可以相應增加，然而，截止狀態電流隨著電晶體的通道長度減少而顯著增加，例如：短通道效應。這樣的效應是使電晶體密度進一步增加的主要挑戰，減少通道的厚度被認為是抑制短通道效應的方法之一，二維(two-dimensional；2D)半導體被期待為做為超薄半導體通道材料，以抑制短通道效應。
於部分實施方式中，一種方法包含提供一黑磷層於一基材上；形成一摻雜物來源層於此黑磷層上；退火此摻雜物來源層，以從此摻雜物來源層驅動一摻雜物到此黑磷層中；以及形成一導電接觸於此摻雜物來源層上。
100‧‧‧基材
110‧‧‧介電層
120‧‧‧黑磷層
122、122’‧‧‧源極/汲極區
124‧‧‧通道區
130‧‧‧堆疊結構
132、132’‧‧‧摻雜物來源層
134‧‧‧覆蓋金屬層
140‧‧‧退火製程
150‧‧‧源極/汲極接觸
200‧‧‧基材
220‧‧‧黑磷層
222、222’‧‧‧源極/汲極區
224‧‧‧通道區
230‧‧‧鈍化層
240‧‧‧閘極堆疊
242‧‧‧偽閘極層
244‧‧‧硬遮罩層
250‧‧‧閘極間隔物
262、262’‧‧‧摻雜物來源層
264‧‧‧覆蓋金屬層
270‧‧‧退火製程
280‧‧‧層間介電層
282‧‧‧源極/汲極接觸
292‧‧‧閘極介電層
294‧‧‧金屬閘極電極
300‧‧‧基材
310‧‧‧介電層
320‧‧‧二維材料層
330、330’‧‧‧黑磷層
340‧‧‧堆疊結構
342、342’‧‧‧摻雜物來源層
344‧‧‧覆蓋金屬層
350‧‧‧退火製程
362、364‧‧‧接觸
C1、C2、C3、C4‧‧‧條件
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。
第1圖為根據本揭露之部分實施方式之製造半導體元件(像是背閘極金屬氧化物半導體場效電晶體(back-gated metal-oxide-semiconductor field-effect transistor)的方法流程圖；第2A圖至第2D圖為根據本揭露之部分實施上之製作半導體元件的各個製程的剖面圖；第3圖繪示根據本揭露之部分實施方式的具有含磷化物的源極/汲極區的電晶體於不同情況的總電阻的實驗結果；第4圖繪示具有黑磷層的電晶體在不同情況的總電阻的實驗結果；第5圖為根據本揭露之部分實施方式的製造半導體元件(像是上閘極(top-gated)金屬氧化物半導體場效電晶體)的方法流程圖；第6A圖至第6G圖為根據本揭露之部分實施方式之製造半導體元件的各個製程的剖面圖；第7圖為根據本揭露之部分實施方式之製造半導體元件(像是二極體)的方法流程圖；以及第8A至8E圖為根據本揭露之部分實施方式之製造半導體元件的各個製程的剖面圖。
以下將以圖式及詳細說明清楚說明本揭露之精神，任何所屬技術領域中具有通常知識者在瞭解本揭露之實施例後，當可由本揭露所教示之技術，加以改變及修飾，其並不脫離本揭露之精神與範圍。舉例而言，敘述「第一特徵形成於第二特徵上方或上」，於實施例中將包含第一特徵及第二特徵具有直接接觸；且也將包含第一特徵和第二特徵為非直接接觸，具有額外的特徵形成於第一特徵和第二特徵之間。此外，本揭露在多個範例中將重複使用元件標號以和/或文字。重複的目的在於簡化與釐清，而其本身並不會決定多個實施例以和/或所討論的配置之間的關係。
此外，方位相對詞彙，如「在…之下」、「下面」、「下」、「上方」或「上」或類似詞彙，在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特徵之關係。方位相對詞彙除了用來描述裝置在圖式中的方位外，其包含裝置於使用或操作下之不同的方位。當裝置被另外設置(旋轉90度或者其他面向的方位)，本文所用的方位相對詞彙同樣可以相應地進行解釋。
第1圖為根據本揭露之部分實施方式之製造半導體元件(像是背閘極金屬氧化物半導體場效電晶體)的方法流程圖。方法流程圖繪示整個製造過程的相關部分。可以理解的是，額外的製程可以被提供在如第1圖所示之製程的之前、之中或之後，且下述的一些步驟於此方法的額外的實施方式中可 被置換或省略。步驟和製程的順序可互換。
在第1圖的S101中，黑磷(black-phosphorous；BP)層120被置放於基材100上的介電層110上，如第2A圖所示。基材100可為摻雜的矽基材，舉例而言，於部分實施方式中，基材100可為p型矽基材。於其他實施方式中，基材100可為n型矽基材。於部分實施方式中，矽基材的晶體軸向為(100)。於部分實施方式中，摻雜的矽基材100可做為電晶體的背閘極。
或者，基材100可包含另一元素半導體，例如鍺；包含四-四族化合物半導體(例如碳化矽(silicon carbide；SiC)及矽鍺(silicon germanium；SiGe)的化合物半導體)；三-五族化合物半導體(例如砷化鎵(GaAs)、磷化鎵(GaP)、氮化鎵(GaN)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、磷砷化鎵(GaAsP)、氮化鋁鎵(AlGaN)、砷化鋁銦(AlInAs))、砷化鎵銦(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷化鎵銦砷(GaInAsP)；或以上之組合)。於部分實施方式中，基材100可為絕緣體上覆矽(silicon-on-insulator；SOI)基材的矽層，基材100可包含具有適當地以雜質摻雜的多個區域(例如：p型或n型導電率)。
於部分實施方式中，黑磷層120可被用來形成電晶體的通道及源極/汲極區。黑磷是層狀堆疊形成的二維材料，其中的單層結構由強原子鏈組成，而層與層間的堆疊則以較弱的凡德瓦力作用聯繫，使得原子層可被機械地或化學地片狀剝落為個別的原子級薄層。二維材料，亦被稱為單層或數層 材料，是數個原子層組成的結晶的材料。
舉例而言，黑磷是層疊的材料且黑磷的單層被稱為磷烯(phosphorene)，因此，黑磷層120亦可被稱為含磷烯層(phosphorene-containing layer)，黑磷的優點之一是當其在第一布里淵區(Brillouin zone)的Γ點時，是具有直接能隙(direct band gap)的半導體，此能隙在單層時是約1.5eV，至五層堆疊時是約0.59eV。黑磷的另一優點是具有高載子遷移率。因為這些優點，黑磷是作為電晶體的通道及源極/汲極的材料中相當有優勢的材料。
於部分實施方式中，黑磷層120是使用物理方法(機械片狀剝落或膠帶法)從塊狀黑磷晶體片狀剝落。於部分實施方式中，黑磷層120是以化學方法(液體層狀剝落)從黑磷晶體層狀剝落。於其他實施方式中，黑磷層120是以適當的沉積技術形成於介電層110上，例如原子層沉積(atomic layer deposition；ALD)，如此處敘述。沉積方法的描述是示例的而並非用以限制此處的討論。於部分實施方式中，黑磷正交晶可以從紅磷(red phosphorous)與作為礦化劑(mineralization additive)的錫(tin)及/或碘化錫(tin-iodide)的化學氣相傳輸反應來成長。於其他實施方式中，黑磷可從白磷(white phosphorous)在高壓(例如：13000公斤/平方公分)且在溫度範圍介於約200℃至約250℃合成。黑磷的厚度可以沉積時間來控制。單層磷烯的厚度約0.53奈米。於部分實施方式中，黑磷層的厚度為介於約1個單層至約20個單層(例如：厚度約10.6奈米)之間。於部分實施方式中，不同區域(例如：通道區及源 極/汲極區)的厚度可不同。於部分實施方式中，主動區的厚度變化可為連續的。於其他實施方式中，厚度可介於約1個單層至約10個單層(例如：厚度約5.3奈米)之間。
於部分實施方式中，介電層110作為背閘極100及黑磷層120之間的閘極介電層。於部分實施方式中，舉例而言，介電層110是氧化矽或高k介電材料，例如金屬氧化物(metal oxides)、金屬氮化物(metal nitrides)、金屬矽酸鹽(metal silicates)、過渡金屬氧化物(transition metal-oxides)、過渡金屬氮化物(transition metal-nitrides)、過渡金屬矽酸鹽(transition metal-silicates)、金屬氮氧化物(oxynitrides of metals)、金屬鋁酸鹽(metal aluminates)、矽酸鋯(zirconium silicate)、鋁酸鋯(zirconium aluminate)或以上之組合。於部分實施方式中，介電層110可包含二氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鑭(LaO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3,STO)、鈦酸鋇(BaTiO3,BTO)、氧化鋯鋇(BaZrO)、氧化鑭鉿(HfLaO)、氧化矽鑭(LaSiO)、氧化矽鋁(AlSiO)、氧化鋁(Al2O3)、類似物及以上之組合。於部分實施方式中，介電層110是多層結構，例如：一層氧化矽(例如：介面層)及另一高k材料層。舉例而言，介電層110可以分子束沉積(molecular-beam deposition；MBD)、原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)、化學氣相沉積(chemical vapor deposition；CVD)或類似方法形成於基材100上。
如第1圖的S102中，堆疊結構130形成於黑磷層120上，如第2B圖所示。堆疊結構130包含摻雜物來源層132及覆蓋金屬層134堆疊於各自的摻雜物來源層132上。於部分實施方式中，舉例而言，可用於摻雜物來源層132的材料包含第三族元素(例如：硼(B)、鋁(Al)、鎵(Ga)、銦(In))、第四族元素(碳(C)、矽(Si)、鍺(Ge)、錫(S)、鉛(Pb))、第六族元素(例如：硫(S)、硒(Se)、碲(Te))或類似物。因為磷是第五族元素，第三族和第四族的元素作為用於黑磷層120的p型摻雜物，。換句話說，第六族的元素可作為用於黑磷層120的n型摻雜物。舉例而言，用於覆蓋金屬層134的材料包含貴重金屬，例如金(Au)、銀(Ag)、鈀(Pd)、鉑(Pt)、銣(Ru)、銠(Rh)、類似物或以上之組合。於部分實施方式中，堆疊結構130的形成包含形成毯覆式摻雜來源層於黑磷層120上及形成毯覆式覆蓋金屬層於毯覆式摻雜物來源層上，接著圖案化這些覆蓋層以形成間隔排列的堆疊結構130於黑磷層120上。被摻雜物來源層132覆蓋的黑磷層120的區域可形成源極/汲極區122，而沒被摻雜物來源層132覆蓋的黑磷層120的區域可作為通道區124。如圖所示，摻雜物來源層132位於各自的源極/汲極區122上且不位於通道區124上。舉例而言，毯覆式的摻雜物來源層及覆蓋金屬層的形成可以是原子層沉積、化學氣相沉積、物理氣相沉積或其他適合的沉積技術。舉例而言，圖案化所沉積的層可使用電子束微影(e-beam lithography)、光學微影或類似方法。於 部分實施方式中，對準鍵(alignment key)可選擇性地形成於基材100上，以促進圖案化製程。於部分實施方式中，摻雜物來源層132的想要的摻雜物的原子比例可大於約90%且實際上為純摻雜物層。於部分實施方式中，摻雜物來源層132可為鍺，覆蓋金屬層134可為金。
在第1圖的S103中，執行退火製程140以從摻雜物來源層132驅動摻雜物使其擴散至底下的黑磷層120的源極/汲極區122，以形成含磷化物的源極/汲極區122’，其可相當於含磷化物結構。此外，退火製程140後的摻雜物來源層132’的摻雜物濃度低於摻雜物來源層132。在以鍺為摻雜物來源層132的部分實施方式中，當退火溫度升高，鍺原子從摻雜物來源層132擴散入底下的黑磷層120的源極/汲極區122，並和黑磷層120反應。這樣的反應造成鍺化磷(germanium-phosphide；PGex)二元化合物形成於源極/汲極區122’中。這樣的情況下，鍺原子可取代黑磷層120的晶體結構(例如：蜂巢晶體結構)中的部份的磷原子。因此，鍺原子可以置換的方式(substitutionally)併入蜂巢式(honeycomb)晶體結構，以形成鍺化磷化合物於源極/汲極區122’中。因此，源極/汲極區122’亦可被稱為置換式摻雜黑磷區122’。此外，所得到的摻雜物來源層132’具有比摻雜物來源層132低的鍺濃度(例如：鍺原子百分比)，因為部分鍺原子被併入置換式摻雜(subsututionally doped)的黑磷區122’。
退火製程140可形成具有金屬特性的源極/汲極區122’，如第3圖所示的實驗結果所繪示出在不同情況時具有 含鍺化磷的源極/汲極區的電晶體的總電阻。其中總電阻(total resistance；Rtot)示於縱軸且通道長度(channel length；L)示於橫軸。於條件C1時，總電阻是在溫度為約300K時所量測。於條件C2時，總電阻是在溫度為約80K時所量測。如第3圖所示，具有含鍺化磷的源極/汲極區的電晶體的總電阻隨著溫度降低而降低。總電阻包含有接觸電阻(Rc)及通道電阻(Rch)。因為黑磷通道是半導體，其通道電阻隨著溫度降低而增加。因此，隨著溫度降低而降低的總電阻代表歸因於含鍺化磷的源極/汲極區的接觸電組隨著溫度降低而降低。這樣的實驗結果顯示鍺化磷的電阻隨著溫度降低而降低，標示其金屬特性且相反於半導體特性。因此，鍺化磷是金屬而非半導體。因此，黑磷層120的源極/汲極區122是被退火製程140金屬化。
退火製程140的製程條件需控制以使通道區124的大部分不被有意地摻雜或與鍺反應，以避免被金屬化。於此情況下，通道區124中的磷不被轉換成磷化物，因而維持黑磷本質，而表現出半導體特性。因此，摻雜的源極/汲極區122’比黑磷通道區124更具金屬特性。在黑磷層120中，由被金屬化的黑磷區122’及具有半導體本質的黑磷區124所形成的組合有助於降低源極/汲極的接觸電阻，如第4圖所示，下述將被詳細討論。於部分實施方式中，因為源極/汲極區122’被金屬化且黑磷通道區124維持是半導體，金屬化的源極/汲極區122’的能隙可小於通道區124的能隙。金屬化的黑磷能隙介於約0.1eV至約1.5eV。
此外，若源極/汲極區122不與覆蓋層132的化學 元素反應且維持其黑磷本質，則會有凡德瓦能隙(Van Der Waals gap)或穿隧能障(tunnel barrier)存在於本質黑磷與覆蓋層132之間的介面。凡德瓦能隙會降低來自源極/汲極接觸至源極/汲極區122的載子注入效率。因此，若退火製程140被省略，則會造成源極/汲極的高接觸電阻。相反地，因為退火製程140使摻雜物源極層132的化學元素與底下的源極/汲極區122反應，在摻雜物來源層132和源極/汲極區122之間的凡德瓦能隙或穿隧能障可被消除。因此，退火製程140有助於降低源極/汲極的接觸電阻，如第4圖所示，接下來會進一步地做討論。
第4圖繪示具有黑磷層的電晶體的總電阻在不同的條件下的實驗結果，其中總電阻顯示於縱軸，通道長度顯示於橫軸。在條件C3中，堆疊的結構(具有以金層覆蓋的鍺層)形成在黑磷層的源極/汲極區上，且沒有執行退火製程以驅動鍺至黑磷層中。在條件C4中，執行退火製程以驅動鍺至黑磷層中並使鍺與黑磷反應。如第4圖所示，當執行退火製程以驅動鍺至黑磷層中使鍺和黑磷反應，總電阻顯著的降低。此外，相較於不具有退火製程的條件3，具有退火製程的源極/汲極的接觸電阻降低為前者的3.7分之一或更低。
於部分實施方式中，退火製程是快速熱退火(rapid thermal anneal；RTA)製程或其他適合的退火製程。於部分實施方式中，快速熱退火製程是在溫度介於約200℃至約300℃並持續約5秒至約120秒的氮氣環境中進行。舉例而言，在快速熱退火製程中，如第2B圖繪示的元件可被放入氮 氣腔體並接著在約13秒內被加熱至約250℃，接著溫度維持在約250℃持續約60秒。上述的製程條件有助於在堆疊結構130下的於源極/汲極區122’中產生鍺化磷，且留下本質黑磷於通道區124中。
在第1圖的S104中，導電源極/汲極接觸150被形成於各自的堆疊結構130上，如第2D圖所示。於部分實施方式中，舉例而言，用於源極/汲極150的材料包含金屬，例如：金(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮化鉭(N)、矽化鎳(NiSi)、矽化鈷(CoSi)、其他導電材料或以上之組合。於部分實施方式中，源極/汲極接觸150可使用原子層沉積、化學氣相沉積、物理氣相沉積或其他適合的沉積技術。如第2D圖所示，源極/汲極接觸150接觸各自的覆蓋金屬層134而非本質黑磷。因此，源極/汲極接觸電阻可降低。
第5圖為根據本揭露之部分實施方式之製造半導體元件(像是上閘極(top-gated)金屬氧化物半導體場效電晶體)的方法流程圖。方法流程圖繪示整個製造過程的相關部分。可以理解的是，額外的製程可以被提供在如第5圖所示之製程的之前、之中或之後，且下述的一些步驟於此方法的額外的實施方式中可被置換或省略。步驟和製程的順序可互換。
第5圖的S201中，黑磷層220設置於基材200上，如第6A圖所示。於部分實施方式中，舉例而言，基材200可為p型或n型矽基材。舉例而言，矽基材200的晶軸方向為(100)。或者，基材200可包含另一元素半導體(例如鍺)、包含四-四族 化合物半導體的化合物半導體(例如碳化矽及矽鍺)、以及三-五族化合物半導體(例如砷化鎵(GaAs)、磷化鎵(GaP)、氮化鎵(GaN)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb,)、磷砷化鎵(GaAsP)、氮化鋁鎵(AlGaN)、砷化鋁銦(AlInAs)、砷化鎵鋁(AlGaAs)、磷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷化鎵銦砷(GaInAsP)；或以上之組合)。於部分實施方式中，基材100可為絕緣體上覆矽基材的矽層。非晶基材(例如非晶矽或非晶碳化矽)或絕緣材料(例如氧化矽)亦可作為基材使用。基材100可包含具有適當地以雜質摻雜的多個區域(例如：p型或n型導電率)。
於部分實施方式中，黑磷層220接著被形成為電晶體的通道及源極/汲極區。於部分實施方式中，黑磷層220被以物理方法(機械片狀剝落及膠帶法)從塊狀黑磷晶體片狀剝落。於部分實施方式中，黑磷層220被以化學方法(液體片狀剝落)從黑磷晶體片狀剝落。於其他實施方式中，黑磷層220被以適當的沉積技術形成於基材200上，例如原子層沉積，如之前在第2A圖所述。
在第5圖的S202中，鈍化層230被選擇性地形成於黑磷層220上，如第6B圖所示。鈍化層230是介面層，可促進具有二維通道材料的閘極介電材料具有想要的鍵結。於部分實施方式中，鈍化層230可以原子層沉積或化學氣相沉積製程沉積。於部分實施方式中，鈍化層230是二維(2D)絕緣體，例如六方晶系氮化硼(hexagonal BN；h-BN)。氮化硼是具寬能隙的三五族化合物，具有顯著的物理特性與化學穩定性。六方晶 系氮化硼包含以蜂巢式排列的交錯的硼和氮原子，並包含sp2二維鍵結層。六方晶系氮化硼的各層包含以強共價鍵鍵結的硼原子與氮原子，各層之間有弱凡德瓦力，如同石墨(graphite)。因此，六方晶系氮化硼薄膜可以微機械劈理(micromechanical cleavage)從塊狀氮化硼晶體被剝落並作為介電層。數層六方晶系氮化硼亦可由對氮化硼粒子做超音波震盪及高能量電子束激發來形成。
在第5圖的S203中，閘極堆疊240形成於鈍化層230上，如第6C圖所示。於部分實施方式中，閘極堆疊240是偽閘極堆疊並會被最終的閘極堆疊置換。於其他實施方式中，閘極堆疊240是最終閘極且不會被置換。於部分實施方式中，偽閘極堆疊240包含形成於鈍化層230上的偽閘極層242與形成於偽閘極層242上的硬遮罩層244。偽閘極層242可包含多晶矽(poly-crystalline silicon；poly Si)且可以適合的沉積製程所形成，例如低壓化學氣相沉積(low-pressure chemical vapor deposition；LPCVD)及電漿輔助化學氣相沉積(plasma-enhanced CVD)。舉例而言，偽閘極電極242的厚度可介於約10奈米至約100奈米之間。選擇性的偽閘極介電層(例如一層氧化矽)可於沉積偽閘極電極242之前沉積於鈍化層230上。硬遮罩層244可包含像是氧化矽及/或氮化矽的一或多層且以沉積製程所形成。於部分實施方式中，在數層材料形成於鈍化層230上之後，執行一或多個微影及蝕刻製程，以形成偽閘極堆疊240。閘極間隔物250被選擇性地形成於鄰近於偽閘極堆疊240的相對側壁。於部分實施方式中，閘極間隔物250 可以使用氮化矽(Si3N4)化學氣相沉積再以反應性離子蝕刻所形成。於部分實施方式中，黑磷層220的垂直地重疊於偽閘極電極242的區域可被稱為通道區224，且黑磷層220不垂直地重疊於偽閘極電極242的區域可被稱為源極/汲極區222。
在第5圖的S204中，在黑磷層220的源極/汲極區222上各自對應的鈍化層230的一些部份被移除，以露出源極/汲極區222，且堆疊結構260接著被形成於漏出的源極/汲極區222上，得到的結構如第6D圖所示。堆疊結構260包含摻雜物來源層262及覆蓋金屬層264堆疊於各自的摻雜物來源層262上。於部分實施方式中，舉例而言，可用於摻雜物來源層262的材料包含第三、四或六族的元素，如之前在第2B圖的討論。於部分實施方式中，舉例而言，可用於覆蓋金屬層264的材料包含貴重金屬，如之前在第2B圖的討論。於部分實施方式中，堆疊結構260的形成方式係在黑磷層220及偽閘極堆疊240上依序堆疊形成毯覆式摻雜物來源層及毯覆式覆蓋金屬層，接著圖案化這些層，以移除位於偽閘極堆疊240與閘極間隔物250上的這些層的一些部分。於部分實施方式中，摻雜物來源層262是鍺，覆蓋金屬層264是金。
在第5圖的S205中，執行退火製程270，以從摻雜物來源層262驅動摻雜物擴散至下方的黑磷層220的源極/汲極區222，以形成含磷化物的源極/汲極區222’，如第6E圖所示。於部分實施方式中，源極/汲極區222’為含磷化物結構。此外，退火製程270之後的摻雜物來源層262’具有比摻雜物來源層262低的摻雜物濃度。於部分實施方式中，當摻雜物來源層262 為鍺，當升高退火的溫度，鍺原子從摻雜物來源層262擴散至下方的黑磷層220的源極/汲極區222並與黑磷反應。這樣的反應造成鍺化磷(PGex)化合物的形成。在這樣的情況下，鍺原子可取代一些在黑磷層220的晶格結構(例如：蜂巢式晶格結構)中的磷原子。因此，鍺原子可以置換方式(substitutionally)併入蜂巢式(honeycomb)晶體結構，以形成鍺化磷化合物，因此，源極/汲極區222’亦可被稱為置換式摻雜(substitutionally doped)黑磷區222’。此外，因為一些鍺原子被併入置換式摻雜的黑磷區222’，得到的摻雜物來源層262’具有比摻雜物來源層262低的鍺濃度(例如：鍺原子百分比)。
退火製程270使含磷化物的源極/汲極區222’變成具有金屬特性，如之前在第2C圖時所述。退火製程270的製程條件被控制以使大部份的通道區224不被刻意的以鍺摻雜，因此維持其黑磷本質。因此，含磷化物的源極/汲極區222’比黑磷通道區224更具金屬特性。如上所述，這樣由金屬化的黑磷區222’和具有半導體性的本質黑磷區224所形成的組合有助於降低黑磷層220中的源極/汲極接觸電阻。於部分實施方式中，不被刻意地摻雜的通道區224可相當於含磷烯結構。此外，退火製程270可消除摻雜物來源層262與源極/汲極區222之間的凡德瓦能隙或穿隧能障，因此，亦使源極/汲極接觸電阻下降。
於部分實施方式中，退火製程270是快速熱退火製程或其他適合的退火製程。於部分實施方式中，快速熱退火製程是在溫度介於約200℃至約300℃之間並維持約5秒至約 120秒的氮氣環境中執行。舉例而言，在快速熱退火製程中，如第6D圖所示的元件可放入氮氣腔體中，並接著在13秒內被加熱至約250℃，接著溫度被維持在250℃約60秒。前述條件有助於製造在堆疊結構260下方的源極/汲極區222’中的鍺化磷，並留下本質黑磷於通道區224中。
在第5圖的S206中，層間介電(interlayer dielectric；ILD)層280可形成於堆疊結構260上及偽閘極堆疊240周圍，偽閘極堆疊240接著被以閘極堆疊290使用置換閘極製程(replacement gate process)而置換。所得到的結構示於第6F圖。如部分實施方式中，層間介電層280可包含的材料例如：四乙氧基矽烷(tetraethylorthosilicate；TEOS)氧化物、未掺雜矽玻璃(undoped silicate glass)或摻雜的氧化矽，例如硼矽酸鹽玻璃(borophosphosilicate glass；BPSG)，熔融石英(fused silica glass；FSG)，磷化矽(phosphosilicate glass；PSG)，摻硼矽玻璃(boron doped silicon glass；BSG)、其他適合的介電材料或以上之組合。層間介電層280可以電漿輔助化學氣相沉積製程或其他適合的沉積技術所沉積。於部分實施方式中，層間介電層280以流動式化學氣相沉積(flowable CVD；FCVD)製程所形成。流動式化學氣相沉積製程包含以流動式材料(例如液體化合物)沉積於基材200上，以填充各種溝槽，且以適合的技術將流動式材料轉換成固體材料，例如熱退火或紫外光輻射。層間介電層280接著被回蝕刻或以化學機械平坦化製程(chemical mechanical planarization；CMP)而平坦化。於部分實施方式中，接觸蝕刻停止層(contact etch stop layer；CESL)可被形成於層間介電層280下方。接觸蝕刻停止層可包含氮化矽、氮氧化矽、具有氧或碳元素的氮化矽及/或其他材料。
舉例而言，置換閘極製程的方法包含使用適合的微影及蝕刻製程來移除偽閘極堆疊240，以形成閘極溝槽於閘極間隔物250之間；毯覆式形成閘極介電層292於基材200上及閘極溝槽中；形成金屬閘極電極294於基材200上；填充閘極溝槽；以及執行化學機械平坦化製程以移除金屬閘極電極294及閘極介電層292的在閘極溝槽外面的多餘的材料。
於部分實施方式中，舉例而言，閘極介電層292可包含高k介電材料，例如金屬氧化物(metal oxides)、金屬氮化物(metal nitrides)、金屬矽酸鹽(metal silicates)、過渡金屬氧化物(transition metal-oxides)、過渡金屬氮化物(transition metal-nitrides)、過渡金屬矽酸鹽(transition metal-silicates)、金屬氮氧化物(oxynitrides of metals)、金屬鋁酸鹽(metal aluminates)、矽酸鋯(zirconium silicate)、鋁酸鋯(zirconium aluminate)或以上之組合。於部分實施方式中，閘極介電層292可包含二氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鑭(LaO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3,STO)、鈦酸鋇(BaTiO3,BTO)、氧化鋯鋇(BaZrO)、氧化鑭鉿(HfLaO)、氧化矽鑭(LaSiO)、氧化矽鋁(AlSiO)、氧化鋁(Al2O3)、氮化矽(Si3N4)、氮氧化矽(oxynitride；SiON)及以 上之組合。
於部分實施方式中，金屬閘極電極294包含金屬，例如鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、碳氮化鉭(TaCN)，鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)、金屬碳化物(例如：碳化鉿(HfC)、碳化鋯(ZrC)、碳化鈦(TiC)、碳化鋁(AlC))、其他適合的材料、氮化鈦(TiN)、氮化鎢(WN)、鎢(W)、銣(Ru)，鈀(Pd)、鉑(Pt)、鈷(Co)、鎳(Ni)、導電金屬氧化物及/或其他適合的金屬。
在第5圖的S207中，源極/汲極接觸282形成在層間介電層280中，如第6G圖所示。舉例而言，使用一或多個光微影及蝕刻製程在層間介電層280中蝕刻出接觸孔直到達到堆疊結構260，並以導電材料填充接觸孔，以作為源極/汲極接觸。舉例而言，光微影製程形成硬遮罩，層間介電層280接著透過硬遮罩被蝕刻。蝕刻製程可包含適合的濕式蝕刻、乾式(電漿)蝕刻及/或其他製程。舉例而言，乾式蝕刻製程可使用含氯的氣體、含氟的氣體、其他蝕刻氣體或以上之組合。濕式蝕刻溶液可包含氨水(NH4OH)、氫氟酸(HF)或稀釋的氫氟酸(diluted HF)、去離子水、四甲基氫氧化銨(TMAH)、其他適合的濕式蝕刻溶液或以上之組合。蝕刻製程止於覆蓋金屬層264。
在層間介電層280中形成接觸孔之後，源極/汲極接觸282形成於各自的接觸孔中。於部分實施方式中，舉例而言，可用於源極/汲極接觸282的金屬包含鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鈦鋁(TiAl)、氮化鈦鋁 (TiAlN)、氮化鉭(TaN)、矽化鎳(NiSi)、矽化鈷(CoSi)、及其他導電材料或以上之組合。於部分實施方式中，源極/汲極接觸282可以使用原子層沉積、化學氣相沉積、物理氣相沉積或其他適合的技術來沉積。於沉積源極/汲極接觸282之後，執行化學機械平坦化製程以平坦化源極/汲極接觸282與層間介電層280的頂面齊平。如第6G圖所示，源極/汲極接觸282接觸各自的覆蓋層262而非本質黑磷。因此，源極/汲極接觸電阻可被降低。
第7圖為根據本揭露之部分實施方式之製造半導體元件(例如二極體)的方法流程圖。方法流程圖繪示整個製造過程的相關部分。可以理解的是，額外的製程可以被提供在如第7圖所示之製程的之前、之中或之後，且下述的一些步驟於此方法的額外的實施方式中可被置換或省略。步驟和製程的順序可互換。
於第7圖的S301中，二維材料層320被設置於基材300上的介電層310上，如第8A圖所示。舉例而言，基材300可為具有適當的雜質濃度的p型或n型矽基材。於部分實施方式徵，矽基材的晶軸方向可為(100)。或者，基材300可包含其他元素半導體，例如鍺，或化合物半導體，包含四-四族化合物半導體(例如碳化矽及矽鍺)，或三-五族化合物半導體，例如砷化鎵(GaAs)、磷化鎵(GaP)、氮化鎵(GaN)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、磷砷化鎵(GaAsP)、氮化鋁鎵(AlGaN)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及/或磷砷化鎵銦(GaInAsP) 或以上之組合。於部分實施方式中，基材300可為絕緣體上覆矽(silicon-on-insulator；SOI)基材的矽層。非晶基材，像是非晶矽或非晶碳化矽或絕緣材料，例如氧化矽，亦可作為基材300使用。基材300可包含多個適當的以雜質摻雜的區域(例如：p型或n型導電率)。
二維材料層320可從二維材料形成，例如過渡金屬二硫族化物(transition metal dichalcogendies；TMDs)，過渡金屬二硫族化物材料包含具有基本化學式MX2的材料類型，元素X是硫族元素，舉例而言，過渡金屬M的材料可包含鈦(Ti)、釩(V)、鈷(Co)、鎳(Ni)、鉻(Zr)、鉬(Mo)、鎝(Tc)、銣(Rh)、鈀(Pd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、銥(Ir)及鉑(Pt)，元素X可為硫(S)、硒(Se)或碲(Te)。於部分實施方式中，舉例而言，過渡金屬二硫族化物材料包含二硫化鉬(MoS2)、二硒化鉬(MoSe2)、二硫化鎢(WS2)、二硒化鎢(WSe2)、二碲化鉬(MoTe2)及二碲化鎢(WTe2)。過渡金屬二硫族化物以X-M-X的型式形成層結構，其中硫族元素原子X以以一層金屬M層隔開的兩個六角平面分布。於部分實施方式中，二維材料層320包含n型二維材料或p型二維材料。二維材料層320的導電種類可由摻雜於二維材料層320的摻雜物(n型摻雜物或p型摻雜物)來決定。
於部分實施方式中，二維材料層320是以物理方法(機械片狀剝落及膠帶法)從塊狀材料被片狀剝落。於部分實施方式中，二維材料層320是以化學方法(液體片狀剝落)從塊狀材料被片狀剝落。於其他實施方式中，二維材料層320是以 適當的沉積技術形成於介電層310上，例如原子層沉積。
於第7圖的S302中，黑磷層330沉積於二維材料層320上，如第8B圖所示。於部分實施方式中，黑磷層330使用物理方法(機械片狀剝落及膠帶法)從塊狀材料被片狀剝落。於其他實施方式中，黑磷層330使用化學方法(液體片狀剝落)從塊狀黑磷晶體被片狀剝落。於其他實施方式中，黑磷層330使用適合的沉積技術(例如：原子層沉積)形成於二維材料層320上，如上所述。
於第7圖的S303中，堆疊結構340使用適合的沉積及微影技術形成於黑磷層330上，得到的結構如第8C圖所示。堆疊的結構340包含摻雜物來源層342及堆疊於摻雜物來源層342上的的覆蓋金屬層344。於部分實施方式中，舉例而言，可做為摻雜物來源層342使用的材料包含第三、四或六族，如之前關於第2B圖的描述。於部分實施方中，舉例而言，可作為覆蓋金屬層344的材料包含貴重金屬，如之前關於第2B圖的描述。於部分實施方式中，摻雜物來源層342為鍺，覆蓋金屬層344為金。因為鍺為第四族元素，鍺可作為黑磷層330的p型摻雜物。
於第7圖的S304中，執行退火製程350以從摻雜物來源層342驅動摻雜物擴散至底下的黑磷層330，以形成二維含磷化物層330’，如第8D圖所示。此外，退火製程350之後的摻雜物來源層342’具有比摻雜物來源層342低的摻雜物濃度。於摻雜物來源層342為鍺的部分實施方式中，當退火溫度升高，鍺原子從摻雜物來源層342擴散入底下的黑磷層330中 並和黑磷反應，這個反應使得磷化鍺(germanium-phosphide；PGex)化合物形成。在這個情況，鍺原子可取代黑磷層330的晶體結構(例如：蜂巢式晶體結構)中的部分磷原子，因此，鍺原子可以置換的方式(substitutionally)被併入蜂巢式晶體結構中，以形成磷化鍺化合物，因此，二維含磷化物層330’亦可被稱為置換式摻雜(substitutionally doped)的黑磷層330’。此外，得到的摻雜物來源層342’具有比摻雜物來源層342低的鍺濃度(例如：鍺原子百分比)，因為部分的鍺原子被併入置換式摻雜的黑磷層330’。
退火製程350使二維含磷化物層330’變金屬化，如前面對第2C圖的描述。退火製程350減低摻雜物來源層342及黑磷層330之間的凡德瓦能隙或穿隧能障，因此使源極/汲極接觸電阻降低。於部分實施方式中，黑磷層330以p型摻雜物摻雜，例如鍺，二維材料層320可從n型二維材料形成，例如n型MoS2。換句話說，黑磷層330中的摻雜物及二維材料層320中的摻雜物的導電率相反。因此，p-n接面形成於二維含磷化物層330’及二維材料層320，因此製造出二極體。
於部分實施方式中，退火製程350是快速熱退火(RTA)製程或其他適合的退火製程。於部分實施方式中，於溫度介於約200℃至約300℃持續約5秒至約120秒的氮氣環境中執行快速熱退火製程。舉例而言，在快速熱退火製程中，如第8C圖所示的元件可被放入氮氣腔體中，且接著在約13秒內被加熱至約250℃，且溫度維持在約250℃約60秒。上述的條 件有助於製造磷化鍺。
於第7圖的S305中，接觸362及364分別形成於覆蓋金屬層344上及二維材料層320上，如第8E圖所示。於部分實施方式中，舉例而言，可作為接觸362及364的金屬包含鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鋁化鈦(TiAl)、氮化鈦鋁(TiAlN)、氮化鉭(TaN)、矽化鎳(NiSi)、矽化鈷(CoSi)及其他導電材料或以上之組合。於部分實施方式中，接觸362及364可以原子層沉積、化學氣相沉積、物理氣相沉積或其他適合的沉積技術沉積。如第8E圖所示，接觸362接觸覆蓋金屬層344而非本質黑磷。因此，接觸電阻可被降低。於部分實施方式中，沒有堆疊結構340設置於接觸364和二維材料層320之間。於部分實施方式中，第8C圖中的步驟亦形成堆疊結構340於二維材料層320與黑磷層330隔開的區域上，接觸364接著被形成於堆疊結構340上。
如前所述，背閘極電晶體、上閘極電晶體及二極體為描述黑磷層的摻雜製程的示例。上述製程概念亦可用於其他半導體元件的製程中，例如鰭式場效電晶體(Fin-FET)、環繞式閘極(gate-all-around；GAA)鰭式場效電晶體且可在多個技術節點中使用，例如10、7、5、3奈米技術節點。依據上述，可看出本揭露提供一些優點。可以理解的是，其他實施方式亦可提供額外的優點，並非所有優點都被必要的於此討論，全部的實施方式中並不具有特定的優點，其中之一的優點是可以藉由摻雜黑磷層來提升載子濃度，另一個優點是可藉由摻雜黑磷層來降低源極/汲極接觸電阻。
於部分實施方式中，一種半導體元件的製造方法包含提供一黑磷層於一基材上；形成一摻雜物來源層於此黑磷層上；退火此摻雜物來源層，以從此摻雜物來源層驅動一摻雜物到此黑磷層中；以及形成一導電接觸於此摻雜物來源層上。
於部分實施方式中，執行退火於此摻雜物來源層而使得此黑磷層被金屬化。
於部分實施方式中，執行退火於此摻雜物來源層而使得此黑磷層中的磷被轉換成磷化物。
於部分實施方式中，形成摻雜物來源層而使得此摻雜物來源層形成於黑磷層的一源極/汲極區上，且此黑磷層的一通道區免於被此摻雜物來源層覆蓋。
於部分實施方式中，此方法更包含在放置黑磷層之前形成一介電層於基材上。
於部分實施方式中，此基材包含有摻雜的矽。
於部分實施方式中，此方法更包含在退火摻雜物來源層之前，形成一覆蓋金屬層於此摻雜物來源層上。
於部分實施方式中，此方法更包含在形成導電接觸之前，形成一貴重金屬層於此摻雜物來源層上。
於部分實施方式中，形成導電接觸使得此導電接觸被形成於貴重金屬層上。
於部分實施方式中，此摻雜物來源層的此摻雜物包含第三族的元素、第四族的元素或第六族的元素。
於部分實施方式中，一種方法包含提供一含磷烯層於一基材上；形成一閘極堆疊於此含磷烯層的一通道區上； 將此含磷烯層的一源極/汲極區中的一磷烯轉換成具有磷的一化合物及具有第三、四或五族的一元素；以及形成一源極/汲極接觸於此源極/汲極區上。
於部分實施方式中，此方法更包含在將此磷烯轉換成此化合物之後，將此閘極堆疊的一偽閘極電極置換為一金屬閘極電極。
於部分實施方式中，此方法更包含在將此磷烯轉換成此化合物之前，一閘極間隔物形成於此閘極堆疊的一側壁上。
於部分實施方式中，將磷烯與摻雜物來源層反應以轉換成化合物。此方法包含形成一摻雜物來源層於源極/汲極區上，且此摻雜物來源層包含具有具有第三、四或六族元素的一摻雜物；以及提升此摻雜物來源層及此含磷烯層的溫度，以使此摻雜物與此含磷烯層反應。
於部分實施方式中，執行退火以提升摻雜物來源層及含磷烯層的溫度，並使得此含磷烯層通道區實質上免於與此摻雜物反應。
於部分實施方式中，此方法更包含在形成閘極堆疊之前，形成一二維絕緣層於此含磷烯層上；以及從源極/汲極區移除此二維絕緣層的一第一部分，其中此二維絕緣層的一第二部分留在此通道區。
於部分實施方式中，一種元件包含一含磷化物結構、一摻雜物來源層及一導電接觸。此含磷化物結構具有一第一化學元素於一具有磷的化合物中。此摻雜物來源層位於此含 磷化物結構上且具有一第二化學元素，此第二化學元素相同於此第一化學元素。此導電接觸位於此摻雜物來源層上。
於部分實施方式中，此元件更包含一含磷烯結構，鄰接此含磷化物結構且免於被此摻雜物來源層覆蓋。
於部分實施方式中，此元件更包含一覆蓋層，位於此摻雜物來源層與此導電接觸之間，其中此覆蓋層包含一貴重金屬。
於部分實施方式中，此第一化學元素是鍺。
以上概述數個實施方式或實施例的特徵，使所屬領域中具有通常知識者可以從各個方面更加瞭解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到在此介紹的實施方式或實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未悖離本揭露的揭露精神與範圍。在不悖離本揭露的精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (1)

  1. 一種半導體元件的製造方法，包含：提供一黑磷層於一基材上；形成一摻雜物來源層於該黑磷層上；退火該摻雜物來源層，以從該摻雜物來源層驅動一摻雜物到該黑磷層中；以及形成一導電接觸於該摻雜物來源層上。
TW107136409A 2017-11-14 2018-10-16 半導體元件的製造方法 TW201919109A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586097P 2017-11-14 2017-11-14
US62/586,097 2017-11-14
US15/959,411 US10658470B2 (en) 2017-11-14 2018-04-23 Device with doped phosphorene and method for doping phosphorene
US15/959,411 2018-04-23

Publications (1)

Publication Number Publication Date
TW201919109A true TW201919109A (zh) 2019-05-16

Family

ID=66432436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136409A TW201919109A (zh) 2017-11-14 2018-10-16 半導體元件的製造方法

Country Status (3)

Country Link
US (2) US10658470B2 (zh)
CN (1) CN109786445A (zh)
TW (1) TW201919109A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769859B2 (en) 2020-11-02 2023-09-26 National Tsing Hua University Mid-infrared light emitting diode with graphene and black phosphorous layers and manufacturing method thereof, silicon photonic circuit including the mid-infrared light emitting diode and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488978B2 (en) * 2018-09-27 2022-11-01 Intel Corporation Ferroelectric gate oxide based tunnel feFET memory
US11251036B2 (en) * 2018-12-28 2022-02-15 Imec Vzw Semiconductor devices and methods of manufacturing semiconductor devices
CN110963474A (zh) * 2019-12-03 2020-04-07 昆明理工大学 一种黑磷基纳米材料的制备方法
US11476356B2 (en) 2020-05-29 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device with low-dimensional material and method
CN111646439B (zh) * 2020-06-19 2022-08-19 昆明理工大学 一种掺杂纳米黑磷或黑磷基混合材料的方法
CN112420830B (zh) * 2020-12-04 2022-07-15 重庆邮电大学 一种具有多指栅极高电子迁移率晶体管器件
KR20230055281A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 이차원 물질을 포함하는 박막 구조체 및 전자 소자

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558929B2 (en) * 2013-11-25 2017-01-31 Nutech Ventures Polymer on graphene
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
US10411135B2 (en) * 2015-06-08 2019-09-10 Synopsys, Inc. Substrates and transistors with 2D material channels on 3D geometries
CN106257687B (zh) * 2015-06-17 2020-02-28 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US9620627B1 (en) * 2015-12-15 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistors having black phosphorus channel and methods of making the same
US9847351B2 (en) * 2016-01-26 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9748334B1 (en) * 2016-02-18 2017-08-29 International Business Machines Corporation Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
EP3214656B1 (en) * 2016-03-04 2019-01-09 Nokia Technologies Oy A quantum dot photodetector apparatus and associated methods
US20170261465A1 (en) * 2016-03-11 2017-09-14 Government Of The United States Of America, As Represented By The Secretary Of Commerce Dyadic sensor and process for sensing an analyte
US10141436B2 (en) * 2016-04-04 2018-11-27 Purdue Research Foundation Tunnel field effect transistor having anisotropic effective mass channel
US9608069B1 (en) * 2016-04-13 2017-03-28 Intenational Business Machines Corporation Self aligned epitaxial based punch through control
US10648959B2 (en) * 2016-05-05 2020-05-12 University Of Southern California Black phosphorus gas sensor
EP3252831B1 (en) * 2016-06-02 2021-01-13 Emberion Oy A quantum dot photodetector apparatus and associated methods
CN106129112B (zh) * 2016-07-04 2019-04-26 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
US10283590B2 (en) * 2016-07-06 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Field-effect transistors having contacts to 2D material active region
KR102607859B1 (ko) * 2016-08-23 2023-11-29 삼성전자주식회사 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법
DE112017005855T5 (de) * 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US10636654B2 (en) * 2017-04-06 2020-04-28 Yale University Wafer-scale synthesis of large-area black phosphorus material heterostructures
US10734531B2 (en) * 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
US10418490B2 (en) * 2017-07-04 2019-09-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Field effect transistor and manufacturing method thereof
US10374385B2 (en) * 2017-09-15 2019-08-06 Uchicago Argonne, Llc Hybrid silicon lasers and amplifiers with 2D phosphorene film
CN108428666B (zh) * 2018-03-29 2020-07-28 深圳市华星光电半导体显示技术有限公司 柔性tft背板的制作方法及柔性tft背板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769859B2 (en) 2020-11-02 2023-09-26 National Tsing Hua University Mid-infrared light emitting diode with graphene and black phosphorous layers and manufacturing method thereof, silicon photonic circuit including the mid-infrared light emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
US11152473B2 (en) 2021-10-19
CN109786445A (zh) 2019-05-21
US20190148499A1 (en) 2019-05-16
US20200279924A1 (en) 2020-09-03
US10658470B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
US10629501B2 (en) Gate all-around semiconductor device including a first nanowire structure and a second nanowire structure
US10741646B2 (en) Field-effect transistors having contacts to 2D material active region
US11152473B2 (en) Device with doped phosphorene and method for doping phosphorene
US10516061B2 (en) Semiconductor device and manufacturing method thereof
TWI794900B (zh) 形成半導體裝置的方法
KR102548662B1 (ko) 게이트 스페이서 구조를 갖는 전계-효과 트랜지스터 디바이스
US20240071835A1 (en) Gate Structures For Semiconductor Devices
CN113113468A (zh) 半导体器件和半导体结构
US11626507B2 (en) Method of manufacturing FinFETs having barrier layers with specified SiGe doping concentration
US20220131011A1 (en) Semiconductor device and method of manufacturing the same
US11984483B2 (en) Semiconductor device and method of manufacturing thereof
KR20220012175A (ko) 반도체 디바이스에서의 게이트 스페이서
TW202123312A (zh) 電晶體及其製作方法
US20240014292A1 (en) Gate-top dielectric structure for self-aligned contact
US20240072114A1 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
US20230011006A1 (en) Semiconductor device and manufacturing method thereof
US20230343583A1 (en) Methods of forming semiconductor device structure
US20230411478A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20230018266A1 (en) Inner Spacer Features For Multi-Gate Transistors
US20240113199A1 (en) Semiconductor device and manufacturing method thereof
TW202310015A (zh) 半導體裝置的製造方法
KR20240073842A (ko) 반도체 디바이스에서의 게이트 스페이서
CN116978952A (zh) 半导体结构及其形成方法
CN116978935A (zh) 半导体结构及其形成方法