CN107275398A - 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法 - Google Patents

一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法 Download PDF

Info

Publication number
CN107275398A
CN107275398A CN201710308536.3A CN201710308536A CN107275398A CN 107275398 A CN107275398 A CN 107275398A CN 201710308536 A CN201710308536 A CN 201710308536A CN 107275398 A CN107275398 A CN 107275398A
Authority
CN
China
Prior art keywords
source
drain
graphite alkene
substrate
silicon heterogenous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710308536.3A
Other languages
English (en)
Inventor
金智
姚尧
黄昕楠
史敬元
彭松昂
张大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710308536.3A priority Critical patent/CN107275398A/zh
Publication of CN107275398A publication Critical patent/CN107275398A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种悬浮石墨烯‑硅异质结晶体管结构,包括:基板;形成于基板上的源漏区域;形成于源漏区域之间的沟道沟槽;形成于源漏区域中的重掺杂欧姆接触区域;形成于重掺杂欧姆接触区域上方的源漏电极;其中悬浮石墨烯‑硅异质结晶体管结构还包括石墨烯薄膜,石墨烯薄膜位于沟道沟槽的上方,与部分源漏区域接触形成异质结,且在石墨烯薄膜上形成栅介质层和栅极电极。本发明还提供一种制备悬浮石墨烯‑硅异质结晶体管结构的方法。本发明能够改善石墨烯场效应晶体管的电流开关比,并且抑制基板散射,提升载流子迁移率,有效提高晶体管器件的性能。

Description

一种悬浮石墨烯-硅异质结晶体管结构及其制造方法
技术领域
本发明涉及微电子与固体电子技术领域,尤其涉及一种悬浮石墨烯-硅异质结晶体管结构及其制造方法。
背景技术
随着晶体管特征尺寸的缩小,由于短沟道效应等物理规律和制造成本的限制,主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。目前,以碳材料为基的纳米电子学得到了广泛的关注,尤其是随着石墨烯材料的发现,石墨烯的超高电子迁移率以及电子饱和速度被认为是可替代硅的下一代集成电路新材料。
但是,在石墨烯场效应器件的发展过程中,由于石墨烯本身缺乏禁带,使得器件开关电流比值较小,同时石墨烯材料与金属之间的欧姆接触电阻较大,阻碍了晶体管性能的提升。另外,由于石墨烯超薄的材料特性,十分容易受到背部基板的散射影响,石墨烯材料与基本材料的接触散射在很大程度上制约了石墨烯的载流子迁移率。以上因素使得石墨烯不能很好地应用于数字电路设计。因此,为有效提高石墨烯器件电流开关比,避免基板散射对石墨烯载流子迁移率的限制,亟需设计一种新型晶体管结构及其制造方法。
发明内容
本发明提供的悬浮石墨烯-硅异质结晶体管结构及其制造方法,能够有效解决现有技术中存在的问题,提高石墨烯器件的电流开关比和载流子的迁移率,从而改善器件的整体性能。
第一方面,本发明提供一种悬浮石墨烯-硅异质结晶体管结构,包括:
基板;
形成于所述基板上的源漏区域;
形成于所述源漏区域之间的沟道沟槽;
形成于所述源漏区域中的重掺杂欧姆接触区域;
形成于所述重掺杂欧姆接触区域上方的源漏电极;
其中所述悬浮石墨烯-硅异质结晶体管结构还包括石墨烯薄膜,所述石墨烯薄膜位于所述沟道沟槽的上方,与部分所述源漏区域接触形成异质结,且在所述石墨烯薄膜上形成有栅介质层和栅极电极。
可选地,上述源漏区域的掺杂类型与所述基板不同,所述重掺杂欧姆接触区域与所述源漏区域的掺杂类型相同。
可选地,上述沟道沟槽的深度小于所述源漏区域的掺杂深度。
可选地,上述源漏电极下方填充有绝缘介质。
可选地,上述石墨烯薄膜通过化学气相沉积法生长并转移到所述基板上。
可选地,上述石墨烯薄膜不能完全覆盖所述沟槽。
可选地,上述栅介质层为高K材料。
可选地,上述高K材料包括Si3N4、Al2O3、HfO2、TiO2或者Y2O3的一种或多种的组合。
另一方面,本发明提供一种上述悬浮石墨烯-硅异质结晶体管的制备方法,其中包括:
步骤一:提供基板,并在所述基板上形成源漏区域以及重掺杂源漏欧姆接触区域;
步骤二:在所述基板上刻蚀沟槽并进行介质回填和平整化处理;
步骤三:将石墨烯薄膜转移到所述基板上,并对所述石墨烯薄膜进行图形化处理;
步骤四:在所述石墨烯薄膜上形成栅介质层和栅极电极,并在重掺杂源漏欧姆接触区域上方形成源漏极电极;
步骤五:对所述栅极电极下方的沟槽内的介质进行刻蚀并形成空隙。
可选地,上述步骤二包括在所述源漏区域之间的沟道区、源极PAD、漏极PAD和栅极PAD区域刻蚀相同深度的沟槽。
可选地,上述步骤二还包括通过热氧化或者化学气相沉积工艺实现介质回填,并采用化学机械抛光工艺进行平整化处理。
可选地,上述石墨烯薄膜的图形化处理通过光刻和/或刻蚀工艺实现。
可选地,上述栅介质层可以通过无机或有机种子层形成所述栅介质层。
可选地,上述步骤五包括对所述栅极电极下方的沟槽内的介质进行湿法刻蚀。
本发明提供的悬浮石墨烯-硅异质结晶体管结构及其制造方法,能够通过引入石墨烯-硅异质结以及悬浮石墨烯两种结构来改善石墨烯场效应晶体管的电流开关比,并且抑制基板散射,提升载流子迁移率,有效提高晶体管器件的性能。
附图说明
图1为本发明一实施例的悬浮石墨烯-硅异质结晶体管结构示意图;
图2为本发明一实施例的悬浮石墨烯-硅异质结晶体管结构顶视图;
图3a-3l为本发明一实施例的悬浮石墨烯-硅异质结晶体管制备方法的步骤示意图;
图4为本发明的一个实施例的悬浮石墨烯-硅异质结晶体管制造方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一方面,本发明提供一种悬浮石墨烯-硅异质结晶体管结构。图1示出了本发明一个实施例中的悬浮石墨烯-硅异质结晶体管结构示意图。如图所示,晶体管(101)包括基板(111),在基板(111)上通过离子注入、刻蚀以及介质回填工艺得到的源/漏区域(121)和漏/源区域(122),以及重掺杂源/漏欧姆接触区域(131)和重掺杂漏/源欧姆接触区域(132)。源/漏以及栅极PAD区域分别填充绝缘介质(152)、绝缘介质(153)和绝缘介质(154)。沟道沟槽(191)位于源/漏区域(121)和漏/源区域(122)之间。在基板(111)的沟道沟槽(191)之上覆盖了石墨烯薄膜(161),并在石墨烯薄膜(161)上生长栅介质(171),栅介质(171)的上方为栅极电极(181)。源/漏电极(182)位于绝缘介质(152)和重掺杂源/漏欧姆接触区域(131)上,漏/源电极(183)分别位于绝缘介质(154)和重掺杂漏/源欧姆接触区域(132)上。
图2示出了根据本发明一个实施例中的悬浮石墨烯-硅异质结晶体管结构的顶视图。其中,栅极电极(181)位于基板(111)的中部,源/漏极电极(182)、漏/源极电极(183)位于栅极电极(181)的两侧。沟道沟槽(191)位于源/漏区域(121)和漏/源区域(122)之间。典型地,沟道沟槽(191)没有被石墨烯薄膜(161)、栅介质(171)以及栅极电极(181)完全覆盖。
第二方面,本发明提供一种悬浮石墨烯-硅异质结晶体管结构的制造方法。图3a-3l示出了本发明一个实施例的制造悬浮石墨烯-硅异质结晶体管结构的中间步骤的晶体管结构示意图。
如图3a所示,提供基板(111)。其中,基板(111)可以是包括但不局限于硅的任意半导体材料。典型地,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,基板(111)为P型轻掺杂的硅基板,掺杂浓度不大于1016cm-3
如图3b所示,在基板(111)上选择合适的区域,进行离子注入,形成源/漏区域(121)和漏/源区域(122)。典型地,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,选择III族元素进行注入。特别的,本发明的一个实施例选择磷杂质离子进行注入,形成源/漏区域(121)和漏/源区域(122),掺杂后源/漏区域(121)和漏/源区域(122)形成N型半导体,并且杂质浓度大约为1018-1019cm-3。待离子注入完成后,进行热退火处理,使注入杂质被激活,并且控制注入的深度为500nm。可选地,离子注入工艺可以由热扩散工艺代替。
如图3c所示,进一步采用离子注入工艺形成重掺杂源/漏欧姆接触区域(131)和重掺杂漏/源欧姆接触区域(132)。典型地,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,掺杂后的重掺杂源/漏欧姆接触区域(131)和重掺杂漏/源欧姆接触区域(132)的掺杂浓度不小于1020cm-3,注入深度大约为100nm。可选地,离子注入工艺可以由热扩散工艺代替。
如图3d所示,在所述的定义了源/漏区域(121)和漏/源区域(122)、重掺杂源/漏欧姆接触区域(131)和重掺杂漏/源欧姆接触区域(132)后的基板(111)上选择性地刻蚀沟槽(141)、(142)、(143)。典型地,沟道区沟槽(142)的长度大约为1微米,深度大约为300纳米。
如图3e所示,特别的,本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)的三个沟槽(141)、(142)、(143)具有不同的几何图样。特别的,沟槽(141)和沟槽(143)的几何图形呈对称分布。
如图3f所示,将已经刻蚀的基板(111)进行介质(151)回填,可以使用物理气相沉积(PVD)、化学气相沉积(CVD)、射频溅射(RF)、离子喷涂(PSC)等工艺进行介质回填。特别的,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,优选的,使用化学气相沉积(CVD)进行氧化硅介质沉积,形成介质(151)结构。
如图3g所示,进行化学机械抛光处理,使得源/漏区域(121)和漏/源区域(122)、重掺杂源/漏欧姆接触区域(131)和重掺杂漏/源欧姆接触区域(132)重新暴露。优选地,使用化学机械平坦化(CMP)工艺进行处理。基板(111)表面则由源/漏区域(121)和漏/源区域(122)分隔出三个绝缘介质区域,即源/漏极PAD绝缘介质(152)区域、漏/源极PAD绝缘介质(154)区域以及栅极PAD和沟道绝缘介质(153)区域。
如图3h所示,在经过上述处理的基板(111)表面转移石墨烯薄膜。典型地,可以使用CVD法进行石墨烯的转移,例如基体刻蚀、电化学转移、干法转移、机械剥离等。并且将石墨烯图形化处理得到石墨烯薄膜(161),典型地,将石墨烯图形化处理的方法包括但不限于光刻以及氧等离子刻蚀。石墨烯薄膜(161)横跨在沟道绝缘介质(153)上,并且两端分别搭接在源/漏区域(121)和漏/源区域(122)上形成石墨烯-硅异质结。特别的,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,石墨烯薄膜(161)的材料使用在铜箔上CVD生长的石墨烯。
如图3i所示,石墨烯薄膜(161)经过转移并且图形化定义,在石墨烯薄膜(161)上生长得到栅介质层(171)。特别的,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,选择Y2O3作为栅介质层(171)的材料。可选地,栅介质层(171)的材料还可以使用HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等高K材料。典型地,采用在所开的窗口中淀积厚度约为3nm的钇金属薄膜来生长Y2O3,经过180℃的加热氧化处理,生成大约6nm厚的Y2O3薄膜作为栅介质层(171)。
如图3j所示,在栅介质层(171)上继续生长栅极电极(181)。典型地,栅极电极(181)的材料可以是多晶硅、Ti、Co、Ni、Al、W、合金、金属硅化物等。
如图3k所示,在基板(111)上的源/漏极PAD绝缘介质(152)区域及重掺杂源/漏欧姆接触区域(131)上方生长源/漏极电极(182),在基板(111)上的漏/源极PAD绝缘介质(154)区域和重掺杂漏/源欧姆接触区域(132)上方生长漏/源极电极(183)。
如图3l所示,沟道区回填绝缘介质(153)并没有完全被石墨烯薄膜(161)、栅介质层(171)以及栅极电极(181)覆盖。特别的,本发明的一个实施例通过未覆盖的窗口对栅极下方沟道区的回填绝缘介质(153)进行刻蚀,形成沟道沟槽(191)。典型地,刻蚀可以采用湿法刻蚀形成沟道沟槽(191)。特别的,沟道沟槽(191)用于实现悬浮石墨烯的结构。优选的,在本发明的一个实施例的悬浮石墨烯-硅异质结晶体管(101)中,湿法刻蚀选择缓冲氧化物刻蚀液(Buffered Oxide Etch,BOE),即将49%HF溶液、40%NH4F溶液和水按照1:5:5的比例混合的溶液。
图4示出了本发明的一个实施例的悬浮石墨烯-硅异质结晶体管制造方法的流程图。S41为提供基板,并在基板上形成源漏区域以及重掺杂源漏欧姆接触区域;典型地,提供的基板为轻掺杂的硅基板;在所述基板上通过离子注入定义与基板掺杂类型相反的源漏区域和源漏硅-金属重掺杂欧姆接触区域。S42为在基板上刻蚀沟槽并进行介质回填和平整化处理;典型地,通过干法刻蚀工艺在源漏区域之间的沟道区域、源漏以及栅电极PAD区域形成沟槽,并使用绝缘介质对沟槽进行回填,通过CMP工艺进行表面平整化处理;S43为将石墨烯薄膜转移到基板上,并对石墨烯薄膜进行图形化;典型地,可以使用光刻以及刻蚀工艺对石墨烯薄膜进行图形化;S44为在石墨烯薄膜上制备栅介质和栅极电极,并在重掺杂源漏欧姆接触区域上方制备源漏极电极;S45为对栅极电极下方的沟槽的介质进行刻蚀,实现悬浮石墨烯沟道,形成悬浮石墨烯-硅异质结场效应晶体管;典型地,可以使用湿法刻蚀手段进行介质刻蚀。
本发明实施例提供的悬浮石墨烯-硅异质结晶体管结构及其制造方法,能够通过引入石墨烯-硅异质结以及悬浮石墨烯两种结构来改善石墨烯场效应晶体管的电流开关比,并且抑制基板散射,提升载流子迁移率,有效提高晶体管器件的性能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (14)

1.一种悬浮石墨烯-硅异质结晶体管结构,包括:
基板;
形成于所述基板上的源漏区域;
形成于所述源漏区域之间的沟道沟槽;
形成于所述源漏区域中的重掺杂欧姆接触区域;
形成于所述重掺杂欧姆接触区域上方的源漏电极;
其特征在于,所述悬浮石墨烯-硅异质结晶体管结构还包括石墨烯薄膜,所述石墨烯薄膜位于所述沟道沟槽的上方,与部分所述源漏区域接触形成异质结,且在所述石墨烯薄膜上形成有栅介质层和栅极电极。
2.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述源漏区域的掺杂类型与所述基板不同,所述重掺杂欧姆接触区域与所述源漏区域的掺杂类型相同。
3.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述沟道沟槽的深度小于所述源漏区域的掺杂深度。
4.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述源漏电极下方填充有绝缘介质。
5.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述石墨烯薄膜通过化学气相沉积法生长并转移到所述基板上。
6.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述石墨烯薄膜不能完全覆盖所述沟槽。
7.根据权利要求1所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述栅介质层为高K材料。
8.根据权利要求7所述的悬浮石墨烯-硅异质结晶体管结构,其特征在于,所述高K材料包括Si3N4、Al2O3、HfO2、TiO2或者Y2O3的一种或多种的组合。
9.一种根据权利要求1所述的悬浮石墨烯-硅异质结晶体管的制备方法,其特征在于,包括:
步骤一:提供基板,并在所述基板上形成源漏区域以及重掺杂源漏欧姆接触区域;
步骤二:在所述基板上刻蚀沟槽并进行介质回填和平整化处理;
步骤三:将石墨烯薄膜转移到所述基板上,并对所述石墨烯薄膜进行图形化处理;
步骤四:在所述石墨烯薄膜上形成栅介质层和栅极电极,并在重掺杂源漏欧姆接触区域上方形成源漏极电极;
步骤五:对所述栅极电极下方的沟槽内的介质进行刻蚀并形成空隙。
10.根据权利要求9所述的方法,其特征在于,所述步骤二包括在所述源漏区域之间的沟道区、源极PAD、漏极PAD和栅极PAD区域刻蚀相同深度的沟槽。
11.根据权利要求10所述的方法,其特征在于,所述步骤二还包括通过热氧化或者化学气相沉积工艺实现介质回填,并采用化学机械抛光工艺进行平整化处理。
12.根据权利要求9所述的方法,其特征在于,所述石墨烯薄膜的图形化处理通过光刻和/或刻蚀工艺实现。
13.根据权利要求9所述的方法,其特征在于,所述栅介质层可以通过无机或有机种子层形成所述栅介质层。
14.根据权利要求9所述的方法,其特征在于,所述步骤五包括对所述栅极电极下方的沟槽内的介质进行湿法刻蚀。
CN201710308536.3A 2017-05-04 2017-05-04 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法 Pending CN107275398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710308536.3A CN107275398A (zh) 2017-05-04 2017-05-04 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710308536.3A CN107275398A (zh) 2017-05-04 2017-05-04 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107275398A true CN107275398A (zh) 2017-10-20

Family

ID=60074344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710308536.3A Pending CN107275398A (zh) 2017-05-04 2017-05-04 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107275398A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962106A (zh) * 2017-12-14 2019-07-02 上海新微技术研发中心有限公司 Mosfet器件及其制造方法
CN110379859A (zh) * 2019-07-23 2019-10-25 宁波石墨烯创新中心有限公司 一种薄膜晶体管、其制备方法及电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049160A1 (en) * 2009-04-01 2012-03-01 Eiichi Sano Field-effect transistor
CN104659096A (zh) * 2013-11-15 2015-05-27 三星电子株式会社 包括分离的结接触的石墨烯器件及其制造方法
CN105895704A (zh) * 2016-05-10 2016-08-24 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049160A1 (en) * 2009-04-01 2012-03-01 Eiichi Sano Field-effect transistor
CN104659096A (zh) * 2013-11-15 2015-05-27 三星电子株式会社 包括分离的结接触的石墨烯器件及其制造方法
CN105895704A (zh) * 2016-05-10 2016-08-24 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962106A (zh) * 2017-12-14 2019-07-02 上海新微技术研发中心有限公司 Mosfet器件及其制造方法
CN109962106B (zh) * 2017-12-14 2022-10-14 上海新微技术研发中心有限公司 Mosfet器件及其制造方法
CN110379859A (zh) * 2019-07-23 2019-10-25 宁波石墨烯创新中心有限公司 一种薄膜晶体管、其制备方法及电子器件
CN110379859B (zh) * 2019-07-23 2022-08-16 宁波石墨烯创新中心有限公司 一种薄膜晶体管、其制备方法及电子器件

Similar Documents

Publication Publication Date Title
TWI241718B (en) Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US10164085B2 (en) Apparatus and method for power MOS transistor
TWI298519B (en) Nonplanar device with stress incorporation layer and method of fabrication
KR101023208B1 (ko) 인장 변형된 기판을 구비한 mosfet 디바이스와 그제조방법
TWI493710B (zh) 具高介電常數/金屬閘極金氧半場效電晶體的Vt調整與短通道控制的結構與方法
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
JP2017041656A (ja) トリゲート・デバイス及び製造方法
JPWO2009050871A1 (ja) 半導体装置およびその製造方法
US20130069126A1 (en) Germanium-based nmos device and method for fabricating the same
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
US9583572B2 (en) FinFET devices having silicon germanium channel fin structures with uniform thickness
US20120289004A1 (en) Fabrication method of germanium-based n-type schottky field effect transistor
US20120115297A1 (en) Method for fabricating a tunneling field-effect transistor
JP7476947B2 (ja) 炭化珪素半導体装置の製造方法
CN115020211B (zh) 一种半导体器件及其制作方法
CN107634099A (zh) 一种二维晶体材料场效应管及其制备方法
CN108538911A (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
CN107275398A (zh) 一种悬浮石墨烯‑硅异质结晶体管结构及其制造方法
WO2020073459A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN107230632A (zh) 双栅极石墨烯场效应晶体管及其制造方法
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN112652664B (zh) 一种半导体器件及其制造方法、集成电路、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171020