TW201810437A - 真空奈米管場效電晶體及其製造方法 - Google Patents

真空奈米管場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201810437A
TW201810437A TW105130501A TW105130501A TW201810437A TW 201810437 A TW201810437 A TW 201810437A TW 105130501 A TW105130501 A TW 105130501A TW 105130501 A TW105130501 A TW 105130501A TW 201810437 A TW201810437 A TW 201810437A
Authority
TW
Taiwan
Prior art keywords
vacuum
dielectric layer
effect transistor
field effect
manufacturing
Prior art date
Application number
TW105130501A
Other languages
English (en)
Other versions
TWI598963B (zh
Inventor
肖德元
Original Assignee
上海新昇半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海新昇半導體科技有限公司 filed Critical 上海新昇半導體科技有限公司
Application granted granted Critical
Publication of TWI598963B publication Critical patent/TWI598963B/zh
Publication of TW201810437A publication Critical patent/TW201810437A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

在本發明提供的真空奈米管場效電晶體及其製造方法中，通過製作陽極氧化鋁結構以形成垂直結構的真空奈米管電晶體，從而縮小元件尺寸，進一步的，在形成真空奈米管之前對包圍所述真空奈米管的閘極介電層進行了電漿處理，增強了所述真空奈米管的密封性，提升了元件的性能。

Description

真空奈米管場效電晶體及其製造方法
本發明涉及半導體製造領域，尤其涉及一種真空奈米管場效電晶體及其製造方法。
為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體晶片向更高集成度方向發展。各種半導體元件，包括電晶體的尺寸都不斷縮小。通過縮小電晶體的尺寸，增加電晶體密度，提高晶片的集成度，同時降低功耗，使得晶片性能不斷提升。
然而，按照現有的製造技術水準，電晶體已經不能被製造得更小。可見，電晶體的物理尺寸已到極限，通過縮小物理尺寸來提高性能已經非常困難。為此，業內設計開發了各種新型的電晶體以適應市場需求，例如奈米碳管場效電晶體。奈米碳管場效電晶體通過採用單個奈米碳管或者奈米碳管陣列代替傳統MOSFET結構的通道材料，可以在一定程度上克服製造條件的限制並且進一步縮小元件尺寸度。目前，具有自對準閘極的奈米碳管場效電晶體(Carbon Nano Tube Field Effect Transistor，簡稱CNTFET)的尺寸已經降到了20nm，包圍奈米碳管通道的閘極的均勻性也得到了鞏固。
然而，在實際的製造和使用過程中發現，現有的奈米碳管場效電晶體的尺寸和性能還不能滿足市場要求。如何進一步縮小真空奈米管 場效電晶體的尺寸並提高元件的性能，仍是本領域技術人員亟待解決的技術問題。
本發明的目的在於提供一種真空奈米管場效電晶體及其製造方法，以解決現有技術中真空奈米管場效電晶體的尺寸和性能無法滿足市場要求的問題。
為解決上述問題，本發明提供一種真空奈米管場效電晶體的製造方法，所述真空奈米管場效電晶體的製造方法包括：提供一半導體基板；在所述半導體基板上依次形成第一介電層、源極、第二介電層和鋁層；對所述鋁層進行陽極化處理以形成陽極氧化鋁結構，所述陽極氧化鋁結構具有多個均勻排布的第一通孔，所述第一通孔的底部暴露出所述第二介電層，所述陽極氧化鋁結構包括閘極以及包圍所述閘極的閘極介電層；對第二介電層進行蝕刻以形成多個第二通孔，所述第二通孔與所述第一通孔連通，且所述第二通孔的底部暴露出所述源極；對閘介電層進行電漿處理；以及在真空條件下形成汲極，所述汲極覆蓋於所述陽極氧化鋁結構上，以形成多個奈米真空管。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所述電漿處理採用的製程氣體是氮氣或氨氣。
可選的，在所述的真空奈米管場效電晶體的製造方法中，對所述鋁層進行陽極化處理以形成陽極氧化鋁結構的具體過程包括： 在酸性溶液中對所述鋁層進行第一次陽極化處理；去除所述第一次陽極化處理所產生的氧化物；以及在酸性溶液中對所述鋁層進行第二次陽極化處理。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所述第一次陽極化處理和第二次陽極化處理採用的酸性溶液均為草酸溶液，所述草酸溶液的濃度範圍在0.2莫耳濃度到0.5莫耳濃度之間，所述第一次陽極化處理和第二次陽極化處理的溫度均在5℃到15℃之間，所述第一次陽極化處理和第二次陽極化處理的固定電壓均在35V到45V之間。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所述草酸溶液的濃度為0.3莫耳濃度，所述第一次陽極化處理和第二次陽極化處理的溫度均為10℃，所述第一次陽極化處理和第二次陽極化處理的固定電壓均為40V。
可選的，在所述的真空奈米管場效電晶體的製造方法中，在對閘介電層進行電漿處理之前，對第二介電層進行蝕刻以形成多個第二通孔之後，還包括：通過蝕刻製程去除隔離區域中的陽極氧化鋁。
可選的，在所述的真空奈米管場效電晶體的製造方法中，在真空條件下形成汲極的同時，還包括：在源極上形成源極發射端。
可選的，在所述的真空奈米管場效電晶體的製造方法中，在真空條件下形成汲極和源極發射端之後，還包括：通過蝕刻製程去除所述隔離區域中的源極發射端和第二介電層；以及採用退火製程對所述源極發射端進行處理，使其表面變為圓弧形。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所 述退火製程的反應溫度範圍在400℃到600℃之間，所述退火製程採用的氣體為氫氣、氮氣或氬氣中的任意一種或其任意組合。
可選的，在所述的真空奈米管場效電晶體的製造方法中，在採用退火製程對所述源極發射端進行處理之後，還包括：在所述隔離區域中形成第三介電層，所述第三介電層與所述第二介電層連為一體。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所述第一介電層、第二介電層和第三介電層的材質均為氧化矽。
可選的，在所述的真空奈米管場效電晶體的製造方法中，所述源極和汲極的材質均為低功函數金屬。
相應的，本發明提供一種真空奈米管場效電晶體，所述真空奈米管場效電晶體包括：半導體基板；形成於所述半導體基板上的第一介電層；形成於所述第一介電層上的源極；形成於所述源極上的第二介電層；形成於所述第二介電層上的陽極氧化鋁結構；形成於所述陽極氧化鋁結構上的汲極；其中，所述陽極氧化鋁結構包括閘極以及包圍所述閘極的閘極介電層，所述汲極覆蓋於所述陽極氧化鋁結構上，形成多個奈米真空管。
可選的，在所述的真空奈米管場效電晶體中，還包括：第三介電層，所述第三介電層位於隔離區域並與所述第二介電層連為一體。
可選的，在所述的真空奈米管場效電晶體中，所述奈米真空管的長度範圍在1nm到100nm之間，所述奈米真空管的直徑範圍在1nm到50nm之間，所述奈米真空管內的真空度範圍在0.01Torr到50Torr之間。
綜上所述，在本發明提供的真空奈米管場效電晶體及其製造 方法中，通過製作陽極氧化鋁結構以形成垂直結構的真空奈米管電晶體，從而縮小元件尺寸，進一步的，在形成真空奈米管之前對包圍所述真空奈米管的閘極介電層進行了電漿處理，增強了所述真空奈米管的密封性，提升了元件的性能。
100‧‧‧真空奈米管場效電晶體
110‧‧‧半導體基板
120‧‧‧第一介電層
130‧‧‧源極層
140‧‧‧第二介電層
140a‧‧‧第二通孔
150‧‧‧鋁層
150a‧‧‧第一通孔
151‧‧‧閘極
152‧‧‧閘介電層
160‧‧‧汲極層
162‧‧‧源極發射端
170‧‧‧第三介電層
180‧‧‧奈米真空管
第1圖是本發明實施例的真空奈米管場效電晶體的製作方法的流程圖；第2圖至第10圖是本發明實施例的真空奈米管場效電晶體的製作過程的結構示意圖；第11圖是本發明實施例的真空奈米管場效電晶體的能帶示意圖。
以下結合附圖和具體實施例對本發明提出的真空奈米管場效電晶體及其製造方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
請參考第1圖，其為本發明實施例的真空奈米管場效電晶體的製作方法的流程圖。如第1圖所示，所述真空奈米管場效電晶體的製造方法包括：步驟一：提供一半導體基板110； 步驟二：在所述半導體基板110上依次形成第一介電層120、源極130、第二介電層140和鋁層150；步驟三：對所述鋁層150進行陽極化處理以形成陽極氧化鋁(AAO)結構，所述陽極氧化鋁結構具有多個均勻排布的第一通孔150a，所述第一通孔150a的底部暴露出所述第二介電層140，所述陽極氧化鋁結構包括閘極151以及包圍所述閘極151的閘極介電層152；步驟四：對第二介電層140進行蝕刻以形成多個第二通孔140a，所述第二通孔140a與所述第一通孔150a連通，且所述第二通孔140a的底部暴露出所述源極130；步驟五：對閘介電層152進行電漿處理；步驟六：在真空條件下形成汲極160，所述汲極160覆蓋於所述陽極氧化鋁結構上，以形成多個奈米真空管180。
具體的，首先，提供一半導體基板110，所述半導體基板110可以是矽基板、鍺矽基板、Ⅲ-V族元素化合物基板或本領域技術人員所熟知的其他半導體材料基板，本實施例中採用的是矽基板。
接著，如第2圖所示，在所述半導體基板110上依次形成第一介電層120、源極130、第二介電層140和鋁層150。
然後，對所述鋁層150進行陽極化處理以形成陽極氧化鋁結構。形成陽極氧化鋁(AAO)結構的具體過程包括：首先，在酸性溶液中對所述鋁層150進行第一次陽極化處理；接著，去除所述第一次陽極化處理所產生的氧化物；然後，在酸性溶液中對所述鋁層150進行第二次陽極化處理。
本實施例中，所述第一次陽極化處理和第二次陽極化處理的製程條件相同。所述第一次陽極化處理和第二次陽極化處理採用的酸性溶液均為草酸溶液，所述草酸溶液的濃度範圍在0.2莫耳濃度到0.5莫耳濃度之間，所述第一次陽極化處理和第二次陽極化處理的溫度均在5℃~15℃之間，所述第一次陽極化處理和第二次陽極化處理的固定電壓均在35V~45V之間。
優選的，草酸溶液的濃度為0.3莫耳濃度，陽極化處理的溫度為10℃，陽極化處理的電壓為40V固定電壓。
如第3圖所示，第二次陽極化處理之後，所述第二介電層140上形成了陽極氧化鋁結構，所述陽極氧化鋁結構具有多個均勻排布的第一通孔150a，所述第一通孔150a的底部暴露出所述第二介電層140，所述陽極氧化鋁結構包括材質為鋁的閘極151和材質為氧化鋁的閘介電層152，所述閘介電層152包圍所述閘極151。
形成陽極氧化鋁結構之後，對所述第一通孔150a暴露出的第二介電層140進行蝕刻，以形成多個第二通孔140a。如第4圖所示，所述第二通孔140a與所述第一通孔150a連通，且所述第二通孔140a的底部暴露出所述源極130。
之後，如第5圖所示，通過蝕刻製程去除隔離區域中的陽極氧化鋁材料。
此後，在氮氣(N2)或氨氣(NH3)氣氛中對所述閘介電層152進行電漿處理。如第6圖所示，進行電漿處理之後，所述閘介電層152的膜層較電漿處理之前更加緻密，其膜層中的微孔都被封閉了。
接著，如第7圖所示，在真空條件下同時形成汲極160和源極 發射端162，由於所述汲極160完全覆蓋所述多個第一通孔150a的頂部，因此形成了多個奈米真空管180，所述奈米真空管180的一端為圓弧形結構(即汲極160的表面)，所述奈米真空管180的另一端為尖刺結構(即源極發射端162的表面)。
本實施例中，所述奈米真空管180的長度範圍在1nm到100nm之間，所述奈米真空管180的直徑範圍在1nm到50nm之間，所述奈米真空管180內的真空度範圍在0.01Torr到50Torr之間。優選的，所述奈米真空管180的長度為10nm、20nm或50nm，所述奈米真空管180(原中文稿有誤)的直徑為3nm、5nm或10nm，所述奈米真空管180內的真空度為0.05Torr、1Torr、10Torr、20Torr、30Torr或40Torr。
本實施例中，由於先對閘極介電層152進行電漿處理，之後在真空條件下形成汲極160以形成多個奈米真空管180，因此所述奈米真空管180的密封性更好。
本實施例中，所述源極130和汲極160的材質為低功函數金屬，例如是鋯(Zr)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、鐵(Fe)、鈷(Co)、釩(Pd)、銅(Cu)、鋁(Al)、鎵(Ga)、銦(In)、鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、金剛石任意一種或其任意組合。
此後，如第8圖所示，通過蝕刻製程去除所述隔離區域中的源極發射端162和第二介電層140，蝕刻停止於所述源極130。
之後，如第9圖所示，進行退火處理，使所述奈米真空管180的另一端(即源極發射端162的表面)也變成圓弧結構。通過退火處理，能 夠提高元件的可靠性和使用壽命。
本實施例中，所述退火製程的反應溫度範圍為400攝氏度~600攝氏度。所述高溫退火製程採用的氣體為氫氣(H2)、氮氣(N2)、氬氣(Ar)中的任意一種或其任意組合。
最後，如第10圖所示，在所述隔離區域中形成第三介電層170，所述第三介電層170與所述第二介電層140連為一體。
本實施例中，所述第一介電層120、第二介電層140和第三介電層170的材質相同，均為氧化矽。
至此，形成真空奈米管場效電晶體100。所述真空奈米管場效電晶體100的閘極垂直排布於所述源極和汲極之間，採用這種結構不但能夠提升元件的性能，而且能夠進一步縮小元件尺寸。
所述真空奈米管場效電晶體100在工作時的能帶示意圖可參考第11圖。如第11圖所示，在閘極電壓(Vg)大於閾值電壓(Vt)時，電晶體開啟，由於電子或電洞從源極遷移到汲極的能帶遷移距離較短，因此整個元件的性能更佳。其中，閾值電壓(Vt)也稱為開啟電壓。
相應的，本發明還提供一種採用如上文所述的真空奈米管場效電晶體的製造方法製備而成的真空奈米管場效電晶體。
請繼續參考第10圖所述真空奈米管場效電晶體100包括：半導體基板110；形成於所述半導體基板110上的第一介電層120；形成於所述第一介電層120上的源極130；形成於所述源極130上的第二介電層140；形成於所述第二介電層140上的陽極氧化鋁結構；形成於所述陽極氧化鋁結構上的汲極160；其中，所述陽極氧化鋁結構包括閘極151以及包圍所述閘極151 的閘極介電層152，所述汲極160覆蓋於所述陽極氧化鋁結構上，形成多個奈米真空管180。
具體的，所述真空奈米管場效電晶體100還包括第三介電層170，所述第三介電層170位於隔離區域中並與所述第二介電層140連為一體。所述奈米真空管180的長度範圍是1nm~100nm，所述奈米真空管180的直徑範圍在1nm到50nm之間，所述奈米真空管180內的真空度範圍在0.01Torr到50Torr之間。
綜上所述，在本發明實施例提供的真空奈米管場效電晶體及其製造方法中，通過製作陽極氧化鋁結構以形成垂直結構的真空奈米管電晶體，從而縮小元件尺寸，進一步的，在形成真空奈米管之前對包圍所述真空奈米管的閘極介電層進行了電漿處理，增強了所述真空奈米管的密封性，提升了元件的性能。
上述僅為本發明的較佳實施例而已，並非用來限制本發明。任何所属技術领域的人士，在不脫離本發明的技術方案的範圍內，對本發明揭露的技術方案和技術內容做任何形式的均等替換或修改等變動，均屬於不脫離本發明的技術方案的內容，仍属於本發明的保護範圍之內。
顯然，本領域的技術人員可以對本發明進行各種修改和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明申請專利範圍及其等同技術的範圍之內，則本發明也意圖包含這些修改和變形在內。
真空奈米管場效電晶體之製造方法的流程步驟

Claims (15)

  1. 一種真空奈米管場效電晶體的製造方法，包括：提供一半導體基板；在所述半導體基板上依次形成第一介電層、源極、第二介電層和鋁層；對所述鋁層進行陽極化處理以形成陽極氧化鋁結構，所述陽極氧化鋁結構具有多個均勻排布的第一通孔，所述第一通孔的底部暴露出所述第二介電層，所述陽極氧化鋁結構包括閘極以及包圍所述閘極的閘極介電層；對第二介電層進行蝕刻以形成多個第二通孔，所述第二通孔與所述第一通孔連通，且所述第二通孔的底部暴露出所述源極；對閘介電層進行電漿處理；以及在真空條件下形成汲極，所述汲極覆蓋於所述陽極氧化鋁結構上，以形成多個奈米真空管。
  2. 如權利要求1所述的真空奈米管場效電晶體的製造方法，其中所述電漿處理採用的製程氣體是氮氣或氨氣。
  3. 如權利要求1所述的真空奈米管場效電晶體的製造方法，其中對所述鋁層進行陽極化處理以形成陽極氧化鋁結構之步驟包括：在酸性溶液中對所述鋁層進行第一次陽極化處理；去除所述第一次陽極化處理所產生的氧化物；以及在酸性溶液中對所述鋁層進行第二次陽極化處理。
  4. 如權利要求3所述的真空奈米管場效電晶體的製造方法，其中所述第一次陽極化處理和第二次陽極化處理採用的酸性溶液均為草酸溶液，所述草酸溶液的濃度範圍在0.2莫耳濃度到0.5莫耳濃度之間，所述第一次陽 極化處理和第二次陽極化處理的溫度均在5℃到15℃之間，所述第一次陽極化處理和第二次陽極化處理的固定電壓均在35V到45V之間。
  5. 如權利要求4所述的真空奈米管場效電晶體的製造方法，其中所述草酸溶液的濃度為0.3莫耳濃度，所述第一次陽極化處理和第二次陽極化處理的溫度均為10℃，所述第一次陽極化處理和第二次陽極化處理的固定電壓均為40V。
  6. 如權利要求1所述的真空奈米管場效電晶體的製造方法，其中在對閘介電層進行電漿處理之前，對第二介電層進行蝕刻以形成多個第二通孔之後，還包括：通過蝕刻製程去除隔離區域中的陽極氧化鋁。
  7. 如權利要求6所述的真空奈米管場效電晶體的製造方法，其中在真空條件下形成汲極的同時，還包括：在源極上形成源極發射端。
  8. 如權利要求7所述的真空奈米管場效電晶體的製造方法，其中在真空條件下形成汲極和源極發射端之後，還包括：通過蝕刻製程去除所述隔離區域中的源極發射端和第二介電層；以及採用退火製程對所述源極發射端進行處理，使其表面變為圓弧形。
  9. 如權利要求8所述的真空奈米管場效電晶體的製造方法，其中所述退火製程的反應溫度範圍在400℃到600℃之間，所述退火製程採用的氣體為氫氣、氮氣或氬氣中的任意一種或其任意組合。
  10. 如權利要求8所述的真空奈米管場效電晶體的製造方法，其中在採用退火製程對所述源極發射端進行處理之後，還包括：在所述隔離區域中形成第三介電層，所述第三介電層與所述第二介電層連為一體。
  11. 如權利要求10所述的真空奈米管場效電晶體的製造方法，其中所 述第一介電層、第二介電層和第三介電層的材質均為氧化矽。
  12. 如權利要求1所述的真空奈米管場效電晶體的製造方法，其中所述源極和汲極的材質均為低功函數金屬。
  13. 一種真空奈米管場效電晶體，採用如權利要求1至12中任一種所述的真空奈米管場效電晶體的製造方法製備而成，包括：半導體基板；形成於所述半導體基板上的第一介電層；形成於所述第一介電層上的源極；形成於所述源極上的第二介電層；形成於所述第二介電層上的陽極氧化鋁結構；形成於所述陽極氧化鋁結構上的汲極；其中，所述陽極氧化鋁結構包括閘極以及包圍所述閘極的閘極介電層，所述汲極覆蓋於所述陽極氧化鋁結構上，形成多個奈米真空管。
  14. 如權利要求13所述的真空奈米管場效電晶體，還包括：第三介電層，所述第三介電層位於隔離區域並與所述第二介電層連為一體。
  15. 如權利要求13所述的真空奈米管場效電晶體，其中所述奈米真空管的長度範圍在1nm到100nm之間，所述奈米真空管的直徑範圍在1nm到50nm之間，所述奈米真空管內的真空度範圍在0.01Torr到50Torr之間。
TW105130501A 2016-05-10 2016-09-21 真空奈米管場效電晶體及其製造方法 TWI598963B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610307379.XA CN107359242B (zh) 2016-05-10 2016-05-10 真空纳米管场效应晶体管及其制造方法
??201610307379.X 2016-05-10

Publications (2)

Publication Number Publication Date
TWI598963B TWI598963B (zh) 2017-09-11
TW201810437A true TW201810437A (zh) 2018-03-16

Family

ID=60271315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130501A TWI598963B (zh) 2016-05-10 2016-09-21 真空奈米管場效電晶體及其製造方法

Country Status (2)

Country Link
CN (1) CN107359242B (zh)
TW (1) TWI598963B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242444B (zh) * 2016-12-23 2020-11-27 上海新昇半导体科技有限公司 真空管场效应晶体管阵列及其制造方法
CN110310873A (zh) * 2019-06-25 2019-10-08 东南大学 一种扩展栅极结构的垂直型纳米间隙真空晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437360B1 (en) * 1998-03-25 2002-08-20 Korea Advanced Institute Of Science And Technology Vacuum field transistor
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
TWI248630B (en) * 2004-05-19 2006-02-01 Prec Machinery Res & Dev Cen Method for fabricating cathode of carbon nanotube field effect emission display and the carbon nanotube field effect emission display
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US20090045720A1 (en) * 2005-11-10 2009-02-19 Eun Kyung Lee Method for producing nanowires using porous glass template, and multi-probe, field emission tip and devices employing the nanowires
US8168495B1 (en) * 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US8357432B2 (en) * 2009-03-04 2013-01-22 Xerox Corporation Mixed solvent process for preparing structured organic films
KR101217216B1 (ko) * 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
CN105529356B (zh) * 2016-02-24 2019-02-05 西安交通大学 一种具有垂直结构圆柱形导电沟道的场发射晶体管

Also Published As

Publication number Publication date
CN107359242A (zh) 2017-11-17
TWI598963B (zh) 2017-09-11
CN107359242B (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US9812540B2 (en) Enhanced switch device and manufacturing method therefor
CN102810564B (zh) 一种射频器件及其制作方法
US9991082B2 (en) Semiconductor device and related manufacturing method
CN104218089B (zh) 阶梯栅介质双层石墨烯场效应晶体管及其制备方法
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
WO2023006036A1 (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
TW201810437A (zh) 真空奈米管場效電晶體及其製造方法
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN117352543A (zh) 一种石墨烯/GaN/AlGaN整流芯片及其制备方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN209766428U (zh) 一种新型mis-hemt器件结构
JP4821778B2 (ja) 光電気化学エッチング装置
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
Yang et al. A Normally-Off GaN MIS-HEMT Fabricated Using Atomic Layer Etching to Improve Device Performance Uniformity for High Power Applications
TWI589004B (zh) 真空奈米管場效電晶體及其製造方法
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
CN115706046A (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN112614890A (zh) 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN112614888A (zh) 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法
CN106024712B (zh) 一种自对准砷化镓pmos器件的制作方法
CN103745922A (zh) GaN高电子迁移率晶体管复合介质绝缘栅的制造方法
JP4450719B2 (ja) 半導体素子の製造方法
US11222959B1 (en) Metal oxide semiconductor field effect transistor and method of manufacturing same