CN101800083A - 鳍型场效应晶体管熔丝的操作方法以及集成电路结构 - Google Patents

鳍型场效应晶体管熔丝的操作方法以及集成电路结构 Download PDF

Info

Publication number
CN101800083A
CN101800083A CN201010113999A CN201010113999A CN101800083A CN 101800083 A CN101800083 A CN 101800083A CN 201010113999 A CN201010113999 A CN 201010113999A CN 201010113999 A CN201010113999 A CN 201010113999A CN 101800083 A CN101800083 A CN 101800083A
Authority
CN
China
Prior art keywords
finfet
fuse
finfet fuse
voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010113999A
Other languages
English (en)
Other versions
CN101800083B (zh
Inventor
李介文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101800083A publication Critical patent/CN101800083A/zh
Application granted granted Critical
Publication of CN101800083B publication Critical patent/CN101800083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种鳍型场效应晶体管熔丝的操作方法以及集成电路结构，其中操作方法包括：提供包括一漏极、一栅极、一源极以及位于该漏极与该源极之间的一通道的该鳍型场效应晶体管熔丝；以及施加一编程电压于该鳍型场效应晶体管熔丝的该源极与该漏极之间，以于该鳍型场效应晶体管熔丝的该通道内形成穿透效应。上述方法还包括测定该鳍型场效应晶体管熔丝的一编程状态。

Description

鳍型场效应晶体管熔丝的操作方法以及集成电路结构
技术领域
本发明涉及一次性可编程熔丝(one-time programmable fuses)，且特别涉及一种采用鳍型场效应晶体管(FinFETs)作为熔丝(fuse)的方法。
背景技术
于半导体技术中，基于如改善产品良率或订作通用性集成电路(genericintegrated circuits)等众多目的，于集成电路中已广泛地应用了熔丝元件。举例来说，使用位于相同芯片上的备用线路(redundant circuits)以取代缺陷线路(defective circuits)可显著地增加制造良率。而通过激光光束所截断的熔丝一般称为激光熔丝(laser fuse)，而藉由通过电流方式所截断或烧断的熔丝则通称为电子熔丝(electrical fuse)，或称为e-熔丝(e-fuse)。通过选择性地烧断具有多重用途的一集成电路内的熔丝，则可依据不同的客制化应用而经济地制造与应用一通用集成电路设计。
一般来说，熔丝整合于集成电路的设计之中，其中熔丝藉由如通过足够量的电流而以造成电致变迁或融化等效应而选择性地被烧断，进而形成电阻较高的一路径或一断路。或者，也可施加低于可完全烧断熔丝所需电流的一较低电流至一熔丝处，藉以劣化此熔丝并增加了此熔丝的电阻值。选择性地烧段或劣化一熔丝的程序通称为一“编程”(programming)程序。
传统熔丝通常由窄的多晶硅导线或金属导线所形成。为了要降低其编程电流，熔丝较佳地越窄(与越薄)越好。由于随着熔丝尺寸的减少，于制造过程中的尺寸差异效应相对变高，因而熔丝的缩减尺寸将导致了熔丝之间的于编程电流的差异。再者，多晶硅熔丝内的晶粒尺寸以及结构也影响了多晶硅熔丝的编程电流。其结果为，公知熔丝的编程电流具有位于一极大范围内的变异特性。
再者，公知电流编程的熔丝遭遇了由静电电荷电流所造成的不期望编程问题，上述静电电荷电流可能于一极短时间内达到一极高程度。因此，便需要一种新颖的电性熔丝，以解决前述问题。
发明内容
有鉴于此，本发明提供了一种鳍型场效应晶体管熔丝的操作方法以及集成电路结构，藉以解决上述公知问题。
依据一实施例，本发明的一种鳍型场效应晶体管熔丝的操作方法，包括：
提供包括一漏极、一栅极、一源极以及位于该漏极与该源极之间的一通道的该鳍型场效应晶体管熔丝；以及施加一编程电压于该鳍型场效应晶体管熔丝的该源极与该漏极之间，以于该鳍型场效应晶体管熔丝的该通道内形成穿透效应。上述方法还包括测定该鳍型场效应晶体管熔丝的一编程状态。
依据另一实施例，本发明的一种鳍型场效应晶体管熔丝的操作方法，包括：
提供包括一漏极、一栅极与一栅介电物的该鳍型场效应晶体管熔丝；施加一低电压于该栅极，以关闭该鳍型场效应晶体管熔丝；于关闭该鳍型场效应晶体管熔丝时，施加一编程电压于该鳍型场效应晶体管熔丝的该源极与该漏极其中之一，以于该鳍型场效应晶体管熔丝内形成穿透效应，其中该栅介电物并未为该编程电压所崩溃。上述方法还包括测定该鳍型场效应晶体管熔丝的编程状态。
依据又一实施例，本发明的一种鳍型场效应晶体管熔丝的操作方法，包括：
提供该鳍型场效应晶体管熔丝；提供一参考鳍型场效应晶体管熔丝，其中该参考鳍型场效应晶体管熔丝的一编程状态为预先决定的；施加一第一电压于该参考鳍型场效应晶体管熔丝的一栅极；施加一第二栅电压于该鳍型场效应晶体管熔丝的一栅极；以及比较该参考鳍型场效应晶体管熔丝的一漏极的一第一漏极电压以及该鳍型场效应晶体管熔丝的一漏极的一第二漏极电压，以测定该鳍型场效应晶体管熔丝的一编程状态。
依据一实施例，本发明的一种集成电路结构，包括：
包括一第一漏极、第一栅极与第一源极的一第一鳍型场效应晶体管熔丝；以及选自由一电荷泵(bump)的输出与一外部焊垫所组成族群的一编程节点。该第一鳍型场效应晶体管熔丝的该第一源极与该第一漏极其中之一耦接于该编程节点。
依据另一实施例，本发明的一种集成电路结构，包括：
一鳍型场效应晶体管熔丝阵列物，包括依照行与列方向排列的多个鳍型场效应晶体管熔丝，其中所述多个鳍型场效应晶体管熔丝分别包括一第一源极/漏极区、一第二源极/漏极区与一栅极；多个字元线，沿着该鳍型场效应晶体管熔丝阵列物的一列方向延伸，而所述多个字元线分别连结位于同一列内的所述多个鳍型场效应晶体管熔丝的该第一源极/漏极区；多个位元线，沿着该鳍型场效应晶体管熔丝阵列物的一行方向延伸，而所述多个位元线分别连结于同一行内的所述多个鳍型场效应晶体管熔丝的该第二源极/漏极区；以及多个读取线，沿该行方向而延伸，而所述多个读取线连结于同一行内的所述多个鳍型场效应晶体管熔丝的栅极。
依据另一实施例，本发明的一种集成电路结构，包括：
一鳍型场效应晶体管熔丝阵列物，包括依照行与列方向排列的多个鳍型场效应晶体管熔丝，其中所述多个鳍型场效应晶体管熔丝分别包括一第一源极/漏极区、一第二源极/漏极区与一栅极；多个字元线，沿着该鳍型场效应晶体管熔丝阵列物的一列方向延伸，而所述多个字元线分别连结位于同一列内的所述多个鳍型场效应晶体管熔丝的该第一源极/漏极区；多个位元线，沿着该鳍型场效应晶体管熔丝阵列物的一行方向延伸，而所述多个位元线分别连结于同一行内的所述多个鳍型场效应晶体管熔丝的该第二源极/漏极区；以及多个读取线，沿该行方向而延伸，而所述多个读取线连结于同一行内的所述多个鳍型场效应晶体管熔丝的栅极。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1为一透视图，显示了依据本发明一实施例的鳍型场效应晶体管熔丝；
图2显示了一鳍型场效应晶体管熔丝于编程前后-的I-V曲线，其中漏极电流绘示为漏极电压的函数；
图3显示了一鳍型场效应晶体管熔丝于编程前后的I-V曲线，其中漏极电流绘示为栅极电压的函数；
图4-图5显示了依据本发明的不同实施例的一鳍型场效应晶体管熔丝的编程与读取电路；以及
图6显示了依据本发明一实施例的一次性可编程熔丝阵列(OTP array)，其包括鳍型场效应晶体管熔丝。
并且，上述附图中的附图标记说明如下：
10～鳍型场效应晶体管/鳍型场效应晶体管熔丝/FinFET熔丝；
12～漏极；
14～栅极；
15～通道区；
16～源极；
17～栅介电层；
18～绝缘区；
19～半导体区；
20、22、23、24、30～曲线；
32～直线/参考漏电流；
30～节点；
33～电荷泵；
34～外部焊垫；
40～参考FinFET熔丝；
42～节点；
52～节点；
60～状态检测器；
110～控制晶体管；
114～控制晶体管的栅极；
140～参考控制晶体管；
R～电阻；
OUT～节点；
CMP～放大比较器；
BL～位元线；
RL～读取线；
WL～字元线。
具体实施方式
本发明提供了一种采用鳍型场效应晶体管(FinFET)作为一次性可编程熔丝元件(one-time programmable fuse element)的新颖方法。鳍型场效应晶体管的结构与操作将于下文中进行解说。于下文中也会讨论鳍型场效应晶体管的不同实施情形。于以下不同附图与实施例中，相同标号代表相同的元件。值得注意的是，无论所使用的鳍型场效应晶体管为PMOS晶体管或NMOS晶体管，此鳍型场效应晶体管内的源极与漏极可依照其与电路的连结情形而互换。
图1为透视图，显示依据本发明的一鳍型场效应晶体管(于下文中简称为FinFET)10，其作为熔丝之用，故因此于下文中将的称呼为FinFET熔丝10。FinFET熔丝10具有一漏极12、一栅极14、一源极16、一栅介电层17与位于漏极12与源极16之间的通道区15。漏极12、源极16与通道区15为位于绝缘区18上的鳍状物的一部，绝缘区18则例如为浅沟槽隔离(STI)区。构成漏极12、通道区15与源极16的鳍状物可连结于位于绝缘区18的分隔部分之间的一半导体区19。或者，此鳍状物可位于绝缘层18而非一半导体区之上，并具有属于绝缘区18一部的半导体区19。
图2绘示了一I-V曲线，其显示了FinFET熔丝10作为一熔丝时的表现，其中漏极电流Id表示为漏极电压Vd的函数。FinFET熔丝10为一NMOS熔丝，然而于一PMOS FinFET熔丝中也可具有相似表现。上述I-V曲线于将源极16与栅极14接地时所得到。如此，在此漏极电流Id为漏电流(leakagecurrents)。
如曲线20所示，起先FinFET熔丝10未经过编程。故起先为漏极电压Vd为如0伏特的低电压，因此(大体)没有漏极电流流通。而通过逐渐增加漏极电压Vd，便可得到曲线20。随着漏极电压Vd的增加，也可发现到漏极电流Id也随之增加。然而，当漏极电压Vd抵达一临界值时，如于附图中的约3.3伏特时，便发生了穿透(punch-through)效应，穿透效应主要发生于通道区15(请参见图1)内，且漏极电流Id显著地降低(曲线22)。上述施加一适当漏极电压Vd以产生穿透的程序便可称呼为对于FinFET熔丝10的“编程”。当漏极电压Vd更为增加时，漏极电流Id再次地增加(曲线23)，然而当其程度仍低于曲线20的程度。值得注意的是由于FinFET熔丝10通过施加跨越源极与漏极的一电压而完成编程，FinFET熔丝10的栅介电层17(见于图1)并没有崩溃(break down)。
曲线24显示了FinFET熔丝10于穿透效应发生后的I-V曲线表现。值得注意的是当施加较小的漏极电压Vd时，所得到的漏极电流Id非常小，其部分由于通道的穿透效应所形成，穿透效应导致了通道内的电流路径的实体瓦解情形。随着漏极电压Vd的增加，漏极电流Id也增加(曲线24)。然而，于穿透发生之后的漏极电流Id(曲线23)较穿透发生之前的漏极电流(曲线20)显著地降低。于一实施例中，于穿透发生之后漏极电流Id较穿透发生之前的漏极电少了1000倍。如此的显著差异可用于辨别FinFET熔丝10的编程状态，并将于下文中作一详细讨论。于下文中，“编程状态”指FinFET熔丝10内已产生了穿透或未发生穿透的状态，而未经历穿透的FinFET熔丝称为未编程的FinFET熔丝。FinFET熔丝的编程为不可逆的，而可采用上述机制而编程的FinFET熔丝为一次性可编程(one-time programmable，OTP)熔丝。
图3显示了另外的I-V曲线，其中漏极电流Id显示为栅极电压Vg的函数。在此显示了两个实施例内FinFET熔丝的I-V曲线，其中曲线30为一未经编程的FinFET熔丝的I-V曲线，分别对应于前述实施例所示的FinFET熔丝之一，而直线32(实际上包括两重叠的直线)显示了于一实施例内经编程的FinFET熔丝的表现。值得注意的是，于编程之前，栅极电压Vg的增加造成了实施例内FinFET熔丝的开启，其导致了漏极电流Id的显著增加(曲线30)。然而，于经过编程后，实施例中FinFET熔丝的通道经过穿透。因此，即使其FinFET熔丝的栅电压高于其编程的前临界电压时，其也仅具有一可忽略的漏极电流Id(曲线32)。于图3内，曲线30对应于漏极电压Vd于低于约1伏特的表现，如接近约0.85伏特的表现。曲线32，其大体为直线而不会受到栅极电压Vg影响，显示了实施例中经编程的FinFET熔丝的漏电流，其中曲线32显示了FinFET熔丝的漏极电压Vd对应于介于约0.85V以及约1V的表现。于一实施例中，漏极电压Vd约为1.5V。同样地，图3内所显示的表现可用于辨别FinFET熔丝为经过编程或尚未经过编程。辨别FinFET的编程状态的方法可包括编程一参考FinFET熔丝(未显示，其具有相同于FinFET熔丝10的结构)，于其经过编程后测定上述FinFET熔丝的参考漏电流(曲线32，于下文中称为参考漏电流)，以及施加一栅极电压以开启FinFET熔丝10并量测其漏极电流。所量测到的漏极电流可与直线32的电流程度相比较。显然地，当栅极电压高于临界电压时，如果漏极电流显著地高于参考电流值32时，此FinFET熔丝并未经过编程。相反地，当漏极电流相同或相似于参考漏电流32时，此FinFET熔丝已经过编程了。
图4为一示意图，显示了一编程与读取电路，其可用于编程与测定/读取FinFET熔丝10的编程状态。此编程与读取电路包括FinFET熔丝10、控制晶体管110、参考FinFET熔丝40与参考控制晶体管140。控制晶体管110的源极耦接于节点30，而节点30可作为一编程用的节点。可以理解的是，编程FinFET熔丝10的所需电压可高于各集成电路的操作电压，例如是一核心电路的操作电压或一输入/输出电路的操作电压。因此，节点30便需要一高编程电压(如约3.3伏或更高)，以编程FinFET熔丝10。于本发明的一实施例中，节点30连接于电荷泵33，电荷泵33驱动了各电路的操作电压至高于用于编程FinFET熔丝10的一程度。电荷泵33的结构为公知，故在此不再描述。于其他实施例中，可采用埋设型的电荷泵以提供编程电压，而节点30则可连结于一外部焊垫34，此外部焊垫34为各半导体芯片的表面所露出(于图4内所示的结构内)。外部焊垫34也可连结于芯片封装物的外部接脚(未显示)。
FinFET熔丝10的编程可为控制晶体管110所控制。较佳地，为了编程FinFET熔丝10的的简易性与可靠度，FinFET熔丝10的尺寸(如通道15的通道长度，见于图1)较佳地越小越好，其较佳地具有目前技术所能达成的最小尺寸。举例来说，若图4所示结构由32纳米技术所形成，则通道15的长度L较佳地约为24纳米。另一方面，控制晶体管110较佳地具有大于上述最小尺寸的一尺寸(例如通道长度的尺寸，未显示)，使得于FinFET熔丝10处未施行有编程时，即使编程电压施加于节点30，控制晶体管110也不会被编程。如此的情况可发生当平行地连结于FinFET熔丝10时的其他FinFET熔丝需要被编程时。控制晶体管110可为一鳍型场效应晶体管(FinFET)或一平面型晶体管(planar transistor)。
当需要于FinFET熔丝10施行编程操作时，于节点30处施加够高的编程电压以造成FinFET熔丝的穿透。上述编程电压可由电荷泵33的输出所提供，或通过外部焊垫34的输入所提供。于控制晶体管110的栅极114处则施加一电压以开启之。于较佳实施例中，FinFET熔丝10的栅极14为接地或施加有低于临界电压的一低电压以保持FinFET熔丝处于“关闭”状态。通过以上描述，“低电压”指不足以开启FinFET熔丝的一电压。较佳地，低电压低于0.2伏特，且较佳地约少于0.1伏特。本领域普通技术人员所知悉的是，“低电压”为公知的描述，且依据各别的FinFET熔丝的结构与技术世代而可具有不同数值。于其他实施例中，当编程施行时，于FinFET熔丝的栅极14处施加有高于如临界电压的一电压，以保持FinFET熔丝10处于“开启”状态。于其他实施例中，当编程施行时，FinFET熔丝10的栅极可为浮置(floating)。于FinFET熔丝10的漏极则可施加一编程电压，因此FinFET熔丝10可被编程。相反地，当FinFET熔丝没有进行编程时，可于控制晶体管110的栅极114处施加一高电压，以使得控制晶体管为关闭。如此，施加于FinFET熔丝10的漏极电压将不够高而不会产生编程。
为了测定FinFET熔丝10的编程状态，可于FinFET熔丝10的栅极14施加一栅极电压，其中栅极电压可大体相同或大于FinFET熔丝10的临界电压。可接着量测漏极电流I。如图3内所示，当FinFET熔丝10经过编程之后，漏极电流I将会非常低，相反地漏极电流将会非常高。基于读取FinFET熔丝10的状态目的，值得注意的是漏极电压Vd可为足够低，以使得进行读取时并不会造成FinFET熔丝10的编程。显然地，读取的漏极电压Vd低于编程FinFET熔丝10所需的漏极电压Vd。于一实施例中，于读取时FinFET熔丝10的漏极电压Vd(及/或漏极至源极电压)低于1.8伏特。
或者，可通过状态检测器60以测定FinFET熔丝10的编程状态。于此实施例中，较佳地使用连结于一参考的控制晶体管140的一参考FinFET熔丝40，虽然参考FinFET熔丝40为非必要地，且参考FinFET熔丝40大体与FinFET熔丝10相同，而上述参考控制晶体管140较佳地使用但并非必要地使用，参考控制晶体管140大体相同于控制晶体管110。参考FinFET熔丝40较佳地未经过编程，虽然其也可经过编程。可还选择性增加一电阻R以调整节点42的电压。
当读取操作施行时，通过施加电压至其栅极使得控制晶体管110与参考控制晶体管140皆为开启。于节点30与52处可施加一相同电压。可施加于其栅极施加高于相对FinFET熔丝10与40的临界电压的一电压，其中施加于FinFET熔丝10的栅极电压较佳地等同于施加于参考FinFET熔丝40的栅极电压。基于参考FinFET熔丝40的固定编程状态，节点42处的电压为固定。另一方面，于节点12处的电压(即FinFET熔丝10的漏极)为FinFET熔丝10的编程状态所测定，且当FinFET熔丝并未经编程时为低电压，而当FinFET熔丝10经过编程之后为高电压。图4所示电路可更经过调整，例如通过增加电阻R使得FinFET熔丝10于未经编程时，于节点12处的电压可低于节点42处的电压，以及于当FinFET熔丝10经过编程时，位于节点12处的电压可高于位于节点42处的电压。状态检测器60可预先设置，使得其当节点12的电压高于节点42处的电压时可于节点OUT处输出一第一电压，以及当节点12处的电压低于节点42处的电压时于节点OUT处输出不同于第一电压的一第二电压。
于一示范实施例中，状态检测器60包括一可操作的放大比较器(amplifiercomparator)CMP，其具有一正输出与一负输出，其中之一耦接至节点12与其中的另一个则耦接于节点42。本领域普通技术人员可以理解此放大比较器CMP的操作。
于图4中，FinFET熔丝10为一n型FinFET熔丝。于其他实施例中，FinFET熔丝可为一p型FinFET熔丝。其编程与读取线路如图5所示，其中于图5内的相同于图4内的元件采用相同标号标示。本领域普通技术人员可依据前述段落的描述的教示而理解其操作细节。然而，于本实施例中，如图5所示，FinFET熔丝的编程由施加编程电压至FinFET熔丝10的源极而达成。
FinFET熔丝的使用并非以此单一位元应用而加以限制，FinFET熔丝也可形成如图6所示的一次性可编程(OTP)阵列，于FinFET熔丝阵列内可进行大量数据的编程。FinFET熔丝阵列包括依照行与列等方向设置的数个FinFET熔丝10。而每一FinFET熔丝10具有连结于一读取线RL的一栅极、连结于一字元线WL的一第一源极/漏极区，以及连结于一位元线BL的一第二源极/漏极区。通过不同读取线RL、字元线WL与位元线BL的选择与结合，则可针对不同的FinFET熔丝10进行编程与读取。
上述实施例的FinFET熔丝具有多个优点特性。第一，FinFET熔丝的编程是以电压为基准的。相较于覆盖静电放电电流，由于其较容易覆盖静电放电电压(采用二极管或相似物)，于FinFET熔丝内较不易产生起因于静电放电迁移的不预期编程。第二，FinFET熔丝的制作以及个别的编程与读取电路全部相容于现今集成电路制造程序，因此不需要额外的工艺步骤与光罩。
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (15)

1.一种鳍型场效应晶体管熔丝的操作方法，包括：
提供包括一漏极、一栅极、一源极以及位于该漏极与该源极之间的一通道的该鳍型场效应晶体管熔丝；以及
施加一编程电压于该鳍型场效应晶体管熔丝的该源极与该漏极之间，以于该鳍型场效应晶体管熔丝的该通道内形成穿透效应。
2.如权利要求1所述的鳍型场效应晶体管熔丝的操作方法，还包括于施加该编程电压时，施加低于该鳍型场效应晶体管熔丝的一临界电压的一栅电压于该栅极，以关闭该鳍型场效应晶体管熔丝。
3.如权利要求2所述的鳍型场效应晶体管熔丝的操作方法，其中关闭该鳍型场效应晶体管熔丝包括接地该栅极与剩余的该源极与该漏极其中之一以及维持该栅极为浮置。
4.如权利要求1所述的鳍型场效应晶体管熔丝的操作方法，还包括测定该鳍型场效应晶体管熔丝的编程状态，其中测定该鳍型场效应晶体管熔丝的编程状态包括：
提供一参考鳍型场效应晶体管熔丝；
施加一第一栅电压于该鳍型场效应晶体管熔丝的该栅极，以及施加一第二栅电压于该参考鳍型场效应晶体管熔丝的一栅极，其中该第一栅电压与该第二栅电压分别大于该鳍型场效应晶体管熔丝与该参考鳍型场效应晶体管熔丝的临界电压；以及
比较该鳍型场效应晶体管熔丝的一漏极电压与该参考鳍型场效应晶体管熔丝的一漏极电压。
5.如权利要求1所述的鳍型场效应晶体管熔丝的操作方法，还包括测定该鳍型场效应晶体管熔丝的编程状态，其中测定该鳍型场效应晶体管熔丝的编程状态包括：
施加一电压于该鳍型场效应晶体管熔丝的该漏极与该栅极之间；
测定该鳍型场效应晶体管熔丝的一漏极电流；以及
比较该漏极电流与一预先决定参考漏电流。
6.如权利要求1所述的鳍型场效应晶体管熔丝的操作方法，其中该鳍型场效应晶体管熔丝为包括依照行与列方向排列的多个鳍型场效应晶体管熔丝的一鳍型场效应晶体管熔丝阵列物，且其中该鳍型场效应晶体管熔丝阵列物还包括：
相互平行的多个字元线，所述多个字元线依一第一方向延伸；
相互平行的多个读取线，所述多个读取线依垂直于该第一方向的一第二方向延伸；以及
相互平行的多个位元线，所述多个位元线依该第二方向延伸，其中所述多个鳍型场效应晶体管熔丝分别包括：
一栅极，连结于所述多个读取线之一；
一第一源极/漏极区，连结于所述多个读取线之一；以及
一第二源极/漏极区，连结于所述多个位元线之一。
7.一种鳍型场效应晶体管熔丝的操作方法，包括：
提供包括一漏极、一栅极与一栅介电物的该鳍型场效应晶体管熔丝；
施加一低电压于该栅极，以关闭该鳍型场效应晶体管熔丝；
于关闭该鳍型场效应晶体管熔丝时，施加一编程电压于该鳍型场效应晶体管熔丝的该源极与该漏极其中之一，以于该鳍型场效应晶体管熔丝内形成穿透效应，其中该栅介电物并未为该编程电压所崩溃；以及
测定该鳍型场效应晶体管熔丝的编程状态。
8.如权利要求7所述的鳍型场效应晶体管熔丝的操作方法，其中关闭该鳍型场效应晶体管熔丝包括接地剩余的该源极与该漏极之一以及接地该鳍型场效应晶体管熔丝的该栅极。
9.如权利要求7所述的鳍型场效应晶体管熔丝的操作方法，其中该测定该编程状态包括测定该鳍型场效应晶体管熔丝的漏电流。
10.如权利要求7所述的鳍型场效应晶体管熔丝的操作方法，其中测定该鳍型场效应晶体管熔丝的编程状态包括：
提供一参考鳍型场效应晶体管熔丝；
施加一栅电极至该鳍型场效应晶体管熔丝的该栅极与该参考鳍型场效应晶体管熔丝的一栅极；以及
比较于该鳍型场效应晶体管熔丝的该漏极以及于该参考鳍型场效应晶体管熔丝的一漏极的产生电压。
11.如权利要求7所述的鳍型场效应晶体管熔丝的操作方法，其中判定该鳍型场效应晶体管熔丝的编程状态包括：
施加一第一电压于该鳍型场效应晶体管熔丝的该栅极以及一第二电压于该参考鳍型场效应晶体管熔丝的该漏极，其中该第一电压大于该鳍型场效应晶体管熔丝的一临界电压；
测定该鳍型场效应晶体管熔丝的一漏极电流；以及
比较该漏极电流与一预先决定参考漏电流。
12.一种鳍型场效应晶体管熔丝的操作方法，包括：
提供该鳍型场效应晶体管熔丝；
提供一参考鳍型场效应晶体管熔丝，其中该参考鳍型场效应晶体管熔丝的一编程状态为预先决定的；
施加一第一电压于该参考鳍型场效应晶体管熔丝的一栅极；
施加一第二栅电压于该鳍型场效应晶体管熔丝的一栅极；以及
比较该参考鳍型场效应晶体管熔丝的一漏极的一第一漏极电压以及该鳍型场效应晶体管熔丝的一漏极的一第二漏极电压，以测定该鳍型场效应晶体管熔丝的一编程状态。
13.如权利要求12所述的鳍型场效应晶体管熔丝的操作方法，其中该第一栅电压与该第二栅电压相同，而该第一栅电压高于该参考鳍型场效应晶体管熔丝的一临界电压，以及该第二栅电压高于该参考鳍型场效应晶体管熔丝的一临界电压。
14.一种集成电路结构，包括：
一鳍型场效应晶体管熔丝阵列物，包括依照行与列方向排列的多个鳍型场效应晶体管熔丝，其中所述多个鳍型场效应晶体管熔丝分别包括一第一源极/漏极区、一第二源极/漏极区与一栅极；
多个字元线，沿着该鳍型场效应晶体管熔丝阵列物的一列方向延伸，而所述多个字元线分别连结位于同一列内的所述多个鳍型场效应晶体管熔丝的该第一源极/漏极区；
多个位元线，沿着该鳍型场效应晶体管熔丝阵列物的一行方向延伸，而所述多个位元线分别连结于同一行内的所述多个鳍型场效应晶体管熔丝的该第二源极/漏极区；以及
多个读取线，沿该行方向而延伸，而所述多个读取线连结于同一行内的所述多个鳍型场效应晶体管熔丝的栅极。
15.如权利要求14所述的集成电路结构，其中所述多个鳍型场效应晶体管熔丝包括具有经穿透的一通道区的一第一鳍型场效应晶体管熔丝以及具有未经穿透的一通道区一第二鳍型场效应晶体管熔丝。
CN201010113999.2A 2009-02-10 2010-02-05 鳍型场效应晶体管熔丝的操作方法以及集成电路结构 Active CN101800083B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15138209P 2009-02-10 2009-02-10
US61/151,382 2009-02-10
US12/617,363 2009-11-12
US12/617,363 US8400813B2 (en) 2009-02-10 2009-11-12 One-time programmable fuse with ultra low programming current

Publications (2)

Publication Number Publication Date
CN101800083A true CN101800083A (zh) 2010-08-11
CN101800083B CN101800083B (zh) 2013-03-27

Family

ID=42540280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010113999.2A Active CN101800083B (zh) 2009-02-10 2010-02-05 鳍型场效应晶体管熔丝的操作方法以及集成电路结构

Country Status (2)

Country Link
US (1) US8400813B2 (zh)
CN (1) CN101800083B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247336A (zh) * 2012-02-06 2013-08-14 美格纳半导体有限公司 非易失性存储装置
CN105762137A (zh) * 2014-12-15 2016-07-13 联华电子股份有限公司 熔丝结构以及其监控方式
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
CN107274930A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 电熔丝装置及其测试方法和使用方法
US9929091B2 (en) 2016-08-25 2018-03-27 International Business Machines Corporation Vertical fuse structures
CN110853693A (zh) * 2018-08-20 2020-02-28 台湾积体电路制造股份有限公司 电路、确定电熔丝的状态的方法和集成电路结构
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法
WO2022241998A1 (zh) * 2021-05-20 2022-11-24 长鑫存储技术有限公司 熔丝结构及其制作方法
US12094818B2 (en) 2021-05-20 2024-09-17 Changxin Memory Technologies, Inc. Fin-based antifuse structure having gate stacks biased at different gate voltages and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507948B2 (en) * 2010-12-23 2013-08-13 Intel Corporation Junctionless accumulation-mode devices on prominent architectures, and methods of making same
US8482952B2 (en) 2011-02-17 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. One time programming bit cell
TWI636526B (zh) * 2011-06-21 2018-09-21 鈺創科技股份有限公司 動態記憶體結構
US8742457B2 (en) 2011-12-16 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuses on semiconductor fins
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology
US9041127B2 (en) 2013-05-14 2015-05-26 International Business Machines Corporation FinFET device technology with LDMOS structures for high voltage operations
US9702763B2 (en) 2013-06-17 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal sensor
CN104979362B (zh) 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9293221B1 (en) 2015-02-26 2016-03-22 International Business Machines Corporation Three terminal fuse with FinFET
US9768276B2 (en) 2015-04-23 2017-09-19 International Business Machines Corporation Method and structure of forming FinFET electrical fuse structure
US9812394B2 (en) 2015-10-12 2017-11-07 International Business Machines Corporation Faceted structure formed by self-limiting etch
US9613899B1 (en) 2015-11-02 2017-04-04 International Business Machines Corporation Epitaxial semiconductor fuse for FinFET structure
US9666527B1 (en) 2015-12-15 2017-05-30 International Business Machines Corporation Middle of the line integrated eFuse in trench EPI structure
US10573596B2 (en) 2017-12-08 2020-02-25 International Business Machines Corporation FinFET fuses formed at tight pitch dimensions
US11515251B2 (en) * 2018-04-02 2022-11-29 Intel Corporation FinFET transistors as antifuse elements
US10553535B1 (en) 2018-07-20 2020-02-04 International Business Machines Corporation Formation of semiconductor devices including electrically programmable fuses
US10833007B2 (en) 2019-01-08 2020-11-10 International Business Machines Corporation Circular ring shape fuse device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737993A (zh) * 2004-08-18 2006-02-22 株式会社东芝 Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件
CN1909227A (zh) * 2005-08-03 2007-02-07 国际商业机器公司 可编程半导体器件及其制造和使用方法
CN1993768A (zh) * 2004-08-05 2007-07-04 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN101253573A (zh) * 2005-08-31 2008-08-27 国际商业机器公司 随机存取电可编程e-fuse rom

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US605449A (en) * 1898-06-07 Presser-foot andthroat-plate for
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US20040124458A1 (en) * 2002-12-31 2004-07-01 Chandrasekharan Kothandaraman Programmable fuse device
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7110313B2 (en) * 2005-01-04 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time electrical fuse programming circuit
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7265008B2 (en) * 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7307880B2 (en) * 2005-11-14 2007-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. One time programming memory cell using MOS device
JP4921985B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US8076738B2 (en) * 2007-09-28 2011-12-13 Infineon Technologies Ag Integrally fabricated micromachine and logic elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993768A (zh) * 2004-08-05 2007-07-04 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN1737993A (zh) * 2004-08-18 2006-02-22 株式会社东芝 Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件
CN1909227A (zh) * 2005-08-03 2007-02-07 国际商业机器公司 可编程半导体器件及其制造和使用方法
CN101253573A (zh) * 2005-08-31 2008-08-27 国际商业机器公司 随机存取电可编程e-fuse rom

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247336A (zh) * 2012-02-06 2013-08-14 美格纳半导体有限公司 非易失性存储装置
CN105762137A (zh) * 2014-12-15 2016-07-13 联华电子股份有限公司 熔丝结构以及其监控方式
CN107274930A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 电熔丝装置及其测试方法和使用方法
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
US9893014B1 (en) 2016-07-20 2018-02-13 International Business Machines Corporation Designable channel FinFET fuse
US10032717B2 (en) 2016-08-25 2018-07-24 International Business Machines Corporation Vertical fuse structures
US9929091B2 (en) 2016-08-25 2018-03-27 International Business Machines Corporation Vertical fuse structures
US10043747B2 (en) 2016-08-25 2018-08-07 International Business Machines Corporation Vertical fuse structures
CN110853693A (zh) * 2018-08-20 2020-02-28 台湾积体电路制造股份有限公司 电路、确定电熔丝的状态的方法和集成电路结构
CN110853693B (zh) * 2018-08-20 2023-06-30 台湾积体电路制造股份有限公司 电路、确定电熔丝的状态的方法和集成电路结构
WO2022241998A1 (zh) * 2021-05-20 2022-11-24 长鑫存储技术有限公司 熔丝结构及其制作方法
US12094818B2 (en) 2021-05-20 2024-09-17 Changxin Memory Technologies, Inc. Fin-based antifuse structure having gate stacks biased at different gate voltages and method of manufacturing the same
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法

Also Published As

Publication number Publication date
US8400813B2 (en) 2013-03-19
CN101800083B (zh) 2013-03-27
US20100202184A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
CN101800083B (zh) 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
US8305790B2 (en) Electrical anti-fuse and related applications
US10090309B1 (en) Nonvolatile memory cell capable of improving program performance
US9324381B2 (en) Antifuse OTP memory cell with performance improvement, and manufacturing method and operating method of memory
US7102951B2 (en) OTP antifuse cell and cell array
KR100549475B1 (ko) 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조방법
JP4981661B2 (ja) 分割チャネルアンチヒューズアレイ構造
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
JP5997711B2 (ja) 不揮発性アンチヒューズメモリセル
CN105849861B (zh) 反熔丝存储器单元
US8514648B2 (en) Anti-fuse, anti-fuse circuit including the same, and method of fabricating the anti-fuse
US7724572B2 (en) Integrated circuit having a non-volatile memory cell transistor as a fuse device
CN102376359A (zh) 单次性可编程、电性熔丝、可编程电阻式的记忆体及方法
JP2009503901A (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
CN105280229B (zh) 单独地读出可访问的配对存储器单元
US8509023B2 (en) Method and system for split threshold voltage programmable bitcells
EP2439746A1 (en) Single polysilicon non-volatile memory
KR101958518B1 (ko) 프로그래밍의 신뢰성이 개선된 otp 셀
US11830827B2 (en) Semiconductor memory devices with dielectric fin structures
US20110223723A1 (en) Method for manufacturing an antifuse memory cell
JP6200983B2 (ja) ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
US10032522B2 (en) Three-transistor OTP memory cell
US10529436B1 (en) One-time programmable bitcell with diode under anti-fuse
WO2020263635A1 (en) Capacitor structures
US20220359545A1 (en) Semiconductor memory devices with dielectric fin structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant