CN103247336A - 非易失性存储装置 - Google Patents

非易失性存储装置 Download PDF

Info

Publication number
CN103247336A
CN103247336A CN2013100298764A CN201310029876A CN103247336A CN 103247336 A CN103247336 A CN 103247336A CN 2013100298764 A CN2013100298764 A CN 2013100298764A CN 201310029876 A CN201310029876 A CN 201310029876A CN 103247336 A CN103247336 A CN 103247336A
Authority
CN
China
Prior art keywords
switchgear
resistor
voltage
unit
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100298764A
Other languages
English (en)
Other versions
CN103247336B (zh
Inventor
金载运
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN103247336A publication Critical patent/CN103247336A/zh
Application granted granted Critical
Publication of CN103247336B publication Critical patent/CN103247336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种非易失性存储装置。所述非易失性存储装置包括：操作控制单元、参考电压产生单元和感测单元。操作控制单元被配置为从单位单元选择用于执行读取操作和写入操作的单位单元。参考电压产生单元被配置为使用串联连接的电阻器对读取电压进行分压，并基于经分压的读取电压产生参考电压。感测单元被配置为将基于读取电压的通过选择的单位单元的电可编程熔丝的电压的大小与参考电压进行比较，并感测选择的单位单元的电可编程熔丝的数据。所述非易失性存储装置还包括：读取电流提供单元，被配置为在非易失性存储装置的读取操作期间将读取电压输出到单位单元。

Description

非易失性存储装置
本申请要求于2012年2月6日在韩国知识产权局提交的第10-2012-0012053号韩国专利申请的优先权，所述专利申请的公开通过引用完整地合并于此。
技术领域
以下描述涉及一种非易失性存储装置，所述非易失性存储装置使用多个电阻器产生参考电压，并使用产生的参考电压精确地检测电可编程熔丝(e-fuse：electronically programmable fuse)的状态。
背景技术
即使当电流被切断时，非易失性存储器也用于保留存储的信息，并且非易失性存储器被用在电源管理集成电路(PMIC)、存储卡数据(MCD)、显示驱动芯片、互补金属氧化物半导体(CMOS)图像传感器等中。最近，一次性可编程(OTP)存储器已被采用用于诸如模拟微调、安全码、嵌入式非易失性存储装置的功能。
OTP存储器允许利用期望的信息进行一次编程，并主要被分类为反熔丝OTP存储器和电可编程熔丝OTP存储器。可通过在薄栅氧化层MOS电容器的两端施加高电压以对熔丝进行电分流，来对基于反熔丝的OTP存储器进行编程。基于反熔丝的OTP存储器具有小的单元区域，因此可被实现在低电流电子装置中。另外，因为存储器在编程期间消耗很少的电流，所以以字节为单位进行编程是可行的。
然而，因为需要高电压来击穿氧化层，所以需要单独的编程电压。另外，随着氧化层的厚度减小，编程操作可由于软击穿而失败。
可通过使几十毫安的过电流流到多晶硅熔丝以改变熔丝的电阻值来对电电可编程熔丝OTP存储器进行编程。因为在编程中不需要相对高的编程电压，所以电可编程熔丝OTP存储器与基于反熔丝的OTP相比更不依赖于工艺，因此，电可编程熔丝OTP存储器被实现在许多工艺中。
为了确定电可编程熔丝是否处于初始状态，电可编程熔丝OTP存储器将从电可编程熔丝输出的电压与参考电压进行比较。然而，通常使用晶体管产生输出的参考电压，这提供了对晶体管的特性(诸如工艺的变化、温度和电压特性)敏感的缺点。
发明内容
提供本发明内容以按简化形式引进选择的构思，以下还在具体实施方式中描述所述构思。本发明内容不意在标识要求保护的主题的关键特征或必要特征，也不意在用于帮助确定要求保护的主题的范围。
根据一实施例，提供一种非易失性存储装置，所述非易失性存储装置使用多个电阻器产生参考电压，并通过使用产生的参考电压精确地检测电可编程熔丝的状态。
根据一说明性示例，一种非易失性存储装置包括：操作控制单元，被配置为从多个单位单元选择用于执行读取操作和写入操作的单位单元；参考电压产生单元，被配置为使用串联连接的电阻器对读取电压进行分压，并基于经分压的读取电压产生参考电压；感测单元，被配置为将基于读取电压的通过选择的单位单元的电可编程熔丝的电压的大小与参考电压进行比较，并感测选择的单位单元的电可编程熔丝的数据。
所述非易失性存储装置还包括：读取电流提供单元，被配置为在非易失性存储装置的读取操作期间将读取电压输出到单位单元。
单位单元包括：电可编程熔丝，被配置为存储1比特信息；第一开关装置，被配置为将读取电压选择性地输出到单位单元的电可编程熔丝；第二开关装置，被配置为使根据读取电压的电流流过单位单元的电可编程熔丝。
第一开关装置包括如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有连接到读取电流提供单元的漏极、接收单元选择信号的栅极以及连接到电可编程熔丝的一端的源极，第二开关装置是如下nMOS，所述nMOS具有连接到电可编程熔丝的另一端的漏极、接收单元选择信号的栅极以及接地的源极。
单位单元包括：输入单元，被配置为在非易失性存储装置的写入操作期间将写入电压提供给电可编程熔丝；第三开关装置，被配置为使根据写入电压的电流流过电可编程熔丝。
第三开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有连接到电可编程熔丝的一端的漏极、接收单元选择信号的栅极以及接地的源极。
所述非易失性存储装置还包括：读取/写入控制单元，被配置为选择性地使基于读取电压的电流或基于写入电压的电流流过单位单元。
单位单元包括：第四开关装置，被配置为将读取电压选择性地输出到电可编程熔丝，其中，电可编程熔丝的一端连接到第四开关装置，另一端连接到读取/写入控制单元。
第四开关装置的漏极接收读取电压，栅极接收单元选择信号，源极连接到电可编程熔丝的一端。
单位单元还包括：第五开关装置，被配置为使根据写入电压的电流流过电可编程熔丝。
第五开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有连接到电可编程熔丝的一端的漏极、接收单元选择信号的栅极以及接地的源极。
读取/写入控制单元包括：第六开关装置，被配置为在非易失性存储装置的写入操作期间将写入电压选择性地输出到单位单元；第七开关装置，被配置为在非易失性存储装置的读取操作期间使基于读取电压的电流流过单位单元。
第六开关装置是如下p型金属氧化物半导体场效应晶体管(pMOS)，所述pMOS具有接收写入电压的源极、接收写入控制信号的栅极以及公共地连接到第七开关装置的一端和电可编程熔丝的漏极，第七开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有公共地连接到第六开关装置的漏极和电可编程熔丝的漏极、接收读取控制信号的栅极以及接地的源极。
读取电流提供单元包括：第八开关装置，被配置为在非易失性存储装置的读取操作期间将读取电压选择性地输出到单位单元；第一电阻器，包括第一预设电阻。
第八开关装置是如下p型金属氧化物半导体场效应晶体管(pMOS)，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第一电阻器的一端的漏极。第一电阻器的一端连接到第八开关装置的漏极，另一端公共地连接到单位单元和感测单元。
当通过选择的电可编程熔丝的电压低于参考电压时，感测单元确定选择的电可编程熔丝未被编程，当通过选择的电可编程熔丝的电压大于参考电压时，感测单元确定选择的电可编程熔丝被编程。
参考电压产生单元包括：第二电阻器，包括第二预设电阻；第三电阻器，包括第三预设电阻，并被配置为串联连接到第二电阻器；第九开关装置，被配置为将读取电压选择性地输出到第二电阻器；第十开关装置，被配置为使根据读取电压的电流流过第二电阻器和第三电阻器。
参考电压产生单元还包括：第十一开关装置，被配置为选择性地连接第二电阻器和第三电阻器。
第九开关装置是如下p型金属氧化物半导体场效应晶体管(pMOS)，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第二电阻器的一端的漏极，第二电阻器的一端连接到第九开关装置的漏极，另一端连接到感测单元，第十一开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有公共地连接到第二电阻器的所述另一端和感测单元的漏极、接收读取控制信号的栅极以及连接到第三电阻器的一端的源极，第三电阻器的一端连接到第十一开关装置的源极，第十开关装置是如下nMOS，所述nMOS具有连接到第三电阻器的另一端的漏极、接收读取控制信号的栅极以及接地的源极。
参考电压产生单元还包括：参考电压增加单元，被配置为增加参考电压；参考电压减小单元，被配置为减小参考电压。
参考电压减小单元包括：第四电阻器，被配置为与第二电阻器串联连接，并被配置为包括第四预设电阻；第十二开关装置，被配置为将读取电压选择性地输出到第四电阻器。
第十二开关装置是如下p型金属氧化物半导体场效应晶体管(pMOS)，所述pMOS具有接收读取电压的源极、接收第一测试控制信号的栅极以及连接到第四电阻器的一端的漏极。
参考电压减小单元包括：第十五开关装置，包括比第十一开关装置的导通电阻更低的导通电阻，并被配置为与第十一开关装置并联连接。
参考电压增加单元包括：第五电阻器，被配置为与第三电阻器串联连接，并被配置为包括第五预设电阻；第十三开关装置，被配置为选择性地使根据读取电压的电流流过第二电阻器、第三电阻器和第五电阻器。
第十三开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有连接到第五电阻器的另一端的漏极、接收第二测试控制信号的栅极以及接地的源极。
参考电压增加单元包括：第十六开关装置，包括比第十一开关装置的导通电阻更高的导通电阻，并被配置为与第十一开关装置并联连接。
在实施例中，由于使用具有准确电阻的非自对准硅化物多晶硅电阻器产生参考电压，因此所述非易失性存储装置能够精确地检测电可编程熔丝的状态。
附图说明
通过参照附图描述特定的示例性配置，本发明构思的以上和/或其它方面将更加清楚，附图中：
图1是根据实施例的非易失性存储装置的框图；
图2是根据第一实施例的非易失性存储装置的电路图；
图3是提供的示出了根据第一实施例的非易失性存储装置的读取操作的电路图；
图4是提供的示出了根据第一实施例的非易失性存储装置的写入操作的电路图；
图5是提供的示出了在根据第一实施例的非易失性存储装置的读取操作期间操作控制单元的操作的示图；
图6是提供的示出了在根据第一实施例的非易失性存储装置的写入操作期间操作控制单元的操作的示图；
图7是根据第二实施例的非易失性存储装置的电路图；
图8是提供的示出了根据第二实施例的非易失性存储装置的读取操作的电路图；
图9是提供的示出了根据第二实施例的非易失性存储装置的写入操作的电路图；
图10和图11是提供的示出了根据第二实施例的非易失性存储装置的测试操作的电路图；
图12是提供的示出了在根据第二实施例的非易失性存储装置的读取操作期间操作控制单元的操作的示图；
图13是提供的示出了在根据第二实施例的非易失性存储装置的写入操作期间操作控制单元的操作的示图；
图14是提供的示出了在根据第二实施例的非易失性存储装置的第一测试期间操作控制单元的操作的示图；
图15是提供的示出了在根据第二实施例的非易失性存储装置的第二测试期间操作控制单元的操作的示图；
图16是根据另一实施例的参考电压产生单元的电路图；
图17是提供的示出了根据另一实施例的操作控制单元相对于参考电压产生单元的操作的示图。
具体实施方式
现将参照附图来更详细地描述本发明构思的特定示例性配置。
提供以下的详细描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。因此，本领域的普通技术人员将想到对在此描述的方法、设备和/或系统的各种改变、修改和等同物。此外，为了更加的清楚和简明，可省略对公知功能和构造的描述。贯穿附图和详细描述，除非另外描述，否则相同的附图标号将被理解为表示相同的元件、特征和结构。为了清楚、说明和便利，可夸大这些元件的相对尺寸和描绘。
将理解，当元件被称为“在”另一元件或单元“上”、“连接到”或“可操作性地连接到”另一元件或单元时，其可通过中间元件或单元直接地在另一元件或单元上或直接地连接到另一元件或单元。相反，当元件被称为“直接在”另一元件或层“上”或“直接连接到”另一元件或层时，不存在中间元件或层。相同的标号始终表示相同的元件。如在此使用的，术语“和/或”包括一个或多个相关列出项的任何组合和所有组合。
可使用硬件组件实现在此描述的单元。硬件组件可包括例如控制器、传感器、处理器、产生器、驱动器、电阻器、滤波器、晶体管、结栅场效应晶体管(JFET)、n型或p型金属氧化物半导体场效应晶体管(MOSFET)、金属绝缘体半导体FET(MISFET)、金属氧化物半导体(MOS)和其它等同电子组件。
图1是根据实施例的非易失性存储装置的框图。
参照图1，根据实施例的非易失性存储装置100包括多个单位单元(unitcell)110、读取电流提供单元120、感测单元130、参考电压产生单元140、读取/写入控制单元150和操作控制单元160。
所述多个单位单元110中的每一个可包括电可编程熔丝。在一配置中，所述多个单位单元110中的每一个可如图2中所示包括三个开关装置和一个电可编程熔丝，或者可选择地，每个单位单元可如图7中所示包括两个开关装置和一个电可编程熔丝。电可编程熔丝可以是通过过电流的施加而改变电阻的多晶硅熔丝。通过示例的方式，电可编程熔丝可在编程之前具有大约50Ω至200Ω，然后在编程之后具有大约3kΩ至10kΩ。
读取电流提供单元120将读取电压提供给所述多个单位单元110。例如，读取电流提供单元120在非易失性存储装置100的读取操作期间将读取电压提供给所述多个单位单元110。同时，读取电流提供单元120可如图2和图7中所示包括一个开关装置121和一个电阻器122。
感测单元130将根据选择的单位单元的电可编程熔丝的读取电压的电压的大小Vdata与参考电压大小VREF进行比较，并确定选择的单位单元的电可编程熔丝的状态。例如，当通过选择的电可编程熔丝的电压的大小Vdata小于在参考电压产生单元140产生的参考电压VREF时，感测单元130确定选择的电可编程熔丝未被编程。可选择地，当通过选择的电可编程熔丝的电压的大小Vdata大于在参考电压产生单元140产生的参考电压VREF时，感测单元130确定选择的电可编程熔丝被编程。
参考电压产生单元140使用多个串联连接的电阻器对读取电压进行分压，并基于经分压的电压产生参考电压VREF。以下将参照图2、图7和图16更详细地解释参考电压产生单元140的结构配置和操作。
读取/写入控制单元150允许根据读取电压或写入电压的电流选择性地流过所述多个单位单元。例如，在非易失性存储装置100的读取操作期间，读取/写入控制单元150允许根据读取电压的电流流过从所述多个单位单元中选择的单位单元。在非易失性存储装置100的写入操作期间，读取/写入控制单元150可允许根据写入电压的电流流过从所述多个单位单元中选择的单位单元。在一说明性示例中，读取/写入控制单元150可被包括在单位单元中。
操作控制单元160控制非易失性存储装置100的结构元件或组件的整体功能。例如，根据非易失性存储装置100的操作模式，操作控制单元160控制非易失性存储装置100的相应结构元件或组件的功能或操作。通过示例的方式，在读取操作模式下，操作控制单元160从所述多个单位单元中选择用于执行读取操作的单位单元，将单位选择信号输出到选择的单位单元，并控制读取电流提供单元120和读取/写入控制单元150，使得读取电压被提供给选择的单位单元。操作控制单元160控制参考电压产生单元140产生参考电压，并控制感测单元130将产生的参考电压与选择的单位单元的电可编程熔丝的电压进行比较。
在写入操作模式下，操作控制单元160从所述多个单位单元中选择用于执行写入操作的单位单元，将单元选择信号输出到选择的单位单元，并控制读取/写入控制单元150将写入电压提供给选择的单位单元。
在测试操作模式下，参考电压产生单元140被控制以产生高于或低于读取操作中的参考电压的参考电压。将参照图10和图11更详细地解释测试操作模式下的测试操作。
图2是根据第一实施例的非易失性存储装置的电路图。
参照图2，根据第一实施例的非易失性存储装置100包括多个单位单元110、读取电流提供单元120、感测单元130、参考电压产生单元140和读取/写入控制单元150。
所述多个单位单元110中的每一个包括电可编程熔丝。例如，所述多个单位单元110中的每一个包括第一开关装置111、第二开关装置112、电可编程熔丝113、第三开关装置114和输入单元115。
电可编程熔丝113是根据过电流增加电阻的1比特可编程存储装置。在一示例中，电可编程熔丝113的一端公共地连接到第一开关装置111的源极和第三开关装置114的漏极。电可编程熔丝113的另一端公共地连接到输入单元115和第二开关装置112的漏极。在一示例中，电可编程熔丝113可以是多晶硅熔丝，在编程之前具有大约50Ω至200Ω，在编程之后具有大约3kΩ至10kΩ。
第一开关装置111选择性地将读取电压提供给电可编程熔丝113。第一开关装置111可以是如下的nMOS(n沟道MOS)，即，漏极连接到读取电流提供单元，栅极接收单元选择信号，源极连接到电可编程熔丝113的一端。
第二开关装置112允许根据读取电压的电流流过电可编程熔丝113。例如，第二开关装置112是如下的nMOS，即，漏极连接到电可编程熔丝113的另一端，栅极接收单元选择信号，源极接地。
第三开关装置114允许根据写入电压的电流流过电可编程熔丝113。第三开关装置114可以是如下的nMOS，即，漏极连接到电可编程熔丝113的所述一端，栅极接收单元选择信号，源极接地。此外，考虑到大于读取电流的写入电流流过第三开关装置114，第三开关装置114的尺寸可以大于第一开关装置111和第二开关装置112的尺寸。
输入单元115在非易失性存储装置的写入操作期间将写入电压提供给电可编程熔丝113。输入单元115可连接到在读取/写入控制单元150内形成的第十四开关装置151的漏极。
读取电流提供单元120将读取电压提供给所述多个单位单元110。读取电流提供单元120可包括第八开关装置121和第一电阻器122。
第八开关装置121在非易失性存储装置的读取操作期间将读取电压选择性地输出到所述多个单位单元110。第八开关装置121可以是如下的pMOS(p沟道MOS)，即，源极接收读取电压，栅极接收反相读取控制信号，漏极连接到第一电阻器122的一端。
第一电阻器122具有第一预设电阻。第一电阻器122的一端连接到第八开关装置121的漏极，另一端公共地连接到所述多个单位单元110和感测单元130。第一预设电阻可以是未被编程的电可编程熔丝113的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝113的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第一电阻器122可被实现为包括预定电阻的非自对准硅化物多晶硅电阻器。
使用读取电压，感测单元130将通过选择的单位单元的电可编程熔丝113的电压的大小与参考电压的大小进行比较，并检测选择的单位单元的电可编程熔丝113的数据。感测单元130可被实现为感测AMP，感测AMP分别接收单位单元的电压和参考电压，并输出它们之间的电压差。因此，当通过选择的电可编程熔丝113的电压的大小小于在参考电压产生单元140产生的参考电压时，感测单元130确定选择的电可编程熔丝113未被编程。当通过选择的电可编程熔丝113的电压的大小大于在参考电压产生单元140产生的参考电压的大小时，感测单元130确定选择的电可编程熔丝113被编程。在一说明性示例中，可改变感测AMP的连接端，从而当参考电压的大小小于电可编程熔丝113的电压时，感测AMP可确定编程未完成。
参考电压产生单元140使用多个串联连接的电阻器对读取电压进行分压，并基于经分压的电压产生参考电压。在一示例中，参考电压产生单元140包括第二电阻器144、第三电阻器145、第九开关装置141、第十开关装置143和第十一开关装置142。
第二电阻器144具有第二预设电阻。第二电阻器144的一端连接到第九开关装置141的源极，另一端公共地连接到感测单元131和第十一开关装置142的漏极。第二预设电阻可以是未被编程的电可编程熔丝113的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝113的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第二电阻器144可被实现为具有预定电阻的非自对准硅化物多晶硅电阻器。
串联连接到第二电阻器的第三电阻器145具有第三预设电阻。第三电阻器145的一端连接到第十一开关装置142的源极，第三电阻器145的另一端连接到第十开关装置143的漏极。第三预设电阻可以是未被编程的电可编程熔丝113的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝113的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第三电阻器145被实现为具有预定电阻的非自对准硅化物多晶硅电阻器。
在一说明性示例中，第一电阻器122、第二电阻器144和第三电阻器145可具有相同或相似的电阻。参照图2，为了防止晶体管的影响，即，对工艺的变化和温度特性敏感，参考电压产生单元140被配置为与单位单元110和读取电流提供单元120对称。
第九开关装置141将读取电压选择性地提供给第二电阻器144。具体地，第九开关装置141可被实现为如下的pMOS，所述pMOS包括接收读取电压的源极、接收反相读取控制信号的栅极和连接到第二电阻器144的一端的漏极。
第十开关装置143允许根据读取电压的电流流过第二电阻器和第三电阻器。具体地，第十开关装置143可被实现为如下nMOS，所述nMOS包括连接到第三电阻器145的所述另一端的漏极、接收读取控制信号的栅极和接地的源极。
第十一开关装置142选择性地连接第二电阻器144和第三电阻器145。第十一开关装置142可被实现为如下nMOS，所述nMOS包括公共地连接到第二电阻器144的所述另一端和感测单元130的漏极、接收读取控制信号的栅极和连接到第三电阻器145的一端的源极。
读取/写入控制单元150允许根据写入电压的电流流过所述多个单位单元。读取/写入控制单元150可被配置为第十四开关装置151。
第十四开关装置151在非易失性存储装置的写入操作期间将写入电压选择性地提供给单位单元。第十四开关装置151可以是如下pMOS，即，所述pMOS包括接收写入电压的源极、接收写入控制信号的栅极以及公共地连接到电可编程熔丝113的所述另一端和第二开关装置112的漏极的漏极。在一示例中，考虑到写入电流大于流过第一开关装置111和第二开关装置112的读取电流，第十四开关装置151可具有比第一开关装置111和第二开关装置112更大的尺寸。
以上已经解释了根据第一实施例的非易失性存储装置的电路配置。以下，参照图3解释读取操作，参照图4解释写入操作。
图3是提供的示出了根据第一实施例的非易失性存储装置的读取操作的电路图。
参照图3，操作控制单元160选择用于执行读取操作的单位单元，并将单元选择信号提供给相应单位单元110-1。因此，第一开关装置111和第二开关装置112被接通。第三开关装置114和第十四开关装置151处于断开状态。
操作控制单元160将读取控制信号提供给读取电流提供单元120，从而将读取电压提供给选择的单位单元，并且参考电压被产生。因此，第八开关装置121、第九开关装置141、第十开关装置143和第十一开关装置142被接通。
由于所述开关装置被接通，因此沿第八开关装置121、第一电阻器122、第一开关装置111、电可编程熔丝113和第二开关装置112形成电流路径i1。
还在第九开关装置141、第二电阻器144、第十一开关装置142、第三电阻器145和第十开关装置143之间形成电流路径i2。
因为相同数量的开关装置存在于电流路径i1和i2中，所以可防止晶体管的负特性，并且可确定电可编程熔丝的电阻是否超过了参考电阻。通过示例的方式，因为当电可编程熔丝在编程之前时电可编程熔丝具有比第一电阻器至第三电阻器更小的电阻，所以电可编程熔丝的电压小于被第二电阻器和第三电阻器分压的电压。相反，因为当电可编程熔丝被编程时电可编程熔丝具有比第一电阻器至第三电阻器更高的电阻，所以电可编程熔丝的电压大于被第二电阻器和第三电阻器分压的电压。因此，通过将电可编程熔丝的电压与参考电压进行比较，感测单元130可确定电可编程熔丝是否被编程。
图4是提供的示出了根据第一实施例的非易失性存储装置的写入操作的电路图。
参照图4，操作控制单元160选择用于执行写入操作的单位单元，并将单元选择信号提供给相应单位单元110-1。因此，第三开关装置114和第十四开关装置151被接通。其它开关装置处于断开状态。
由于第三开关装置114被接通，因此在第十四开关装置151、输入单元115、电可编程熔丝113和第三开关装置114之间形成电流路径i3。随着高电流流过，电可编程熔丝113被编程。编程后的电可编程熔丝具有高电阻，例如，3kΩ至10kΩ或以上。
图5是提供的示出了根据第一实施例的在非易失性存储装置的读取操作期间操作控制单元的操作的示图。
参照图5，当单元选择信号低时，读取电流提供单元120和参考电压产生单元140处于待机状态(standby state)，各自没有电流流过。
当操作控制单元160将读取控制信号(RD/RDO)提供给读取电流提供单元120和参考电压产生单元140时，读取电压被提供给选择的单位单元，并且参考电压被产生。相应地，选择的单位单元具有预定电压，参考电压也具有预定电压值。
随后，操作控制单元160将使能信号输入到感测单元130，从而感测单元130感测参考电压与电可编程熔丝的电压之间的差。
图6是提供的示出了在根据第一实施例的非易失性存储装置的写入操作期间操作控制单元的操作的示图。
参照图6，操作控制单元160断开产生参考电压的参考电压产生单元140内的各个开关装置。然后，操作控制单元160阻止使能信号，使得感测单元130不工作。然后，操作控制单元160断开第八开关装置121，使得读取电流提供单元120不将读取电压提供给所述多个单位单元110。
随后，操作控制单元160选择用于执行编程的单位单元，并接通第三开关装置114和第十四开关装置151以将写入电流提供给选择的单位单元。
图7是根据第二实施例的非易失性存储装置的电路图。
参照图7，根据第二实施例的非易失性存储装置300包括多个单位单元310、读取电流提供单元320、感测单元330、参考电压产生单元340和读取/写入控制单元350。
所述多个单位单元310中的每一个可包括电可编程熔丝。即，所述多个单位单元310中的每一个可包括第四开关装置311、电可编程熔丝312和第五开关装置313。
电可编程熔丝312是通过过电流增加电阻的1比特可编程存储装置。电可编程熔丝312的一端连接到第四开关装置311的源极和第五开关装置313的漏极。另一端连接到读取/写入控制单元350。电可编程熔丝312可以是多晶硅熔丝。通过示例的方式，电可编程熔丝312可在编程之前具有大约50Ω至200Ω，在编程之后具有大约3kΩ至10kΩ。
第四开关装置311将读取电压选择性地提供给电可编程熔丝312。第四开关装置311可以是如下nMOS，所述nMOS具有连接到读取电流提供单元120以接收读取电压的漏极、接收单元选择信号的栅极以及公共地连接到电可编程熔丝312的一端和第五开关装置313的漏极的源极。
第五开关装置313允许根据写入电压的电流流过电可编程熔丝312。第五开关装置313可以是如下nMOS，所述nMOS具有公共地连接到电可编程熔丝312的所述一端和第四开关装置311的源极的漏极、接收单元选择信号的栅极以及接地的源极。在一示例中，考虑到写入电流大于流过第四开关装置3111读取电流，第五开关装置313具有比第四开关装置311更大的尺寸。
读取电流提供单元320将读取电压提供给所述多个单位单元310。读取电流提供单元320包括第八开关装置321和第一电阻器322。
第八开关装置321在非易失性存储装置的读取操作期间将读取电压选择性地提供给所述多个单位单元310。第八开关装置321可以是如下pMOS，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第一电阻器322的一端的漏极。
第一电阻器322具有第一预设电阻。第一电阻器322的一端连接到第八开关装置321的漏极，另一端公共地连接到所述多个单位单元310和感测单元330。第一预设电阻可以是未被编程的电可编程熔丝312的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝312的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第一电阻器322可被实现为包括预定电阻的非自对准硅化物多晶硅电阻器。
感测单元330将根据读取电压的通过选择的单位单元的电可编程熔丝312的电压的大小与参考电压的大小进行比较，并检测选择的单位单元的电可编程熔丝312的数据。感测单元330可被配置为感测AMP，所述感测AMP分别接收单位单元的电压和参考电压，并输出它们之间的差。因此，当通过选择的电可编程熔丝312的电压低于在参考电压产生单元340产生的参考电压时，感测单元330确定选择的电可编程熔丝312未被编程。此外，当通过选择的电可编程熔丝312的电压的大小大于在参考电压产生单元340产生的参考电压时，感测单元330确定选择的电可编程熔丝312被编程。在一说明性示例中，当参考电压的大小低于电可编程熔丝312的电压时，可改变感测AMP的连接端以确定编程是否被完成。
参考电压产生单元340使用多个串联连接的电阻器对读取电压进行分压，并基于经分压的读取电压产生参考电压。参考电压产生单元340包括电压产生单元341、参考电压减小单元370和参考电压增加单元380。在一示例中，电压产生单元341包括第二电阻器343、第三电阻器345、第九开关装置342、第十开关装置346和第十一开关装置344。
第二电阻器343具有第二预设电阻。第二电阻器343的一端公共地连接到第九开关装置342的漏极和参考电压减小单元370的第四电阻器372的另一端。第二电阻器343的另一端公共地连接到感测单元330和第十一开关装置344的漏极。第二预设电阻可以是未被编程的电可编程熔丝312的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝312的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第二电阻器343可被实现为包括预定电阻的非自对准硅化物多晶硅电阻器。
与第二电阻器343串联连接的第三电阻器345具有第三预设电阻。第三电阻器345的一端连接到第十一开关装置344的源极。第三电阻器345的另一端公共地连接到第十开关装置346的漏极和参考电压增加单元380的第五电阻器382的一端。第三预设电阻可以是未被编程的电可编程熔丝312的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝312的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第三电阻器345可被配置为包括预定电阻的非自对准硅化物多晶硅电阻器。
第九开关装置342将读取电压选择性地提供给第二电阻器343。第九开关装置342可被配置为如下pMOS，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及公共地连接到第二电阻器343和第四电阻器372的一端的漏极。
第十开关装置346允许根据读取电压的电流流过第二电阻器343和第三电阻器345。第十开关装置346可被配置为如下nMOS，所述nMOS具有公共地连接到第三电阻器345的另一端和参考电压增加单元380的第五电阻器382的一端的漏极、接收读取控制信号的栅极以及接地的源极。
第十一开关装置344选择性地连接第二电阻器343和第三电阻器345。第十一开关装置344可被配置为如下nMOS，所述nMOS具有公共地连接到第二电阻器343的另一端和感测单元330的漏极、接收读取控制信号的栅极以及连接到第三电阻器345的一端的源极。
参考电压减小单元370减小参考电压。参考电压减小单元370包括第十二开关装置371和第四电阻器372。
第十二开关装置371将读取电压选择性地提供给第四电阻器372。第十二开关装置371包括如下pMOS，所述pMOS具有接收读取电压的源极、接收第一测试控制信号(RDP1)的栅极以及连接到第四电阻器372的一端的漏极。
第四电阻器372串联连接到第二电阻器343，具有第四预设电阻。第四电阻器372的一端连接到第十二开关装置371的漏极。第四电阻器372的另一端公共地连接到第九开关装置342的漏极和第二电阻器343的一端。
参考电压增加单元380增加参考电压。参考电压增加单元380包括第十三开关装置381和第五电阻器382。
第十三开关装置381允许根据读取电压的电流流过第二电阻器343、第三电阻器345和第五电阻器382。第十三开关装置381可以是如下nMOS，所述nMOS具有连接到第五电阻器382的另一端的漏极、接收第二测试控制信号(RDN1)的栅极以及接地的源极。
第五电阻器382串联连接到第三电阻器345，具有第五预设电阻。第五电阻器382的一端公共地连接到第三电阻器345的另一端和第十开关装置346的漏极。第五电阻器382的另一端连接到第十三开关装置381的漏极。
读取/写入控制单元350选择性地允许基于读取电压或写入电压的电流流过所述多个单位单元。读取/写入控制单元350包括第六开关装置351和第七开关装置352。
第六开关装置351在非易失性存储装置的写入操作期间将写入电压选择性地提供给单位单元。第六开关装置351可以是如下pMOS，所述pMOS具有接收写入电压的源极、接收写入控制信号的栅极以及公共地连接到第七开关装置的漏极和电可编程熔丝312的另一端的漏极。
第七开关装置352在非易失性存储装置的读取操作期间允许根据读取电压的电流流过单位单元。第七开关装置352可以是如下nMOS，所述nMOS具有公共地连接到第六开关装置351的漏极和电可编程熔丝312的另一端的漏极、接收读取控制信号的栅极以及接地的源极。
以上已经解释了根据第二实施例的非易失性存储装置的电路配置。以下，将分别参照图8和图9详细地解释读取操作和写入操作。此外，将参照图10和图11解释第一测试操作和第二测试操作。
图8是提供的示出了根据第二实施例的非易失性存储装置的读取操作的电路图。
参照图8，操作控制单元160选择用于执行读取操作的单位单元，并将单位选择信号RD0提供给相应单位单元310-1。因此，第四开关装置311被接通。第五开关装置313处于断开状态。
操作控制单元160控制读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350，使得读取电压被提供给选择的单位单元，并且参考电压被产生。因此，第七开关装置352、第八开关装置321、第九开关装置342、第十开关装置346和第十一开关装置344被接通。第六开关装置351、第十二开关装置371和第十三开关装置381处于断开状态。
一旦所述开关装置被接通，就在第八开关装置321、第一电阻器322、第四开关装置311、电可编程熔丝312和第七开关装置352之间形成电流路径i4。另外，在第九开关装置342、第二电阻器343、第十一开关装置344、第三电阻器345和第十开关装置346之间形成电流路径i5。
因为经过电流路径的相同数量的开关装置存在于电流路径i4和i5中，所以可防止晶体管的负特性，并可确定电可编程熔丝的电阻是否超过了参考电阻。通过示例的方式，当电可编程熔丝在编程之前时，因为电可编程熔丝具有比第一电阻器322、第二电阻器343和第三电阻器345更低的电阻，所以电可编程熔丝的电压低于由第二电阻器和第三电阻器分压的电压值。相反，当电可编程熔丝被编程时，因为电可编程熔丝具有比第一电阻器322、第二电阻器343和第三电阻器345更高的电阻，所以电可编程熔丝的电压高于由第二电阻器和第三电阻器分压的电压值。因此，通过将电可编程熔丝的电压与参考电压进行比较，感测单元330可确定电可编程熔丝是否被编程。
图9是提供的示出了根据第二实施例的非易失性存储装置的写入操作的电路图。
参照图9，操作控制单元160选择用于执行写入操作的单位单元，并将单位选择信号PGO提供给相应单位单元310-1。因此，第五开关装置313被接通。第四开关装置311处于断开状态。
操作控制单元160控制读取/写入控制单元350将写入电压提供给选择的单位单元。因此，第六开关装置351被接通。第七开关装置352处于断开状态。
当第五开关装置313和第六开关装置351被接通时，在第六开关装置351、电可编程熔丝312和第五开关装置313之间形成电流路径i6。因此，高电流流过电可编程熔丝312，以进行编程。编程后的电可编程熔丝具有高电阻，例如，3kΩ至10kΩ。
图10是提供的示出了根据第二实施例的非易失性存储装置的第一测试操作的电路图。第一测试操作被实现为测试未编程的电可编程熔丝是否具有预设值以下的电阻。因此，第一测试操作将参考电压降低到用于测试目的的预设大小。
参照图10，操作控制单元160选择用于执行测试操作的单位单元，并将单位选择信号RD0提供给相应单位单元310-1。因此，第四开关装置311被接通。第五开关装置313处于断开状态。
然后，操作控制单元160控制读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350，使得读取电压被提供给选择的单位单元，并产生作为第一测试电压的第一测试参考电压(具体地，低于参考电压的电压)。因此，第七开关装置352、第八开关装置321、第十开关装置346、第十一开关装置344和第十二开关装置371被接通。第九开关装置342和第十三开关装置381处于断开状态。
根据所述开关装置的接通，在第八开关装置321、第一电阻器322、第四开关装置311、电可编程熔丝312和第七开关装置352之间形成电流路径i7。
还在第十二开关装置371、第四电阻器372、第二电阻器343、第十一开关装置344、第三电阻器345和第十开关装置346之间形成电流路径i8。
因为第四电阻器372连接到电路的上部，所以参考电压产生单元340产生比常规参考电压低的参考电压。然而，该较低的参考电压高于正常状态下的电可编程熔丝的电压。因此，当编程之前的电可编程熔丝处于正常状态时，电可编程熔丝的电压低于减小的参考电压。当编程之前的电可编程熔丝不处于正常状态时，电可编程熔丝的电压高于减小的参考电压。因此，感测单元330可通过将电可编程熔丝的电压与减小的参考电压进行比较来确定编程之前的电可编程熔丝是否处于正常状态。
图11是提供的示出了根据第二实施例的非易失性存储装置的第二测试操作的电路图。为了确定编程后的电可编程熔丝的电阻是否超过了预设电阻，第二测试操作包括将参考电压增加到用于测试目的的预设大小。
参照图11，操作控制单元160选择用于执行第二测试操作的单位单元，并将单位选择信号RD0提供给相应单位单元310-1。因此，第四开关装置311被接通。第五开关装置313处于断开状态。
操作控制单元160控制读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350，使得读取电压被输出到选择的单位单元，并且产生第二测试电压。第二测试电压是高于参考电压的电压。结果，第七开关装置352、第八开关装置321、第九开关装置342、第十一开关装置344和第十三开关装置381被接通。第十开关装置346和第十二开关装置371处于断开状态。
根据所述开关装置的接通，在第八开关装置321、第一电阻器322、第四开关装置311、电可编程熔丝312和第七开关装置352之间形成电流路径i9。
此外，在第九开关装置342、第二电阻器343、第十一开关装置344、第三电阻器345、第五电阻器382和第十三开关装置381之间形成电流路径i10。
因为第五电阻器382连接到参考电压产生单元340的下部，所以参考电压产生单元340产生比常规参考电压高的参考电压。然而，该较高的参考电压低于在正常状态下工作的电可编程熔丝的电压。当编程之后的电可编程熔丝处于正常状态时，电可编程熔丝的电压高于增加的参考电压。当编程之后的电可编程熔丝不处于正常状态时，电可编程熔丝的电压低于增加的参考电压。因此，感测单元330可通过将电可编程熔丝的电压与增加的参考电压进行比较来确定编程之后的电可编程熔丝是否处于正常状态。
图12是提供的示出了在根据第二实施例的非易失性存储装置的读取操作期间操作控制单元的操作的示图。
参照图12，当单元选择信号低时，读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350处于待机状态，没有电流流过。
操作控制单元160向单位单元310-1、读取电流提供单元320、参考电压产生单元340以及读取/写入控制单元350输出读取控制信号(RDR、RDC、RDN0、RD0、RDP、RDP0)时，读取电压被提供给选择的单位单元，并且参考电压被产生。相应地，选择的单位单元具有预定电压，参考电压也具有预定电压值。
随后，操作控制单元160将使能信号输入到感测单元330，从而感测单元330感测参考电压与电可编程熔丝的电压之间的差。
图13是提供的示出了在根据第二实施例的非易失性存储装置的写入操作期间操作控制单元的操作的示图。
参照图13，操作控制单元160断开产生参考电压的参考电压产生单元340内的各个开关装置。然后，操作控制单元160阻止使能信号，使得感测单元330不工作。然后，操作控制单元160断开第八开关装置321，使得读取电流提供单元320不将读取电压提供给所述多个单位单元310。
随后，操作控制单元160选择用于执行编程的单位单元，并接通第六开关装置351以将写入电流提供给选择的单位单元。第七开关装置352处于断开状态。
图14是提供的示出了在根据第二实施例的非易失性存储装置的第一测试操作期间操作控制单元的操作的示图。
参照图14，当单元选择信号低时，读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350处于待机状态，各自没有电流流过。
当操作控制单元160将读取控制信号(RDR、RDC、RDN0、RD0、RDP、RDP1)提供给单位单元310-1、读取电流提供单元320、参考电压产生单元340以及读取/写入控制单元350时，读取电压被提供给选择的单位单元，并且减小的参考电压被产生。相应地，选择的单位单元具有预定电压，减小的参考电压也具有预定电压值。
其后，操作控制单元160将使能信号输入到感测单元330，从而感测单元330感测减小的参考电压与电可编程熔丝的电压之间的差。
图15是提供的示出了在根据第二实施例的非易失性存储装置的第二测试操作期间操作控制单元的操作的示图。
参照图15，当单元选择信号低时，读取电流提供单元320、参考电压产生单元340和读取/写入控制单元350处于待机状态，各自没有电流流过。
当操作控制单元160向单位单元310-1、读取电流提供单元320、参考电压产生单元340以及读取/写入控制单元350输出读取控制信号(RDR、RDC、RDN1、RD0、RDP、RDP0)时，读取电压被提供给选择的单位单元，并且增加的参考电压被产生。相应地，选择的单位单元具有预定电压，增加的参考电压也具有预定电压值。
随后，操作控制单元160将使能信号输入到感测单元330，从而感测单元330感测增加的参考电压与电可编程熔丝的电压之间的差。
如以上解释的，通过将电阻器选择性地连接到用于产生参考电压的多个电阻器的两端来增加或减小参考电压。然而，该配置是一个示例，相应地，在另一配置中，只有具有电阻差的开关装置将用于减小或增加参考电压，而不使用额外电阻器。以下参照图16和图17示出和描述这样的其它配置。
图16是根据另一实施例的参考电压产生单元的电路图。具体地，图16的参考电压产生单元可替代图2的参考电压产生单元140或图7的参考电压产生单元340。
参考电压产生单元340′通过使用多个串联连接的电阻器对读取电压进行分压，并基于分压后的读取电压产生参考电压。参考电压产生单元340′可包括第二电阻器343、第三电阻器345、第九开关装置342、第十开关装置346、第十一开关装置344、参考电压增加单元380′和参考电压减小单元370′。
第二电阻器343具有第二预设电阻。第二电阻器343的一端连接到第九开关装置342的漏极。第二电阻器343的另一端公共地连接到感测单元330、第十一开关装置344的漏极、参考电压增加单元380′的第十五开关装置373的漏极和参考电压减小单元370′的第十六开关装置383的漏极。第二预设电阻可以是未被编程的电可编程熔丝312的电阻(例如，如图7中所示的大约50Ω至200Ω)与被编程的电可编程熔丝312的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第二电阻器343可被配置为具有预定电阻的非自对准硅化物多晶硅电阻器。
与第二电阻器343串联连接的第三电阻器345具有第三预设电阻。第三电阻器345的一端可连接到第十一开关装置344的源极、参考电压增加单元380′的第十五开关装置373的源极和参考电压减小单元370′的第十六开关装置383的源极。第三电阻器345的另一端可连接到第十开关装置346的漏极。第三预设电阻可以是未被编程的电可编程熔丝312的电阻(例如，大约50Ω至200Ω)与被编程的电可编程熔丝312的最小电阻(例如，大约3kΩ至10kΩ)之间的中间值(例如，大约1.5kΩ至5kΩ)。第三电阻器345可被实现为具有预定电阻的非自对准硅化物多晶硅电阻器。
第九开关装置342将读取电压选择性地提供给第二电阻器343。第九开关装置342可被实现为如下pMOS，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第二电阻器343的一端的漏极。
第十开关装置346允许根据读取电压的电流流过第二电阻器343和第三电阻器345。第十开关装置346可被实现为如下nMOS，所述nMOS具有连接到第三电阻器345的另一端的漏极、接收读取控制信号的栅极以及接地的源极。
第十一开关装置344选择性地连接第二电阻器343和第三电阻器345。第十一开关装置344可被实现为如下nMOS，所述nMOS具有公共地连接到第二电阻器343的另一端、感测单元330、参考电压增加单元380′的第十五开关装置373的漏极和参考电压减小单元370′的第十六开关装置383的漏极的漏极。所述nMOS(即，第十一开关装置344)的栅极接收读取控制信号(RDR1)，所述nMOS的源极公共地连接到第三电阻器345的一端、参考电压增加单元380′的第十五开关装置373的源极和参考电压减小单元370′的第十六开关装置383的源极。
参考电压增加单元380′增加参考电压。参考电压增加单元380′包括第十五开关装置373。
第十五开关装置373具有比第十一开关装置344的导通电阻更高的导通电阻，并且并联连接到第十一开关装置344。第十五开关装置373可被实现为如下nMOS，所述nMOS具有公共地连接到第二电阻器343的另一端、感测单元330、第十一开关装置344的漏极和参考电压减小单元370′的第十六开关装置383的漏极的漏极。作为第十五开关装置373的所述nMOS的栅极接收第一测试控制信号RDR0。作为第十五开关装置373的所述nMOS的源极公共地连接到第三电阻器345的另一端、第十一开关装置344的源极和参考电压减小单元370′的第十六开关装置383的源极。第十五开关装置373的导通电阻可包括比第十一开关装置344的导通电阻更高的第六预设电阻。
参考电压减小单元370′减小参考电压。参考电压减小单元370′包括第十六开关装置383。
第十六开关装置383具有比第十一开关装置344的导通电阻更低的导通电阻，并且并联连接到第十一开关装置344。第十六开关装置383可被实现为如下nMOS，所述nMOS具有公共地连接到第二电阻器343的另一端、感测单元330、第十一开关装置344的漏极和参考电压增加单元380′的第十五开关装置373的漏极的漏极。作为第十六开关装置383的所述nMOS的栅极接收第二测试控制信号RDR2。作为第十六开关装置383的所述nMOS的源极公共地连接到第三电阻器345的一端、第十一开关装置344的源极和参考电压增加单元380′的第十五开关装置373的源极。第十六开关装置383的导通电阻可包括比第十一开关装置344的导通电阻更低的第六预设电阻。
图17是提供的示出了根据另一实施例的操作控制单元相对于参考电压产生单元的操作的示图。
参照图17，当单元选择信号低时，读取电流提供单元320、参考电压产生单元340′和读取/写入控制单元350处于待机状态，没有电流流过。
当操作控制单元160将读取控制信号(RDR0、RDR1、RDR2、RDC、RDN0、RD0、RDP、RDP0)提供给读取电流提供单元320和参考电压产生单元340′时，读取电压被提供给选择的单位单元，并且参考电压被产生。相应地，选择的单位单元具有预定电压，参考电压也具有预定电压值。
对于通常的读取操作，操作控制单元160将RDR0、RDR2信号保持为低，并将RDR1信号输出为高。因此，参考电压产生单元340′产生预设参考电压。操作控制单元160在第一测试操作期间将RDR1、RDR2信号保持为低，并将RDR0信号输出为高。因此，参考电压产生单元340′产生比预设参考电压更高的参考电压。对于第二测试操作，操作控制单元160将RDR0、RDR1信号保持为低，并将RDR2信号输出为高。因此，参考电压产生单元340′产生比预设参考电压更低的参考电压。
将理解，虽然在此可使用术语第一、第二、第三等来描述各种元件、组件、单元和/或部件，但是这些元件、组件、单元和/或部件不应被这些术语限制。这些术语仅用于将一元件、组件、单元或部件与另一区域、层或部件进行区分。这些术语不必暗示元件、组件、区域、层和/或部件的特定顺序或布置。因此，在不脱离本发明的教导性描述的情况下，下面讨论的第一元件、组件、单元或部件可被叫做第二元件、组件、单元或部件。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的意义相同的意义。还将理解，诸如那些在通常使用的字典中定义的术语应被解释为具有与它们在相关领域的上下文中的意义一致的意义，并且除非在此特别清楚地定义，否则将不被解释为理想的或过于正式的意义。
以上已经描述了一些示例。然而，将理解，可进行各种修改。例如，如果描述的技术按不同的顺序被执行并且/或者如果在描述的系统、架构、装置或电路中的组件以不同的方式被组合和/或被其它组件或它们的等同物替代或补充，则可实现适当的结果。因此，其它实施方式在权利要求的范围内。

Claims (25)

1.一种非易失性存储装置，包括：
多个单位单元，包括电可编程熔丝；
读取电流提供单元，在非易失性存储装置的读取操作期间将读取电压提供给所述多个单位单元；
操作控制单元，被构造为从所述多个单位单元选择用于执行读取操作和写入操作的单位单元；
参考电压产生单元，被构造为使用串联连接的电阻器对读取电压进行分压，并基于经分压的读取电压产生参考电压；
感测单元，被构造为将基于读取电压的通过选择的单位单元的电可编程熔丝的电压的大小与参考电压进行比较，并感测选择的单位单元的电可编程熔丝的数据。
2.如权利要求1所述的非易失性存储装置，其中，单位单元包括：
电可编程熔丝，被构造为存储1比特信息；
第一开关装置，被构造为将读取电压选择性地输出到单位单元的电可编程熔丝；
第二开关装置，被构造为使根据读取电压的电流流过单位单元的电可编程熔丝。
3.如权利要求2所述的非易失性存储装置，其中，第一开关装置包括如下n型金属氧化物半导体场效应晶体管nMOS，所述nMOS具有连接到读取电流提供单元的漏极、接收单元选择信号的栅极以及连接到电可编程熔丝的一端的源极，
第二开关装置是如下nMOS，所述nMOS具有连接到电可编程熔丝的另一端的漏极、接收单元选择信号的栅极以及接地的源极。
4.如权利要求2所述的非易失性存储装置，其中，单位单元包括：
输入单元，被构造为在非易失性存储装置的写入操作期间将写入电压提供给电可编程熔丝；
第三开关装置，被构造为使根据写入电压的电流流过电可编程熔丝。
5.如权利要求4所述的非易失性存储装置，其中，第三开关装置是如下n型金属氧化物半导体场效应晶体管nMOS，所述nMOS具有连接到电可编程熔丝的一端的漏极、接收单元选择信号的栅极以及接地的源极。
6.如权利要求1所述的非易失性存储装置，还包括：
读取/写入控制单元，被构造为选择性地使基于读取电压的电流或基于写入电压的电流流过单位单元。
7.如权利要求6所述的非易失性存储装置，其中，单位单元包括：
第四开关装置，被构造为将读取电压选择性地输出到电可编程熔丝，其中，电可编程熔丝的一端连接到第四开关装置，另一端连接到读取/写入控制单元。
8.如权利要求7所述的非易失性存储装置，其中，第四开关装置的漏极接收读取电压，栅极接收单元选择信号，源极连接到电可编程熔丝的一端。
9.如权利要求7所述的非易失性存储装置，其中，单位单元还包括：第五开关装置，被构造为使根据写入电压的电流流过电可编程熔丝。
10.如权利要求9所述的非易失性存储装置，其中，第五开关装置是如下n型金属氧化物半导体场效应晶体管nMOS，所述nMOS具有连接到电可编程熔丝的一端的漏极、接收单元选择信号的栅极以及接地的源极。
11.如权利要求7所述的非易失性存储装置，其中，读取/写入控制单元包括：
第六开关装置，被构造为在非易失性存储装置的写入操作期间将写入电压选择性地输出到单位单元；
第七开关装置，被构造为在非易失性存储装置的读取操作期间使基于读取电压的电流流过单位单元。
12.如权利要求11所述的非易失性存储装置，其中，第六开关装置是如下p型金属氧化物半导体场效应晶体管pMOS，所述pMOS具有接收写入电压的源极、接收写入控制信号的栅极以及公共地连接到第七开关装置的一端和电可编程熔丝的漏极，
第七开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有公共地连接到第六开关装置的漏极和电可编程熔丝的漏极、接收读取控制信号的栅极以及接地的源极。
13.如权利要求1所述的非易失性存储装置，其中，读取电流提供单元包括：
第八开关装置，被构造为在非易失性存储装置的读取操作期间将读取电压选择性地输出到单位单元；
第一电阻器，包括第一预设电阻。
14.如权利要求13所述的非易失性存储装置，
其中，第八开关装置是如下p型金属氧化物半导体场效应晶体管pMOS，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第一电阻器的一端的漏极，
其中，第一电阻器的一端连接到第八开关装置的漏极，另一端公共地连接到单位单元和感测单元。
15.如权利要求13所述的非易失性存储装置，其中，当通过选择的电可编程熔丝的电压低于参考电压时，感测单元确定选择的电可编程熔丝未被编程，当通过选择的电可编程熔丝的电压大于参考电压时，感测单元确定选择的电可编程熔丝被编程。
16.如权利要求13所述的非易失性存储装置，其中，参考电压产生单元包括：
第二电阻器，包括第二预设电阻；
第三电阻器，包括第三预设电阻，并被构造为串联连接到第二电阻器；
第九开关装置，被构造为将读取电压选择性地输出到第二电阻器；
第十开关装置，被构造为使根据读取电压的电流流过第二电阻器和第三电阻器。
17.如权利要求16所述的非易失性存储装置，其中，参考电压产生单元还包括：第十一开关装置，被构造为选择性地连接第二电阻器和第三电阻器。
18.如权利要求17所述的非易失性存储装置，其中，第九开关装置是如下p型金属氧化物半导体场效应晶体管(pMOS)，所述pMOS具有接收读取电压的源极、接收反相读取控制信号的栅极以及连接到第二电阻器的一端的漏极，
第二电阻器的一端连接到第九开关装置的漏极，另一端连接到感测单元，
第十一开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有公共地连接到第二电阻器的所述另一端和感测单元的漏极、接收读取控制信号的栅极以及连接到第三电阻器的一端的源极，
第三电阻器的一端连接到第十一开关装置的源极，
第十开关装置是如下nMOS，所述nMOS具有连接到第三电阻器的另一端的漏极、接收读取控制信号的栅极以及接地的源极。
19.如权利要求17所述的非易失性存储装置，其中，参考电压产生单元还包括：
参考电压增加单元，被构造为增加参考电压；
参考电压减小单元，被构造为减小参考电压。
20.如权利要求19所述的非易失性存储装置，其中，参考电压减小单元包括：
第四电阻器，被构造为与第二电阻器串联连接，并被构造为包括第四预设电阻；
第十二开关装置，被构造为将读取电压选择性地输出到第四电阻器。
21.如权利要求20所述的非易失性存储装置，其中，第十二开关装置是如下p型金属氧化物半导体场效应晶体管pMOS，所述pMOS具有接收读取电压的源极、接收第一测试控制信号的栅极以及连接到第四电阻器的一端的漏极。
22.如权利要求19所述的非易失性存储装置，其中，参考电压减小单元包括：第十五开关装置，包括比第十一开关装置的导通电阻更低的导通电阻，并被构造为与第十一开关装置并联连接。
23.如权利要求19所述的非易失性存储装置，其中，参考电压增加单元包括：
第五电阻器，被构造为与第三电阻器串联连接，并被构造为包括第五预设电阻；
第十三开关装置，被构造为选择性地使根据读取电压的电流流过第二电阻器、第三电阻器和第五电阻器。
24.如权利要求23所述的非易失性存储装置，其中，第十三开关装置是如下n型金属氧化物半导体场效应晶体管(nMOS)，所述nMOS具有连接到第五电阻器的另一端的漏极、接收第二测试控制信号的栅极以及接地的源极。
25.如权利要求19所述的非易失性存储装置，其中，参考电压增加单元包括：第十六开关装置，包括比第十一开关装置的导通电阻更高的导通电阻，并被构造为与第十一开关装置并联连接。
CN201310029876.4A 2012-02-06 2013-01-25 非易失性存储装置 Active CN103247336B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0012053 2012-02-06
KR1020120012053A KR101780828B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
CN103247336A true CN103247336A (zh) 2013-08-14
CN103247336B CN103247336B (zh) 2018-06-01

Family

ID=48902770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310029876.4A Active CN103247336B (zh) 2012-02-06 2013-01-25 非易失性存储装置

Country Status (4)

Country Link
US (1) US9082475B2 (zh)
KR (1) KR101780828B1 (zh)
CN (1) CN103247336B (zh)
TW (1) TWI583177B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205689A (zh) * 2014-12-17 2016-12-07 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
CN106257587A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 半导体器件、半导体系统以及操作其的方法
CN111881638A (zh) * 2020-07-31 2020-11-03 上海华力微电子有限公司 可编程电路及其编程方法、读取方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571303B2 (ja) * 2008-10-31 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP6104532B2 (ja) * 2012-07-23 2017-03-29 ラピスセミコンダクタ株式会社 半導体装置、駆動機構、及びモータ駆動制御方法
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
KR102274259B1 (ko) 2014-11-26 2021-07-07 삼성전자주식회사 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치
CN104505123B (zh) * 2014-12-05 2018-04-20 深圳市国微电子有限公司 一种反熔丝存储器的读取应用电路
US11741329B2 (en) * 2019-09-26 2023-08-29 Best Theratronics, Ltd. Low power non-volatile non-charge-based variable supply RFID tag memory
US11145379B2 (en) 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure
KR102342535B1 (ko) * 2019-10-29 2021-12-22 주식회사 키파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
KR102342532B1 (ko) * 2020-06-19 2021-12-22 주식회사 키파운드리 퓨즈 타입 셀 어레이를 가지는 비휘발성 메모리 장치
KR102284263B1 (ko) 2019-10-29 2021-07-30 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
KR102482147B1 (ko) * 2021-08-04 2022-12-29 주식회사 키파운드리 이퓨즈 otp 메모리
KR102501412B1 (ko) * 2021-10-06 2023-02-21 주식회사 키파운드리 프로그램 시간을 줄이기 위한 병렬 프로그램이 가능한 비휘발성 메모리 장치
KR102602062B1 (ko) * 2022-01-27 2023-11-14 주식회사 키파운드리 감지 증폭기를 포함하는 메모리 장치 및 그의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501879B1 (en) * 2007-03-13 2009-03-10 Xilinx, Inc. eFuse resistance sensing scheme with improved accuracy
CN101800083A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
US20110012668A1 (en) * 2009-07-14 2011-01-20 Nick Rosik Programmable efuse and sense circuit
US7936582B1 (en) * 2008-03-19 2011-05-03 Xilinx, Inc. E-fuse read circuit with dual comparators
US20110141824A1 (en) * 2009-12-16 2011-06-16 International Business Machines Corporation Leakage compensated reference voltage generation system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043152A2 (en) 2000-11-27 2002-05-30 Koninklijke Philips Electronics N.V. Poly fuse rom
US7098721B2 (en) 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
US7701226B2 (en) 2007-07-03 2010-04-20 Kabushiki Kaisha Toshiba Systems and methods for determining the state of a programmable fuse in an IC
US7710813B1 (en) * 2008-03-05 2010-05-04 Xilinx, Inc. Electronic fuse array
DE102009036943A1 (de) * 2009-08-11 2011-03-03 Continental Automotive Gmbh Ladegerät für einen Energiespeicher und Verfahren zum Betreiben eines solchen Ladegeräts
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8625324B2 (en) * 2011-04-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-salicide polysilicon fuse
US8817517B2 (en) * 2011-12-30 2014-08-26 Fairchild Semiconductor Corporation One-time programmable fuse read
US8964444B2 (en) * 2012-04-25 2015-02-24 Semiconductor Components Industries, Llc One-time programmable memory, integrated circuit including same, and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501879B1 (en) * 2007-03-13 2009-03-10 Xilinx, Inc. eFuse resistance sensing scheme with improved accuracy
US7936582B1 (en) * 2008-03-19 2011-05-03 Xilinx, Inc. E-fuse read circuit with dual comparators
CN101800083A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
US20110012668A1 (en) * 2009-07-14 2011-01-20 Nick Rosik Programmable efuse and sense circuit
US20110141824A1 (en) * 2009-12-16 2011-06-16 International Business Machines Corporation Leakage compensated reference voltage generation system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205689A (zh) * 2014-12-17 2016-12-07 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
US10325634B2 (en) 2014-12-17 2019-06-18 Mediatek Inc. Differential sensing circuit with dynamic voltage reference for single-ended bit line memory
CN106205689B (zh) * 2014-12-17 2019-08-13 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
CN106257587A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 半导体器件、半导体系统以及操作其的方法
CN106257587B (zh) * 2015-06-16 2021-02-26 爱思开海力士有限公司 半导体器件、半导体系统以及操作其的方法
CN111881638A (zh) * 2020-07-31 2020-11-03 上海华力微电子有限公司 可编程电路及其编程方法、读取方法
CN111881638B (zh) * 2020-07-31 2024-04-26 上海华力微电子有限公司 可编程电路及其编程方法、读取方法

Also Published As

Publication number Publication date
US9082475B2 (en) 2015-07-14
TW201346919A (zh) 2013-11-16
TWI583177B (zh) 2017-05-11
KR101780828B1 (ko) 2017-09-22
CN103247336B (zh) 2018-06-01
US20130201773A1 (en) 2013-08-08
KR20130090714A (ko) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103247336A (zh) 非易失性存储装置
KR101847541B1 (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
CN1897160B (zh) 包含存储单元与限流器的半导体元件
EP1686591B1 (en) A memory device with a ramp-like voltage biasing structure based on a current generator
US8058921B2 (en) Fuse circuits
CN102646450B (zh) 一次性可编程位单元
CN102403017A (zh) 电保险丝存储器阵列
CN107924703A (zh) 多次可编程的非易失性存储器单元
CN105336374A (zh) 存储阵列、存储器及编程、无冗余和冗余读取、操作方法
US9165648B1 (en) Resistive memory devices, circuits and methods having read current limiting
KR20180005322A (ko) 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
KR20140008988A (ko) 메모리장치 및 메모리 셀의 저항 측정 방법
US7512022B2 (en) Non-volatile memory structure
KR20200073417A (ko) 스마트 카 시스템
CN101359509B (zh) 一次性可编程存储器电路及其编程和读取方法
US11545228B2 (en) OTP memory and storage device including the same
KR101403500B1 (ko) 피엠아이씨용 고신뢰성 이퓨즈 오티피 메모리 장치
CN103219044A (zh) 非易失性存储装置的读出电路
US9032140B2 (en) System and method for adaptive bit rate programming of a memory device
US9196376B2 (en) Semiconductor devices and semiconductor systems including the same
CN101359505A (zh) 一种读隔离可编程存储器单元及其编程和读取方法
US10255973B2 (en) Memory device and method of operation thereof
JP5200470B2 (ja) メモリ制御回路及び半導体装置
CN105097047A (zh) 存储器、存储阵列的检测电路及方法
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240424

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Xiangting Cave, Xingde District, Chungbuk Kiangju City, South Korea

Patentee before: Magnachip Semiconductor, Ltd.

Country or region before: Republic of Korea

TR01 Transfer of patent right