KR20150144147A - 반도체 장치 및 그의 동작방법 - Google Patents

반도체 장치 및 그의 동작방법 Download PDF

Info

Publication number
KR20150144147A
KR20150144147A KR1020140072889A KR20140072889A KR20150144147A KR 20150144147 A KR20150144147 A KR 20150144147A KR 1020140072889 A KR1020140072889 A KR 1020140072889A KR 20140072889 A KR20140072889 A KR 20140072889A KR 20150144147 A KR20150144147 A KR 20150144147A
Authority
KR
South Korea
Prior art keywords
level
boot
read
unit
preparation period
Prior art date
Application number
KR1020140072889A
Other languages
English (en)
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140072889A priority Critical patent/KR20150144147A/ko
Priority to TW103139609A priority patent/TWI678702B/zh
Priority to US14/543,552 priority patent/US9390811B2/en
Priority to CN201410820304.2A priority patent/CN105280236B/zh
Publication of KR20150144147A publication Critical patent/KR20150144147A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

본 기술은 퓨즈 어레이(fuse array) 구조를 가지는 반도체 장치에 관한 것으로서, 다수의 퓨즈가 어레이 형태로 배치되며, 다수의 퓨즈 중 일부 설정된 퓨즈에 설정된 값의 데이터가 럽쳐된 퓨즈 어레이와, 부트 업 준비구간에서 리드기준전압의 레벨을 기준으로 설정된 퓨즈에 럽쳐된 데이터를 리드하고, 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하기 위한 판단부, 및 부트 업 준비구간에서 판단부의 동작결과에 응답하여 리드기준전압의 레벨을 조절하기 위한 레벨조절부를 포함한다.

Description

반도체 장치 및 그의 동작방법{SEMICONDUCTOR DEVICE AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 특히 퓨즈 어레이(fuse array) 구조를 가지는 반도체 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치는 리페어 대상 어드레스나 특정한 설정 값 등을 저장하기 위한 회로를 구비하고 있으며, 이러한 회로로 사용하는 것이 바로 퓨즈이다. 퓨즈는 프로그래밍 동작을 통해 원하는 데이터를 저장할 수 있으며, 프로그래밍 동작은 대표적으로 물리적 방식과 전기적 방식으로 나뉜다.
우선, 물리적 방식은 레이저 빔을 이용하여 저장될 데이터에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이다. 이때 사용되는 퓨즈를 물리적 타입의 퓨즈(physical type fuse)라고 하며, 레이저 빔을 이용하여 퓨즈의 연결 상태를 끊어버리기 때문에 이를 레이저 블로잉 타입(laser blowing type)의 퓨즈라고도 한다. 이러한 물리적 타입의 퓨즈의 경우 반도체 장치가 패키지(package)로 제작되기 이전단계인 웨이퍼(wafer) 상태에서 프로그래밍 동작을 수행해야 한다는 단점을 가지고 있다.
다음으로, 전기적 방식은 저장될 데이터에 따라 퓨즈에 과전류를 인가하여 퓨즈의 연결 상태를 변화시키는 방식이다. 이때 사용되는 퓨즈를 전기적 타입의 퓨즈(electrical type fuse)라고 한다. 이러한 전기적 타입의 퓨즈는 오픈(open) 상태를 쇼트(short) 상태로 변화시키는 안티 타입 퓨즈(anti type fuse)와, 쇼트 상태를 오픈 상태로 변화시키는 블로잉 타입 퓨즈(blowing type fuse)로 나뉠 수 있다. 이러한 전기적 타입의 퓨즈의 경우 물리적 타입의 퓨즈와 달리 패키지 상태에서도 프로그래밍 동작이 가능하기 때문에 요즈음에는 반도체 장치를 설계하는데 있어서 필수 구성 요소로 인정되고 있다.
한편, 반도체 장치는 보다 다양한 동작을 수행하도록 요구되고 있으며 이에 따라 반도체 장치는 보다 많은 기능을 수행하도록 설계되고 있다. 반도체 장치의 기능 증가는 각 기능을 다양화하기 위한 퓨즈의 증가를 의미하며, 이렇게 많아진 퓨즈를 보다 효율적으로 관리하기 위하여 요즈음에는 퓨즈 어레이 구조가 채택되고 있다.
본 발명의 실시예는 효율적인 부트 업 동작을 지원하여 퓨즈 데이터를 안정적으로 리드할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 다수의 퓨즈가 어레이 형태로 배치된 퓨즈 어레이; 부트 업 준비구간에서 리드기준전압의 레벨을 기준으로 상기 다수의 퓨즈에 럽쳐된 데이터를 리드하고, 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하기 위한 판단부; 및 상기 부트 업 준비구간에서 상기 판단부의 동작결과에 응답하여 상기 리드기준전압의 레벨을 조절하기 위한 레벨조절부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 동작방법은, 다수의 퓨즈가 어레이 형태로 배치된 퓨즈 어레이를 포함하는 반도체 장치의 동작방법에 있어서, 부트 업 준비구간에서 리드기준전압레벨을 기준으로 상기 다수의 퓨즈에 럽쳐된 데이터를 리드하는 제1 리드 단계; 상기 부트 업 준비구간에서 상기 제1 리드단계에서 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하는 판단단계; 및 상기 부트 업 준비구간에서 상기 판단단계의 수행결과에 따라 상기 리드기준전압의 레벨을 가변시켜 상기 제1 리드 단계에서 사용되도록 하는 조절하는 조절단계를 포함할 수 있다.
본 기술은 퓨즈 어레이에 럽쳐(rupture) 되어 있는 전체 데이터를 리드하는 부트 업 구간에 앞선 부트 업 준비구간에서 퓨즈 어레이의 일부 퓨즈를 미리 설정된 값으로 럽쳐한 뒤 그 데이터를 반복적으로 읽어내는 트레이닝 방식을 사용하여 리드기준레벨을 설정한다. 따라서, 리드기준레벨을 설정하기 위해 퓨즈 어레이에 비해 상대적으로 큰 면적을 차지하는 별도의 메탈 퓨즈나 싱글 E퓨즈가 배치될 필요가 없다는 효과가 있다.
도 1은 일반적인 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램.
도 3은 도 2에 도시된 본 발명의 제1 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 타이밍 다이어그램.
도 4는 본 발명의 제2 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램.
도 5는 도 4에 도시된 본 발명의 제2 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 타이밍 다이어그램.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 일반적인 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 1을 참조하면, 퓨즈 어레이를 포함하는 일반적인 반도체 장치는, 퓨즈 어레이(100)와, 리드부(120)와, 리드기준전압 생성부(140)와, 코드 저장부(150), 및 퓨즈 어레이 레지스터(190)를 포함한다.
퓨즈 어레이(100)에는, 다수의 퓨즈(미도시)가 어레이 형태로 포함되어 있으며, 다수의 퓨즈(미도시) 각각에는 럽쳐 동작을 통해 예정된 값을 갖는 다수의 퓨즈 데이터(FDATA)가 저장된다.
리드부(120)는, 부트 업 구간(BOOT_UP)에서 퓨즈 어레이(100)에 저장된 다수의 퓨즈 데이터(FDATA)를 리드기준전압(VREFSA)의 레벨을 기준으로 리드(RDDATA{NORMAL})한다.
퓨즈 어레이 레지스터(190)는, 내부에 다수의 레지스터(또는 래치)가 포함되어 부트 업 구간(BOOT_UP)에서 리드부(120)를 통해 리드된 데이터(RDDATA{NORMAL})를 저장한다. 이를 통해, 반도체 장치의 내부회로(미도시)에서 다수의 퓨즈 데이터(FDATA)를 사용할 필요가 있을 때, 퓨즈 어레이(100)로부터 직접 전달받는 것이 아니라 리드 데이터(RDDATA{NORMAL})로서 저장된 다수의 퓨즈 데이터(FDATA)를 퓨즈 어레이 레지스터(190)로부터 전달받는다. 이를 통해, 반도체 장치의 내부회로(미도시)는 빠르고 안정적으로 다수의 퓨즈 데이터(FDATA)를 전달받아 사용할 수 있다.
리드기준전압 생성부(140)는, 조절코드(CODE<1:N>)에 응답하여 리드기준전압(VREFSA)을 생성한다.
코드 저장부(150)는, 그 값이 미리 설정된 조절코드(CODE<1:N>)를 저장한다.
전술한 구성을 참조하면, 일반적인 반도체 장치에서 퓨즈 어레이의 부트 업 동작은, 매우 단순한 단계를 거치는 것을 알 수 있다.
먼저, 코드 저장부(150)에 저장된 조절코드(CODE<1:N>)가 리드되어 리드기준전압 생성부(140)로 출력된다. 리드기준전압 생성부(140)는, 조절코드(CODE<1:N>)의 값에 해당하는 레벨을 갖는 리드기준전압(VREFSA)을 생성한다.
이어서, 리드기준전압(VREFSA)의 레벨을 기준으로 퓨즈 어레이(100)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 각각 리드(RDDATA{NORMAL})하여 출력하고, 이는, 퓨즈 어레이 레지스터(190)에 저장된다.
이와 같은 단순한 단계로 부트 업 동작이 이루어질 수 있는 것은, 조절코드(CODE<1:N>)가 그 값이 미리 결정된 상태로 코드 저장부(150)에 저장되어 있기 때문이다. 즉, 조절코드(CODE<1:N>)가 적절한 값을 가진 상태로 코드 저장부(150)에 저장되어 있기 때문에, 조절코드(CODE<1:N>)에 응답하여 생성되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(100)에서 다수의 퓨즈 데이터(FDATA)가 예정된 값으로 리드(RDDATA{NORMAL})될 수 있도록 적절한 레벨을 갖는 상태가 될 수 있다.
이렇게, 조절코드(CODE<1:N>)의 값이 미리 결정된 상태로 코드 저장부(150)에 저장될 수 있는 것은, 반도체 장치를 설계하는 과정에서 여러 가지 트레이닝(또는 테스트) 동작을 통해 미리 조절코드(CODE<1:N>)의 값을 결정했기 때문이다. 즉, 반도체 장치를 설계하는 과정에서 퓨즈 어레이(100)에서 다수의 퓨즈 데이터(FDATA)가 예정된 값으로 리드(RDDATA{NORMAL})되도록 할 수 있는 리드기준전압(VREFSA)의 적절한 레벨이 어떻게 되는지를 미리 트레이닝(테스트)하고, 이를 생성하기 위한 조절코드(CODE<1:N>)의 값을 결정하였기 때문이다.
전술한 방식과 같이 조절코드(CODE<1:N>)의 값을 미리 결정하고, 이를 이용하여 부트 업 동작을 수행하는 것은, 그 동작이 매우 단순하다는 장점이 있지만, PVT(Process, Voltage, Temperature) 변동에는 매우 취약하다는 단점이 있다. 즉, 반도체 설계 과정에서 조절코드(CODE<1:N>)의 값이 한 번 결정되면, 이후 반도체 장치를 사용하는 과정에서는 조절코드(CODE<1:N>)의 값을 조절할 수 있는 방법이 존재하지 않으므로, PVT(Process, Voltage, Temperature) 변동으로 인해 조절코드(CODE<1:N>)의 값이 의도치 않았던 값으로 인식되어 정상적인 부트 업 동작이 이루어지지 않는 경우 이를 리페어할 수 없다.
한편, 조절코드(CODE<1:N>)에 응답하여 그 레벨이 결정되는 리드기준전압(VREFSA)은, 퓨즈 어레이(100)에서 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 동작의 신뢰성에 직접적인 영향을 끼치는 요소이다.
때문에, 조절코드(CODE<1:N>)의 값은 그 신뢰성이 매우 높아야 하며, 이를 위해, 조절코드(CODE<1:N>)를 저장하는 코드 저장부(150)는 도면에 도시된 것처럼 퓨즈 어레이(100)와는 완전히 구분되어 동작하는 별도의 회로로서 존재하여야 한다. 따라서, 일반적으로 코드 저장부(150)는, 퓨즈 어레이(100)와는 별도로 배치된 싱글 E퓨즈(Single Efuse) 또는 메탈 퓨즈(Metal Fuse)를 사용하여 조절코드(CODE<1:N>)를 저장하게 된다.
그런데, 도면에 도시된 것과 같이 코드 저장부(150)가 퓨즈 어레이(100)와는 완전히 구분되어 동작하는 별도의 회로로서 존재하는 경우는, 차지하는 면적이 늘어난다는 측면에서 부담이 될 수 있다. 특히, 조절코드(CODE<1:N>)의 신뢰성 확보를 위해 상대적으로 큰 면적을 차지하는 싱글 E퓨즈(Single Efuse) 또는 메탈 퓨즈(Metal Fuse)를 코드 저장부(150)에 사용하는 것은 부담을 더욱 가중시키는 방식이 될 수 있다.
<제1 실시예>
도 2는 본 발명의 제1 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 퓨즈 어레이를 포함하는 반도체 장치는, 퓨즈 어레이(200)와, 판단부(220)와, 레벨조절부(240)와, 동작제어부(260)와, 및 퓨즈 어레이 레지스터(290)를 포함한다. 여기서, 퓨즈 어레이(200)에는 다수의 퓨즈(미도시)가 포함되며, 다수의 퓨즈(미도시)는 일부 설정된 퓨즈(202)와 일부 설정된 퓨즈(202) 제외한 나머지 퓨즈(미도시)로 구분된다. 또한, 판단부(220)는, 리드부(222)와, 비교부(224), 및 설정 데이터 출력부(226)를 포함한다. 또한, 레벨조절부(240)는, 조절코드 생성부(242), 및 퓨즈 기준전압 생성부(244)를 포함한다. 또한, 동작제어부(260)는, 카운팅부(262), 및 동작부(264)를 포함한다.
퓨즈 어레이(200)에는, 다수의 퓨즈(미도시)가 어레이 형태로 배치된다. 또한, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)에는 설정된 값의 데이터(EXPDATA)가 럽쳐되어 있다. 또한, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에는 다수의 퓨즈 데이터(FDATA)가 럽쳐되어 있다.
판단부(220)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드기준전압(VREFSA)의 레벨을 기준으로 설정된 퓨즈(202)에 저장된 설정된 값의 데이터(EXPDATA)를 리드(RDDATA{PRE})하고, 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는지 여부를 판단한다. 예컨대, 리드기준전압(VREFSA)의 레벨이 상대적으로 너무 낮거나 상대적으로 너무 높은 경우 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 가지 않을 것이기 때문에 판단부(220)에서 출력되는 비교신호(COMP_PF)가 비활성화될 것이다. 반대로, 리드기준전압(VREFSA)이 적절한 레벨을 가질 경우 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 가질 것이기 때문에 판단부(220)에서 출력되는 비교신호(COMP_PF)가 활성화될 것이다.
리드부(222)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드기준전압(VREFSA)의 레벨을 기준으로 설정된 퓨즈(202)에 럽쳐된 데이터(EXPDATA)만 선택하여 리드한다. 즉, 리드부(222)는, 부트 업 준비구간(PRE_BOOT_UP)에서 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)는 리드(RDDATA{NORMAL})하지 않는다.
또한, 리드부(222)는, 부트 업 준비구간(PRE_BOOT_UP)에서 레벨조절부(240)의 마지막 동작결과 결정된 리드기준전압(VREFSA)의 레벨을 그대로 부트 업 구간(BOOT_UP)에서 사용하여 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})한다. 물론, 리드부(222)는, 부트 업 구간(BOOT_UP)에서 설정된 퓨즈(202)에 럽쳐된 데이터(EXPDATA)는 리드(RDDATA{PRE})하지 않는다. 여기서, '레벨조절부(240)의 마지막 동작결과 결정된 리드기준전압(VREFSA)의 레벨'이 의미하는 것은 리드기준전압(VREFSA)의 '적절한 레벨'을 의미한다. 좀 더 자세한 설명은 하기의 레벨조절부(240) 및 동작제어부(260)를 설명하는 부분에서 언급하도록 하겠다.
비교부(224)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드부(222)의 리드 데이터(RDDATA{PRE}) 값을 설정된 값의 데이터(EXPDATA)와 비교하고, 비교결과에 따라 그 활성화여부가 결정되는 비교신호(COMP_PF)를 생성한다. 예컨대, 비교부(224)는, 리드부(222)의 리드 데이터(RDDATA{NORMAL}) 값이 설정된 값의 데이터(EXPDATA)와 서로 같은 값을 갖는 경우 비교신호(COMP_PF)를 활성화시키고, 서로 다른 값을 가질 경우 비교신호(COMP_PF)를 비활성화시킨다.
설정 데이터 출력부(226)는, 부트 업 준비구간(PRE_BOOT_UP)에서 설정된 값의 데이터(EXPDATA)를 생성한다. 이때, 설정된 퓨즈(202)에 저장된 설정된 값의 데이터(EXPDATA)를 설정된 퓨즈(202)에서 리드하지 않고도 설정 데이터 출력부(226)에서 쉽게 출력할 수 있는 것은, 반도체 설계시 '설정된 값'을 미리 알고 있을 뿐만 아니라 '설정된 값'은 일반적으로 매우 단순한 패턴 값을 갖기 때문이다. 예컨대, '설정된 값'을 '1 0 1 0'으로 결정한 경우, 부트 업 준비구간(PRE_BOOT_UP)에서'설정된 값'을 갖는 데이터(EXPDATA)가 생성되도록 하는 회로는 매우 단순한 몇 개의 논리 게이트로 얼마든지 구현 가능하다. 따라서, 설정 데이터 출력부(226)는 도 1에 도시된 코드 저장부(150)와는 완전히 다른 회로구성이며, 차지하는 면적도 매우 작다.
레벨조절부(240)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(220)의 동작결과에 응답하여 리드기준전압(VREFSA)의 레벨을 조절한다. 예컨대, 판단부(220)에서 출력되는 비교신호(COMP_PF)가 비활성화된 경우 리드부(222)에서 리드 데이터(RDDATA{NORMAL})를 정상적으로 리드하지 못했다는 것을 의미하므로 레벨조절부(240)에서는 리드기준전압(VREFSA)의 레벨을 가변시킨다. 반대로, 판단부(220)에서 출력되는 비교신호(COMP_PF)가 활성화된 경우 리드부(222)에서 리드 데이터(RDDATA{NORMAL})를 정상적으로 리드하였다는 것을 의미하므로 레벨조절부(240)에서는 리드기준전압(VREFSA)의 레벨을 가변시키지 않는다.
그리고, 레벨조절부(240)는, 초기화 구간(RST)에서 리드기준전압(VREFSA)을 초기화 레벨로 조절한다. 이때, 초기화 구간(RST)은 부트 업 준비구간(PRE_BOOT_UP) 이전에 진입하는 구간이다. 또한, 리드기준전압(VREFSA)의 초기화 레벨은, 레벨조절부(240)에서 비교신호(COMP_PF)에 응답하여 리드기준전압(VREFSA)을 가변시키는 방식이 어떻게 되는지에 따라 다르게 설정될 수 있다. 예컨대, 리드기준전압(VREFSA)의 초기화 레벨을 상대적으로 낮게 설정한 후 레벨조절부(240)에서 리드기준전압(VREFSA)을 가변시킬 때 설정된 레벨간격만큼씩 상승시키는 방식으로 설정될 수 있다. 반대로, 리드기준전압(VREFSA)의 초기화 레벨을 상대적으로 높게 설정한 후 레벨조절부(240)에서 리드기준전압(VREFSA)을 가변시킬 때 설정된 레벨간격만큼씩 하강시키는 방식으로 설정될 수도 있다.
조절코드 생성부(242)는, 초기화 구간(RST)에서 초기값으로 설정되고, 부트 업 준비구간(PRE_BOOT_UP)에서 비교신호(COMP_PF)에 응답하여 그 값이 가변하는 조절코드(CONCD<1:N>)를 생성한다. 예컨대, 부트 업 준비구간(PRE_BOOT_UP)에서 비교신호(COMP_PF)가 비활성화되는 것에 응답하여 조절코드(CONCD<1:N>)의 값을 가변시킨다. 반대로, 부트 업 준비구간(PRE_BOOT_UP)에서 비교신호(COMP_PF)가 활성화되는 것에 응답하여 조절코드(CONCD<1:N>)의 값을 가변시키지 않는다.
리드기준전압 생성부(244)는, 조절코드(CONCD<1:N>)의 값에 해당하는 레벨을 갖는 리드기준전압(VREFSA)을 생성한다. 예컨대, 조절코드(CONCD<1:N>)의 값이 상대적으로 큰 값을 갖는 것에 응답하여 상대적으로 높은 레벨을 갖는 리드기준전압(VREFSA)을 생성하고, 상대적으로 작은 값을 갖는 것에 응답하여 상대적으로 낮은 레벨을 갖는 리드기준전압(VREFSA)을 생성한다.
동작제어부(260)는, 부트 업 준비구간(PRE_BOOT_UP)에서 비교신호(COMP_PF)에 응답하여 그 값이 가변되는 '제1 반복 횟수'를 기준으로 판단부(220)와 레벨조절부(240)를 번갈아 가면서 반복 동작시킨다.
구체적으로, 동작제어부(260)는, 부트 업 준비구간(PRE_BOOT_UP)에 진입하는 것에 응답하여 판단부(220)와 레벨조절부(240)를 번갈아 가면서 반복 동작시키는 것을 시작하고, 판단부(220) 및 레벨조절부(240)가 '제2 반복 횟수'만큼 연속으로 번갈아 가면서 반복 동작하는 동안 비교신호(COMP_PF)가 계속 활성화상태를 유지하는 것에 응답하여 판단부(220)와 레벨조절부(240)를 번갈아 가면서 반복 동작시키는 것을 멈춘다.
이때, 비교신호(COMP_PF)의 '활성화상태'가 의미하는 것은 전술한 판단부(220)의 구성에서 예시한 것과 같이 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'를 의미한다. 즉, 동작제어부(260)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(220)와 레벨조절부(240)를 번갈아가면서 반복 동작시키되, 판단부(220)의 동작결과에 따라 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'가 연속으로 '제2 반복 횟수'만큼 유지되는 것에 응답하여 판단부(220)와 레벨조절부(240)를 번갈아가면서 반복 동작시키는 것을 멈춘다. 이때, 부트 업 준비구간(PRE_BOOT_UP)에 진입한 이후 판단부(220)와 레벨조절부(240)가 번갈아가면서 반복 동작된 총 횟수가 '제1 반복 횟수'이다. 따라서, '제2 반복 횟수'는 '제1 반복 횟수'보다 작거나 같은 횟수가 된다. 또한, '제2 반복 횟수'는 미리 고정된 값이고, '제1 반복 횟수'는 판단부(220)의 동작결과에 따라 가변되는 값이다.
정리하면, 동작제어부(260)에서는 판단부(220)와 레벨조절부(240)를 번갈아가면서 '제1 반복 횟수'만큼 반복 동작시킨 후 판단부(220)와 레벨조절부(240)의 반복 동작을 멈춘다. 이때, '제1 반복 횟수'에 도달하는 조건은, 판단부(220)의 동작결과에 따라 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'가 연속으로 '제2 반복 횟수'만큼 유지되는 경우가 된다.
이때, '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'가 연속으로 '제2 반복 횟수'만큼 유지되었다는 것은, 판단부(220)의 동작에 제공되는 리드기준전압(VREFSA)의 레벨이 '적절한 레벨'이 되었다는 것을 의미한다. 따라서, 동작제어부(260)에서 판단부(220)와 레벨조절부(240)를 번갈아 가면서 반복 동작시키는 것이 멈춘 후 레벨조절부(240)에서 생성되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 오류 없이 리드할 수 있는 '적절한 레벨'이라고 볼 수 있다. 때문에, 부트 업 준비구간(PRE_BOOT_UP)에서 레벨조절부(240)의 마지막 동작결과 결정된 리드기준전압(VREFSA)의 레벨을 그대로 부트 업 구간(BOOT_UP)에서 사용하여 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 리드부(222)의 동작은 신뢰성을 확보한 동작이 될 수 있다.
카운팅부(262)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(220)의 동작결과에 따라 활성화 상태의 비교신호(COMP_PF)가 생성될 때마다 '카운팅 횟수'를 가변시키고, 비교신호(COMP_PF)가 비활성화되는 것에 응답하여 '카운팅 횟수'를 초기화시키며, '카운팅 횟수'가 '제2 반복 횟수'에 도달하는 것에 응답하여 동작 완료 신호(FINALEN)를 생성한다. 즉, 카운팅부(262)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(220)의 동작결과에 따라 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'인 경우 '카운팅 횟수'를 가변시킨다. 이렇게, '카운팅 횟수'가 가변하다가 중간에 한 번이라도 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖지 않는 상태'가 되면, '카운팅 횟수'를 초기화시킨다. 따라서, 카운팅부(262)에서'카운팅 횟수'가 '제2 반복 횟수'에 도달한다는 것은, 판단부(220)의 동작결과에 따라 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'를 연속으로 '제2 반복 횟수'만큼 판단하였다는 것을 의미한다.
동작부(264)는, 부트 업 준비구간(PRE_BOOT_UP)에 진입하는 것에 응답하여 판단부(220) 및 레벨조절부(240)를 번갈아 가면서 반복 동작시키는 것을 시작하고, 동작 완료 신호(FINALEN)에 응답하여 판단부(220) 및 레벨조절부(240)를 번갈아 가면서 반복 동작시키는 것을 멈춘다. 예컨대, 동작부(264)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(220) 동작의 인에이블 여부를 결정하는 판단 인에이블 신호(CPEN)와 레벨조절부(240) 동작의 인에이블 여부를 결정하는 조절 인에이블 신호(LVEN)를 번갈아 가면서 반복적으로 활성화시키는 방식을 통해 판단부(220)와 레벨조절부(240)를 번갈아 가면서 반복 동작시킨다. 이때, 판단부(220)의 구성요소 중 비교부(224)로 판단 인에이블 신호(CPEN)가 인가되는 동작을 통해 판단부(220)의 동작이 반복될 수 있다. 마찬가지로, 레벨조절부(240)의 구성요소 중 조절코드 생성부(242)로 조절 인에이블 신호(LVEN)가 인가되는 동작을 통해 레벨조절부(240)의 동작이 반복될 수 있다.
퓨즈 어레이 레지스터(290)는, 내부에 다수의 레지스터(또는 래치)가 포함되어 부트 업 구간(BOOT_UP)에서 리드부(220)를 통해 리드된 데이터(RDDATA{NORMAL}), 즉, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 저장된 다수의 퓨즈 데이터(FDATA)를 입력받아 저장한다. 이를 통해, 반도체 장치의 내부회로(미도시)에서 다수의 퓨즈 데이터(FDATA)를 사용할 필요가 있을 때, 퓨즈 어레이(200)로부터 직접 전달받는 것이 아니라 리드 데이터(RDDATA{NORMAL})로서 저장된 다수의 퓨즈 데이터(FDATA)를 퓨즈 어레이 레지스터(290)로부터 전달받는다. 이를 통해, 반도체 장치의 내부회로(미도시)는 빠르고 안정적으로 다수의 퓨즈 데이터(FDATA)를 전달받아 사용할 수 있다.
전술한 구성에서 부트 업 준비구간(PRE_BOOT_UP)은 'PRE_BOOT_UP'가 활성화되는 구간을 의미하며, 부트 업 구간(BOOT_UP)에 앞서서 수행된다. 마찬가지로, 부트 업 구간(BOOT_UP)은 'BOOT_UP'가 활성화되는 구간을 의미하며, 부트 업 준비구간(PRE_BOOT_UP)이 수행된 이후 수행된다. 이때, 'PRE_BOOT_UP'과 'BOOT_UP'을 생성하는 회로는, 도면에 직접적으로 도시되지 않았지만 설계자의 선택에 따라 MRS(Mode Register Set)과 같은 반도체 장치 내부에서 반도체 장치의 동작모드를 정의하기 위한 회로들에 의해 제어될 수도 있고, 반도체 장치 외부에서 컨트롤러로부터 직접적으로 입력될 수도 있다.
도 3은 도 2에 도시된 본 발명의 제1 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 퓨즈 어레이를 포함하는 반도체 장치의 동작은 부트 업 준비구간(PRE_BOOT_UP)의 동작과 부트 업 구간(BOOT_UP)의 동작을 포함한다.
이때, 부트 업 준비구간(PRE_BOOT_UP)은 리드기준전압(VREFSA)의 레벨이 가변하면서 '적절한 레벨'을 찾는 구간이므로 '리드기준전압(VREFSA) 가변구간'이라고 볼 수 있다.
반면, 부트 업 구간(BOOT_UP)은 부트 업 준비구간(PRE_BOOT_UP)에서 결정된 리드기준전압(VREFSA)의 레벨이 고정된 상태로 퓨즈 어레이(200)에 럽쳐된 데이터를 리드하는 구간이므로, '리드기준전압(VREFSA) 고정구간'이라고 볼 수 있다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서는 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)에 럽쳐된 설정된 값의 데이터(EXPDATA)를 리드기준전압(VREFSA)의 레벨을 기준으로 리드(RDDATA{PRE})한다. 이와 같이, 설정된 퓨즈(202)에 럽쳐된 설정된 값의 데이터(EXPDATA)를 리드(RDDATA{PRE})하는 것을 '제1 리드동작'이라고 정의할 수 있다.
반면, 부트 업 구간(BOOT_UP)에서는 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드기준전압(VREFSA)의 레벨을 기준으로 리드(RDDATA{NORMAL})한다. 이와 같이, 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 것을 '제2 리드동작'이라고 정의할 수 있다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는지 여부를 판단하는 동작을 '판단동작'이라고 정의할 수 있다. 즉, '판단동작'이 수행되는 시점에서 설정된 퓨즈(202)에는 설정된 값의 데이터(EXPDATA)가 이미 럽쳐되어 있는 상태이므로, '판단동작'은 '제1 리드동작'이 올바르게 수행되었는지 여부를 판단하는 동작이 된다.
따라서, 부트 업 준비구간(PRE_BOOT_UP)에서 수행되는'판단동작'의 동작은 두 가지 동작으로 구분된다.
먼저, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 경우 비교신호(COMP_PF)를 활성화시키는 것을 '제1 판단동작'으로 정의할 수 있다. 따라서, '제1 판단동작'이 수행되는 것은, '제1 리드동작'에 사용된 리드기준전압(VREFSA)이 '적절한 레벨'로 판단되었다는 것을 의미한다.
반면, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖지 않는 경우 비교신호(COMP_PF)를 비활성화시키는 것을 '제2 판단동작'으로 정의할 수 있다. 따라서, '제2 판단동작'이 수행되는 것은, '제1 리드동작'에 사용된 리드기준전압(VREFSA)이 '적절한 레벨'로 판단되지 않았다는 것을 의미한다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서 '판단동작'의 수행결과는 이후 이어지는 두 가지 동작에 영향을 미친다.
첫 번째로, 부트 업 준비구간(PRE_BOOT_UP)에서 '판단동작'이 수행된 결과에 따라 리드기준전압(VREFSA)의 레벨을 조절하는 '조절동작'에 영향을 미친다.
만약, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 판단동작'이 수행되어 '제1 리드동작'이 올바르게 수행된 것으로 판단되었다면, '제1 리드동작'에 사용된 리드기준전압(VREFSA)의 레벨이 '적절한 레벨'을 갖는 상태라고 볼 수 있다. 따라서, '제1 판단동작'에 대응하는 '조절동작'에서는 리드기준전압(VREFSA)의 레벨을 가변시키지 않는다.
반면, 부트 업 준비구간(PRE_BOOT_UP)에서 '제2 판단동작'이 수행되어 '제1 리드동작'이 올바르게 수행되지 못한 것으로 판단되었다면, '제1 리드동작'에 사용된 리드기준전압(VREFSA)의 레벨이 '적절한 레벨'을 갖는 상태라고 볼 수 없다. 따라서, '제2 판단동작'에 대응하는 '조절동작'에서는 리드기준전압(VREFSA)의 레벨을 가변시키게 된다.
두 번째로, 부트 업 준비구간(PRE_BOOT_UP)에서 '판단동작'이 수행된 결과에 따라 '제1 리드동작'을 반복하여 수행할 것인지 여부를 결적하는데 영향을 미친다.
만약, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 판단동작'이 수행되어 '제1 리드동작'이 정상적으로 수행된 것으로 판단되었다면, '제1 리드동작'에 사용된 리드기준전압(VREFSA)의 레벨이 '적절한 레벨'을 갖는 상태라고 볼 수 있다. 따라서, '제1 판당동작'에 대응하는 '조절동작'이 수행된 이후 '제1 리드동작'을 반복하여 수행할 필요가 없다.
물론, 본 발명에서는 '제1 판단동작'이 연속으로 '제2 반복 횟수'만큼 반복되는 동안 계속해서 수행된 것으로 판단되는 경우에만 '조절동작'이 수행된 이후 '제1 리드동작'을 반복하여 수행하지 않도록 정의하고 있다. 이는, '판단동작'에서 오류가 발생할 가능성이 존재하기 때문에 '제1 판단동작'이 수행된 것이 일시적인 오류에 의한 동작이 아닌지를 반복적으로 확인하는 것이며, 설계자의 선택에 따라 '제2 반복 횟수'는 얼마든지 조절될 수 있다.
반면, 부트 업 준비구간(PRE_BOOT_UP)에서 수행된 '제2 판단동작'이 한 번이라도 수행된 것으로 판단되었다면, '제1 리드동작'에 사용된 리드기준전압(VREFSA)의 레벨이 '적절한 레벨'을 갖는 상태라고 볼 수 없다. 따라서, '제2 판단동작'에 대응하는 '조절동작'이 수행된 이후 '제1 리드동작'을 반복하여 수행하여야 한다.
정리하면, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 판단동작'이 어떤 시점에서 수행되었는지에 따라 이어지는 '제1 리드동작'이 반복 동작하는 총 횟수에 해당하는 '제1 반복 횟수(K)'가 결정된다.
예컨대, 부트 업 준비구간(PRE_BOOT_UP)에서 첫 번째 '제1 리드동작'이 수행된 결과에 대해 '제2 판단동작'이 수행되면, 첫 번째 '조절동작'의 수행을 통해 리드기준전압(VREFSA)의 레벨이 가변되는 것에 이어서 두 번째 '제1 리드동작'이 수행될 것이다. 다시, 두 번째 '제1 리드동작'이 수행된 결과에 대해 '제2 판단동작'이 수행되면, 두 번째'조절동작'의 수행을 통해 리드기준전압(VREFSA)의 레벨이 가변되는 것에 이어서 세 번째 '제1 리드동작'이 수행될 것이다. 이와 같은 방식으로, 일곱 번째 '제1 리드동작'이 수행된 결과에 대해서 처음으로 '제1 판단동작'이 수행되면, 일곱 번째 '조절동작'의 수행을 통해 리드기준전압(VREFSA)의 레벨이 가변되지 않는 것에 이어서 여덟 번째 '제1 리드동작'이 수행될 것이다. 다시, 여덟 번째 '제1 리드동작'이 수행된 결과에 대해서 두 번째로 '제1 판단동작'이 수행되면, 여덟 번째 '조절동작'의 수행을 통해 리드기준전압(VREFSA)의 레벨이 가변되지 않는 것과 함께 더 이상 '제1 리드동작'을 반복하지 않도록 할 것이다. 이와 같은 예시에서 '제1 반복 횟수(K)'는 '8'이 되고, '제2 반복 횟수'는 '2'가 된다.
전술한 바와 같이 부트 업 준비구간(PRE_BOOT_UP)에서는 '제1 리드동작'과 '판단동작' 및 '조절동작'을 번갈아 가면서 '제1 반복 횟수(K)'만큼 반복적으로 수행하면서, 리드기준전압(VREFSA)이 '적절한 레벨'을 갖는 상태가 될 수 있도록 한다. 즉, 부트 업 준비구간(PRE_BOOT_UP)이 종료되는 시점에서는 리드기준전압(VREFSA)이 '적절한 레벨'을 가진 상태가 된다.
따라서, 부트 업 준비구간(PRE_BOOT_UP) 내에서 '조절동작'의 마지막 수행으로 인해 '적절한 레벨'로 결정된 리드기준전압(VREFSA)을 부트 업 준비구간(PRE_BOOT_UP)에 이어서 진입하는 부트 업 구간(BOOT_UP)에서 그대로 사용하는 '제2 리드동작'은 신뢰성을 확보한 동작이 될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 제1 실시예를 적용하면, 퓨즈 어레이(200)에 럽쳐(rupture) 되어 있는 데이터를 리드하는 부트 업 구간(BOOT_UP)에 앞서서 부트 업 준비구간(PRE_BOOT_UP)을 수행한다. 부트 업 준비구간(PRE_BOOT_UP)에서는 퓨즈 어레이(200)의 일부 설정된 퓨즈(202)에 설정된 값으로 럽쳐된 데이터(EXPDATA)에 대해 리드기준전압(VREFSA)의 레벨을 가변시켜 반복적으로 리드(RDDATA{PRE})하면서 정상적으로 리드되었는지 여부를 트레이닝하는 방식을 통해 최종적인 리드기준전압(VREFSA)의 레벨을 결정하기 때문에 매우 안정적으로 '적절한 레벨'을 갖는 리드기준전압(VREFSA)의 레벨을 결정할 수 있다.
특히, 부트 업 준비구간(PRE_BOOT_UP)이 부트 업 구간(BOOT_UP)에 앞서서 자동으로 수행되는 형태로 리드기준전압(VREFSA)의 레벨을 결정하기 때문에 반도체 장치의 PVT(Process, Voltage, Temperature) 변동과 상관없이 항상 '적절한 레벨'을 갖는 리드기준전압(VREFSA)을 생성할 수 있다.
또한, 퓨즈 어레이(200)의 일부 설정된 퓨즈(202)를 미리 설정된 값의 데이터(EXPDATA)으로 럽쳐한 뒤 그 데이터(EXPDATA)를 반복적으로 리드(RDDATA{PRE})하는 트레이닝 방식을 사용하기 때문에, 리드기준전압(VREFSA)의 레벨을 설정하기 위해 퓨즈 어레이(200)에 비해 상대적으로 큰 면적을 차지하는 별도의 메탈 퓨즈나 싱글 E퓨즈가 배치될 필요가 없다.
<제2 실시예>
도 4는 본 발명의 제2 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 퓨즈 어레이를 포함하는 반도체 장치는, 퓨즈 어레이(400)와, 판단부(420)와, 레벨조절부(440)와, 동작제어부(460)와, 레벨결정부(430), 및 퓨즈 어레이 레지스터(490)를 포함한다. 여기서, 퓨즈 어레이(400)에는 다수의 퓨즈(미도시)가 포함되며, 다수의 퓨즈(미도시)는 일부 설정된 퓨즈(402)와 일부 설정된 퓨즈(402) 제외한 나머지 퓨즈(미도시)로 구분된다. 또한, 판단부(420)는, 리드부(422)와, 비교부(424), 및 설정 데이터 출력부(426)를 포함한다. 또한, 레벨조절부(440)는, 조절코드 생성부(442), 및 퓨즈 기준전압 생성부(444)를 포함한다. 또한, 동작제어부(460)는, 카운팅부(462)와, 동작부(464), 및 저장부(466)를 포함한다.
퓨즈 어레이(400)에는, 다수의 퓨즈(미도시)가 어레이 형태로 배치된다. 또한, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)에는 설정된 값의 데이터(EXPDATA)가 럽쳐되어 있다. 또한, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에는 다수의 퓨즈 데이터(FDATA)가 럽쳐되어 있다.
판단부(420)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드기준전압(VREFSA)의 레벨을 기준으로 설정된 퓨즈(402)에 저장된 설정된 값의 데이터(EXPDATA)를 리드(RDDATA{PRE})하고, 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는지 여부를 판단한다. 예컨대, 리드기준전압(VREFSA)의 레벨이 상대적으로 너무 낮거나 상대적으로 너무 높은 경우 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 가지 않을 것이기 때문에 판단부(420)에서 출력되는 비교신호(COMP_PF)가 비활성화될 것이다. 반대로, 리드기준전압(VREFSA)이 적절한 레벨을 가질 경우 리드된 데이터(RDDATA{PRE})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 가질 것이기 때문에 판단부(420)에서 출력되는 비교신호(COMP_PF)가 활성화될 것이다.
리드부(422)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드기준전압(VREFSA)의 레벨을 기준으로 설정된 퓨즈(402)에 럽쳐된 데이터(EXPDATA)만 선택하여 리드한다. 즉, 리드부(422)는, 부트 업 준비구간(PRE_BOOT_UP)에서 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)는 리드(RDDATA{NORMAL})하지 않는다.
또한, 리드부(422)는, 부트 업 준비구간(PRE_BOOT_UP)에서 레벨결정부(430)에 의해 다시 조절된 리드기준전압(VREFSA)의 레벨을 그대로 부트 업 구간(BOOT_UP)에서 사용하여 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})한다. 물론, 리드부(422)는, 부트 업 구간(BOOT_UP)에서 설정된 퓨즈(402)에 럽쳐된 데이터(EXPDATA)는 리드(RDDATA{PRE})하지 않는다. 여기서, '레벨결정부(430)에 의해 다시 조절된 리드기준전압(VREFSA)의 레벨'이 의미하는 것은 리드기준전압(VREFSA)의 '적절한 레벨'을 의미한다. 좀 더 자세한 설명은 하기의 레벨조절부(440)와 레벨결정부(430) 및 동작제어부(460)를 설명하는 부분에서 언급하도록 하겠다.
비교부(424)는, 부트 업 준비구간(PRE_BOOT_UP)에서 리드부(422)의 리드 데이터(RDDATA{PRE}) 값을 설정된 값의 데이터(EXPDATA)와 비교하고, 비교결과에 따라 그 활성화여부가 결정되는 비교신호(COMP_PF)를 생성한다. 예컨대, 비교부(424)는, 리드부(422)의 리드 데이터(RDDATA{NORMAL}) 값이 설정된 값의 데이터(EXPDATA)와 서로 같은 값을 갖는 경우 비교신호(COMP_PF)를 활성화시키고, 서로 다른 값을 가질 경우 비교신호(COMP_PF)를 비활성화시킨다.
설정 데이터 출력부(426)는, 부트 업 준비구간(PRE_BOOT_UP)에서 설정된 값의 데이터(EXPDATA)를 생성한다. 이때, 설정된 퓨즈(402)에 저장된 설정된 값의 데이터(EXPDATA)를 설정된 퓨즈(402)에서 리드하지 않고도 설정 데이터 출력부(426)에서 쉽게 출력할 수 있는 것은, 반도체 설계시 '설정된 값'을 미리 알고 있을 뿐만 아니라 '설정된 값'은 일반적으로 매우 단순한 패턴 값을 갖기 때문이다. 예컨대, '설정된 값'을 '1 0 1 0'으로 결정한 경우, '설정된 값'을 갖는 데이터(EXPDATA)가 부트 업 준비구간(PRE_BOOT_UP)에서 생성되도록 하는 회로는 매우 단순한 몇 개의 논리 게이트로 얼마든지 구현 가능하다. 따라서, 설정 데이터 출력부(426)는 도 1에 도시된 코드 저장부(150)와는 완전히 다른 회로구성이며, 차지하는 면적도 매우 작다.
레벨조절부(440)는, 부트 업 준비구간(PRE_BOOT_UP)에서 그 동작이 반복될 때마다 리드기준전압(VREFSA)의 레벨을 조절한다. 예컨대, 부트 업 준비구간(PRE_BOOT_UP)에서 첫 번째 동작할 때 조절하는 리드기준전압(VREFSA)의 레벨보다 두 번째 동작할 때 조절하는 리드기준전압(VREFSA)의 레벨이 설정된 레벨간격만큼 높거나 낮은 레벨이 될 수 있다.
그리고, 레벨조절부(440)는, 초기화 구간(RST)에서 리드기준전압(VREFSA)을 초기화 레벨로 조절한다. 이때, 초기화 구간(RST)은 부트 업 준비구간(PRE_BOOT_UP) 이전에 진입하는 구간이다. 또한, 리드기준전압(VREFSA)의 초기화 레벨은, 그 동작이 반복될 때마다 레벨조절부(440)에서 리드기준전압(VREFSA)을 가변시키는 방식이 어떻게 되는지에 따라 다르게 설정될 수 있다. 예컨대, 리드기준전압(VREFSA)의 초기화 레벨을 상대적으로 낮게 설정한 후 레벨조절부(440)가 반복동작하면서 리드기준전압(VREFSA)을 가변시킬 때 설정된 레벨간격만큼씩 상승시키는 방식으로 설정될 수 있다. 반대로, 리드기준전압(VREFSA)의 초기화 레벨을 상대적으로 높게 설정한 후 레벨조절부(440)가 반복 동작하면서 리드기준전압(VREFSA)을 가변시킬 때 설정된 레벨간격만큼씩 하강시키는 방식으로 설정될 수도 있다.
조절코드 생성부(442)는, 초기화 구간(RST)에서 초기값으로 설정되고, 부트 업 준비구간(PRE_BOOT_UP)에서 동작이 반복될 때마다 그 값이 가변하는 조절코드(CONCD<1:N>{PRE})를 생성한다.
리드기준전압 생성부(444)는, 조절코드(CONCD<1:N>{PRE})의 값에 해당하는 레벨을 갖는 리드기준전압(VREFSA)을 생성한다. 예컨대, 조절코드(CONCD<1:N>{PRE})의 값이 상대적으로 큰 값을 갖는 것에 응답하여 상대적으로 높은 레벨을 갖는 리드기준전압(VREFSA)을 생성하고, 상대적으로 작은 값을 갖는 것에 응답하여 상대적으로 낮은 레벨을 갖는 리드기준전압(VREFSA)을 생성한다.
동작제어부(460)는, 부트 업 준비구간(PRE_BOOT_UP)에서 비교신호(COMP_PF)에 응답하여 그 값이 고정된 '제3 반복 횟수(M)'를 기준으로 판단부(420)와 레벨조절부(440)를 번갈아 가면서 반복 동작시키고, 반복 동작마다 판단부(420)에서 생성되는 비교신호(COMP_PF)를 각각 저장(COMP_PF<1:M>)한다.
카운팅부(462)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(420) 및 레벨조절부(440)가 번갈아 가면서 동작할 때마다 '카운팅 횟수'를 증가시키고, '카운팅 횟수'가 '제3 반복 횟수(M)'에 도달하는 것에 응답하여 동작 완료 신호(FINALEN)를 생성한다.
동작부(464)는, 부트 업 준비구간(PRE_BOOT_UP)에 진입하는 것에 응답하여 판단부(420) 및 레벨조절부(440)를 번갈아 가면서 반복 동작시키는 것을 시작하고, 동작 완료 신호(FINALEN)에 응답하여 판단부(420) 및 레벨조절부(440)를 번갈아 가면서 반복 동작시키는 것을 멈춘다. 예컨대, 동작부(464)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(420) 동작의 인에이블 여부를 결정하는 판단 인에이블 신호(CPEN)와 레벨조절부(440) 동작의 인에이블 여부를 결정하는 조절 인에이블 신호(LVEN)를 번갈아 가면서 반복적으로 활성화시키는 방식을 통해 판단부(420)와 레벨조절부(440)를 번갈아 가면서 반복 동작시킨다. 이때, 판단부(420)의 구성요소 중 비교부(424)로 판단 인에이블 신호(CPEN)가 인가되는 동작을 통해 판단부(420)의 동작이 반복될 수 있다. 마찬가지로, 레벨조절부(440)의 구성요소 중 조절코드 생성부(442)로 조절 인에이블 신호(LVEN)가 인가되는 동작을 통해 레벨조절부(440)의 동작이 반복될 수 있다.
저장부(466)는, 부트 업 준비구간(PRE_BOOT_UP)에서 판단부(420) 및 레벨조절부(440)가 번갈아 가면서 반복 동작할 때마다 판단부(420)에서 생성되는 비교신호(COMP_PF)를 각각 저장(COMP_PF<1:M>)한다. 즉, 저장부(466)는, 판단부(420)에서 생성되는 비교신호(COMP_PF)가 활성화 상태를 갖든 아니면 비활성화 상태를 갖든 상관없이 판단부(420) 및 레벨조절부(440)가 번갈아가면서 반복 동작할 때마다 순서대로 비교신호(COMP_PF)를 저장(COMP_PF<1:M>)한다. 따라서, 저장부(466)에 저장(COMP_PF<1:M>)된 비교신호(COMP_PF)의 총 개수는 '제3 반복 횟수(M)'에 대응하는 값이 된다.
이때, 비교신호(COMP_PF)의 '활성화상태'가 의미하는 것은 전술한 판단부(420)의 구성에서 예시한 것과 같이 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 상태'를 의미한다. 반대로, 비교신호(COMP_PF)의 '비활성화 상태'가 의미하는 것은 전술한 판단부(420)의 구성에서 예시한 것과 같이 '리드 데이터(RDDATA{NORMAL})의 값이 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖지 않는 상태'를 의미한다.
그런데, 비교신호(COMP_PF)가 활성화 상태를 갖든 아니면 비활성화 상태를 갖든 상관없이 레벨조절부(440)를 반복 동작시키게 되면, 리드기준전압(VREFSA)의 레벨은 초기 레벨부터 한 쪽 방향으로 가변할 것이다. 예컨대, 리드기준전압(VREFSA)의 초기 레벨이 상대적으로 낮은 레벨이라고 가정한 상태에서 비교신호(COMP_PF)가 활성화 상태를 갖든 아니면 비활성화 상태를 갖든 상관없이 레벨조절부(440)를 반복 동작시키게 되면 리드기준전압(VREFSA)은 계속적으로 설정된 레벨간격만큼씩 증가하여 상대적으로 높은 레벨이 될 것이다.
이와 같이 리드기준전압(VREFSA)의 레벨이 가변하는 것을 사용하여 비교신호(COMP_PF)가 활성화 상태를 갖든 아니면 비활성화 상태를 갖든 상관없이 판단부(420)를 반복 동작시키게 되면, 초기에는 비교신호(COMP_PF)가 비활성화 상태를 유지하다가 어느 시점에서 활성화 상태로 전환되고, 이어서 다시 어느 시점에서 비활성화 상태로 전환될 것이다.
따라서, 저장부(466)에는 비활성화 상태를 갖다가 어느 시점에서 활성화 상태로 전환되고, 이어서 다시 어느 시점에서 비활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변화가 그대로 저장(COMP_PF<1:M>)될 것이다.
물론, 전술한 비교신호(COMP_PF)의 상태 변동은, 레벨조절부(440)의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 초기의 반복 동작 구간이나 후기의 반복 동작 구간이 아닌 중간의 반복 동작 구간으로 가정한 경우이다.
만약, 레벨조절부(440)의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 초기의 반복 동작 구간으로 가정할 경우, 저장부(466)에는 활성화 상태를 갖다가 어느 시점에서 비활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변가 그대로 저장(COMP_PF<1:M>)될 것이다.
마찬가지로, 레벨조절부(440)의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 후기의 반복 동작 구간으로 가정할 경우, 저장부(466)에는 비활성화 상태를 갖다가 어느 시점에서 활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변가 그대로 저장(COMP_PF<1:M>)될 것이다.
레벨결정부(430)는, 부트 업 준비구간(PRE_BOOT_UP)에서 동작제어부(460)에 의한 판단부(420) 및 레벨조절부(440)의 반복동작이 멈춘 이후 저장부(466)에 저장된 '제3 반복 횟수(M)'만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에 응답하여 레벨조절부(440)에서 출력되는 리드기준전압(VREFSA)의 레벨을 다시 조절한다. 즉, 레벨결정부(430)는, 저장부(466)에 저장된 '제3 반복 횟수(M)'만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에 응답하여 리드기준전압(VREFSA)을 '적절한 레벨'으로 다시 조절한다. 이때, 레벨결정부(430)에서 리드기준전압(VREFSA)을 '적절한 레벨'로 다시 조절하는 방법으로는, 저장부(466)에 저장된 '제3 반복 횟수(M)'만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에서 비교신호(COMP_PF)가 '활성화 상태'를 유지하는 구간 중 중간에 위치한 어느 하나의 '활성화 상태'를 선택하는 방법이 될 수 있다.
정리하면, 동작제어부(460)에서 판단부(420)와 레벨조절부(440) 및 저장부(466)를 번갈아 가면서 반복 동작시키는 것이 멈춘 후 레벨조절부(440)에서 생성되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 오류 없이 리드할 수 있는 '적절한 레벨'이라고 볼 수 없다.
대신, 판단부(420)와 레벨조절부(440) 및 저장부(466)를 번갈아 가면서 반복 동작시키는 것이 멈춘 후 레벨결정부(430)에서 레벨조절부(440)의 동작을 제어하여 그 레벨이 다시 조절되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 오류 없이 리드할 수 있는 '적절한 레벨'이라고 볼 수 있다. 때문에, 부트 업 준비구간(PRE_BOOT_UP)에서 레벨결정부(430)에 의해 다시 조절된 리드기준전압(VREFSA)의 레벨을 그대로 부트 업 구간(BOOT_UP)에서 사용하여 퓨즈 어레이(200)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(202)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 리드부(222)의 동작은 신뢰성을 확보한 동작이 될 수 있다.
그리고, 레벨결정부(430)에서 레벨조절부(440)의 동작을 제어하는 방식은, 도면에 도시된 것처럼 저장부(466)에 저장된 비교신호(COMP_PF)에 대한 '제3 반복 횟수(M)'만큼의 상태변화(COMP_PF<1:M>)를 사용하여 퓨즈기준전압 생성부(444)의 동작을 직접 제어하는 방식을 사용할 수 있다.
퓨즈 어레이 레지스터(490)는, 내부에 다수의 레지스터(또는 래치)가 포함되어 부트 업 구간(BOOT_UP)에서 리드부(420)를 통해 리드된 데이터(RDDATA{NORMAL}), 즉, 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에 저장된 다수의 퓨즈 데이터(FDATA)를 입력받아 저장한다. 이를 통해, 반도체 장치의 내부회로(미도시)에서 다수의 퓨즈 데이터(FDATA)를 사용할 필요가 있을 때, 퓨즈 어레이(400)로부터 직접 전달받는 것이 아니라 리드 데이터(RDDATA{NORMAL})로서 저장된 다수의 퓨즈 데이터(FDATA)를 퓨즈 어레이 레지스터(490)로부터 전달받는다. 이를 통해, 반도체 장치의 내부회로(미도시)는 빠르고 안정적으로 다수의 퓨즈 데이터(FDATA)를 전달받아 사용할 수 있다.
전술한 구성에서 부트 업 준비구간(PRE_BOOT_UP)은 'PRE_BOOT_UP'가 활성화되는 구간을 의미하며, 부트 업 구간(BOOT_UP)에 앞서서 수행된다. 마찬가지로, 부트 업 구간(BOOT_UP)은 'BOOT_UP'가 활성화되는 구간을 의미하며, 부트 업 준비구간(PRE_BOOT_UP)이 수행된 이후 수행된다. 이때, 'PRE_BOOT_UP'과 'BOOT_UP'을 생성하는 회로는, 도면에 직접적으로 도시되지 않았지만 설계자의 선택에 따라 MRS(Mode Register Set)과 같은 반도체 장치 내부에서 반도체 장치의 동작모드를 정의하기 위한 회로들에 의해 제어될 수도 있고, 반도체 장치 외부에서 컨트롤러로부터 직접적으로 입력될 수도 있다.
도 5는 도 4에 도시된 본 발명의 제2 실시예에 따른 반도체 장치에서 퓨즈 어레이의 부트 업 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 퓨즈 어레이를 포함하는 반도체 장치의 동작은 부트 업 준비구간(PRE_BOOT_UP)의 동작과 부트 업 구간(BOOT_UP)의 동작을 포함한다.
이때, 부트 업 준비구간(PRE_BOOT_UP)은 리드기준전압(VREFSA)의 레벨이 가변하면서 '적절한 레벨'을 찾는 구간이므로 '리드기준전압(VREFSA) 가변구간'이라고 볼 수 있다.
반면, 부트 업 구간(BOOT_UP)은 부트 업 준비구간(PRE_BOOT_UP)에서 결정된 리드기준전압(VREFSA)의 레벨이 고정된 상태로 퓨즈 어레이(400)에 럽쳐된 데이터를 리드하는 구간이므로, '리드기준전압(VREFSA) 고정구간'이라고 볼 수 있다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서는 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)에 럽쳐된 설정된 값의 데이터(EXPDATA)를 리드기준전압(VREFSA)의 레벨을 기준으로 리드(RDDATA{PRE})한다. 이와 같이, 설정된 퓨즈(402)에 럽쳐된 설정된 값의 데이터(EXPDATA)를 리드(RDDATA{PRE})하는 것을 '제1 리드동작'이라고 정의할 수 있다.
반면, 부트 업 구간(BOOT_UP)에서는 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시) 중 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드기준전압(VREFSA)의 레벨을 기준으로 리드(RDDATA{NORMAL})한다. 이와 같이, 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 것을 '제2 리드동작'이라고 정의할 수 있다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는지 여부를 판단하는 동작을 '판단동작'이라고 정의할 수 있다. 즉, '판단동작'이 수행되는 시점에서 설정된 퓨즈(202)에는 설정된 값의 데이터(EXPDATA)가 이미 럽쳐되어 있는 상태이므로, '판단동작'은 '제1 리드동작'이 올바르게 수행되었는지 여부를 판단하는 동작이 된다.
따라서, 부트 업 준비구간(PRE_BOOT_UP)에서 수행되는'판단동작'의 동작은 두 가지 동작으로 구분된다.
먼저, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖는 경우 비교신호(COMP_PF)를 활성화시키는 것을 '제1 판단동작'으로 정의할 수 있다. 따라서, '제1 판단동작'이 수행되는 것은, '제1 리드동작'에 사용된 리드기준전압(VREFSA)이 '적절한 레벨'로 판단되었다는 것을 의미한다.
반면, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'이 수행된 결과 출력되는 리드된 데이터(RDDATA{PRE})가 실제로 설정된 값의 데이터(EXPDATA)와 동일한 값을 갖지 않는 경우 비교신호(COMP_PF)를 비활성화시키는 것을 '제2 판단동작'으로 정의할 수 있다. 따라서, '제2 판단동작'이 수행되는 것은, '제1 리드동작'에 사용된 리드기준전압(VREFSA)이 '적절한 레벨'로 판단되지 않았다는 것을 의미한다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서는 '제1 리드동작'과 '판단동작' 및 '조절동작'을 '제3 반복 횟수(M)'만큼 번갈아가면서 반복 수행한다. 여기서, '조절동작'은 리드기준전압(VREFSA)의 레벨을 가변시키는 동작으로서, 그 동작이 반복될 때마다 리드기준전압(VREFSA)의 레벨을 가변시킨다. 즉, '조절동작'은 초기화 구간에서 리드기준전압(VREFSA)의 레벨을 초기화시킨 후, 부트 업 준비구간(PRE_BOOT_UP)에서 '조절동작'이 반복적으로 수행될 때마다 리드기준전압(VREFSA)의 레벨을 설정된 레벨간격씩 가변시킨다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서 '판단동작'의 수행결과는 설정된 저장공간에 각각 저장된다. 즉, '제1 판단동작'이 수행되든 '제2 판단동작'이 수행되든 상관없이 그 수행결과인 비교신호(COMP_PF)가 활성화 상태 또는 비활성화 상태가 설정된 저장공간에 저장된다. 이때, '판단동작'도 '제3 반복 횟수(M)'만큼 반복하여 동작하게 되고, 그 수행결과 생성되는 비교신호(COMP_PF)도 '제3 반복 횟수(M)'에 대응하는 개수만큼이 생성(COMP_PF<1:M>)된다. 이렇게 생성된 '제3 반복 횟수(M)'에 대응하는 개수의 비교신호(COMP_PF)는 설정된 저장공간에 각각 저장(COMP_PF<1:M>)된다.
구체적으로, '조절동작'이 '제3 반복 횟수(M)'만큼 반복 동작하는 것에 응답하여 리드기준전압(VREFSA)의 레벨은 초기 레벨부터 한 쪽 방향으로 가변한다. 예컨대, 리드기준전압(VREFSA)의 초기 레벨이 상대적으로 낮은 레벨이라고 가정한 상태에서 '조절동작'을 반복 동작시키게 되면, 리드기준전압(VREFSA)은 계속적으로 설정된 레벨간격만큼씩 증가하여 상대적으로 높은 레벨이 될 것이다.
이와 같이 리드기준전압(VREFSA)의 레벨이 가변하는 것을 사용하여 비교신호(COMP_PF)가 활성화 상태를 갖든 아니면 비활성화 상태를 갖든 상관없이'판단동작'을 '제3 반복 횟수(M)'만큼 반복 동작시키게 되면, 초기에는 비교신호(COMP_PF)가 비활성화 상태를 유지하다가 어느 시점에서 활성화 상태로 전환되고, 이어서 다시 비활성화 상태로 전환될 것이다.
따라서, 설정된 저장공간에는 비활성화 상태를 갖다가 어느 시점에서 활성화 상태로 전환되고, 이어서 다시 어느 시점에서 비활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변화가 그대로 저장(COMP_PF<1:M>)될 것이다.
물론, 전술한 비교신호(COMP_PF)의 상태 변동은, '조절동작'의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 초기의 반복 동작 구간이나 후기의 반복 동작 구간이 아닌 중간의 반복 동작 구간으로 가정한 경우이다.
만약, '조절동작'의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 초기의 반복 동작 구간으로 가정할 경우, 설정된 저장공간에는 활성화 상태를 갖다가 어느 시점에서 비활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변가 그대로 저장(COMP_PF<1:M>)될 것이다.
마찬가지로, '조절동작'의 반복 동작 과정 중 리드기준전압(VREFSA)이 '적절한 레벨'에 갖는 동작 구간을 후기의 반복 동작 구간으로 가정할 경우, 설정된 저장공간에는 비활성화 상태를 갖다가 어느 시점에서 활성화 상태로 전환하는 비교신호(COMP_PF)의 상태변가 그대로 저장(COMP_PF<1:M>)될 것이다.
그리고, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'과 '판단동작' 및 '조절동작'이 '제3 반복 횟수(M)'만큼 번갈아가면서 반복 수행되면, 더 이상 수행되지 않고, 이어서 '추가레벨조절동작'이 수행된다.
이때, '추가레벨조절동작'은, 설정된 저장공간에 저장된 '제3 반복 횟수(M)'에 대응하는 개수만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에 응답하여 리드기준전압(VREFSA)의 레벨을 다시 조절하는 동작이다. 즉, '추가레벨조절동작'은, 설정된 저장공간에 저장된 '제3 반복 횟수(M)'만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에 응답하여 리드기준전압(VREFSA)을 '적절한 레벨'으로 다시 조절한다. 이때, '추가레벨조절동작'에서 리드기준전압(VREFSA)을 '적절한 레벨'로 다시 조절하는 방법으로는, 설정된 저장부에 저장된 '제3 반복 횟수(M)'만큼의 비교신호(COMP_PF) 레벨 변동 상태(COMP_PF<1:M>)에서 비교신호(COMP_PF)가 '활성화 상태'를 유지하는 구간 중 중간에 위치한 어느 하나의 '활성화 상태'를 선택하는 방법이 될 수 있다.
정리하면, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'과 '판단동작' 및 '조절동작'을 '제3 반복 횟수(M)'만큼 번갈아가면서 반복 수행하는 것이 멈춘 후 '조절동작'의 마지막 동작에서 생성되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 오류 없이 리드할 수 있는 '적절한 레벨'이라고 볼 수 없다.
대신, 부트 업 준비구간(PRE_BOOT_UP)에서 '제1 리드동작'과 '판단동작' 및 '조절동작'을 '제3 반복 횟수(M)'만큼 번갈아가면서 반복 수행하는 것이 멈춘 후 '추가레벨조절동작'을 통해 그 레벨이 다시 조절되는 리드기준전압(VREFSA)의 레벨은 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 오류 없이 리드할 수 있는 '적절한 레벨'이라고 볼 수 있다. 때문에, 부트 업 준비구간(PRE_BOOT_UP)에서 '추가레벨조절동작'에 의해 다시 조절된 리드기준전압(VREFSA)의 레벨을 그대로 부트 업 구간(BOOT_UP)에서 사용하여 퓨즈 어레이(400)에 포함된 다수의 퓨즈(미도시) 중 일부 설정된 퓨즈(402)를 제외한 나머지 퓨즈(미도시)에 럽쳐된 다수의 퓨즈 데이터(FDATA)를 리드(RDDATA{NORMAL})하는 '제2 리드동작'은 신뢰성을 확보한 동작이 될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 제2 실시예를 적용하면, 퓨즈 어레이(400)에 럽쳐(rupture) 되어 있는 데이터를 리드하는 부트 업 구간(BOOT_UP)에 앞서서 부트 업 준비구간(PRE_BOOT_UP)을 수행한다. 부트 업 준비구간(PRE_BOOT_UP)에서는 퓨즈 어레이(400)의 일부 설정된 퓨즈(402)에 설정된 값으로 럽쳐된 데이터(EXPDATA)에 대해 리드기준전압(VREFSA)의 레벨을 가변시켜 반복적으로 리드(RDDATA{PRE})하면서 정상적으로 리드(IF RDDATA{PRE} = EXPDATA)되었는지 여부를 트레이닝하는 방식을 통해 최종적인 리드기준전압(VREFSA)의 레벨을 결정하기 때문에 매우 안정적으로 리드기준전압(VREFSA)의 레벨을 결정할 수 있다.
특히, 부트 업 준비구간(PRE_BOOT_UP)이 부트 업 구간(BOOT_UP)에 앞서서 자동으로 수행되는 형태로 리드기준전압(VREFSA)의 레벨을 결정하기 때문에 반도체 장치의 PVT(Process, Voltage, Temperature) 변동과 상관없이 항상 최적의 리드기준전압(VREFSA)의 레벨을 결정할 수 있다.
또한, 퓨즈 어레이(400)의 일부 설정된 퓨즈(402)를 미리 설정된 값의 데이터(EXPDATA)으로 럽쳐한 뒤 그 데이터(EXPDATA)를 반복적으로 리드(RDDATA{PRE})하는 트레이닝 방식을 사용하기 때문에, 리드기준전압(VREFSA)의 레벨을 설정하기 위해 퓨즈 어레이(400)에 비해 상대적으로 큰 면적을 차지하는 별도의 메탈 퓨즈나 싱글 E퓨즈가 배치될 필요가 없다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100, 200, 400 : 퓨즈 어레이
202, 402 : 설정된 퓨즈 120 : 리드부
140 : 퓨즈기준전압 생성부 150 : 코드 저장부
190, 290, 490 : 퓨즈 어레이 레지스터 220, 420 : 판단부
240, 440 : 레벨조절부 260, 460 : 동작제어부
222, 422 : 리드부 224, 424 : 비교부
226, 426 : 설정 데이터 출력부
242, 442 : 조절코드 생성부
244, 444 : 리드기준전압 생성부 262, 462 : 카운팅부
264, 464 : 동작부 466 : 저장부
430 : 레벨결정부

Claims (20)

  1. 다수의 퓨즈가 어레이 형태로 배치된 퓨즈 어레이;
    부트 업 준비구간에서 리드기준전압의 레벨을 기준으로 상기 다수의 퓨즈에 럽쳐된 데이터를 리드하고, 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하기 위한 판단부; 및
    상기 부트 업 준비구간에서 상기 판단부의 동작결과에 응답하여 상기 리드기준전압의 레벨을 조절하기 위한 레벨조절부
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 판단부는,
    부트 업 준비구간에서 상기 다수의 퓨즈 중 상기 설정된 값의 데이터가 럽쳐된 일부 설정된 퓨즈에서만 상기 리드기준전압의 레벨을 기준으로 데이터를 리드하고, 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 판단부는,
    상기 부트 업 준비구간에서 상기 리드기준전압의 레벨을 기준으로 상기 설정된 퓨즈에 럽쳐된 데이터만 선택하여 리드하기 위한 리드부; 및
    상기 부트 업 준비구간에서 상기 리드부의 리드 값을 상기 설정된 값과 비교하여 서로 같은 값을 갖는 경우 활성화되고 서로 다른 값을 갖는 경우 비활성화되는 비교신호를 생성하는 비교부를 구비하는 반도체 장치.
  4. 제3항에 있어서,
    상기 부트 업 준비구간에서 상기 비교신호에 응답하여 그 값이 가변되는 제1 반복 횟수를 기준으로 상기 판단부와 상기 레벨조절부를 번갈아 가면서 반복 동작시키기 위한 동작제어부를 더 구비하는 반도체 장치.
  5. 제4항에 있어서,
    상기 동작제어부는,
    상기 부트 업 준비구간에 진입하는 것에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 시작하고,
    상기 판단부 및 상기 레벨조절부가 제2 반복 횟수 - 상기 제1 반복 횟수보다 작거나 같음 - 만큼 연속으로 번갈아 가면서 반복 동작하는 동안 상기 비교신호가 계속 활성화상태를 유지하는 것에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 멈추는 반도체 장치.
  6. 제5항에 있어서,
    상기 동작제어부는,
    상기 부트 업 준비구간에서 상기 판단부의 동작결과에 따라 활성화 상태의 상기 비교신호가 생성될 때마다 카운팅 횟수를 가변시키고, 상기 비교신호가 비활성화되는 것에 응답하여 카운팅 횟수를 초기화시키며, 카운팅 횟수가 상기 제2 반복 횟수에 도달하는 것에 응답하여 동작 완료 신호를 생성하는 카운팅부; 및
    상기 부트 업 준비구간에 진입하는 것에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 시작하고, 상기 동작 완료 신호에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 멈추는 동작부를 구비하는 반도체 장치.
  7. 제5항에 있어서,
    상기 리드부는,
    상기 부트 업 준비구간에서 상기 레벨조절부의 마지막 동작결과 결정된 상기 리드기준전압의 레벨을 그대로 부트 업 구간에서 사용하여 다수의 퓨즈 중 상기 설정된 퓨즈를 제외한 나머지 퓨즈에 럽쳐된 데이터를 리드하는 것을 특징으로 하는 반도체 장치.
  8. 제3항에 있어서,
    상기 부트 업 준비구간에서 그 값이 고정된 제3 반복 횟수를 기준으로 상기 판단부와 상기 레벨조절부를 번갈아 가면서 반복 동작시키고, 반복 동작마다 생성되는 상기 비교신호를 각각 저장하기 위한 동작제어부를 더 구비하는 반도체 장치.
  9. 제8항에 있어서,
    상기 동작제어부는,
    상기 부트 업 준비구간에서 상기 판단부 및 상기 레벨조절부가 번갈아 가면서 동작할 때마다 카운팅 횟수를 가변시키고, 카운팅 횟수가 상기 제3 반복 횟수에 도달하는 것에 응답하여 동작 완료 신호를 생성하는 카운팅부;
    상기 부트 업 준비구간에 진입하는 것에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 시작하고, 상기 동작 완료 신호에 응답하여 상기 판단부 및 상기 레벨조절부를 번갈아 가면서 반복 동작시키는 것을 멈추는 동작부; 및
    상기 부트 업 준비구간에서 상기 판단부 및 상기 레벨조절부가 번갈아 가면서 반복 동작할 때마다 상기 판단부에서 생성되는 상기 비교신호를 각각 저장하기 위한 저장부를 구비하는 반도체 장치.
  10. 제9항에 있어서,
    상기 부트 업 준비구간에서 상기 동작제어부에 의한 상기 판단부 및 상기 레벨조절부의 반복 동작이 멈춘 이후 상기 저장부에 저장된 상기 제3 반복 횟수만큼의 상기 비교신호 레벨 변동 상태에 응답하여 상기 레벨조절부에서 출력되는 상기 리드기준전압의 레벨을 다시 조절하기 위한 레벨결정부를 더 구비하는 반도체 장치.
  11. 제10항에 있어서,
    상기 리드부는,
    상기 부트 업 준비구간에서 상기 레벨결정부에 의해 다시 조절된 상기 리드기준전압의 레벨을 그대로 부트 업 구간에서 사용하여 다수의 퓨즈 중 상기 설정된 퓨즈를 제외한 나머지 퓨즈에 럽쳐된 데이터를 리드하는 것을 특징으로 하는 반도체 장치.
  12. 다수의 퓨즈가 어레이 형태로 배치된 퓨즈 어레이를 포함하는 반도체 장치의 동작방법에 있어서,
    부트 업 준비구간에서 리드기준전압레벨을 기준으로 상기 다수의 퓨즈에 럽쳐된 데이터를 리드하는 제1 리드 단계;
    상기 부트 업 준비구간에서 상기 제1 리드단계에서 리드된 값이 설정된 값과 동일한 값을 갖는지 여부를 판단하는 판단단계; 및
    상기 부트 업 준비구간에서 상기 판단단계의 수행결과에 따라 상기 리드기준전압의 레벨을 가변시켜 상기 제1 리드 단계에서 사용되도록 하는 조절하는 조절단계
    를 포함하는 반도체 장치의 동작방법.
  13. 제12항에 있어서,
    상기 제1 리드 단계는,
    상기 부트 업 준비구간에서 상기 다수의 퓨즈 중 상기 설정된 값의 데이터가 럽쳐된 일부 설정된 퓨즈에서만 상기 리드기준전압레벨을 기준으로 데이터를 리드하는 것을 특징으로 하는 반도체 장치의 동작방법.
  14. 제13항에 있어서,
    상기 판단단계는,
    상기 부트 업 준비구간에서 상기 제1 리드단계의 리드 값이 상기 설정된 값과 동일한 값을 갖는 것에 응답하여 비교신호를 활성화시키는 제1 판단단계; 및
    상기 부트 업 준비구간에서 상기 제1 리드단계의 리드 값이 상기 설정된 값과 서로 다른 값을 갖는 것에 응답하여 상기 비교신호를 비활성화시키는 제2 판단단계를 포함하는 반도체 장치의 동작방법.
  15. 제14항에 있어서,
    상기 부트 업 준비구간에서 상기 비교신호에 응답하여 그 값이 가변되는 제1 반복 횟수를 기준으로 상기 판단단계와 상기 조절단계를 번갈아 가면서 반복 수행시키는 반복수행단계를 더 포함하는 반도체 장치의 동작방법.
  16. 제15항에 있어서,
    상기 반복수행단계는,
    상기 부트 업 준비구간에 진입하는 것에 응답하여 상기 판단단계 및 상기 조절단계를 번갈아 가면서 반복 수행시키는 것을 시작하는 단계; 및
    상기 판단단계 및 상기 조절단계가 제2 반복 횟수 - 상기 제1 반복 횟수보다 작거나 같음 - 만큼 연속으로 번갈아 가면서 반복 수행되는 동안 상기 비교신호가 계속 활성화상태를 유지하는 것에 응답하여 상기 판단단계 및 상기 조절단계를 번갈아 가면서 반복 수행시키는 것을 멈추는 단계를 포함하는 반도체 장치의 동작방법.
  17. 제16항에 있어서,
    상기 부트 업 준비구간에서 상기 조절단계의 마지막 수행으로 결정된 상기 리드기준전압의 레벨을 부트 업 구간에서 그대로 사용하여 상기 다수의 퓨즈 중 상기 설정된 퓨즈를 제외한 나머지 퓨즈에 럽쳐된 데이터를 리드하는 제2 리드단계를 더 포함하는 반도체 장치의 동작방법.
  18. 제14항에 있어서,
    상기 부트 업 준비구간에서 그 값이 고정된 제3 반복 횟수를 기준으로 상기 판단단계와 상기 조절단계를 번갈아 가면서 반복 수행시키고, 반복 수행마다 생성된 상기 비교신호를 설정된 저장공간에 각각 저장하는 반복수행단계를 더 포함하는 반도체 장치의 동작방법.
  19. 제18항에 있어서,
    상기 반복수행단계는,
    상기 부트 업 준비구간에 진입하는 것에 응답하여 상기 판단단계 및 상기 조절단계를 번갈아 가면서 반복 수행시키는 것을 시작하는 단계;
    상기 부트 업 준비구간에서 상기 판단단계 및 상기 조절단계가 번갈아 가면서 반복 수행될 때마다 상기 판단단계에서 생성되는 상기 비교신호를 상기 설정된 저장공간에 각각 저장하는 단계; 및
    상기 판단단계 및 상기 조절단계가 번갈아 가면서 반복 수행된 횟수가 상기 제3 반복 횟수가 되는 것에 응답하여 상기 판단단계 및 상기 조절단계를 번갈아 가면서 반복 수행시키는 것을 멈추는 단계를 포함하는 반도체 장치의 동작방법.
  20. 제19항에 있어서,
    상기 부트 업 준비구간에서 상기 반복수행단계에 의한 상기 판단단계 및 상기 조절단계의 반복 수행이 멈춘 이후 상기 설정된 저장공간에 저장된 상기 제3 반복 횟수만큼의 상기 비교신호 레벨 변동 상태에 응답하여 상기 리드기준전압의 레벨을 다시 조절하는 추가조절단계; 및
    상기 부트 업 준비구간에서 상기 추가조절단계의 수행으로 결정된 상기 리드기준전압의 레벨을 부트 업 구간에서 그대로 사용하여 상기 다수의 퓨즈 중 상기 설정된 퓨즈를 제외한 나머지 퓨즈에 럽쳐된 데이터를 리드하는 제2 리드단계를 더 포함하는 반도체 장치의 동작방법.
KR1020140072889A 2014-06-16 2014-06-16 반도체 장치 및 그의 동작방법 KR20150144147A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140072889A KR20150144147A (ko) 2014-06-16 2014-06-16 반도체 장치 및 그의 동작방법
TW103139609A TWI678702B (zh) 2014-06-16 2014-11-14 具有熔絲陣列的半導體裝置及其操作方法
US14/543,552 US9390811B2 (en) 2014-06-16 2014-11-17 Semiconductor device with fuse array and method for operating the same
CN201410820304.2A CN105280236B (zh) 2014-06-16 2014-12-25 具有熔丝阵列的半导体器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072889A KR20150144147A (ko) 2014-06-16 2014-06-16 반도체 장치 및 그의 동작방법

Publications (1)

Publication Number Publication Date
KR20150144147A true KR20150144147A (ko) 2015-12-24

Family

ID=54836704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072889A KR20150144147A (ko) 2014-06-16 2014-06-16 반도체 장치 및 그의 동작방법

Country Status (4)

Country Link
US (1) US9390811B2 (ko)
KR (1) KR20150144147A (ko)
CN (1) CN105280236B (ko)
TW (1) TWI678702B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135046A (ko) 2016-04-27 2018-12-19 니뽄 다바코 산교 가부시키가이샤 향미 흡인기용 카트리지 및 향미 흡인기

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075861A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치
KR102408843B1 (ko) * 2017-08-09 2022-06-15 에스케이하이닉스 주식회사 반도체 장치
US10437557B2 (en) * 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
KR20200006830A (ko) * 2018-07-11 2020-01-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法
US11138316B2 (en) * 2019-06-28 2021-10-05 Intel Corporation Apparatus and method to provide secure fuse sense protection against power attacks
CN110751978B (zh) * 2019-10-16 2021-06-08 上海华虹宏力半导体制造有限公司 用于非挥发性存储器的测试校调方法及测试校调电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688899B2 (ja) * 1998-09-08 2005-08-31 株式会社東芝 半導体集積回路装置
JP2002203901A (ja) * 2000-12-27 2002-07-19 Toshiba Microelectronics Corp フューズ回路
JP2006310457A (ja) * 2005-04-27 2006-11-09 Toshiba Corp 半導体集積回路
JP2008097715A (ja) * 2006-10-12 2008-04-24 Elpida Memory Inc 半導体メモリ及びメモリモジュール
US7738296B2 (en) * 2007-12-13 2010-06-15 Macronix International Co., Ltd. Method for reading nonvolatile memory at power-on stage
US8059479B2 (en) * 2008-04-03 2011-11-15 Sidense Corp. Test circuit for an unprogrammed OTP memory array
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
JP5266920B2 (ja) * 2008-07-15 2013-08-21 富士通セミコンダクター株式会社 ヒューズ素子読み出し回路
KR101185549B1 (ko) * 2009-12-29 2012-09-24 에스케이하이닉스 주식회사 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체 메모리 장치
US8254186B2 (en) * 2010-04-30 2012-08-28 Freescale Semiconductor, Inc. Circuit for verifying the write enable of a one time programmable memory
KR101718458B1 (ko) * 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
KR101357759B1 (ko) * 2011-04-28 2014-02-03 에스케이하이닉스 주식회사 퓨즈회로를 포함하는 반도체 집적회로 및 반도체 메모리 장치
KR101780828B1 (ko) * 2012-02-06 2017-09-22 매그나칩 반도체 유한회사 비휘발성 메모리 장치
TWI602181B (zh) * 2012-02-29 2017-10-11 三星電子股份有限公司 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法
KR101890820B1 (ko) * 2012-04-30 2018-08-22 에스케이하이닉스 주식회사 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR20140146867A (ko) 2013-06-18 2014-12-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135046A (ko) 2016-04-27 2018-12-19 니뽄 다바코 산교 가부시키가이샤 향미 흡인기용 카트리지 및 향미 흡인기

Also Published As

Publication number Publication date
US20150364210A1 (en) 2015-12-17
US9390811B2 (en) 2016-07-12
CN105280236B (zh) 2020-07-17
CN105280236A (zh) 2016-01-27
TW201601159A (zh) 2016-01-01
TWI678702B (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
KR20150144147A (ko) 반도체 장치 및 그의 동작방법
US9235487B2 (en) Integrated circuit and memory device
US20070001753A1 (en) Internal voltage generation circuit of semiconductor device
JP2013183415A (ja) 半導体装置及びクロック信号の位相調整方法
KR101178561B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20120079330A1 (en) Test device and test method for resistive random access memory and resistive random access memory device
WO2021178590A1 (en) Systems and methods to provide write termination for one time programmable memory cells
JP2003069397A (ja) 遅延時間が調節される可変遅延回路の遅延時間を調節する遅延時間調節回路及び方法
US8686786B2 (en) Semiconductor device and method for driving the same
KR101009337B1 (ko) 반도체 메모리 장치
KR20150113364A (ko) 반도체 메모리 및 그의 동작방법
KR20150105048A (ko) 반도체 메모리 장치
US20160336077A1 (en) Semiconductor device and semiconductor system
US8908452B2 (en) Semiconductor memory apparatus
US7623402B2 (en) Semiconductor memory device operating a self refreshing and an auto refreshing
US9947398B1 (en) Semiconductor memory device and operation method thereof
CN106205723B (zh) 半导体装置和驱动其的方法
KR101218096B1 (ko) 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템
US10074437B2 (en) Semiconductor memory device and operating method thereof
JP2005317196A (ja) 特定バンクに対する自動リフレッシュ機能を有する半導体メモリ装置
US9449662B1 (en) Semiconductor memory apparatus
US8395439B2 (en) Semiconductor device having fuse circuit and control method thereof
KR100920842B1 (ko) 디지털 온도 정보 생성 기능을 갖는 리프레시 주기 신호발생 장치
US7644325B2 (en) Semiconductor integrated circuit device and method of testing the same
KR20050101872A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination