KR20200006830A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20200006830A
KR20200006830A KR1020180080679A KR20180080679A KR20200006830A KR 20200006830 A KR20200006830 A KR 20200006830A KR 1020180080679 A KR1020180080679 A KR 1020180080679A KR 20180080679 A KR20180080679 A KR 20180080679A KR 20200006830 A KR20200006830 A KR 20200006830A
Authority
KR
South Korea
Prior art keywords
reference voltage
comparison
sequentially
voltage
candidate
Prior art date
Application number
KR1020180080679A
Other languages
English (en)
Other versions
KR102674619B1 (ko
Inventor
배상근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180080679A priority Critical patent/KR102674619B1/ko
Priority to US16/265,736 priority patent/US11232818B2/en
Priority to CN201910405636.7A priority patent/CN110718243B/zh
Publication of KR20200006830A publication Critical patent/KR20200006830A/ko
Application granted granted Critical
Publication of KR102674619B1 publication Critical patent/KR102674619B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명의 실시 예에 따르면, 메모리 장치; 및 비교전압 선택부가 기준전압 후보군에서 비교전압을 전압레벨의 오름차순으로 선택할 수 있도록 제1 코드신호를 순차적으로 생성하는 코드신호 생성부; 기준전압후보 선택부가 상기 기준전압 후보군에서 기준전압 후보를 상기 비교 전압과 교번하여 선택할 수 있도록 상기 제1 코드신호를 지연시켜 상기 제2 코드신호를 생성하는 지연부; 및 상기 비교전압 선택부 및 기준전압 후보 선택부로부터 교번하여 제공되는 비교전압 및 기준전압 후보의 크기를 순차적으로 비교하여 플래그 신호를 순차적으로 생성하는 감지부를 포함하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 컨트롤러에서 기준전압 트레이닝을 수행하는 메모리 시스템 및 그 동작 방법에 관한 것이다.
메모리 시스템은 메모리 장치와 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 상기 메모리 장치가 리드 커맨드에 응하여 리드 데이터를 제공하는 리드 동작을 수행하도록 제어한다. 상기 메모리 컨트롤러는 상기 메모리 장치로부터 제공되는 리드 데이터를 호스트로 전달한다.
상기 메모리 컨트롤러는 상기 메모리 장치로부터 리드 데이터를 수신할 때 다양한 기준전압들을 사용한다. 상기 메모리 컨트롤러는 상기 기준전압을 이용하여 상기 메모리 컨트롤러로 제공되는 리드 데이터의 논리 레벨을 판별한다. 상기 메모리 컨트롤러는 기준전압 트레이닝 동작을 통해 상기 기준전압의 정확한 레벨을 결정한다.
상기 기준전압 트레이닝 동안, 상기 메모리 컨트롤러는 서로 다른 크기를 갖는 기준전압 후보군 중 레벨이 가장 작은 기준전압 후보부터 레벨이 가장 큰 기준전압 후보까지 순차적으로 선택하면서 적절한 레벨의 기준전압 후보를 기준전압으로 결정한다.
상기 메모리 컨트롤러는 상기 순차 선택되는 기준전압 후보들을 이용하여 상기 메모리 장치로부터 제공되는 트레이닝 데이터의 논리 레벨을 판별할 수 있도록 상기 순차 선택되는 기준전압 후보들 각각에 대응하는 트레이닝 데이터 리드 커맨드를 상기 메모리 장치로 제공한다.
제조사에서 정한 규격(이하 스펙(SPEC))에 따르면 기준전압 트레이닝 동작 동안 상기 메모리 컨트롤러가 상기 메모리 장치로 상기 트레이닝 데이터 리드 커맨드를 제공할 수 있는 시간이 고정되어 있다. 즉, 상기 메모리 컨트롤러가 순차적으로 기준전압 후보들을 이미 선택하여 상기 메모리 장치로부터 제공되는 트레이닝 데이터의 논리 레벨을 판별할 수 있는 준비가 되었음에도 불구하고, 스펙(SPEC)에서 정한 시간이 도달해야만 비로소 상기 순차 선택되는 기준전압 후보들 각각에 대응하는 트레이닝 데이터 리드 커맨드를 상기 메모리 장치로 제공할 수 있다. 따라서 상기 스펙(SPEC)에서 정한 시간으로 인해 기준전압 트레이닝 동작 시간이 늘어나는 문제를 해결하기 위한 기술이 요구된다.
본 발명의 실시 예들은 컨트롤러의 기준전압 트레이닝 동작 시간을 감소시킬 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치; 및 비교전압 선택부가 기준전압 후보군에서 비교전압을 전압레벨의 오름차순으로 선택할 수 있도록 제1 코드신호를 순차적으로 생성하는 코드신호 생성부; 기준전압후보 선택부가 상기 기준전압 후보군에서 기준전압 후보를 상기 비교 전압과 교번하여 선택할 수 있도록 상기 제1 코드신호를 지연시켜 상기 제2 코드신호를 생성하는 지연부; 및 상기 비교전압 선택부 및 기준전압 후보 선택부로부터 교번하여 제공되는 비교전압 및 기준전압 후보의 크기를 순차적으로 비교하여 플래그 신호를 순차적으로 생성하는 감지부를 포함할 수 있다.
비교전압 선택부가 기준전압 후보군에서 비교전압을 전압레벨의 오름차순으로 선택할 수 있도록 제1 코드신호를 순차적으로 생성하는 코드신호 생성단계; 기준전압후보 선택부가 상기 기준전압 후보군에서 기준전압 후보를 상기 비교 전압과 교번하여 선택할 수 있도록 상기 제1 코드신호를 지연시켜 상기 제2 코드신호를 생성하는 지연단계; 및 상기 비교전압 선택단계 및 기준전압 후보 선택단계로부터 교번하여 제공되는 비교전압 및 기준전압 후보의 크기를 순차적으로 비교하여 플래그 신호를 순차적으로 생성하는 감지단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 메모리 컨트롤러는 기준 전압 후보가 순차적으로 선택되는 시점을 감지하여 순차적으로 플래그 신호를 생성하고, 상기 순차 생성된 플래그 신호에 응답하여 스펙(SPEC)에서 정한 시간에 도달하기 이전이라도 메모리 장치로 트레이닝 데이터 리드 커맨드를 순차적으로 제공함으로써 기준전압 트레이닝 동작 시간을 감소시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 2는 비교전압 선택부(106)를 구체적으로 도시한 도면.
도 3은 기준전압 후보 선택부(108)를 구체적으로 도시한 도면.
도 4는 감지부(110)를 구체적으로 도시한 도면.
도 5는 미스-매치 OPAMP의 구조를 구체적으로 도시한 도면.
도 6은 기준전압을 검출하는 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 7은 본 발명의 일실시예에 따른 메모리 시스템에서 수행되는 기준전압 트레이닝 동작의 흐름도.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다.
메모리 컨트롤러(130)는 전압분배부(102), 코드신호 생성부(104), 지연부(105), 비교전압 선택부(106), 기준전압 후보 선택부(108), 감지부(110) 및 커맨드 생성부(112)를 포함할 수 있다.
전압 분배부(102)는 전압 분배 동작을 수행하여 2m 개의 기준전압 후보군 (Vcand1 내지 Vcand2 m)을 생성할 수 있다. 전압 분배부(102)는 상기 생성된 기준전압 후보군(Vcand1 내지 Vcand2 m)을 비교전압 선택부(106) 및 기준전압 후보 선택부(108)로 제공할 수 있다.
코드신호 생성부(104)는 제1 코드신호(CODE<1:m>)를 순차적으로 생성할 수 있다. 예를 들어, 코드신호 생성부(104)는 비교전압 선택부(106)가 2m개의 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 비교전압(Vcomp)을 전압레벨의 오름차순으로 선택할 수 있도록 상기 제1 코드신호(CODE<1:m>)를 순차적으로 생성할 수 있다. 상기 코드신호 생성부(104)는 상기 순차 생성된 제1 코드신호(CODE<1:m>)를 상기 비교전압 선택부(106) 및 지연부(105)로 제공할 수 있다.
지연부(105)는 상기 제공된 제1 코드신호(CODE<1:m>)를 버퍼링하여 제2 코드신호(CODEDelay<1:m>)를 순차적으로 생성할 수 있다. 상기 지연부(105)는 상기 순차 생성된 제1 코드신호(CODE<1:m>)와 제2 코드신호(CODEDelay<1:m>)가 교번하여 상기 비교전압 선택부(106) 및 기준전압후보 선택부(108)로 각각 제공될 수 있도록 상기 제1 코드신호 CODE<1:m>)를 지연시켜 상기 제2 코드신호(CODEDelay<1:m>)를 생성할 수 있다. 예를 들어, 상기 지연부(105)는 t(i) 시점에서 상기 비교전압 선택부(106)가 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 비교전압(Vcomp)으로 선택할 때, t(i+1) 시점에서 기준전압후보 선택부(108)가 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 기준전압 후보(Vcand)로 선택할 수 있도록 상기 제2 코드신호(CODEDelay<1:m>)를 생성할 수 있다.
비교전압 선택부(106)는 상기 제공된 제1 코드신호(CODE<1:m>)에 따라 상기전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 비교전압(Vcomp)을 순차적으로 선택하여 상기 순차 선택된 비교전압(Vcomp)을 감지부(110)로 제공할 수 있다.
도 2는 비교전압 선택부(106)를 구체적으로 도시한 도면이다.
비교전압 선택부(106)는 상기 제공되는 제1 코드신호(CODE<1:m>)에 따라 상기 입력된 기준전압 후보군(Vcand1 내지 Vcand2 m) 중 하나의 비교전압(Vcomp)을 출력하는 멀티플렉서일 수 있다. 상기 비교전압 선택부(106)는 상기 코드신호 생성부(104)로부터 순차 제공된 제1 코드신호(CODE<1:m>)에 응답하여 상기 전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 비교전압(Vcomp)을 전압레벨의 오름차순으로 선택할 수 있다. 비교전압 선택부(106)는 상기 제1 코드신호(CODE<1:m>)에 따라 기준전압 후보군(Vcand1 내지 Vcand2 m) 중 가장 작은 레벨의 전압(Vcand1)을 비교전압(Vcomp)으로 선택하기 시작하여 오름차순으로 비교전압(Vcomp)을 선택하고, 최종적으로 상기 기준전압 후보군(Vcand1 내지 Vcand2 m) 중 가장 큰 크기의 전압(Vcand2 m)을 비교전압(Vcomp)으로 선택할 수 있다. 비교전압 선택부(106)는 상기 순차 선택되는 비교전압(Vcomp)을 감지부(110)로 제공할 수 있다.
도 1로 돌아와, 기준전압 후보 선택부(108)는 상기 제공된 제2 코드신호(CODEDelay<1:m>)에 따라 상기 전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압 후보(Vcand)를 순차적으로 선택하여 상기 순차 선택된 기준전압 후보(Vcand)를 감지부(110)로 제공할 수 있다.
도 3는 기준전압 후보 선택부(108)를 구체적으로 도시한 도면이다.
기준전압 후보 선택부(108)는 상기 제공되는 제2 코드신호(CODEDelay<1:m>)에 따라 상기 입력된 기준전압 후보군(Vcand1 내지 Vcand2 m) 중 하나의 기준전압 후보(Vcand)를 출력하는 멀티플렉서일 수 있다. 상기 기준전압 후보 선택부(108)는 상기 지연부(105)로부터 순차 제공된 제2 코드신호(CODEDelay<1:m>)에 응답하여 상기 전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압 후보(Vcand)를 전압레벨의 오름차순으로 선택할 수 있다.
앞서 설명된 바와 같이, 상기 비교전압 선택부(106)와 상기 기준전압 후보 선택부(108) 각각은 상기 전압분배부(102)로부터 제공되는 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 전압 레벨의 오름차순으로 상기 비교전압(Vcomp)과 상기 기준전압 후보(Vcand)를 생성하여 감지부(110)로 제공할 수 있다.
여기서, 비교전압 선택부(106)와 기준전압후보 선택부(108)는 상기 생성된 비교전압(Vcomp)과 기준전압 후보(Vcand)를 교번하여 감지부(110)로 제공할 수 있다.
상기 비교전압(Vcomp)과 기준전압 후보(Vcand)를 교번하여 감지부(110)로 제공하기 위하여, 코드신호 생성부(104) 및 지연부(105)는 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 선택하기 위한 제1 및 제2 코드신호 (CODE<1:m>, CODEDelay<1:m>)를 교번하여 비교전압 선택부(106) 및 기준전압후보 선택부(108)로 제공할 수 있다. 비교전압 선택부(106) 및 기준전압후보 선택부(108)는 상기 교번하여 제공되는 제1 및 제2 코드신호 (CODE<1:m>, CODEDelay<1:m>)에 응답하여 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 비교전압(Vcomp) 및 기준전압 후보(Vcand)로서 교번하여 생성하고 상기 교번하여 생성된 비교전압(Vcomp) 및 기준전압 후보(Vcand)를 감지부(110)로 제공할 수 있다.
도 1로 돌아와, 감지부(110)는 비교전압 선택부(106) 및 기준전압 후보 선택부(108)로부터 교번하여 제공되는 비교전압(Vcomp) 및 기준전압 후보(Vcand)의 크기를 순차적으로 비교하여 플래그 신호(FLAG)를 순차적으로 생성할 수 있다. 감지부(110)는 비교전압 선택부(106)와 기준전압 후보 선택부(108)로부터 교번하여 제공되는 (i)번째 레벨의 비교전압(Vcomp) 및 기준전압 후보(Vcand)에 응답하여 상기 플래그 신호(FLAG)를 생성할 수 있다.
예를 들어, t(i)시점에 비교전압 선택부(106)가 (i)번째 레벨의 전압을 비교전압(Vcomp)으로서 감지부(110)로 제공한 경우에, 감지부(110)는 그 이전의 t(i-1) 시점에 기준전압후보 선택부(108)로부터 제공된 (i-1)번째 레벨의 전압인 기준전압 후보(Vcand)와 상기 (i)번째 레벨의 전압인 비교전압(Vcomp)을 비교한다. 비교결과, 상기 (i-1)번째 레벨의 전압인 기준전압 후보(Vcand)와 상기 (i)번째 레벨의 전압인 비교전압(Vcomp)은 상호 전압 레벨이 상이하기 때문에 상기 플래그 신호(FLAG)를 생성하지 아니할 수 있다.
이후에, t(i+1) 시점에 기준전압 후보 선택부(108)가 (i+1)번째 레벨의 전압을 기준전압 후보(Vcand)로서 감지부(110)로 제공한 경우에, 감지부(110)는 그 이전의 t(i) 시점에 비교전압 선택부(106)로부터 제공된 (i+1)번째 레벨의 전압인 비교전압(Vcomp)과 상기 (i+1)번째 레벨의 전압인 기준전압 후보(Vcand)를 비교한다. 비교결과, 상기 (i+1)번째 레벨의 전압인 기준전압 후보(Vcand)와 상기 (i+1)번째 레벨의 전압인 비교전압(Vcomp)은 상호 전압 레벨이 동일하기 때문에 감지부(110)는 상기 플래그 신호(FLAG)를 생성할 수 있다.
이처럼, 비교전압 선택부(106)와 기준전압 후보 선택부(108)가 교번하여 비교전압(Vcomp) 및 기준전압 후보(Vcand)를 감지부(110)로 순차 제공함으로써, 감지부(110)는 플래그 신호(FLAG)를 생성할 수 있다. 상기 감지부(110)는 상기 순차 생성된 플래그 신호(FLAG)를 커맨드 생성부(112)로 제공할 수 있다.
도 4는 감지부(110)를 구체적으로 도시한 도면이다.
감지부(110)는 입력된 비교전압(Vcomp) 및 기준전압 후보(Vcand)의 크기를 비교하여 '1' 또는 '0'의 값을 갖는 플래그 신호(FLAG)를 출력하는 비교기일 수 있다. 본 발명의 일실시예에 따른 감지부(110)는 음의 단자에서 수신한 값과 양의 단자에서 수신한 값이 같은 경우에도'1'을 출력하는 미스-매치 OPAMP일 수 있다. 감지부(110)는 상기 비교전압 선택부(106)로부터 순차 제공된 상기 비교전압(Vcomp)을 음의 단자에서 수신하고, 상기 기준전압 후보 선택부(108)로부터 교번하여 순차 제공된 상기 기준 전압 후보(Vcand)를 양의 단자에서 수신할 수 있다.
상기 감지부(110)는 상기 음의 단자에서 순차 수신한 비교전압(Vcomp)의 크기와 상기 양의 단자에서 시차를 두고 순차 수신한 기준전압 후보(Vcand)의 크기가 같아지는 순간 '1'의 값을 갖는 플래그 신호(FLAG)를 커맨드 생성부(112)로 출력할 수 있다.
앞서 설명된 바와 같이, 상기 비교전압 선택부(106) 및 기준전압 후보 선택부(108)는 상기 시차를 두고 순차 선택된 비교전압(Vcomp) 및 기준전압 후보(Vcand)를 감지부(110)로 시차를 두고 순차적으로 제공할 수 있다.
앞서 설명된 바와 같이, 예를 들어 상기 비교전압 선택부(106)가 상기 제공된 제1 코드신호(CODE<1:m>)에 따라 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 (i+1)번째 전압을 비교전압(Vcompi + 1)으로서 선택한 이후 기준전압 후보 선택부(108)는 상기 교번하여 제공된 제2 코드신호(CODEDelay<1:m>)에 따라 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 (i+1)번째 전압을 상기 기준전압 후보(Vcandi + 1)로서 교번하여 선택할 수 있다.
따라서, 감지부(110)는 상기 (i+1)번째 전압인 비교전압(Vcompi +1) 및 상기 (i+1)번째 전압인 기준전압 후보(Vcandi + 1)를 교번하여 수신할 수 있다. 따라서, 감지부(110)는 (i+1)번째 전압인 비교전압(Vcompi + 1)을 수신한 상태에서 (i+1)번째 전압인 기준전압 후보(Vcandi + 1)를 수신할 수 있다. 결국, 감지부(110)로 순차 제공되는 비교전압(Vcomp) 및 기준전압 후보(Vcand)는 특정 시점에서는 2m개의 기준전압후보군(Vcand1 내지 Vcand2 m) 중에서 선후행하는 전압들이지만, 다음 시점에서는 동일한 전압들일 수 있다.
예를 들어, 감지부(110)는 특정 시점에 음의 단자로 입력된 (i+1)번째 전압인 비교전압(Vcompi + 1)과 양의 단자로 입력된 (i)번째 전압인 기준전압 후보(Vcandi)의 크기가 상이하기 때문에 플래그 신호(FLAG)를 출력하지 아니할 수 있다.
다음 시점에, 감지부(110)는 상기 기준전압 후보 선택부(108)가 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 (i+1)번째 전압을 기준전압 후보(Vcandi + 1)로서 선택할 때 상기 선택된 (i+1)번째 전압인 기준전압 후보(Vcandi + 1)를 양의 단자에서 수신할 수 있다.
이때, 감지부(110)는 상기 음의 단자에서 수신하고 있는 (i+1)번째 전압인 비교전압(Vcompi+1)과 상기 양의 단자에서 수신한 (i+1)번째 전압인 기준전압 후보(Vcandi+1)의 크기가 현재 같기 때문에 '1'의 값을 갖는 플래그 신호(FLAG)를 출력할 수 있다.
도 5는 미스-매치 OPAMP의 구조를 구체적으로 도시한 도면이다.
상기 미스-매치 OPAMP는 양의 단자, 음의 단자, 출력 단자, 접지 및 인버터를 포함할 수 있다.
미스-매치 OPAMP의 음의 단자에서는 비교전압(Vcomp)을 수신하고, 양의 단자에서는 기준전압 후보(Vcand)를 수신할 수 있다. 미스-매치 OPAMP의 음의 단자에는 제1 NMOS 트렌지스터(TS1)가 연결되어 있으며, 양의 단자에는 제2 NMOS 트렌지스터(TS2)와 가중치 트렌지스터(TSw)가 병렬로 연결되어 있다. 미스-매치 OPAMP는 음의 단자와 양의 단자에서 동일한 크기의 전압을 수신할 경우 양의 단자에 연결된 가중치 트렌지스터(TSw))의 효과가 더해져서 양의 단자에서 수신한 전압이 음의 단자에서 수신한 전압보다 더 크다고 판단할 수 있다. 미스-매치 OPAMP는 양의 단자에서 수신한 전압이 음의 단자에서 수신한 전압 보다 크다고 판단할 경우 제2 NMOS 트렌지스터(TS2)와 가중치 트렌지스터(TSw)를 닫음으로써 출력단자에 접지를 연결할 수 있다. 인버터는 접지로부터 전송된'0'의 값을 갖는 신호를 반전시킴으로써 '1'의 값을 갖는 플래그 신호(FLAG)를 출력할 수 있다.
도 1로 돌아와, 커맨드 생성부(112)는 상기 감지부(110)로부터 순차 제공된 플래그 신호(FLAG)에 응답하여 메모리 장치(150)로 리드 커맨드(Read_CMD)를 순차적으로 제공할 수 있다.
종래에는 기준전압 후보 선택부(108)가 순차 제공된 제2 코드신호(CODEDelay<1:m>)에 따라 기준전압 후보(Vcand)를 순차 선택하여 커맨드 생성부(112)가 메모리 장치(150)로 리드 커맨드(Read_CMD)를 제공할 준비가 되었음에도 불구하고, 상기 프로세서(112)는 스펙(SPEC)에서 정한 시간에 도달하기까지 대기한 후 비로소 메모리 장치(150)로 리드 커맨드(Read_CMD)를 제공했다.
따라서 상기 기준전압 후보 선택부(108)가 기준전압 후보(Vcand)를 선택한 시간(이하 Tcand)과 스펙(SPEC)에서 정한 시간(이하 Tspec)의 차이(Tspec-Tcand)만큼 대기시간(이하 Tdelay)이 존재한다. 상기 기준전압 후보 선택부(108)는 순차 제공된 2m개의 제2 코드신호(CODEDelay<1:m>)에 따라 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압 후보(Vcand)를 순차적으로 2m 번 선택하므로 메모리 컨트롤러(130)가 기준전압 트레이닝 동작을 수행하는 동안 2m번의 Tdelay가 발생한다. 따라서, 상기 기준전압 트레이닝 동작 시간이 증가하는 문제가 있다.
본 발명의 일실시예에 따르면 상기 감지부(110)는 기준전압 후보 선택부(108)가 순차 제공된 제2 코드신호(CODEDelay<1:m>)에 따라 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압 후보(Vcand)를 순차적으로 선택할 때마다 커맨드 생성부(112)로 플래그 신호(FLAG)를 출력할 수 있다. 상기 커맨드 생성부(112)는 상기 출력된 플래그 신호(FLAG)에 응답하여 메모리 장치(150)로 리드 커맨드(Read_CMD)를 제공함으로써 상기 Tdelay의 발생을 방지하여 메모리 컨트롤러(130)에서의 기준전압 트레이닝 동작 시간을 단축시킬 수 있다.
도 6는 기준전압을 검출하는 본 발명의 일실시예에 따른 메모리 시스템(100)의 구조를 도시한 도면이다. 도 6은 도 1의 메모리 시스템(100)에서 본 발명과 관련된 구성만을 간략히 도시하고 있다.
도 6에 도시된 바와 같이, 메모리 컨트롤러(130)는 원본 데이터 저장부(604), 출력 버퍼부(605), 컨트롤러 디큐 패드(606), 비교데이터 생성부(608) 및 기준전압 검출부(610)를 더 포함할 수 있다. 또한, 메모리 장치(150)는 트레이닝 데이터 저장부(600) 및 메모리 디큐 패드(602)를 더 포함할 수 있다. 상기 메모리(150) 장치는 복수의 메모리 셀을 포함할 수 있으며, 상기 복수의 메모리 셀은 DRAM일 수 있다.
메모리 장치(150)는 상기 커맨드 생성부(112)로부터 순차 제공된 리드 커맨드(Read_CMD)에 따라 트레이닝 데이터 저장부(600)에 저장된 트레이닝 데이터(Datatr)를 순차적으로 리드할 수 있다. 본 발명의 일 실시예에 따르면, 상기 트레이닝 데이터(Datatr)는 상기 원본 데이터 저장부(604)에 저장된 오리지널 데이터(Dataorig)가 출력 버퍼부(605)를 통해 상기 메모리 장치(150)에 제공되어 라이트 트레이닝을 통해 생성된 데이터이다.
상기 메모리 장치(150)는 순차 리드한 트레이닝 데이터(Datatr)를 상기 메모리 디큐 패드(602)로 제공하고, 상기 제공된 트레이닝 데이터(Datatr)는 상기 컨트롤러 디큐 패드(606)를 통해 비교 데이터 생성부(608)의 양의 단자로 입력될 수 있다. 본 발명의 일 실시예에 따르면, 상기 컨트롤러(130)가 복수의 메모리 장치(150)와 연결된 경우 상기 컨트롤러 디큐 패드(606) 및 메모리 디큐 패드(602)는 복수 개 존재할 수 있다.
기준전압 후보 선택부(108)는 상기 전압분배부(102)로부터 제공되는 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 전압 레벨의 오름차순으로 상기 기준전압 후보(Vcand)를 생성하여 상기 비교 데이터 생성부(608)의 음의 단자로 입력할 수 있다.
비교 데이터 생성부(608)는 상기 메모리 장치(150)로부터 순차 리드한 트레이닝 데이터(Datatr)의 전압레벨과 기준전압 후보 선택부(108)로부터 순차 제공된 기준전압 후보(Vcand)를 순차 비교하여 비교 데이터(Datacomp)를 순차적으로 생성할 수 있다. 상기 비교 데이터 생성부(608)는 상기 트레이닝 데이터(Datatr)의 전압레벨이 기준전압 후보(Vcand)보다 클 경우 '1'을 출력하고, 상기 트레이닝 데이터(Datatr)의 전압레벨이 기준전압 후보(Vcand)보다 작을 경우 '0'을 출력하여 상기 비교 데이터(Datacomp)를 생성할 수 있다. 상기 비교 데이터 생성부(608)는 상기 순차 생성된 비교 데이터(Datacomp)를 기준 전압 검출부(610)로 제공할 수 있다.
기준전압 검출부(610)는 상기 원본 데이터 저장부(604)에 저장된 원본 트레이닝 데이터(Dataorig)와 상기 비교 데이터 생성부(608)로부터 순차 제공된 비교 데이터(Datacomp)가 일치하는지 순차적으로 판단할 수 있다. 상기 원본 트레이닝 데이터(Dataorig)는 메모리 컨트롤러(130)가 기준전압 리드 트레이닝 동작을 수행하기 이전에 상기 메모리 장치(150)가 라이트 트레이닝을 수행하기 위해 상기 메모리 컨트롤러(130)가 상기 메모리 장치(150)로 제공한 데이터를 의미한다.
기준전압 검출부(116)는 원본 트레이닝 데이터(Dataorig)와 비교 데이터(Datacomp)가 일치할 경우 상기 선택된 기준전압 후보(Vcand)를 기준전압(Vref)으로 검출할 수 있다.
메모리 컨트롤러(130)는 2m 개의 기준전압 후보군(Vcand1 내지 Vcand2 m)에 대하여 전술한 동작을 반복적으로 수행하여 상기 생성된 2m 개의 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압(Vref)을 검출할 수 있다.
도 7은 본 발명의 일실시예에 따른 메모리 시스템(100)에서 수행되는 기준전압 트레이닝 동작의 흐름도이다.
단계 S700에서, 전압 분배부(102)는 전압 분배 동작을 수행하여 2m 개의 기준전압 후보군 (Vcand1 내지 Vcand2 m)을 생성할 수 있다. 전압 분배부(102)는 상기 생성된 기준전압 후보군(Vcand1 내지 Vcand2 m)을 비교전압 선택부(106) 및 기준전압 후보 선택부(108)로 제공할 수 있다.
단계 S702에서, 코드신호 생성부(104)는 2m 개의 제1 코드신호(CODE<1:m>)를 순차적으로 생성할 수 있다. 예를 들어, 코드신호 생성부(104)는 비교전압 선택부(106)가 2m개의 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 비교전압(Vcomp)을 전압레벨의 오름차순으로 선택할 수 있도록 상기 제1 코드신호(CODE<1:m>)를 순차적으로 생성할 수 있다. 상기 코드신호 생성부(104)는 상기 순차 생성된 제1 코드신호(CODE<1:m>)를 상기 비교전압 선택부(106) 및 지연부(105)로 제공할 수 있다.
지연부(105)는 상기 제공된 제1 코드신호(CODE<1:m>)를 버퍼링하여 제2 코드신호(CODEDelay<1:m>)를 순차적으로 생성할 수 있다. 상기 지연부(105)는 상기 순차 생성된 제1 코드신호(CODE<1:m>)와 제2 코드신호(CODEDelay<1:m>)가 교번하여 상기 비교전압 선택부(106) 및 기준전압후보 선택부(108)로 각각 제공될 수 있도록 상기 제1 코드신호 CODE<1:m>)를 지연시켜 상기 제2 코드신호(CODEDelay<1:m>)를 생성할 수 있다. 예를 들어, 상기 지연부(105)는 t(i) 시점에서 상기 비교전압 선택부(106)가 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 비교전압(Vcomp)으로 선택할 때, t(i+1) 시점에서 기준전압후보 선택부(108)가 상기 기준전압 후보군(Vcand1 내지 Vcand2 m)에서 (i)번째 레벨의 전압을 기준전압 후보(Vcand)로 선택할 수 있도록 상기 제2 코드신호(CODEDelay<1:m>)를 생성할 수 있다.
단계 S704에서, 비교전압 선택부(106)는 상기 단계 S702에서 제공된 제1 코드신호(CODE<1:m>)에 따라 상기전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 비교전압(Vcomp)을 순차적으로 선택하여 상기 순차 선택된 비교전압(Vcomp)을 감지부(110)로 제공할 수 있다.
단계 S706에서, 기준전압 후보 선택부(108)는 상기 단계 S702에서 제공된 제2 코드신호(CODEDelay<1:m>)에 따라 상기 전압 분배부(102)로부터 제공된 기준전압 후보군(Vcand1 내지 Vcand2 m)으로부터 기준전압 후보(Vcand)를 순차적으로 선택하여 상기 순차 선택된 기준전압 후보(Vcand)를 감지부(110)로 제공할 수 있다.
단계 S708에서, 감지부(110)는 상기 단계 S704 및 S706에서 비교전압 선택부(106) 및 기준전압 후보 선택부(108)로부터 교번하여 제공되는 비교전압(Vcomp) 및 기준전압 후보(Vcand)의 크기를 순차적으로 비교하여 플래그 신호(FLAG)를 순차적으로 생성할 수 있다. 감지부(110)는 비교전압 선택부(106)와 기준전압 후보 선택부(108)로부터 교번하여 제공되는 (i)번째 레벨의 비교전압(Vcomp) 및 기준전압 후보(Vcand)에 응답하여 상기 플래그 신호(FLAG)를 생성할 수 있다.
단계 S710에서, 커맨드 생성부(112)는 상기 감지부(110)로부터 순차 제공된 플래그 신호(FLAG)에 응답하여 메모리 장치(150)로 리드 커맨드(Read_CMD)를 순차적으로 제공할 수 있다. 메모리 장치(150)는 상기 커맨드 생성부(112)로부터 순차 제공된 리드 커맨드(Read_CMD)에 따라 트레이닝 데이터 저장부(600)에 저장된 트레이닝 데이터(Datatr)를 순차적으로 리드할 수 있다.
단계 S712에서, 비교 데이터 생성부(608)는 단계 S712에서 상기 메모리 장치(150)로부터 순차 리드한 트레이닝 데이터(Datatr)의 전압레벨과 단계 S706에서 기준전압 후보 선택부(108)로부터 순차 생성된 기준전압 후보(Vcand)를 순차 비교하여 비교 데이터(Datacomp)를 순차적으로 생성할 수 있다.
단계 S714에서, 기준전압 검출부(610)는 상기 원본 데이터 저장부(604)에 저장된 원본 트레이닝 데이터(Dataorig)와 상기 단계 S712에서 비교 데이터 생성부(608)로부터 순차 생성된 비교 데이터(Datacomp)가 일치하는지 순차적으로 판단할 수 있다. 상기 원본 트레이닝 데이터(Dataorig)와 비교 데이터(Datacomp)가 일치하는 경우(단계 S714에서 'YES'), 단계 S716에서, 상기 기준전압 검출부(116)는 단계 S706에서 선택된 (i)번째 전압인 기준전압 후보(Vcandi)를 기준전압(Vref)으로 검출할 수 있다. 상기 원본 트레이닝 데이터(Dataorig)와 비교 데이터(Datacomp)가 불일치하는 경우(단계 S714에서 'NO'), 단계 S718에서 단계 S720으로 회귀할 수 있다.
단계 S720에서, 메모리 컨트롤러(130)는 i가 2m이 될 때까지 단계 S704 내지 단계 S718을 반복적으로 수행하여 기준전압 트레이닝 동작을 수행할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
100: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (20)

  1. 메모리 장치; 및
    비교전압 선택부가 기준전압 후보군에서 비교전압을 전압레벨의 오름차순으로 선택할 수 있도록 제1 코드신호를 순차적으로 생성하는 코드신호 생성부;
    기준전압후보 선택부가 상기 기준전압 후보군에서 기준전압 후보를 상기 비교 전압과 교번하여 선택할 수 있도록 상기 제1 코드신호를 지연시켜 상기 제2 코드신호를 생성하는 지연부; 및
    상기 비교전압 선택부 및 기준전압 후보 선택부로부터 교번하여 제공되는 비교전압 및 기준전압 후보의 크기를 순차적으로 비교하여 플래그 신호를 순차적으로 생성하는 감지부
    를 포함하는 메모리 시스템.
  2. 제1 항에 있어서
    상기 기준전압 후보군은
    전압 분배 동작에 따라 생성되는
    메모리 시스템.
  3. 제1 항에 있어서
    상기 비교전압 선택부는
    상기 제1 코드신호에 따라 상기 기준전압 후보군으로부터 비교전압을 순차적으로 선택하는 멀티플렉서인
    메모리 시스템.
  4. 제1 항에 있어서
    상기 기준전압 후보 선택부는
    상기 제2 코드신호에 따라 상기 기준전압 후보군으로부터 기준전압 후보를 순차적으로 선택하는 멀티플렉서인
    를 포함하는 메모리 시스템.
  5. 제1 항에 있어서
    상기 감지부는
    교번하여 제공되는 상기 비교전압과 상기 기준전압 후보의 크기가 같아질 때 상기 플래그 신호를 순차적으로 생성하는 비교기인
    메모리 시스템.
  6. 제1 항에 있어서
    상기 플래그 신호에 응답하여 상기 메모리 장치로 리드 커맨드를 순차적으로 제공하는 커맨드 생성부
    를 더 포함하는 메모리 시스템.
  7. 제6 항에 있어서
    상기 메모리 장치는 상기 리드 커맨드에 따라 트레이닝 데이터를 순차적으로 리드하는
    를 포함하는 메모리 시스템.
  8. 제7 항에 있어서
    상기 순차 리드된 트레이닝 데이터와 상기 순차 선택된 기준전압 후보의 크기를 비교하여 비교 데이터를 순차적으로 생성하는 비교 데이터 생성부
    를 더 포함하는 메모리 시스템.
  9. 제8 항에 있어서
    상기 비교 데이터 생성부는
    상기 트레이닝 데이터의 전압 레벨이 상기 기준전압 후보보다 클 경우 1의 값을 출력하고, 상기 트레이닝 데이터의 전압 레벨이 상기 기준전압 후보보다 작을 경우 0의 값을 출력하는 비교기인
    메모리 시스템.
  10. 제8 항에 있어서
    상기 순차 생성된 비교 데이터와 원본 데이터가 일치할 경우 상기 순차 선택된 기준전압 후보를 기준전압으로 검출하는 기준전압 검출부
    를 더 포함하는 메모리 시스템.
  11. 비교전압 선택부가 기준전압 후보군에서 비교전압을 전압레벨의 오름차순으로 선택할 수 있도록 제1 코드신호를 순차적으로 생성하는 코드신호 생성단계;
    기준전압후보 선택부가 상기 기준전압 후보군에서 기준전압 후보를 상기 비교 전압과 교번하여 선택할 수 있도록 상기 제1 코드신호를 지연시켜 상기 제2 코드신호를 생성하는 지연단계; 및
    상기 비교전압 선택단계 및 기준전압 후보 선택단계로부터 교번하여 제공되는 비교전압 및 기준전압 후보의 크기를 순차적으로 비교하여 플래그 신호를 순차적으로 생성하는 감지단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11 항에 있어서
    상기 기준전압 후보군은
    전압 분배 동작에 따라 생성되는
    메모리 시스템의 동작방법.
  13. 제11 항에 있어서
    상기 비교전압 선택부는
    상기 제1 코드신호에 따라 상기 기준전압 후보군으로부터 비교전압을 순차적으로 선택하는 멀티플렉서인
    메모리 시스템의 동작방법.
  14. 제11 항에 있어서
    상기 기준전압 후보 선택부는
    상기 제2 코드신호에 따라 상기 기준전압 후보군으로부터 기준전압 후보를 순차적으로 선택하는 멀티플렉서인
    메모리 시스템의 동작방법.
  15. 제11 항에 있어서
    상기 감지단계는
    교번하여 제공되는 상기 비교전압과 상기 기준전압 후보의 크기가 같아질 때 상기 플래그 신호를 순차적으로 생성하는
    메모리 시스템의 동작방법.
  16. 제11 항에 있어서
    상기 플래그 신호에 응답하여 메모리 장치로 리드 커맨드를 순차적으로 제공하는 커맨드 생성단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제16 항에 있어서
    상기 메모리 장치는 상기 리드 커맨드에 따라 트레이닝 데이터를 순차적으로 리드하는
    메모리 시스템의 동작방법.
  18. 제17 항에 있어서
    상기 순차 리드된 트레이닝 데이터와 상기 순차 선택된 기준전압 후보의 크기를 비교하여 비교 데이터를 순차적으로 생성하는 비교 데이터 생성단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. 제18 항에 있어서
    상기 비교 데이터 생성단계는
    상기 트레이닝 데이터의 전압 레벨이 상기 기준전압 후보보다 클 경우 1의 값을 출력하고, 상기 트레이닝 데이터의 전압 레벨이 상기 기준전압 후보보다 작을 경우 0의 값을 출력하는
    메모리 시스템의 동작방법.
  20. 제18 항에 있어서
    상기 순차 생성된 비교 데이터와 원본 데이터가 일치할 경우 상기 순차 선택된 기준전압 후보를 기준전압으로 검출하는 기준전압 검출단계
    를 더 포함하는 메모리 시스템의 동작방법.
KR1020180080679A 2018-07-11 2018-07-11 메모리 시스템 및 메모리 시스템의 동작 방법 KR102674619B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180080679A KR102674619B1 (ko) 2018-07-11 2018-07-11 메모리 시스템 및 메모리 시스템의 동작 방법
US16/265,736 US11232818B2 (en) 2018-07-11 2019-02-01 Memory system performing reference voltage training operation and operating method of memory system
CN201910405636.7A CN110718243B (zh) 2018-07-11 2019-05-16 执行参考电压训练操作的存储系统和存储系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080679A KR102674619B1 (ko) 2018-07-11 2018-07-11 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20200006830A true KR20200006830A (ko) 2020-01-21
KR102674619B1 KR102674619B1 (ko) 2024-06-13

Family

ID=69138532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080679A KR102674619B1 (ko) 2018-07-11 2018-07-11 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11232818B2 (ko)
KR (1) KR102674619B1 (ko)
CN (1) CN110718243B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102679215B1 (ko) * 2018-10-30 2024-06-28 삼성전자주식회사 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
US10915248B1 (en) * 2019-08-07 2021-02-09 Macronix International Co., Ltd. Memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070020734A (ko) * 2005-08-16 2007-02-22 주식회사 하이닉스반도체 반도체 메모리 소자의 기준 전압 발생 회로
JP2013161367A (ja) * 2012-02-07 2013-08-19 Fujitsu Ltd 情報処理装置および情報処理装置の制御方法
KR20170112272A (ko) * 2016-03-31 2017-10-12 삼성전자주식회사 기준 전압의 셀프 트레이닝을 수행하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817080B1 (ko) 2006-12-27 2008-03-26 삼성전자주식회사 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법
KR20130046768A (ko) * 2011-10-28 2013-05-08 에스케이하이닉스 주식회사 반도체장치를 포함하는 반도체시스템
US8850155B2 (en) * 2011-12-19 2014-09-30 Advanced Micro Devices, Inc. DDR 2D Vref training
US20140181429A1 (en) * 2012-12-26 2014-06-26 Nvidia Corporation Multi-dimensional hardware data training between memory controller and memory
US9218575B2 (en) * 2013-09-04 2015-12-22 Intel Corporation Periodic training for unmatched signal receiver
KR20150047290A (ko) 2013-10-24 2015-05-04 에스케이하이닉스 주식회사 반도체 메모리 시스템 및 전압 설정 방법
KR102125449B1 (ko) * 2014-03-12 2020-06-22 에스케이하이닉스 주식회사 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
KR20150133327A (ko) * 2014-05-19 2015-11-30 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
JP2015220384A (ja) * 2014-05-20 2015-12-07 マイクロン テクノロジー， インク． 内部電圧発生回路及び半導体装置
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
KR20160029392A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 임피던스 조정 회로 및 이를 이용한 반도체 메모리와 메모리 시스템
JP6017593B2 (ja) * 2015-01-13 2016-11-02 力晶科技股▲ふん▼有限公司 負基準電圧発生システムとその製造方法
US9659629B2 (en) * 2015-03-27 2017-05-23 SK Hynix Inc. Sense amplifier driving device
KR20180050816A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 시스템
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR102392665B1 (ko) * 2017-11-29 2022-04-29 삼성전자주식회사 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법
US10600494B2 (en) * 2018-04-05 2020-03-24 Micron Technology, Inc. Methods and apparatuses for self-trimming of a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070020734A (ko) * 2005-08-16 2007-02-22 주식회사 하이닉스반도체 반도체 메모리 소자의 기준 전압 발생 회로
JP2013161367A (ja) * 2012-02-07 2013-08-19 Fujitsu Ltd 情報処理装置および情報処理装置の制御方法
KR20170112272A (ko) * 2016-03-31 2017-10-12 삼성전자주식회사 기준 전압의 셀프 트레이닝을 수행하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
KR102674619B1 (ko) 2024-06-13
US11232818B2 (en) 2022-01-25
CN110718243A (zh) 2020-01-21
CN110718243B (zh) 2023-10-10
US20200020362A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
US9001579B2 (en) Semiconductor memory device for and method of applying temperature-compensated word line voltage during read operation
US8725976B2 (en) Method of optimizing data training in system including memory devices
US9773563B2 (en) Memory controller, memory control method, and coefficient decision method
US9418726B1 (en) Data reception chip
KR20200006830A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10347347B1 (en) Link training mechanism by controlling delay in data path
US9239752B2 (en) Semiconductor system with error detection
CN109102836B (zh) 半导体存储装置
US9846606B2 (en) Storage device calibration methods and controlling device using the same
KR20180122146A (ko) 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
CN113821399A (zh) 安全装置及维护数据安全的方法
US7103493B2 (en) Memory testing apparatus and method
US10134466B2 (en) Data reception chip
US9691440B2 (en) Control method for data reception chip
US9411352B1 (en) Trimming circuit and semiconductor system including the same
US20180321312A1 (en) Test device
KR20170022633A (ko) 메모리 시스템
US9697875B2 (en) Data reception chip
US20070153591A1 (en) Semiconductor memory device, memory system having the same, and swing width control method thereof
US11049583B2 (en) Semiconductor system with a training operation
KR20160056588A (ko) 테스트 시스템의 동작 방법
US10090060B2 (en) Data communication system and data receiving device
US9053772B2 (en) Method for conducting reference voltage training
KR20120120612A (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
US7512845B2 (en) Semiconductor memory device and method for stacking reference data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right