KR20150133327A - 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 - Google Patents

반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 Download PDF

Info

Publication number
KR20150133327A
KR20150133327A KR1020140059618A KR20140059618A KR20150133327A KR 20150133327 A KR20150133327 A KR 20150133327A KR 1020140059618 A KR1020140059618 A KR 1020140059618A KR 20140059618 A KR20140059618 A KR 20140059618A KR 20150133327 A KR20150133327 A KR 20150133327A
Authority
KR
South Korea
Prior art keywords
clock
control code
internal
delay value
delay
Prior art date
Application number
KR1020140059618A
Other languages
English (en)
Inventor
정지완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140059618A priority Critical patent/KR20150133327A/ko
Priority to US14/489,157 priority patent/US9246496B2/en
Priority to CN201410852251.2A priority patent/CN105096994B/zh
Publication of KR20150133327A publication Critical patent/KR20150133327A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator

Abstract

반도체 장치는 외부에서 입력된 기준 클럭을 지연시켜 출력 클럭을 생성하되, 상기 출력 클럭의 지연값을 상기 기준 클럭과 피드백 클럭의 위상 비교 결과에 따라 조절하고, 상기 출력 클럭의 지연값에 대응하는 제1제어 코드를 생성하는 코드 생성부; 상기 제1제어 코드에 대응하는 전압 레벨을 갖는 내부 전압을 생성하는 전압 생성부; 상기 제1제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 클럭 생성부; 및 상기 출력 클럭을 제2제어 코드에 대응하는 지연값만큼 지연시켜 상기 피드백 클럭을 생성하는 피드백 지연부를 포함할 수 있다.

Description

반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법{SEMICONDUCTOR DEVICE, SEMICONDUCTOR SYSTEM AND METHOD FOR OPERATING SEMICONDUCTOR DEVICE}
본 특허문헌은 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법에 관한 것이다.
시스템-온 칩(SoC: System-on Chip)은 컴퓨터 시스템 또는 다른 전자 시스템을 구현하기 위해 CPU(central processing unit), 메모리, 인터페이스(interface), 디지털 신호 처리 회로, 및 아날로그 신호 처리 회로 등 다양한 기능 블록들을 하나의 반도체 집적 회로에 집적하는 기술 또는 상기 기술에 따라 집적된 하나의 집적 회로(IC: Integrated Circuit)를 의미한다.
SoC는 프로세서, 멀티미디어, 그래픽, 인터페이스, 보안 등 다양한 기능을 모두 흡수하며 더욱 복잡한 시스템으로 발전하고 있다. SoC 기술이 발달하면 회로판에서 다수의 칩들이 차지하던 공간을 줄여 제품의 사이즈를 대폭 줄일 수 있고, 다수의 칩들이 별도로 장착될 때 발생하는 노이즈(칩 간 충돌 현상) 문제도 해결할 수 있다. 또한 회로판 위에서 서로 떨어져 있는 칩들 간의 신호 전송을 위해 소요되는 전력 소모도 줄일 수 있고, 특히 제조 비용을 대폭 절감할 수 있다.
이러한 SoC는 정보 통신 장치 및 그외 다양한 전자 장치들에 사용되고 있으며, 최근에는 스마트폰, 태블릿 PC와 같은 휴대용 장치에 널리 사용되고 있다. 배터리를 사용하는 휴대용 장치(portable device)의 경우 탑재된 칩의 소모 전력은 배터리의 지속시간을 결정하는 요소들 중 하나이므로, 소모 전력을 줄이는 것이 중요하며, 또한 칩의 성능은 최대화해야 한다. 반도체 회로에서 성능(처리 속도)과 소모 전력은 서로 대조적인(trade-off) 관계에 있으므로 반도체 회로의 어플리케이션에 따라 성능과 소모 전력 사이에 적절한 균형을 유지하는 것이 중요하다.
SoC에 대한 성능 최적화 및 소모 전력의 최소화 요구를 동시에 만족시키기 위해 연구되고 있는 기술 중 하나가 DVFS(Dynamic Voltage Frequency Scaling) 기술이다. DVFS 기술이란 반도체 회로의 주파수(Frequency)와 전압(Voltage)을 조절하는 기술을 의미한다. 반도체 회로에서 사용하는 클럭 신호의 주파수가 증가하고, 전원 전압의 전압 레벨이 높아질수록 반도체 회로의 동작 속도는 빨라지지만 전력 소모는 증가하고, 반대로 반도체 회로에서 사용하는 클럭 신호의 주파수가 감소하고, 전원 전압의 전압 레벨이 낮아질수록 반도체 회로의 동작 속도는 느려지지만 전력 소모는 감소한다.
본 발명의 일 실시예는 반도체 장치의 동작 속도가 정해지면, 반도체 장치의 동작환경의 변화에 관계없이, 반도체 장치의 동작 속도를 결정하는 요소들(동작 전압, 동작 주파수)이 안정적으로 유지되도록 하는 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법을 제공한다.
또한 본 발명의 일 실시예는 반도체 장치의 동작 속도를 최적화하여 반도체 장치의 빠른 동작 속도를 확보하면서, 전력 소비를 최소화할 수 있는 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는 외부에서 입력된 기준 클럭을 지연시켜 출력 클럭을 생성하되, 상기 출력 클럭의 지연값을 상기 기준 클럭과 피드백 클럭의 위상 비교 결과에 따라 조절하고, 상기 출력 클럭의 지연값에 대응하는 제1제어 코드를 생성하는 코드 생성부; 상기 제1제어 코드에 대응하는 전압 레벨을 갖는 내부 전압을 생성하는 전압 생성부; 상기 제1제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 클럭 생성부; 및 상기 출력 클럭을 제2제어 코드에 대응하는 지연값만큼 지연시켜 상기 피드백 클럭을 생성하는 피드백 지연부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템은 외부 전압, 외부 클럭 및 제1 내지 제N외부 제어 코드를 생성하는 컨트롤러; 및 상기 외부 클럭을 지연시켜 출력 클럭을 생성하되, 상기 외부 클럭과 피드백 클럭 - 상기 피드백 클럭은 상기 출력 클럭을 상기 제1 내지 제N외부 제어 코드 중 대응하는 외부 제어 코드에 대응하는 지연값만큼 지연시켜 생성됨 - 의 위상 비교 결과에 따라 상기 출력 클럭의 지연값을 조절하고, 상기 출력 클럭의 지연값에 대응하는 전압 레벨을 갖는 내부 전압 및 상기 출력 클럭의 지연값에 대응하는 주파수를 갖는 내부 클럭을 생성하는 제1 내지 제N반도체 장치를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은 외부 제어 코드를 인가하는 단계; 출력 클럭 - 상기 출력 클럭은 상기 기준 클럭을 지연시켜 생성됨 - 을 상기 외부 제어 코드에 대응하는 지연값으로 지연하여 피드백 클럭을 생성하는 단계; 기준 클럭과 상기 피드백 클럭의 위상을 비교하여 상기 출력 클럭의 지연값을 조절하고, 상기 출력 클럭의 지연값에 대응하는 내부 제어 코드를 생성하는 단계; 및 상기 내부 제어 코드에 대응하는 전압 레벨을 갖는 내부 전압 및 상기 내부 제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 단계를 포함할 수 있다.
본 기술은 반도체 장치의 동작 속도가 결정되면, 피드백 구조를 통해 동작 속도에 영향을 미치는 요소(동작 전압, 동작 주파수)들이 안정적으로 유지되도록 할 수 있다.
또한 본 기술은 반도체 장치의 동작 속도를 작업 부하에 따라 결정함으로써, 반도체 장치의 동작 속도를 최적화하여, 반도체 장치의 빠른 동작 속도를 확보하면서, 전력 소비를 최소화할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 구성도,
도 2은 도 1의 피드백 지연부(140)의 구성도,
도 3a 내지 도 3d는 반도체 장치의 동작을 설명하기 위한 도면,
도 4는 본 발명의 일실시예에 따른 반도체 시스템의 구성도,
도 5는 본 발명의 일 실시예에 다른 반도체 장치의 동작 방법에 대해 설명하기 위한 순서도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 구성도이다.
도 1에 도시된 바와 같이, 반도체 장치는 코드 생성부(110), 전압 생성부(120), 클럭 생성부(130), 피드백 지연부(140), 내부회로(150)를 포함할 수 있다. 반도체 장치의 목표 동작 속도는 외부로부터 입력되는 제어코드(CODE2)에 의해 조절될 수 있다.
도 1을 참조하여 반도체 장치에 대해 설명한다.
코드 생성부(110)는 외부에서 입력된 기준 클럭(RCLK)을 지연시켜 출력 클럭(OCLK)을 생성한다. 출력 클럭(OCLK)의 지연값은 기준 클럭(RCLK)과 피드백 클럭(FBCLK)의 위상 비교 결과에 따라 조절된다. 또한 코드 생성부(110)는 출력 클럭(OCLK)의 지연값에 대응하는 제1제어 코드(CODE1)를 생성한다. 코드 생성부(110)는 반도체 장치의 외부로부터 입력된 외부 전압(VEXT)을 사용하여 동작한다. 외부 전압(VEXT)은 반도체 장치의 내부 동작 환경 변화의 영향을 받지 않는 전압을 나타낸다. 반도체 장치의 내부 동작 환경이란 예를 들어 반도체 장치 내부의 PVT (Process, Voltage, Temperature) 조건을 의미할 수 있다. 따라서 코드 생성부(110)의 동작은 반도체 장치의 내부의 동작 환경 변화의 영향을 받지 않는다.
제1제어 코드(CODE1)는 멀티 비트의 신호들을 포함할 수 있다. 제1제어 코드(CODE1)는 출력 클럭(OCLK)의 지연값에 대응하는 2진 값을 가질 수 있다. 예를 들어, 출력 클럭(OCLK)의 지연값이 증가하면 제1제어 코드(CODE1)가 나타내는 2진 값도 증가하고, 출력 클럭(OCLK)의 지연값이 감소하면 제1제어 코드(CODE1)가 나타내는 2진 값도 감소할 수 있다. 반대로 출력 클럭(OCLK)의 지연값과 제1제어 코드(CODE1)가 나타내는 2진값은 반비례할 수도 있다.
상술한 동작을 위해 코드 생성부(110)는 지연부(111), 위상 비교부(112) 및 코드 조절부(113)를 포함할 수 있다. 지연부(111)는 기준 클럭(RCLK)을 지연시켜 출력 클럭(OCLK)을 생성한다. 이때 지연부(111)의 지연값은 제1제어 코드(CODE1)에 응답하여 결정된다. 예를 들어, 제1제어 코드(CODE1)의 값이 증가하면 지연부(111)의 지연값도 증가하고, 제1제어 코드(CODE1)의 값이 감소하면 지연부(111)의 지연값도 감소할 수 있다. 반대로 제1제어 코드(CODE1)의 값과 지연부(111)의 지연값은 반비례할 수도 있다.
위상 비교부(112)는 기준 클럭(RCLK)과 피드백 클럭(FBCLK)의 위상을 비교하고, 그 결과(UP/DN)를 출력한다. 코드 조절부(113)는 위상 비교부(112)의 비교 결과(UP/DN)에 제1제어 코드(CODE1)의 값을 조절한다.
위상 비교부(112)는 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서는 경우, 지연부(111)의 지연값이 증가하도록 하는 비교 결과(UP/DN)를 출력한다. 코드 조절부(113)는 이러한 비교 결과(UP/DN)에 응답하여 제1제어 코드(CODE1)의 값을 증가시킨다. 반대로 위상 비교부(112)는 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지는 경우, 지연부(111)의 지연값이 감소하도록 하는 비교 결과(UP/DN)를 출력한다. 코드 조절부(113)는 이러한 비교 결과(UP/DN)에 응답하여 제1제어 코드(CODE1)의 값을 감소시킨다.
전압 생성부(120)는 제1제어 코드(CODE1)를 입력받아, 제1제어 코드(CODE1)에 대응하는 전압 레벨을 갖는 내부 전압(VINT)을 생성한다. 내부 전압(VINT)은 제1제어 코드(CODE1)의 값에 대응하는 전압 레벨을 가질 수 있다. 예를 들어, 전압 생성부(120)는 제1제어 코드(CODE1)의 값이 커지면 내부 전압(VINT)의 전압 레벨을 높이고, 제1제어 코드(CODE1)의 값이 작아지면 내부 전압(VINT)의 전압 레벨을 낮출 수 있다. 반대로 제1제어 코드(CODE1)의 값과 내부 전압(VINT)의 전압 레벨은 반비례할 수도 있다.
참고로 전압 생성부(120)는 제1제어 코드(CODE1)가 단위 값만큼 커질 때마다 내부 전압(VINT)의 전압 레벨을 단위 값만큼 증가시킬 수도 있고, 제1제어 코드(CODE1)가 단위 값의 X배(X은 설정된 상수)만큼 커질 때마다, 전압 레벨을 단위 값만큼 증가시킬 수도 있다. 전압 생성부(120)는 멀티 비트의 2진 신호의 값에 대응하는 레벨을 갖는 아날로그 신호를 생성하는 디지털-아날로그 변환기(DAC: Digital to Analog Converter)를 포함할 수 있다.
클럭 생성부(130)는 제1제어 코드(CODE1)를 입력받아, 제1제어 코드(CODE1)에 대응하는 주파수를 갖는 내부 클럭(ICLK)을 생성한다. 내부 클럭(ICLK)은 제1제어 코드(CODE1)의 값에 대응하는 주파수(또는 주기)를 가질 수 있다. 예를 들어, 클럭 생성부(130)는 제1제어 코드(CODE1)의 값이 커지면 내부 클럭(ICLK)의 주파수를 증가시키고, 제1제어 코드(CODE1)의 값이 작아지면 내부 클럭(ICLK)의 주파수를 감소시킬 수 있다. 반대로 제1제어 코드(CODE1)의 값과 내부 클럭(ICLK)의 주파수는 반비례할 수도 있다.
참고로 클럭 생성부(130)는 제1제어 코드(CODE1)가 단위 값만큼 커질 때마다 주파수를 단위 값만큼 증가시킬 수도 있고, 제1제어 코드(CODE1)가 단위 값의 Y배(Y은 설정된 상수)만큼 커질 때마다, 주파수를 단위 값만큼 증가시킬 수도 있다.
클럭 생성부(130)는 기준 클럭(RCLK)을 분주하여 내부 클럭(RCLK)을 생성하되, 제1제어 코드(CODE1)에 응답하여 기준 클럭(RCLK)을 분주하는 분주비를 조절할 수 있다. 예를 들어, 클럭 생성부(130)는 제1제어 코드(CODE1)의 값이 커지면 분주비를 증가시키고, 제1제어 코드(CODE1)의 값이 작아지면 분주비를 감소시킬 수 있다. 반대로 제1제어 코드(CODE1)의 값과 분주비는 반비례할 수도 있다. 참고로 클럭 생성부(130)는 제1제어 코드(CODE1)의 값에 따라 결정되는 분주비로 기준 클럭(RCLK)을 분주하는 클럭 분주 회로(clock division circuit)를 포함할 수 있다.
피드백 지연부(140)는 출력 클럭(OCLK)을 제2제어 코드(CODE2)에 대응하는 지연값만큼 지연시켜 피드백 클럭(FBCLK)을 생성한다. 제2제어 코드(CODE2)는 반도체 장치의 외부에서 입력된 코드이며, 반도체 장치의 목표 동작 속도에 대응하는 코드일 수 있다. 즉, 제2제어 코드(CODE2)는 반도체 장치의 동작 속도를 설정하기 위한 코드일 수 있다. 피드백 지연부(140)는 제2제어 코드(CODE2)의 값이 증가하면 지연값을 증가시키고, 제2제어 코드(CODE2)값이 감소하면 지연값을 감소시킬 수 있다. 반대로 제2제어 코드(CODE1)의 값과 피드백 지연부(140)의 지연값은 반비례할 수도 있다.
참고로, 클럭 생성부(130) 및 피드백 지연부(140)는 내부 전압(VINT)을 사용하여 동작할 수 있다. 따라서 반도체 장치의 내부의 동작 환경의 변화에 따라 내부 전압(VINT)의 전압 레벨이 달라지면 클럭 생성부(130)에서 출력되는 내부 클럭(ICLK)의 주파수와 피드백 지연부(140)의 지연값이 달라질 수 있다. 예를 들어, 내부 전압(VINT)의 전압 레벨이 높아지면, 내부 클럭(ICLK)의 주파수는 증가하고 피드백 지연부(140)의 지연값은 감소한다. 반대로 내부 전압(VINT)의 전압 레벨이 낮아지면, 내부 클럭(ICLK)의 주파수는 감소하고 피드백 지연부(140)의 지연값은 증가한다.
내부회로(150)는 내부 전압(VINT) 및 내부 클럭(ICLK)을 사용하여 동작하며, 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수에 대응하는 속도로 동작할 수 있다. 내부회로(150)의 동작 속도는 내부 전압(VINT)의 전압 레벨이 높아질수록, 내부 클럭(ICLK)의 주파수가 증가할수록 빨라지며, 반대로 내부 전압(VINT)의 전압 레벨이 낮아질수록, 내부 클럭(ICLK)의 주파수가 감소할수록 느려진다.
참고로 내부회로(150)는 반도체 장치 외부에서 입력된 명령(EXT_CMD)에 대응하는 동작을 수행하고, 그 결과를 출력(RESULT)하는 소정의 기능을 가지는 회로일 수 있다. 예를 들어, 내부회로(150)는 명령(EXT_CMD)에 따라 데이터를 저장하거나, 저장된 데이터를 출력하는 메모리 회로일 수 있다. 또한 내부회로(150)는 명령(EXT_CMD)에 따라 연산을 수행하는 연산 회로(프로세서), 입력된 신호를 처리하는 디지털 신호 처리 회로 및 아날로그 신호 처리 회로일 수 있다. 이외에도 내부회로(150)는 내부 전압(VINT) 및 내부 클럭(ICLK)을 사용하여 동작하는 다양한 회로들 중 하나이거나, 회로들의 집합체일 수 있다.
도 2은 도 1의 피드백 지연부(140)의 구성도이다.
도 2에 도시된 바와 같이, 피드백 지연부(140)는 다수의 단위 지연부(210_0 - 210_M) 및 선택부(220)를 포함할 수 있다.
도 2를 참조하여 피드백 지연부(140)에 대해 설명한다.
다수의 단위 지연부(210_0 - 210_M)는 입력된 신호를 소정의 지연값만큼 지연시켜 출력(OUT_0 - OUT_M)한다. 여기서 다수의 단위 지연부(210_0 - 210_M) 각각은 내부 전압(VINT)의 전압 레벨에 대응하는 지연값을 가질 수 있다. 따라서 내부 전압(VINT)의 전압 레벨이 높아지면 단위 지연부(210_0 - 210_M)의 지연값은 감소하고, 내부 전압(VINT)의 전압 레벨이 낮아지면 단위 지연부(210_0 - 210_M)의 지연값은 증가할 수 있다.
다수의 단위 지연부(210_0 - 210_M)는 직렬로 연결되고, 다수의 단위 지연부(210_0 - 210_M) 중 첫번째로 연결된 단위 지연부(210_0)는 출력 클럭(OCLK)을 입력받을 수 있다. 따라서 다수의 단위 지연부(210_0 - 210_M)의 출력들(OUT_0 - OUT_M)은 출력 클럭(OCLK)을 단위 지연부의 지연값(이하 단위 지연값이라 함)의 정수배만큼 지연시킨 위상을 가지는 클럭일 수 있다. 예를 들어, 'OUT_K'는 출력 클럭(OCLK)을 단위 지연값의 K+1배만큼 지연시킨 클럭일 수 있다.
선택부(220)는 다수의 단위 지연부의 출력(OUT_0 - OUT_M) 중 제2제어 코드(CODE2)에 응답하여 선택된 출력을 피드백 클럭(FBCLK)으로 전달한다. 예를 들어 선택부(220)는 제2제어 코드(CODE2)의 값이 증가할수록 보다 뒷단의 출력을 피드백 클럭(FBCLK)으로 전달하고, 제2제어 코드(CODE2)의 값이 감소할수록 보다 앞단의 출력을 피드백 클럭(FBCLK)으로 전달할 수 있다. 따라서 제2제어 코드(CODE2)의 값을 증가시킴으로써 피드백 지연부(140)의 지연값이 증가시키고, 제2제어 코드(CODE2)의 값을 감소시킴으로써 피드백 지연부(140)의 지연값을 감소시킬 수 있다.
피드백 지연부(140)의 지연값이 변하는 경우에는 2가지가 있을 수 있다. 먼저 상술한 바와 같이, 제2제어 코드(CODE2)의 값을 변경함으로써 지연값을 조절하는 경우이다. 다음으로 내부 전압(VINT)의 전압 레벨 변화에 따라 단위 지연값이 변경되는 경우이다. 후자의 경우 내부 전압(VINT)의 전압 레벨이 높아지면 지연값은 감소하고, 전압 레벨이 낮아지면 지연값은 증가한다.
도 3a 내지 도 3d는 반도체 장치의 동작을 설명하기 위한 도면이다.
도 3a 내지 도 3d에서는 지연부(111)의 지연값과 제1제어 코드(CODE1)의 값이 비례하고, 피드백 지연부(140)의 지연값과 제2제어 코드(CODE1)의 값이 비례하고, 제1제어 코드(CODE1)의 값과 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 반비례하도록 설계된 반도체 장치의 동작에 대해 설명한다.
도 3a 및 도 3b는 제2제어 코드(CODE2)의 값을 조절하여, 반도체 장치의 동작 속도가 변경되는 동작을 설명하기 위한 도면이다.
도 3a는 제2제어 코드(CODE2)를 조절하여 반도체 장치의 동작 속도를 높이는 동작을 나타낸다.
고속 동작 모드(Fast Operation Mode)를 위해 제2제어 코드(CODE2)의 값을 증가시키면 제2제어 코드(CODE2)에 응답하여 피드백 지연부(140)의 지연값이 증가한다. 피드백 지연부(140)의 지연값이 증가하면 피드백 클럭(FBCLK)의 위상이 지연되므로 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지게 된다. 따라서 위상 비교부(112)의 비교 결과(UP/DN)에 따라 제1제어 코드(CODE1)의 값이 감소하고, 지연부(111)의 지연값이 감소한다. 제1제어 코드(CODE1)는 기준 클럭(RCLK)의 위상과 피드백 클럭(FBCLK)의 위상이 동일해질 때까지 감소한다.
제1제어 코드(CODE1)의 값이 감소하면, 전압 생성부(120)는 내부 전압(VINT)의 전압 레벨을 높이고, 클럭 생성부(130)는 내부 클럭(ICLK)의 주파수를 증가시킨다. 따라서 반도체 장치의 동작 속도는 더 빨라진다.
도 3b는 제2제어 코드(CODE2)를 조절하여 반도체 장치의 동작 속도를 높이는 동작을 나타낸다.
저속 동작 모드(Slow Operation Mode)를 위해 제2제어 코드(CODE2)의 값을 감소시키면 제2제어 코드(CODE2)에 응답하여 피드백 지연부(140)의 지연값이 감소한다. 피드백 지연부(140)의 지연값이 감소하면 피드백 클럭(FBCLK)의 위상이 빨라지므로 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서게 된다. 따라서 위상 비교부(112)의 비교 결과(UP/DN)에 따라 제1제어 코드(CODE1)의 값이 증가하고, 지연부(111)의 지연값이 증가한다. 제1제어 코드(CODE1)는 기준 클럭(RCLK)의 위상과 피드백 클럭(FBCLK)의 위상이 동일해질 때까지 증가한다.
제1제어 코드(CODE1)의 값이 증가하면, 전압 생성부(120)는 내부 전압(VINT)의 전압 레벨을 낮이고, 클럭 생성부(130)는 내부 클럭(ICLK)의 주파수를 감소시킨다. 따라서 반도체 장치의 동작 속도는 더 느려진다.
도 3c 및 도 3d는 제2제어 코드(CODE2)의 값이 고정된 경우, 반도체 장치의 내부 환경 변화에 관계없이, 반도체 장치의 동작 속도가 일정하게 유지되는 동작을 설명하기 위한 도면이다. 제2제어 코드(CODE2)의 값이 결정되면, 반도체 장치의 목표 동작 속도가 결정된 것이므로, 반도체 장치는 제2제어 코드(CODE2)에 대응하는 동작 속도를 유지해야 한다. 반도체 장치 내부의 동작 환경 변화로 인해 반도체 장치의 속도가 변하면, 불필요한 전력 소모가 발생하거나(동작 속도가 빨라짐) 성능이 낮아질 수 있다(동작 속도가 느려짐).
도 3c는 반도체 장치의 내부 전압(VINT)의 전압 레벨이 낮아지는 경우 반도체 장치의 동작 속도가 일정하게 유지되는 과정을 나타낸다.
내부 전압(VINT)의 전압 레벨이 낮아지면, 피드백 지연부(140)의 지연값이 증가한다. 피드백 지연부(140)의 지연값이 증가하면 피드백 클럭(FBCLK)의 위상이 지연되므로 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지게 된다. 따라서 위상 비교부(112)의 비교 결과(UP/DN)에 따라 제1제어 코드(CODE1)의 값이 감소하고, 지연부(111)의 지연값이 감소한다. 제1제어 코드(CODE1)는 기준 클럭(RCLK)의 위상과 피드백 클럭(FBCLK)의 위상이 동일해질 때까지 감소한다.
제1제어 코드(CODE1)의 값이 감소하면, 전압 생성부(120)는 내부 전압(VINT)의 전압 레벨을 높이고, 클럭 생성부(130)는 내부 클럭(ICLK)의 주파수를 증가시킨다. 따라서 반도체 장치는 목표 동작 속도를 회복한다.
도 3d는 반도체 장치의 내부 전압(VINT)의 전압 레벨이 높아지는 경우 반도체 장치의 동작 속도가 일정하게 유지되는 과정을 나타낸다.
내부 전압(VINT)의 전압 레벨이 높아지면, 피드백 지연부(140)의 지연값이 감소한다. 피드백 지연부(140)의 지연값이 감소하면 피드백 클럭(FBCLK)의 위상이 빨라지므로 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서게 된다. 따라서 위상 비교부(112)의 비교 결과(UP/DN)에 따라 제1제어 코드(CODE1)의 값이 증가하고, 지연부(111)의 지연값이 증가한다. 제1제어 코드(CODE1)는 기준 클럭(RCLK)의 위상과 피드백 클럭(FBCLK)의 위상이 동일해질 때까지 증가한다.
제1제어 코드(CODE1)의 값이 증가하면, 전압 생성부(120)는 내부 전압(VINT)의 전압 레벨을 낮이고, 클럭 생성부(130)는 내부 클럭(ICLK)의 주파수를 감소시킨다. 따라서 반도체 장치는 목표 동작 속도를 회복한다.
본 발명의 일 실시예에 따른 반도체 장치는 필요에 따라 외부에서 입력된 제어 코드(CODE2)에 의해 반도체 장치의 동작 속도를 조절함으로써 반도체 장치의 속도를 최적화하여 반도체 장치의 빠른 동작 속도를 확보하면서, 전력 소비를 최소화할 수 있다. 또한 반도체 장치의 동작 속도를 조절하는 코드(CODE1)를 생성하는 구성이 반도체 장치의 내부의 동작 환경의 영향을 받지 않도록 구성하여 반도체 장치의 목표 동작 속도가 결정되면, 반도체 장치 내부의 동작 환경 변화에 관계없이 안정적으로 유지할 수 있다.
도 4는 본 발명의 일실시예에 따른 반도체 시스템의 구성도이다.
도 4에 도시된 바와 같이, 반도체 시스템은 컨트롤러(410) 및 제1 내지 제N반도체 장치(420_1 - 420_N)를 포함할 수 있다. 제1 내지 제N반도체 장치(420_1 - 420_N)는 각각 내부회로(421_1 - 421_N)를 포함할 수 있다.
도 4를 참조하여 반도체 시스템에 대해 설명한다.
제1 내지 제N반도체 장치(420_1 - 420_N)는 각각 도 1의 반도체 장치와 동일한 반도체 장치일 수 있다. 제1 내지 제N반도체 장치(420_1 - 420_N)는 각각 제1 내지 제N외부 제어 코드(ECODE_1 - ECODE_N)에 대응할 수 있다. 제1 내지 제N반도체 장치(420_1 - 420_N)의 목표 동작 속도는 제1 내지 제N외부 제어 코드(ECODE_1 - ECODE_N) 중 대응하는 외부 제어 코드에 의해서 결정될 수 있다. 제1 내지 제N외부 제어 코드(ECODE_1 - ECODE_N)는 도 1의 제2제어 코드(CODE2)에 대응하는 코드일 수 있다.
또한 제1 내지 제N반도체 장치(420_1 - 420_N)는 내부적으로 내부 제어 코드(도 4에 미도시 됨)를 생성하여 내부 전압(VINT_1 - VINT_N)의 전압 레벨 및 내부 클럭(ICLK_1 - ICLK_N)의 주파수를 조절할 수 있다. 제1 내지 제N반도체 장치(420_1 - 420_N)는 내부적으로 내부 제어 코드는 도 1의 제1제어 코드(CODE1)에 대응하는 코드일 수 있다.
각 반도체 장치의 내부회로(421_1 - 421_N)는 대응하는 내부 전압(VINT_1 - VINT_N) 및 내부 클럭(ICLK_1 - ICLK_N)을 사용하여 동작한다. 제1 내지 제N반도체 장치(420_1 - 420_N)의 내부회로(421_1 - 421_N)는 대응하는 내부 전압(VINT_1 - VINT_N)의 전압 레벨 및 대응하는 내부 클럭(ICLK_1 - ICLK_N)의 주파수에 의해 결정되는 속도로 동작할 수 있다.
컨트롤러(410)는 제1 내지 제N반도체 장치(420_1 - 420_N)로 외부 전압(VEXT), 외부 클럭(EXT_CLK) 및 제1 내지 제N외부 제어 코드(ECODE_1 - ECODE_N)를 생성할 수 있다. 여기서 컨트롤러(410)가 생성하는 외부 전압(VEXT)은 도 1의 외부 전압(VEXT)에 대응하고, 외부 클럭(EXT_CLK)은 도 1의 기준 클럭(RCLK)에 대응하거나, 기준 클럭(RCLK)의 소스일 수 있다. 외부 클럭(EXT_CLK)이 기준 클럭(RCLK)의 소스라는 것은 기준 클럭(RCLK)이 외부 클럭(EXT_CLK)이거나, 외부 클럭(EXT_CLK)을 소정의 분주비로 분주한 클럭이라는 것을 나타낸다.
컨트롤러(410)는 제1 내지 제N외부 제어 코드(ECODE_1 - ECODE_N)를 사용하여 제1 내지 제N반도체 장치(420_1 - 420_N)의 동작 속도를 조절할 수 있다. 도 1 내지 도 3의 설명을 참조하면, 예를 들어 동작 속도를 높이려는 반도체 장치에 대응하는 외부 제어 코드의 값은 증가시키고, 동작 속도를 낮추려는 반도체 장치에 대응하는 외부 제어 코드의 값은 감소시킬 수 있다.
이때 반도체 장치의 동작 속도는 해당 반도체 장치의 작업 부하(work load)에 의해 결정될 수 있다. 여기서 작업 부하란 설정된 시간 내에 단위 시스템(반도체 칩, 반도체 회로 등)에서 수행되어야 할 작업의 할당량을 나타낸다. 도 4의 반도체 시스템에서 작업 부하는 제1 내지 제N반도체 장치(420_1 - 420_N) 중 어떤 반도체 장치가 설정된 시간 내에 수행해야 하는 작업의 할당량을 나타낼 수 있다. 컨트롤러(410)는 제1 내지 제N반도체 장치(420_1 - 420_N)의 작업 부하를 참조하여, 작업 부하가 높은 반도체 장치는 고속 동작을 위해 대응하는 외부 제어 코드의 값을 변경하고, 작업 부하가 낮은 반도체 장치는 소모 전력을 줄이기 위해 대응하는 외부 제어 코드의 값을 변경할 수 있다.
예를 들어, 작업 부하는 설정된 시간 내에서 반도체 장치에 인가된 명령의 수를 카운팅하여 결정될 수 있다. 여기서 명령이란 반도체 장치가 특정 동작을 수행하도록 컨트롤러에서 인가되는 하나 이상의 신호의 조합으로써, 설정된 시간 내에서 많은 명령이 인가된 반도체 장치는 작업 부하가 높은 것이고, 설정된 시간 내에서 적은 명령이 인가된 반도체 장치는 작업 부하가 낮은 것일 수 있다. 반도체 장치가 반도체 메모리 장치인 경우 위 명령은 메모리 컨트롤러가 반도체 메모리 장치에 인가하는 커맨드(예를 들어 액티브 커맨드, 라이트 커맨드, 리드 커맨드, 프리차지 커맨드, 리프레시 커맨드 등) 일 수 있다. 즉, 설정된 시간 내에서 인가된 커맨드의 수가 많은(설정된 기준횟수보다 큼) 반도체 메모리 장치는 작업 부하가 높은 것으로 인식되어 고속 동작을 위한 외부 제어 코드가 인가되고, 설정된 시간 내에서 인가된 커맨드의 수가 적은(설정된 기준횟수보다 작음) 반도체 메모리 장치는 작업 부하가 낮은 것으로 인식되어 저속 동작을 위한 외부 제어코드가 인가될 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템은 작업 부하에 따라 반도체 장치의 속도를 조절하기 위한 외부 제어 코드를 결정함으로써, 각 반도체 장치의 속도를 작업 부하에 맞게 최적화하여, 최선의 성능을 내면서 소모 전력을 최소화할 수 있다. 또한 각 반도체 장치의 목표 동작 속도가 결정되면, 이러한 동작 속도가 반도체 장치의 내부의 동작 환경의 영향을 받지 않도록 함으로써 반도체 장치 의 동작 속도를 반도체 장치의 내부의 동작 환경 변화에 관계없이 안정적으로 유지할 수 있다.
도 5는 본 발명의 일 실시예에 다른 반도체 장치의 동작 방법에 대해 설명하기 위한 순서도이다.
도 1 내지 도 5를 참조하여 반도체 장치의 동작 방법에 대해 설명한다.
반도체 장치의 목표 동작 속도를 변경하기 위해 먼저 반도체 장치의 외부로부터 외부 제어 코드(CODE2)가 인가된다(외부 코드 인가 단계(S510)라 함). 외부 제어 코드(CODE2)는 반도체 장치의 작업 부하를 고려하여 결정되는 값을 가질 수 있다.
반도체 장치는 출력 클럭(OCLK)을 외부 제어 코드(CODE2)에 대응하는 지연값으로 지연하여 피드백 클럭(FBCLK)을 생성한다(피드백 클럭 생성 단계(S520)라 함). 출력 클럭(OCLK)은 반도체 장치의 외부에서 입력된 기준 클럭(RCLK)을 지연시켜 생성된 클럭이다. 이때 피드백 클럭 생성 단계(S520)는 내부 전압(VINT)을 사용하여 수행된다.
외부 코드 인가 단계(S510)에서 반도체 장치의 동작 속도를 높이기 위한 외부 제어 코드(CODE2)가 인가되면 피드백 지연부(140)의 지연값이 증가(A1)되어 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지게 된다(S521). 반대로 반도체 장치의 동작 속도를 낮추기 위한 외부 제어 코드(CODE2)가 인가되면 피드백 지연부(140)의 지연값이 감소(B1)되어 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서게 된다(S522).
다음으로 기준 클럭(RCLK)과 피드백 클럭(FBCLK)의 위상을 비교하여 출력 클럭(OCLK)의 지연값을 조절하고, 출력 클럭(OCLK)의 지연값에 대응하는 내부 제어 코드(CODE1)를 생성한다(내부 코드 생성 단계(S530)라 함). 여기서 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지는 경우 지연부(111)의 지연값 및 내부 제어 코드(CODE1)의 값이 감소하고(S531), 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서는 경우 지연부(111)의 지연값 및 내부 제어 코드(CODE1)의 값이 증가한다(S532). 내부 코드 생성 단계(S530)는 외부 전압(VEXT)을 사용하여 수행된다.
마지막으로 내부 제어 코드(CODE1)에 대응하는 전압레벨을 갖는 내부 전압(VINT)과 내부 제어 코드(CODE1)에 대응하는 주파수를 갖는 내부 클럭(ICLK)을 생성한다(전압/클럭 생성 단계(S540)라 함). 내부 제어 코드(CODE1)의 값이 감소하면 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 증가하고(S541), 내부 제어 코드(CODE1)의 값이 증가하면 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 감소한다(S542). 기준 클럭(RCLK)과 피드백 클럭(FBCLK)의 위상이 같아지면 내부 제어 코드(CODE1)의 값이 고정되고, 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 안정화된다(S550).
외부 제어 코드(CODE2)가 고정된 후 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 안정화된 상태(S550)에서 내부 전압의 전압 레벨이 낮아지면 피드백 클럭의 지연값은 증가(A2)하고, 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 뒤지게 되어 'S521' , 'S531' 및 'S541' 단계를 거쳐 다시 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 안정화된다(S550). 또한 내부 전압의 전압 레벨이 높아지면 피드백 클럭의 지연값은 감소(B2)하고, 피드백 클럭(FBCLK)의 위상이 기준 클럭(RCLK)보다 앞서게 되어 'S522' , 'S532' 및 'S542' 단계를 거쳐 다시 내부 전압(VINT)의 전압 레벨 및 내부 클럭(ICLK)의 주파수가 안정화된다(S550).
본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은 작업 부하에 따라 반도체 장치의 속도를 조절하여 최선의 성능을 내면서 소모 전력을 최소화할 수 있다. 또한 반도체 장치의 목표 동작 속도가 결정되면, 반도체 장치의 동작 속도를 안정적으로 유지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (23)

  1. 외부에서 입력된 기준 클럭을 지연시켜 출력 클럭을 생성하되, 상기 출력 클럭의 지연값을 상기 기준 클럭과 피드백 클럭의 위상 비교 결과에 따라 조절하고, 상기 출력 클럭의 지연값에 대응하는 제1제어 코드를 생성하는 코드 생성부;
    상기 제1제어 코드에 대응하는 전압 레벨을 갖는 내부 전압을 생성하는 전압 생성부;
    상기 제1제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 클럭 생성부; 및
    상기 출력 클럭을 제2제어 코드에 대응하는 지연값만큼 지연시켜 상기 피드백 클럭을 생성하는 피드백 지연부
    를 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 코드 생성부는 외부에서 입력된 외부 전압을 사용하여 동작하고, 상기 클럭 생성부 및 상기 피드백 지연부는 상기 내부 전압을 사용하여 동작하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 코드 생성부는
    상기 기준 클럭을 상기 제1제어 코드에 대응하는 지연값만큼 지연시켜 상기 출력 클럭을 생성하는 지연부;
    상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하는 위상 비교부; 및
    상기 위상 비교부의 비교 결과에 따라 상기 제1제어 코드를 조절하는 코드 조절부
    를 포함하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 클럭 생성부는
    상기 기준 클럭을 분주하여 상기 내부 클럭을 생성하되, 상기 제1제어 코드에 응답하여 상기 기준 클럭을 분주하는 분주비를 조절하는 반도체 장치.
  5. 제 3항에 있어서,
    상기 제2제어 코드는
    외부에서 입력된 코드이며, 상기 반도체 장치의 목표 동작 속도에 대응하는 코드인 반도체 장치.
  6. 제 1항에 있어서,
    상기 피드백 지연부는
    상기 내부 전압의 전압 레벨에 대응하는 지연값을 갖고, 직렬로 연결된 다수의 단위 지연부; 및
    상기 다수의 단위 지연부의 출력 중 상기 제2제어 코드에 응답하여 선택된 출력을 상기 피드백 클럭으로 전달하는 선택부를 포함하고,
    상기 다수의 단위 지연부 중 첫번째로 연결된 단위 지연부는 상기 출력 클럭을 입력받는 반도체 장치.
  7. 제 1항에 있어서,
    상기 제2제어 코드를 변경하여 반도체 장치의 목표 동작 속도를 높이는 경우, 상기 제2제어 코드에 응답하여 상기 피드백 지연부의 지연값은 증가하고, 상기 코드 생성부에서 상기 출력 클럭의 지연값은 감소하고,
    상기 제1제어 코드는 상기 출력 클럭의 지연값의 감소에 대응하도록 변경되고, 상기 제1제어 코드에 응답하여 상기 내부 전압의 전압 레벨은 높아지고, 상기 내부 클럭의 주파수는 증가하고,
    상기 제2제어 코드를 변경하여 반도체 장치의 목표 동작 속도를 낮추는 경우, 상기 제2제어 코드에 응답하여 상기 피드백 지연부의 지연값은 감소하고, 상기 코드 생성부에서 상기 출력 클럭의 지연값은 증가하고,
    상기 제1제어 코드는 상기 출력 클럭의 지연값의 증가에 대응하도록 변경되고, 상기 제1제어 코드에 응답하여 상기 내부 전압의 전압 레벨은 낮아지고, 상기 내부 클럭의 주파수는 감소하는 반도체 장치.
  8. 제 1항에 있어서,
    상기 제2제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 낮아지면, 상기 피드백 지연부의 지연값은 증가하고, 상기 출력 클럭의 지연값은 감소하고,
    상기 제2제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 높아지면, 상기 피드백 지연부의 지연값은 감소하고, 상기 출력 클럭의 지연값은 증가하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 내부 전압 및 상기 내부 클럭을 사용하여 동작하며, 상기 내부 전압의 전압 레벨 및 상기 내부 클럭의 주파수에 대응하는 속도로 동작하는 내부회로
    를 포함하는 반도체 장치.
  10. 외부 전압, 외부 클럭 및 제1 내지 제N외부 제어 코드를 생성하는 컨트롤러; 및
    상기 외부 클럭을 지연시켜 출력 클럭을 생성하되, 상기 외부 클럭과 피드백 클럭 - 상기 피드백 클럭은 상기 출력 클럭을 상기 제1 내지 제N외부 제어 코드 중 대응하는 외부 제어 코드에 대응하는 지연값만큼 지연시켜 생성됨 - 의 위상 비교 결과에 따라 상기 출력 클럭의 지연값을 조절하고, 상기 출력 클럭의 지연값에 대응하는 전압 레벨을 갖는 내부 전압 및 상기 출력 클럭의 지연값에 대응하는 주파수를 갖는 내부 클럭을 생성하는 제1 내지 제N반도체 장치
    를 포함하는 반도체 시스템.
  11. 제 10항에 있어서,
    상기 제1 내지 제N반도체 장치 각각은
    상기 외부 클럭을 지연시켜 상기 출력 클럭을 생성하되, 상기 출력 클럭의 지연값을 상기 외부 클럭과 상기 피드백 클럭의 위상 비교 결과에 따라 조절하고, 상기 출력 클럭의 지연값에 대응하는 내부 제어 코드를 생성하는 코드 생성부;
    상기 내부 제어 코드에 대응하는 전압 레벨을 갖는 내부 전압을 생성하는 전압 생성부;
    상기 내부 제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 클럭 생성부; 및
    상기 출력 클럭을 대응하는 외부 제어 코드에 대응하는 지연값만큼 지연시켜 상기 피드백 클럭을 생성하는 피드백 지연부
    를 포함하는 반도체 시스템.
  12. 제 11항에 있어서,
    상기 코드 생성부는 상기 외부 전압을 사용하여 동작하고, 상기 클럭 생성부 및 상기 피드백 지연부는 상기 내부 전압을 사용하여 동작하는 반도체 시스템.
  13. 제 11항에 있어서,
    상기 클럭 생성부는
    상기 외부 클럭을 분주하여 상기 내부 클럭을 생성하되, 상기 내부 제어 코드에 응답하여 상기 외부 클럭을 분주하는 분주비를 조절하는 반도체 시스템.
  14. 제 11항에 있어서,
    상기 제1 내지 제N외부 제어 코드 각각은
    상기 제1 내지 제N반도체 장치 중 대응하는 반도체 장치의 목표 동작 속도에 대응하는 코드인 반도체 시스템.
  15. 제 11항에 있어서,
    상기 제1 내지 제N반도체 장치 각각은
    상기 대응하는 외부 제어 코드를 변경하여 반도체 장치의 목표 동작 속도를 높이는 경우, 상기 대응하는 외부 제어 코드에 응답하여 상기 피드백 지연부의 지연값은 증가하고, 상기 코드 생성부에서 상기 출력 클럭의 지연값은 감소하고,
    상기 내부 제어 코드는 상기 출력 클럭의 지연값의 감소에 대응하도록 변경되고, 상기 내부 제어 코드에 응답하여 상기 내부 전압의 전압 레벨은 높아지고, 상기 내부 클럭의 주파수는 증가하고,
    상기 대응하는 외부 제어 코드를 변경하여 반도체 장치의 목표 동작 속도를 낮추는 경우, 상기 대응하는 외부 제어 코드에 응답하여 상기 피드백 지연부의 지연값은 감소하고, 상기 코드 생성부에서 상기 출력 클럭의 지연값은 증가하고,
    상기 내부 제어 코드는 상기 출력 클럭의 지연값의 증가에 대응하도록 변경되고, 상기 내부 제어 코드에 응답하여 상기 내부 전압의 전압 레벨은 낮아지고, 상기 내부 클럭의 주파수는 감소하는 반도체 시스템.
  16. 제 11항에 있어서,
    상기 제1 내지 제N반도체 장치 각각은
    상기 대응하는 외부 제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 낮아지면, 상기 피드백 지연부의 지연값은 증가하고, 상기 출력 클럭의 지연값은 감소하고,
    상기 대응하는 외부 제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 높아지면, 상기 피드백 지연부의 지연값은 감소하고, 상기 출력 클럭의 지연값은 증가하는 반도체 시스템.
  17. 제 10항에 있어서,
    상기 컨트롤러는
    상기 제1 내지 제N반도체 장치 중 작업 부하가 높은 반도체 장치에는 목표 동작 속도를 증가시키는 외부 제어 코드를 전송하고, 작업 부하가 낮은 반도체 장치에는 목표 동작 속도를 감소시키는 외부 제어 코드를 전송하는 반도체 시스템.
  18. 제 10항에 있어서,
    상기 제1 내지 제N반도체 장치 각각은
    상기 내부 전압 및 상기 내부 클럭을 사용하여 동작하며, 상기 내부 전압의 전압 레벨 및 상기 내부 클럭의 주파수에 대응하는 속도로 동작하는 내부회로
    를 포함하는 반도체 시스템.
  19. 외부 제어 코드를 인가하는 단계;
    출력 클럭 - 상기 출력 클럭은 상기 기준 클럭을 지연시켜 생성됨 - 을 상기 외부 제어 코드에 대응하는 지연값으로 지연하여 피드백 클럭을 생성하는 단계;
    기준 클럭과 상기 피드백 클럭의 위상을 비교하여 상기 출력 클럭의 지연값을 조절하고, 상기 출력 클럭의 지연값에 대응하는 내부 제어 코드를 생성하는 단계; 및
    상기 내부 제어 코드에 대응하는 전압 레벨을 갖는 내부 전압 및 상기 내부 제어 코드에 대응하는 주파수를 갖는 내부 클럭을 생성하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  20. 제 19항에 있어서,
    상기 외부 제어 코드를 변경하여 상기 피드백 클럭의 지연값이 증가하면, 상기 내부 전압의 전압 레벨이 높아지고 상기 내부 클럭의 주파수가 증가하고,
    상기 외부 제어 코드를 변경하여 상기 피드백 클럭의 지연값이 감소하면, 상기 내부 전압의 전압 레벨이 낮아지고 상기 내부 클럭의 주파수가 감소하는 반도체 장치의 동작 방법.
  21. 제 19항에 있어서,
    상기 피드백 클럭을 생성하는 단계는 상기 내부 전압을 사용하여 수행되고, 상기 내부 제어 코드를 생성하는 단계는 외부 전압을 사용하여 수행되는 반도체 장치의 동작 방법.
  22. 제 19항에 있어서,
    상기 외부 제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 낮아지면 상기 피드백 클럭의 지연값은 증가하고,
    상기 외부 제어 코드가 고정된 상태에서 상기 내부 전압의 전압 레벨이 높아지면 상기 피드백 클럭의 지연값은 감소하는 반도체 장치의 동작 방법.
  23. 제 19항에 있어서,
    상기 외부 제어 코드의 값은 상기 반도체 장치의 작업 부하에 응답하여 결정되는 반도체 장치의 동작 방법.
KR1020140059618A 2014-05-19 2014-05-19 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 KR20150133327A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140059618A KR20150133327A (ko) 2014-05-19 2014-05-19 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
US14/489,157 US9246496B2 (en) 2014-05-19 2014-09-17 Semiconductor device, semiconductor system and method for operating semiconductor device
CN201410852251.2A CN105096994B (zh) 2014-05-19 2014-12-31 半导体器件、半导体系统和操作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140059618A KR20150133327A (ko) 2014-05-19 2014-05-19 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150133327A true KR20150133327A (ko) 2015-11-30

Family

ID=54539365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140059618A KR20150133327A (ko) 2014-05-19 2014-05-19 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법

Country Status (3)

Country Link
US (1) US9246496B2 (ko)
KR (1) KR20150133327A (ko)
CN (1) CN105096994B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200089763A (ko) * 2017-12-28 2020-07-27 마이크론 테크놀로지, 인크 자동 성능 조절 지터 상쇄

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242719B2 (en) * 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
KR20190074691A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20200006830A (ko) * 2018-07-11 2020-01-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN111724834B (zh) * 2020-06-24 2022-05-10 群联电子股份有限公司 均衡器电路、存储器存储装置及信号调整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605969B2 (en) * 2001-10-09 2003-08-12 Micron Technology, Inc. Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers
KR100878030B1 (ko) 2005-12-29 2009-01-13 고려대학교 산학협력단 지연 고정 루프 기반의 주파수 체배 기능을 갖는 클럭발생기
KR101123073B1 (ko) * 2009-05-21 2012-03-05 주식회사 하이닉스반도체 지연고정루프회로 및 이를 이용한 반도체 메모리 장치
US9160349B2 (en) * 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
KR101030275B1 (ko) * 2009-10-30 2011-04-20 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
US8258861B2 (en) * 2010-01-08 2012-09-04 Analog Devices, Inc. Systems and methods for minimizing power consumption
KR101086877B1 (ko) * 2010-02-25 2011-11-25 주식회사 하이닉스반도체 반도체 장치
KR101094947B1 (ko) * 2010-02-26 2011-12-15 주식회사 하이닉스반도체 반도체 집적회로
KR20120088441A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 소자 특성 보상회로 및 이를 이용하는 반도체 장치
KR20130042373A (ko) 2011-10-18 2013-04-26 삼성전자주식회사 반도체 메모리의 전압 조절 장치
KR20130142743A (ko) * 2012-06-20 2013-12-30 에스케이하이닉스 주식회사 지연 제어회로 및 이를 포함하는 클럭 생성회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200089763A (ko) * 2017-12-28 2020-07-27 마이크론 테크놀로지, 인크 자동 성능 조절 지터 상쇄

Also Published As

Publication number Publication date
US20150333759A1 (en) 2015-11-19
CN105096994B (zh) 2019-10-11
CN105096994A (zh) 2015-11-25
US9246496B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
US7928782B2 (en) Digital locked loops and methods with configurable operating parameters
US6608528B2 (en) Adaptive variable frequency clock system for high performance low power microprocessors
CN107403638B (zh) 能够调节操作电压的存储器设备和控制其的应用处理器
US8806245B2 (en) Memory read timing margin adjustment for a plurality of memory arrays according to predefined delay tables
US10948969B2 (en) Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US8144529B2 (en) System and method for delay locked loop relock mode
US8930740B2 (en) Regulation of memory IO timing using programmatic control over memory device IO timing
KR20150133327A (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
JP2000066776A (ja) システムのサブ回路の電力消費を制御する方法
US9973191B2 (en) Power saving with dual-rail supply voltage scheme
US8937511B2 (en) Frequency scaling of variable speed systems for fast response and power reduction
EP2062112A2 (en) Double data rate system
KR101086877B1 (ko) 반도체 장치
US20090039941A1 (en) Method and circuit for generating memory clock signal
US11942953B2 (en) Droop detection and control of digital frequency-locked loop
CN108121224B (zh) 用于集成电路的电压调节控制的装置以及方法
US8519760B2 (en) Device characteristic compensation circuit and semiconductor apparatus using the same
US10515670B1 (en) Memory apparatus and voltage control method thereof
JP7397223B2 (ja) データプロセッサのプログラム可能な電圧調整
KR20070054455A (ko) 지연동기루프
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
US8804456B1 (en) Delay locked loop (DLL) system for a memory device with wide operating frequency via a variable supply applied to a delay line
US9935542B2 (en) Methods and apparatuses for adaptive dynamic voltage control for optimizing energy per operation per a given target speed
CN112217510A (zh) 高精度双模式自激振荡器
KR100771140B1 (ko) 전원 전압 제어를 위한 동작 판별 장치 및 이를 포함하는회로 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid