CN105096994B - 半导体器件、半导体系统和操作半导体器件的方法 - Google Patents

半导体器件、半导体系统和操作半导体器件的方法 Download PDF

Info

Publication number
CN105096994B
CN105096994B CN201410852251.2A CN201410852251A CN105096994B CN 105096994 B CN105096994 B CN 105096994B CN 201410852251 A CN201410852251 A CN 201410852251A CN 105096994 B CN105096994 B CN 105096994B
Authority
CN
China
Prior art keywords
delay
clock
control code
semiconductor devices
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410852251.2A
Other languages
English (en)
Other versions
CN105096994A (zh
Inventor
郑志完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105096994A publication Critical patent/CN105096994A/zh
Application granted granted Critical
Publication of CN105096994B publication Critical patent/CN105096994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种半导体器件，包括：码发生块，被配置成通过延迟从外部输入的参考时钟来产生输出时钟，基于比较参考时钟和反馈时钟的相位的结果来控制输出时钟的延迟值，以及产生对应于输出时钟的延迟值的第一控制码；电压发生块，被配置成产生具有对应于第一控制码的电压电平的内部电压；时钟发生块，被配置成产生具有对应于第一控制码的频率的内部时钟；以及反馈延迟块，被配置成通过将输出时钟延迟对应于第二控制码的延迟值来产生反馈时钟。

Description

半导体器件、半导体系统和操作半导体器件的方法
相关申请的交叉引用
本申请要求2014年5月19日提交的申请号为10-2014-0059618的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本专利文件涉及半导体器件、半导体系统，以及操作半导体器件的方法。
背景技术
芯片上系统(SoC)是在一个半导体集成电路中合并入各种功能模块的技术，所述各种功能模块诸如CPU(中央处理单元)、存储器、接口、数字信号处理电路和模拟信号处理电路。SoC的应用实例包括计算机系统、电子系统和针对各种电子设备制造的集成电路(IC)。
通过并入与处理器、多媒体、图形化、接口和安全相关联的各种功能，SoC正在开发更复杂的系统。如果发展SoC技术，可以减小芯片在电路板上占据的空间。因此，产品的尺寸可以显著减小，且可以消除由芯片之间在网络化中(否则将被单独安装)的冲突所产生的噪声。另外，可以避免用于分离的芯片之间的信号传输的功率消耗，且制造成本可以降低。
这样的SoC正被使用在信息通信设备和各种其他电子设备中，且近来，它们已被应用于诸如智能电话和平板PC等的便携设备。在使用电池的便携设备中，在确定电池寿命方面，功率消耗是电池主导因素。因此，在仍实现具有所需要性能的芯片的同时最小化功率消耗是重要的。由于性能(处理速度)和功率消耗在半导体电路中具有权衡关系，所以基于特定的应用来适当地在性能和功率消耗之间保持平衡是重要的。
正在研究的用来满足针对SoC的性能优化且功率消耗最小化这两个需求的技术之一是DVFS(动态电压频率调整)技术。DVFS技术控制半导体电路的频率和电压。随着半导体电路中的时钟信号频率结合高电压电源而增加时，半导体电路的操作速度增加，且功率消耗也增加。相反地，随着时钟信号频率降低且电压电平和电源电压降低时，半导体电路的操作速度降低，且功率消耗也降低。
发明内容
各种实施例针对一种半导体器件、半导体系统和半导体器件的操作方法，所述半导体器件可以确定其操作速度且稳定地保持确定操作速度的因素(诸如操作电压和操作频率)，无论其操作环境上的变化如何。
另外，各种实施例针对一种半导体器件、半导体系统以及半导体器件的操作方法，所述半导体器件可以通过优化其操作速度来保证高操作速度且最小化功率消耗。
在一个实施例中，一种半导体器件可以包括：码发生块，适于通过延迟从外部输入的参考时钟来产生输出时钟，基于比较参考时钟和反馈时钟的相位的结果来控制输出时钟的延迟值，以及产生对应于输出时钟的延迟值的第一控制码；电压发生块，适于产生具有对应于第一控制码的电压电平的内部电压；时钟发生块，适于产生具有对应于第一控制码的频率的内部时钟；以及反馈延迟块，适于通过将输出时钟延迟对应于第二控制码的延迟值来产生反馈时钟。
在一个实施例中，一种半导体系统可以包括：控制器，适于产生外部电压、外部时钟和第一外部控制码至第N外部控制码，其中，N是大于1的自然数；以及第一半导体器件至第N半导体器件，每个适于：通过延迟外部时钟来产生输出时钟，基于比较外部时钟和反馈时钟的相位的结果来控制输出时钟的延迟值，以及产生具有对应于输出时钟的延迟值的电压电平的内部电压和具有对应于输出时钟的延迟值的频率的内部时钟，其中，反馈时钟是通过将输出时钟延迟由第一外部控制码至第N外部控制码之中的对应的外部控制码所确定的延迟值而产生的。
在一个实施例中，一种操作半导体器件的方法可以包括：施加外部控制码；将通过延迟参考时钟而产生的输出时钟延迟对应于外部控制码的延迟值，且产生反馈时钟；通过比较参考时钟和反馈时钟的相位来控制输出时钟的延迟值，且产生对应于输出时钟的延迟值的内部控制码；以及产生具有对应于内部控制码的电压电平的内部电压，以及具有对应于内部控制码的频率的内部时钟。
在一个实施例中，一种半导体系统可以包括：控制器，适于产生外部时钟和多个外部控制码；以及多个半导体器件，所述多个半导体器件中的每个适于产生内部控制码，以及通过比较外部时钟和反馈时钟来控制内部控制码，通过将外部时钟延迟由内部控制码所确定的第一延迟值来产生输出时钟，以及通过将输出时钟延迟由所述多个外部控制码中的对应一个所确定的第二延迟值来产生反馈时钟，其中，所述多个半导体器件中的每个产生具有对应于内部控制码的电压电平的内部电压，以及具有对应于内部控制码的频率的内部时钟。
根据实施例，如果半导体器件的操作速度被确定，则对操作速度产生影响的因素(诸如操作电压和操作频率)可以经由反馈结构来稳定地保持。
另外，根据实施例，由于半导体器件的操作速度是基于工作负荷而确定的，所以可以以保证高操作速度且最小化功率消耗的方式来优化半导体器件的操作速度。
附图说明
图1是根据一个实施例的半导体器件的配置图。
图2是在图1中示出的反馈延迟块的配置图。
图3A至图3D是解释在图1中示出的半导体器件的操作的图。
图4是根据一个实施例的半导体系统的配置图。
图5是解释根据一个实施例的操作半导体器件的方法的流程图。
具体实施方式
以下将参照附图详细描述各种实施例。然而，本发明可以以不同形式实施，且不应该被解释为局限于本文所列实施例。更确切地，提供这些实施例，使得本公开将充分和完整，且将向本领域的技术人员全面地传达本发明的范围。在本公开中，相似的附图标记在本发明的各附图和实施例中表示相似的部分。
在附图中，为了便于说明，部件的厚度和长度被夸大。在以下描述中，已知的相关功能和组成的详细解释可能被省略，以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接，或经由另一个部件间接耦接。在本说明书中，只要未在句中特意提及，单数形式可以包括复数形式，且反之亦然。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或添加一个或更多个部件、步骤、操作和元件。
图1是根据一个实施例的半导体器件的配置图。
如在图1中所示，半导体器件可以包括码发生块110、电压发生块120、时钟发生块130、反馈延迟块140和内部电路150。半导体器件的目标操作速度可以通过从外部输入的第二控制码CODE2来控制。
以下将参照图1描述半导体器件。
码发生块110延迟从外部输入的参考时钟RCLK，且产生输出时钟OCLK。输出时钟OCLK的延迟值基于将参考时钟RCLK的相位和反馈时钟FBCLK的相位进行比较的结果来控制。另外，码发生块110产生与输出时钟OCLK的延迟值相对应的第一控制码CODE1。码发生块110利用从半导体器件的外部输入的外部电压VEXT来操作。外部电压VEXT表示不受半导体器件的内部操作环境上的变化影响的电压。半导体器件的内部操作环境可以表示，例如，半导体器件中的PVT(工艺、电压和温度)条件。因此，码发生块110的操作不受半导体器件的操作环境上的变化影响。
第一控制码CODE1可以包括多比特信号。第一控制码CODE1可以具有与输出时钟OCLK的延迟值相对应的二进制值。例如，如果输出时钟OCLK的延迟值增加，则第一控制码CODE1表示的二进制值也可以增加，以及如果输出时钟OCLK的延迟值减小，则第一控制码CODE1表示的二进制值也可以减小。反之，输出时钟OCLK的延迟值和第一控制码CODE1表示的二进制值可以彼此成反比。
对于这样的操作，码发生块110可以包括延迟部111、相位比较部112和码控制部113。延迟部111延迟参考时钟RCLK且产生输出时钟OCLK。延迟部111的延迟值响应于第一控制码CODE1而确定。例如，如果第一控制码CODE1的值增加，则延迟部111的延迟值也可以增加，以及如果第一控制码CODE1的值减小，则延迟部111的延迟值也可以减小。反之，第一控制码CODE1的值和延迟部111的延迟值可以彼此成反比。
相位比较部112将参考时钟RCLK和反馈时钟FBCLK的相位进行比较，且输出比较结果UP/DN。码控制部113响应于相位比较部112的比较结果UP/DN而控制第一控制码CODE1的值。
在反馈时钟FBCLK的相位早于参考时钟RCLK的相位时，相位比较部112输出使延迟部111的延迟值增加的比较结果UP/DN。码控制部113响应于这样的比较结果UP/DN而增加第一控制码CODE1的值。相反地，在反馈时钟FBCLK的相位晚于参考时钟RCLK的相位时，相位比较部112输出使延迟部111的延迟值减小的比较结果UP/DN。码控制部113响应于这样的比较结果UP/DN而减小第一控制码CODE1的值。
电压发生块120接收第一控制码CODE1，且产生具有与第一控制码CODE1相对应的电压电平的内部电压VINT。内部电压VINT可以具有与第一控制码CODE1的值相对应的电压电平。例如，电压发生块120可以在第一控制码CODE1的值增加时升高内部电压VINT的电压电平，以及可以在第一控制码CODE1的值减小时降低内部电压VINT的电压电平。反之，第一控制码CODE1的值和内部电压VINT的电压电平可以彼此成反比。
供参考，电压发生块120可以在第一控制码CODE1每次增加单位值或增加X(X是预定的常数)次单位值时将内部电压VINT的电压电平增加单位值。电压发生块120可以包括数模转换器(DAC)，所述数模转换器产生具有与多比特二进制信号的值相对应的电平的模拟信号。
时钟发生块130接收第一控制码CODE1，且产生具有与第一控制码CODE1相对应的频率的内部时钟ICLK。内部时钟ICLK可以具有与第一控制码CODE1的值相对应的频率(或周期)。例如，如果第一控制码CODE1的值增加，则时钟发生块130可以增加内部时钟ICLK的频率，以及如果第一控制码CODE1的值减小，则时钟发生块130可以降低内部时钟ICLK的频率。反之，第一控制码CODE1的值和内部时钟ICLK的频率可以彼此成反比。
供参考，时钟发生块130可以在第一控制码CODE1每次增加单位值或增加Y(Y是预定的常数)次单位值时将内部时钟ICLK的频率增加单位值。
时钟发生块130可以响应于第一控制码CODE1，通过将参考时钟RCLK分频来产生内部时钟ICLK，且可以控制用于将参考时钟RCLK分频的分频比。例如，如果第一控制码CODE1的值增加，则时钟发生块130可以增加分频比，以及如果第一控制码CODE1的值减小，则时钟发生块130可以减小分频比。反之，第一控制码CODE1的值和分频比可以彼此成反比。供参考，时钟发生块130可以包括时钟分频电路，所述时钟分频电路利用基于第一控制码CODE1的值所确定的分频比来将参考时钟RCLK分频。
反馈延迟块140将输出时钟OCLK延迟与第二控制码CODE2相对应的延迟值，且产生反馈时钟FBCLK。第二控制码CODE2可以是从半导体器件的外部输入的码，以及可以是与半导体器件的目标操作速度相对应的码。即，第二控制码CODE2可以是用于设置半导体器件的操作速度的码。如果第二控制码CODE2的值增加，则反馈延迟块140可以增加延迟值，以及如果第二控制码CODE2的值减小，则反馈延迟块140可以减小延迟值。反之，第二控制码CODE2的值和反馈延迟块140的延迟值可以彼此成反比。
供参考，时钟发生块130和反馈延迟块140可以利用内部电压VINT来操作。因此，如果内部电压VINT的电压电平随着半导体器件中的操作环境上的变化而变化，则从时钟发生块130输出的内部时钟ICLK的频率和反馈延迟块140的延迟值可能变化。例如，如果内部电压VINT的电压电平升高，则内部时钟ICLK的频率增加，并且反馈延迟块140的延迟值减小。相反地，如果内部电压VINT的电压电平降低，则内部时钟ICLK的频率降低，且反馈延迟块140的延迟值增加。
内部电路150利用内部电压VINT和内部时钟ICLK来操作。内部电路150可以以与内部电压VINT的电压电平和内部时钟ICLK的频率相对应的速度来操作。内部电路150的操作速度随着内部电压VINT的电压电平升高和内部时钟ICLK的频率增加而增加，以及随着内部电压VINT的电压电平下降和内部时钟ICLK的频率降低而降低。
供参考，内部电路150可以是具有如下预定功能的电路，即执行对应于从半导体器件的外部输入的命令EXT_CMD的操作，以及将结果输出为输出RESULT。例如，内部电路150可以是响应于命令EXT_CMD而储存数据或输出储存的数据的存储电路。此外，内部电路150可以是响应于命令EXT_CMD而执行算术运算的算术电路(处理器)，或处理输入信号的数字信号处理电路或模拟信号处理电路。内部电路150可以是利用内部电压VINT和内部时钟ICLK来操作的各种电路或电路组合中的一种。
图2是在图1中示出的反馈延迟块140的配置图。
如在图2中所示，反馈延迟块140可以包括多个单元延迟部210_0至210_M，以及选择部220。
以下将参照图2描述反馈延迟块140。
所述多个单元延迟部210_0至210_M将输入信号延迟预定的延迟值，且将输出信号OUT_0至OUT_M输出。所述多个单元延迟部210_0至210_M中的每个可以具有与内部电压VINT的电压电平相对应的延迟值。因此，如果内部电压VINT的电压电平增加，则单元延迟部210_0至210_M的延迟值可以减小，以及如果内部电压VINT的电压电平下降，则单元延迟部210_0至210_M的延迟值可以增加。
所述多个单元延迟部210_0至210_M可以串联连接，以及所述多个单元延迟部210_0至210_M之中的首先连接的第一单元延迟部210_0可以接收输出时钟OCLK。因而，所述多个单元延迟部210_0至210_M的输出信号OUT_0至OUT_M可以是通过将输出时钟OCLK延迟1至M-1次每个单元延迟部的延迟值(在下文中，称为“单元延迟值”)来产生的时钟。例如，输出OUT_K可以是通过将输出时钟OCLK延迟K+1次单元延迟值来产生的时钟。
选择部220传送所述多个单元延迟部210_0至210_M的输出信号OUT_0至OUT_M之中的响应于第二控制码CODE2而选择的输出信号作为反馈时钟FBCLK。例如，选择部220可以在第二控制码CODE2的值增加时，传送后级的单元延迟部的输出作为反馈时钟FBCLK，以及可以在第二控制码CODE2的值减小时，传送前级的单元延迟部的输出作为反馈时钟FBCLK。因此，可以通过增加第二控制码CODE2的值来增加反馈延迟块140的延迟值，以及可以通过减小第二控制码CODE2的值来减小反馈延迟块140的延迟值。
反馈延迟块140的延迟值变化存在两种情况。第一种情况，通过改变第二控制码CODE2的值来控制延迟值，如上所述。第二种情况，单元延迟值随着内部电压VINT的电压电平上的变化而变化。在后一情况中，如果内部电压VINT的电压电平升高，则延迟值减小，以及如果内部电压VINT的电压电平下降，则延迟值增加。
图3A至图3D是解释在图1中所示的半导体器件的操作的图。
在图3A至图3D中，将对用以下方式设计的半导体器件的操作进行描述，其中延迟部111的延迟值和第一控制码CODE1的值彼此成正比，反馈延迟块140的延迟值和第二控制码CODE2的值彼此成正比，以及第一控制码CODE1的值与内部电压VINT的电压电平和内部时钟ICLK的频率彼此成反比。
图3A和图3B是解释通过控制第二控制码CODE2的值来改变半导体器件的操作速度的过程的图。
图3A表示通过控制第二控制码CODE2来增加半导体器件的操作速度的过程。
如果为了高速操作模式而增加第二控制码CODE2的值，则反馈延迟块140的延迟值响应于第二控制码CODE2而增加。如果反馈延迟块140的延迟值增加，则反馈时钟FBCLK的相位被延迟为晚于参考时钟RCLK的相位。这里，基于相位比较部112的比较结果UP/DN，第一控制码CODE1的值减小，且延迟部111的延迟值减小。第一控制码CODE1减小，直到参考时钟RCLK的相位和反馈时钟FBCLK的相位相同为止。
如果第一控制码CODE1的值减小，则电压发生块120升高内部电压VINT的电压电平，且时钟发生块130增加内部时钟ICLK的频率。因此，半导体器件的操作速度增加。
图3B表示通过控制第二控制码CODE2来降低半导体器件的操作速度的过程。
如果为了低速操作模式而减小第二控制码CODE2的值，则反馈延迟块140的延迟值响应于第二控制码CODE2而减小。如果反馈延迟块140的延迟值减小，则反馈块FBCLK的相位被提前至早于参考时钟RCLK的相位。因此，基于相位比较部112的比较结果UP/DN，第一控制码CODE1的值增加，且延迟部111的延迟值增加。第一控制码CODE1增加，直到参考时钟RCLK的相位和反馈时钟FBCLK的相位相同为止。
如果第一控制码CODE1的值增加，则电压发生块120降低内部电压VINT的电压电平，且时钟发生块130降低内部时钟ICLK的频率。因此，半导体器件的操作速度降低。
图3C和图3D是解释如下过程的图，其中当第二控制码CODE2的值固定时，半导体器件的操作速度一直保持，无论半导体器件的内部环境上的变化如何。如果第二控制码CODE2的值被确定，则半导体器件的目标操作速度确定，且半导体器件要保持对应于第二控制码CODE2的操作速度。如果半导体器件的速度由于半导体器件中的操作环境上的变化而变化，则可能出现不必要的功率消耗(当操作速度增加时)或性能可能变差(当操作速度降低时)。
图3C表示当半导体的内部电压VINT的电压电平降低时半导体器件的操作速度保持恒定的过程。
如果内部电压VINT的电压电平降低，则反馈延迟块140的延迟值增加。如果反馈延迟块140的延迟值增加，则反馈时钟FBCLK的相位被延迟至晚于参考时钟RCLK的相位。因此，基于相位比较部112的比较结果UP/DN，第一控制码CODE1的值减小，且延迟部111的延迟值减小。第一控制码CODE1减小，直到参考时钟RCLK的相位和反馈时钟FBCLK的相位相同为止。
如果第一控制码CODE1的值减小，则电压发生块120升高内部电压VINT的电压电平，且时钟发生块130增加内部时钟ICLK的频率。因此，半导体器件恢复目标操作速度。
图3D表示当半导体器件的内部电压VINT的电压电平升高时半导体器件的操作速度保持恒定的过程。
如果内部电压VINT的电压电平升高，则反馈延迟块140的延迟值减小。如果反馈延迟块140的延迟值减小，则反馈时钟FBCLK的相位被提前至早于参考时钟RCLK的相位。因此，基于相位比较部112的比较结果UP/DN，第一控制码CODE1的值增加，且延迟部111的延迟值增加。第一控制码CODE1增加，直到参考时钟RCLK的相位和反馈时钟FBCLK的相位相同为止。
如果第一控制码CODE1的值增加，则电压发生块120降低内部电压VINT的电压电平，且时钟发生块130降低内部时钟ICLK的频率。因此，半导体器件恢复目标操作速度。
根据实施例的半导体器件视情况需要而利用从外部输入的控制码CODE2来控制其操作速度。结果，半导体器件的操作速度可被优化，这允许保证半导体器件的高操作速度以及最小化功率消耗。另外，使得用于产生控制半导体器件的操作速度的控制码CODE1的配置(110)不受半导体器件的操作环境影响。因为码发生块110使用外部电压VEXT而不使用内部电压VINT。因此，一旦半导体器件的目标操作速度确定，则半导体器件的目标操作速度就可以稳定地保持，无论半导体器件的操作环境上的变化如何。
图4是根据一个实施例的半导体系统的配置图。
如在图4中所示，半导体系统可以包括控制器410和第一半导体器件420_1至第N半导体器件420_N。第一半导体器件420_1至第N半导体器件420_N可以分别包括内部电路421_1至421_N。
以下将参照图4描述半导体系统。
第一半导体器件420_1至第N半导体器件420_N中的每个可以与图1的半导体器件相同。第一半导体器件420_1至第N半导体器件420_N可以分别对应于第一外部控制码ECODE_1至第N外部控制码ECODE_N。第一半导体器件420_1至第N半导体器件420_N的目标操作速度可以分别通过第一外部控制码ECODE_1至第N外部控制码ECODE_N来确定。第一外部控制码ECODE_1至第N外部控制码ECODE_N中的每个可以是对应于图1的第二控制码CODE2的码。
第一半导体器件420_1至第N半导体器件420_N可以通过内部地产生内部控制码(未示出)来控制内部电压VINT_1至VINT_N的电压电平和内部时钟ICLK_1至ICLK_N的频率。通过第一半导体器件420_1至第N半导体器件420_N而内部地产生的每个内部控制码可以是对应于图1的第一控制码CODE1的码。
相应的第一半导体器件420_1至第N半导体器件420_N的内部电路421_1至421_N利用内部电压VINT_1至VINT_N和对应于它们的内部时钟ICLK_1至ICLK_N来操作。第一半导体器件420_1至第N半导体器件420_N的内部电路421_1至421_N可以以通过对应的内部电压VINT_1至VINT_N的电压电平和对应的内部时钟ICLK_1至ICLK_N的频率而确定的速度来操作。
控制器410可以产生要传送至第一半导体器件420_1至第N半导体器件420_N的外部电压VEXT、外部时钟EXT_CLK和第一外部控制码ECODE_1至第N外部控制码ECODE_N。控制器410产生的外部电压VEXT可以对应于图1的外部电压VEXT，控制器410产生的外部时钟EXT_CLK可以对应于图1的参考时钟RCLK，或可以是参考时钟RCLK的源。作为参考时钟RCLK的源的外部时钟EXT_CLK表示参考时钟RCLK是外部时钟EXT_CLK或是利用预定分频比将外部时钟EXT_CLK分频而产生的时钟。
控制器410可以利用第一外部控制码ECODE_1至第N外部控制码ECODE_N来控制第一半导体器件420_1至第N半导体器件420_N的操作速度。参见图1至图3D的描述，例如，与操作速度要增加的半导体器件相对应的外部控制码的值增加，以及与操作速度要降低的半导体器件相对应的外部控制码的值减小。
半导体器件的操作速度可以通过对应的半导体器件的工作负荷来确定。工作负荷表示在预定时间内要在单元系统(半导体芯片、半导体电路等)中执行的工作的分配量。在图4的半导体系统中，工作负荷可以表示在预定时间内第一半导体器件420_1至第N半导体器件420_N之中的半导体器件的工作的分配量。通过参考第一半导体器件420_1至第N半导体器件420_N的工作负荷，控制器410可以针对具有高工作负荷的半导体器件的高速操作而改变对应的外部控制码的值，以及可以针对降低具有低工作负荷的半导体器件的功率消耗来改变对应的外部控制码的值。
例如，工作负荷可以通过在预定时间内对施加至半导体器件的命令的数量计数来确定。命令表示从控制器施加的、用以将半导体器件使能以执行特定操作的至少一个信号的组合。在预定时间内被施加大量命令的半导体器件可具有高工作负荷，而在预定时间内被施加少量命令的半导体器件可具有低工作负荷。在半导体器件为半导体存储器件的情况下，命令可以是例如激活命令、写入命令、读取命令、预充电命令、刷新命令等，其通过存储器控制器施加至半导体存储器件。换言之，在预定时间内施加有大量命令(即，大于预定数量)的半导体存储器件可以被识别为具有高工作负荷，且可以被施加用于高速操作的外部控制码，而在预定时间内施加有少量命令(即，小于预定数量)的半导体存储器件可以被识别为具有低工作负荷，且可以被施加用于低速操作的外部控制码。
在根据实施例的半导体系统中，用于控制半导体器件的操作速度的外部控制码基于半导体器件的工作负荷来确定。结果，半导体器件的操作速度可以与其相应的工作负荷相符地被优化，从而可以实现最佳性能且最小化功率消耗。此外，如果确定了半导体器件的目标操作速度，则这些操作速度可以不受半导体器件中的操作环境影响，从而可以稳定地保持半导体器件的操作速度，无论半导体器件中的操作环境上的变化如何。
图5是解释根据一个实施例的操作半导体器件的方法的流程图。
以下将参照图1至图5描述操作半导体器件的方法。
为了改变半导体器件的目标操作速度，首先从半导体器件的外部施加外部控制码CODE2(外部码施加步骤S510)。外部控制码CODE2可以具有考虑了半导体器件的工作负荷而确定的值。
半导体器件将输出时钟OCLK延迟对应于外部控制码CODE2的延迟值，且产生反馈时钟FBCLK(反馈时钟发生步骤S520)。输出时钟OCLK是通过延迟从半导体器件的外部输入的参考时钟RCLK来产生的时钟。反馈时钟发生步骤S520利用内部电压VINT来执行。
如果在外部码施加步骤S510中施加外部控制码CODE2以增加半导体器件的操作速度，则反馈延迟块140的延迟值增加(A1)，且反馈时钟FBCLK的相位变得晚于参考时钟RCLK的相位(S521)。反之，如果施加外部控制码CODE2以降低半导体器件的操作速度，则反馈延迟块140的延迟值减小(B1)，且反馈时钟FBCLK的相位变得早于参考时钟RCLK的相位(S522)。
接下来，通过比较参考时钟RCLK的相位和反馈时钟FBCLK的相位来控制输出时钟OCLK的延迟值，且产生对应于输出时钟OCLK的延迟值的内部控制码CODE1(内部码发生步骤S530)。当反馈时钟FBCLK的相位晚于参考时钟RCLK的相位时，延迟部111的延迟值和内部控制码CODE1的值减小(S531)，而当反馈时钟FBCLK的相位早于参考时钟RCLK的相位时，延迟部111的延迟值和内部控制码CODE1的值增加(S532)。内部码发生步骤S530利用外部电压VEXT来执行。
最后，产生具有对应于内部控制码CODE1的电压电平的内部电压VINT，和具有对应于内部控制码CODE1的频率的内部时钟ICLK(电压/时钟发生步骤S540)。如果内部控制码CODE1的值减小，则内部电压VINT的电压电平和内部时钟ICLK的频率增加(S541)，而如果内部控制码CODE1的值增加，则内部电压VINT的电压电平和内部时钟ICLK的频率降低(S542)。如果参考时钟RCLK和反馈时钟FBCLK的相位变得相同，则内部控制码CODE1的值固定，且内部电压VINT的电压电平和内部时钟ICLK的频率被稳定(S550)。
在外部控制码CODE2固定之后，如果在内部电压VINT的电压电平和内部时钟ICLK的频率被稳定(S550)的状态下内部电压VINT的电压电平降低，则反馈时钟FBCLK的延迟值增加(A2)，因而，反馈时钟FBCLK的相位变得晚于参考时钟RCLK的相位(S521)。因此，内部电压VINT的电压电平和内部时钟ICLK的频率经由步骤S531和S541再次被稳定(S550)。另外，如果内部电压VINT的电压电平升高，则反馈时钟FBCLK的延迟值减小(B2)，因而，反馈时钟FBCLK的相位变得早于参考时钟RCLK的相位(S522)。因此，内部电压VINT的电压电平和内部时钟ICLK的频率经由步骤S532和S542再次被稳定(S550)。
在根据实施例的操作半导体器件的方法中，半导体器件的操作速度可以根据工作负荷来控制，以实现最佳性能且最小化功率消耗。另外，如果半导体器件的目标操作速度被确定，则半导体器件的操作速度可以被稳定地保持。
尽管已出于说明性目的描述了各种实施例，但对于本领域的技术人员将显然的是，在不脱离如在所附权利要求中限定的本发明的精神和范围的情况下，可以作出各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
码发生块，适于：通过延迟从外部输入的参考时钟来产生输出时钟，基于将所述参考时钟的相位和反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生与所述输出时钟的延迟值相对应的第一控制码；
电压发生块，适于：产生具有与所述第一控制码相对应的电压电平的内部电压；
时钟发生块，适于：产生具有与所述第一控制码相对应的频率的内部时钟；以及
反馈延迟块，适于：通过将所述输出时钟延迟与第二控制码相对应的延迟值来产生所述反馈时钟。
技术方案2.如技术方案1所述的半导体器件，其中，所述码发生块利用从所述外部输入的外部电压来操作，所述时钟发生块和所述反馈延迟块利用所述内部电压来操作。
技术方案3.如技术方案1所述的半导体器件，其中，所述码发生块包括：
延迟部，适于：将所述参考时钟延迟与所述第一控制码相对应的延迟值，且产生所述输出时钟；
相位比较部，适于：将所述参考时钟的相位和所述反馈时钟的相位进行比较；以及
码控制部，适于：基于所述相位比较部的比较结果来控制所述第一控制码。
技术方案4.如技术方案1所述的半导体器件，其中，所述时钟发生块响应于所述第一控制码，通过将所述参考时钟分频来产生所述内部时钟，且控制将所述参考时钟分频的分频比。
技术方案5.如技术方案1所述的半导体器件，其中，所述第二控制码来自所述外部，且对应于所述半导体器件的目标操作速度。
技术方案6.如技术方案1所述的半导体器件，
其中，所述反馈延迟块包括：
多个单元延迟部，具有与所述内部电压的电压电平相对应的延迟值，且串联连接；以及
选择部，适于：传送所述多个单元延迟部的输出之中的响应于所述第二控制码而选中的输出作为所述反馈时钟，以及
其中，所述多个单元延迟部之中的首先连接的第一单元延迟部接收所述输出时钟。
技术方案7.如技术方案5所述的半导体器件，
其中，当通过改变所述第二控制码来增加所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述第二控制码而增加，所述码发生块中的所述输出时钟的延迟值减小，所述第一控制码被改变成对应于所述输出时钟的延迟值上的减小，并且响应于所述第一控制码，所述内部电压的电压电平升高且所述内部时钟的频率增加，以及
其中，当通过改变所述第二控制码来降低所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述第二控制码而减小，所述码发生块中的所述输出时钟的延迟值增加，所述第一控制码被改变成对应于所述输出时钟的延迟值上的增加，并且响应于所述第一控制码，所述内部电压的电压电平下降且所述内部时钟的频率降低。
技术方案8.如技术方案1所述的半导体器件，
其中，如果在所述第二控制码固定的情况下所述内部电压的电压电平下降，则所述反馈延迟块的延迟值增加，且所述输出时钟的延迟值减小，以及
其中，如果在所述第二控制码固定的情况下所述内部电压的电压电平升高，则所述反馈延迟块的延迟值减小，且所述输出时钟的延迟值增加。
技术方案9.如技术方案1所述的半导体器件，还包括：
内部电路，适于：以与所述内部电压的电压电平和所述内部时钟的频率相对应的速度，利用所述内部电压和所述内部时钟来操作。
技术方案10.一种半导体系统，包括：
控制器，适于产生外部电压、外部时钟、以及第一外部控制码至第N外部控制码，其中，所述N是大于1的自然数；以及
第一半导体器件至第N半导体器件，所述第一半导体器件至所述第N半导体器件中的每个适于：通过延迟所述外部时钟来产生输出时钟，基于将所述外部时钟的相位和反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生具有与所述输出时钟的延迟值相对应的电压电平的内部电压和具有与所述输出时钟的延迟值相对应的频率的内部时钟，其中，所述反馈时钟是通过将所述输出时钟延迟由所述第一外部控制码至所述第N外部控制码之中的对应的外部控制码所确定的延迟值而产生的。
技术方案11.如技术方案10所述的半导体系统，其中，所述第一半导体器件至所述第N半导体器件中的每个包括：
码发生块，适于：通过延迟所述外部时钟来产生所述输出时钟，基于将所述外部时钟的相位和所述反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生与所述输出时钟的延迟值相对应的内部控制码；
电压发生块，适于：产生具有与所述内部控制码相对应的电压电平的所述内部电压；
时钟发生块，适于：产生具有与所述内部控制码相对应的频率的所述内部时钟；以及
反馈延迟块，适于：通过将所述输出时钟延迟与所述对应的外部控制码相对应的延迟值来产生所述反馈时钟。
技术方案12.如技术方案11所述的半导体系统，其中，所述码发生块利用所述外部电压来操作，所述时钟发生块和所述反馈延迟块利用所述内部电压来操作。
技术方案13.如技术方案11所述的半导体系统，其中，所述时钟发生块响应于所述内部控制码，通过将所述外部时钟分频来产生所述内部时钟，且控制将所述外部时钟分频的分频比。
技术方案14.如技术方案11所述的半导体系统，其中，所述第一外部控制码至所述第N外部控制码对应于所述第一半导体器件至所述第N半导体器件的相应目标操作速度。
技术方案15.如技术方案14所述的半导体系统，
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，当通过改变所述对应的外部控制码而增加所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述对应的外部控制码而增加，所述码发生块中的所述输出时钟的延迟值减小，所述内部控制码被改变成对应于所述输出时钟的延迟值上的减小，并且响应于所述内部控制码，所述内部电压的电压电平升高且所述内部时钟的频率增加，以及
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，当通过改变所述对应的外部控制码而降低所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述对应的外部控制码而减小，所述码发生块中的所述输出时钟的延迟值增加，所述内部控制码被改变成对应于所述输出时钟的延迟值上的增加，并且响应于所述内部控制码，所述内部电压的电压电平下降且所述内部时钟的频率降低。
技术方案16.如技术方案11所述的半导体系统，
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，如果在所述对应的外部控制码固定的情况下所述内部电压的电压电平下降，则所述反馈延迟块的延迟值增加，并且所述输出时钟的延迟值减小，以及
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，如果在所述对应的外部控制码固定的情况下所述内部电压的电压电平升高，则所述反馈延迟块的延迟值减小，且所述输出时钟的延迟值增加。
技术方案17.如技术方案10所述的半导体系统，其中，所述控制器向所述第一半导体器件至所述第N半导体器件之中的具有高工作负荷的半导体器件传送用于增加目标操作速度的外部控制码，以及向所述第一半导体器件至所述第N半导体器件之中的具有低工作负荷的半导体器件传送用于降低目标操作速度的外部控制码。
技术方案18.如技术方案10所述的半导体系统，其中，所述第一半导体器件至所述第N半导体器件中的每个还包括：
内部电路，适于：以与所述内部电压的电压电平和所述内部时钟的频率相对应的速度，利用所述内部电压和所述内部时钟来操作。
技术方案19.一种操作半导体器件的方法，包括：
施加外部控制码；
将通过延迟参考时钟而产生的输出时钟延迟与所述外部控制码相对应的延迟值，且产生反馈时钟；
通过将所述参考时钟的相位和所述反馈时钟的相位进行比较来控制所述输出时钟的延迟值，且产生与所述输出时钟的延迟值相对应的内部控制码；以及
产生具有与所述内部控制码相对应的电压电平的内部电压，以及具有与所述内部控制码相对应的频率的内部时钟。
技术方案20.如技术方案19所述的方法，
其中，如果通过改变所述外部控制码而增加所述反馈时钟的延迟值，则所述内部电压的电压电平升高，且所述内部时钟的频率增加，以及
其中，如果通过改变所述外部控制码而减小所述反馈时钟的延迟值，则所述内部电压的电压电平下降，且所述内部时钟的频率降低。
技术方案21.如技术方案19所述的方法，其中，所述反馈时钟的产生利用所述内部电压来执行，所述内部控制码的产生利用外部电压来执行。
技术方案22.如技术方案19所述的方法，
其中，如果在所述外部控制码固定的情况下所述内部电压的电压电平下降，则所述反馈延迟块的延迟值增加，以及
其中，如果在所述外部控制码固定的情况下所述内部电压的电压电平升高，则所述反馈延迟块的延迟值减小。
技术方案23.如技术方案19所述的方法，其中，响应于所述半导体器件的工作负荷而确定所述外部控制码的值。
技术方案24.一种半导体系统，包括：
控制器，适于产生外部时钟和多个外部控制码；以及
多个半导体器件，所述多个半导体器件中的每个适于：产生内部控制码，以及通过将所述外部时钟和反馈时钟进行比较来控制所述内部控制码，通过将所述外部时钟延迟由所述内部控制码确定的第一延迟值来产生输出时钟，以及通过将所述输出时钟延迟由所述多个外部控制码中的对应一个所确定的第二延迟值来产生所述反馈时钟，
其中，所述多个半导体器件中的每个产生具有与所述内部控制码相对应的电压电平的内部电压，以及具有与所述内部控制码相对应的频率的内部时钟。
技术方案25.如技术方案24所述的半导体系统，其中，所述多个半导体器件中的每个利用所述内部电压来产生所述反馈时钟和所述内部时钟。

Claims (25)

1.一种半导体器件，包括：
码发生块，适于：通过延迟从外部输入的参考时钟来产生输出时钟，基于将所述参考时钟的相位和反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生与所述输出时钟的延迟值相对应的第一控制码；
电压发生块，适于：产生具有与所述第一控制码相对应的电压电平的内部电压；
时钟发生块，适于：产生具有与所述第一控制码相对应的频率的内部时钟；以及
反馈延迟块，适于：通过将所述输出时钟延迟与第二控制码相对应的延迟值来产生所述反馈时钟，
其中，如果所述内部电压的电压电平随着所述半导体器件中的操作环境的变化而变化，则从所述时钟发生块输出的内部时钟的频率和所述反馈延迟块的延迟值变化。
2.如权利要求1所述的半导体器件，其中，所述码发生块利用从所述外部输入的外部电压来操作，所述时钟发生块和所述反馈延迟块利用所述内部电压来操作。
3.如权利要求1所述的半导体器件，其中，所述码发生块包括：
延迟部，适于：将所述参考时钟延迟与所述第一控制码相对应的延迟值，且产生所述输出时钟；
相位比较部，适于：将所述参考时钟的相位和所述反馈时钟的相位进行比较；以及
码控制部，适于：基于所述相位比较部的比较结果来控制所述第一控制码。
4.如权利要求1所述的半导体器件，其中，响应于所述第一控制码，所述时钟发生块通过将所述参考时钟分频来产生所述内部时钟，且控制将所述参考时钟分频的分频比。
5.如权利要求1所述的半导体器件，其中，所述第二控制码来自所述外部，且对应于所述半导体器件的目标操作速度。
6.如权利要求1所述的半导体器件，
其中，所述反馈延迟块包括：
多个单元延迟部，具有与所述内部电压的电压电平相对应的延迟值，且串联连接；以及
选择部，适于：传送所述多个单元延迟部的输出之中的响应于所述第二控制码而选中的输出作为所述反馈时钟，以及
其中，所述多个单元延迟部之中的首先连接的第一单元延迟部接收所述输出时钟。
7.如权利要求5所述的半导体器件，
其中，当通过改变所述第二控制码来增加所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述第二控制码而增加，所述码发生块中的所述输出时钟的延迟值减小，所述第一控制码被改变成对应于所述输出时钟的延迟值上的减小，并且响应于所述第一控制码，所述内部电压的电压电平升高且所述内部时钟的频率增加，以及
其中，当通过改变所述第二控制码来降低所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述第二控制码而减小，所述码发生块中的所述输出时钟的延迟值增加，所述第一控制码被改变成对应于所述输出时钟的延迟值上的增加，并且响应于所述第一控制码，所述内部电压的电压电平下降且所述内部时钟的频率降低。
8.如权利要求1所述的半导体器件，
其中，如果在所述第二控制码固定的情况下所述内部电压的电压电平下降，则所述反馈延迟块的延迟值增加，且所述输出时钟的延迟值减小，以及
其中，如果在所述第二控制码固定的情况下所述内部电压的电压电平升高，则所述反馈延迟块的延迟值减小，且所述输出时钟的延迟值增加。
9.如权利要求1所述的半导体器件，还包括：
内部电路，适于：以与所述内部电压的电压电平和所述内部时钟的频率相对应的速度，利用所述内部电压和所述内部时钟来操作。
10.一种半导体系统，包括：
控制器，适于产生外部电压、外部时钟、以及第一外部控制码至第N外部控制码，其中，所述N是大于1的自然数；以及
第一半导体器件至第N半导体器件，所述第一半导体器件至所述第N半导体器件中的每个适于：通过延迟所述外部时钟来产生输出时钟，基于将所述外部时钟的相位和反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生具有与所述输出时钟的延迟值相对应的电压电平的内部电压和具有与所述输出时钟的延迟值相对应的频率的内部时钟，其中，所述反馈时钟是通过将所述输出时钟延迟由所述第一外部控制码至所述第N外部控制码之中的对应的外部控制码所确定的延迟值而产生的，
其中，所述第一半导体器件至所述第N半导体器件中的每个包括：
时钟发生块，适于：产生具有与内部控制码相对应的频率的所述内部时钟；以及
反馈延迟块，适于：通过将所述输出时钟延迟与所述对应的外部控制码相对应的延迟值来产生所述反馈时钟，
其中，如果所述内部电压的电压电平随着所述半导体器件中的操作环境的变化而变化，则从所述时钟发生块输出的内部时钟的频率和所述反馈延迟块的延迟值变化。
11.如权利要求10所述的半导体系统，其中，所述第一半导体器件至所述第N半导体器件中的每个还包括：
码发生块，适于：通过延迟所述外部时钟来产生所述输出时钟，基于将所述外部时钟的相位和所述反馈时钟的相位进行比较的结果来控制所述输出时钟的延迟值，以及产生与所述输出时钟的延迟值相对应的内部控制码；以及
电压发生块，适于：产生具有与所述内部控制码相对应的电压电平的所述内部电压。
12.如权利要求11所述的半导体系统，其中，所述码发生块利用所述外部电压来操作，所述时钟发生块和所述反馈延迟块利用所述内部电压来操作。
13.如权利要求11所述的半导体系统，其中，所述时钟发生块响应于所述内部控制码，通过将所述外部时钟分频来产生所述内部时钟，且控制将所述外部时钟分频的分频比。
14.如权利要求11所述的半导体系统，其中，所述第一外部控制码至所述第N外部控制码对应于所述第一半导体器件至所述第N半导体器件的相应目标操作速度。
15.如权利要求14所述的半导体系统，
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，当通过改变所述对应的外部控制码而增加所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述对应的外部控制码而增加，所述码发生块中的所述输出时钟的延迟值减小，所述内部控制码被改变成对应于所述输出时钟的延迟值上的减小，并且响应于所述内部控制码，所述内部电压的电压电平升高且所述内部时钟的频率增加，以及
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，当通过改变所述对应的外部控制码而降低所述半导体器件的目标操作速度时，所述反馈延迟块的延迟值响应于所述对应的外部控制码而减小，所述码发生块中的所述输出时钟的延迟值增加，所述内部控制码被改变成对应于所述输出时钟的延迟值上的增加，并且响应于所述内部控制码，所述内部电压的电压电平下降且所述内部时钟的频率降低。
16.如权利要求11所述的半导体系统，
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，如果在所述对应的外部控制码固定的情况下所述内部电压的电压电平下降，则所述反馈延迟块的延迟值增加，并且所述输出时钟的延迟值减小，以及
其中，在所述第一半导体器件至所述第N半导体器件中的每个中，如果在所述对应的外部控制码固定的情况下所述内部电压的电压电平升高，则所述反馈延迟块的延迟值减小，且所述输出时钟的延迟值增加。
17.如权利要求10所述的半导体系统，其中，所述控制器向所述第一半导体器件至所述第N半导体器件之中的具有高工作负荷的半导体器件传送用于增加目标操作速度的外部控制码，以及向所述第一半导体器件至所述第N半导体器件之中的具有低工作负荷的半导体器件传送用于降低目标操作速度的外部控制码。
18.如权利要求10所述的半导体系统，其中，所述第一半导体器件至所述第N半导体器件中的每个还包括：
内部电路，适于：以与所述内部电压的电压电平和所述内部时钟的频率相对应的速度，利用所述内部电压和所述内部时钟来操作。
19.一种操作半导体器件的方法，包括：
施加外部控制码；
将通过延迟参考时钟而产生的输出时钟延迟与所述外部控制码相对应的延迟值，且产生反馈时钟；
通过将所述参考时钟的相位和所述反馈时钟的相位进行比较来控制所述输出时钟的延迟值，且产生与所述输出时钟的延迟值相对应的内部控制码；以及
产生具有与所述内部控制码相对应的电压电平的内部电压，以及具有与所述内部控制码相对应的频率的内部时钟，
其中，如果所述内部电压的电压电平随着所述半导体器件中的操作环境的变化而变化，则所述内部时钟的频率和所述反馈时钟的延迟值变化。
20.如权利要求19所述的方法，
其中，如果通过改变所述外部控制码而增加所述反馈时钟的延迟值，则所述内部电压的电压电平升高，且所述内部时钟的频率增加，以及
其中，如果通过改变所述外部控制码而减小所述反馈时钟的延迟值，则所述内部电压的电压电平下降，且所述内部时钟的频率降低。
21.如权利要求19所述的方法，其中，所述反馈时钟的产生利用所述内部电压来执行，所述内部控制码的产生利用外部电压来执行。
22.如权利要求19所述的方法，
其中，如果在所述外部控制码固定的情况下所述内部电压的电压电平下降，则所述反馈时钟的延迟值增加，以及
其中，如果在所述外部控制码固定的情况下所述内部电压的电压电平升高，则所述反馈时钟的延迟值减小。
23.如权利要求19所述的方法，其中，响应于所述半导体器件的工作负荷而确定所述外部控制码的值。
24.一种半导体系统，包括：
控制器，适于产生外部时钟和多个外部控制码；以及
多个半导体器件，所述多个半导体器件中的每个适于：产生内部控制码，以及通过将所述外部时钟和反馈时钟进行比较来控制所述内部控制码，通过将所述外部时钟延迟由所述内部控制码确定的第一延迟值来产生输出时钟，以及通过将所述输出时钟延迟由所述多个外部控制码中的对应一个所确定的第二延迟值来产生所述反馈时钟，
其中，所述多个半导体器件中的每个产生具有与所述内部控制码相对应的电压电平的内部电压，以及具有与所述内部控制码相对应的频率的内部时钟，
其中，如果所述内部电压的电压电平随着所述半导体器件中的操作环境的变化而变化，则所述内部时钟的频率和所述反馈时钟的延迟值变化。
25.如权利要求24所述的半导体系统，其中，所述多个半导体器件中的每个利用所述内部电压来产生所述反馈时钟和所述内部时钟。
CN201410852251.2A 2014-05-19 2014-12-31 半导体器件、半导体系统和操作半导体器件的方法 Active CN105096994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140059618A KR20150133327A (ko) 2014-05-19 2014-05-19 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR10-2014-0059618 2014-05-19

Publications (2)

Publication Number Publication Date
CN105096994A CN105096994A (zh) 2015-11-25
CN105096994B true CN105096994B (zh) 2019-10-11

Family

ID=54539365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410852251.2A Active CN105096994B (zh) 2014-05-19 2014-12-31 半导体器件、半导体系统和操作半导体器件的方法

Country Status (3)

Country Link
US (1) US9246496B2 (zh)
KR (1) KR20150133327A (zh)
CN (1) CN105096994B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242719B2 (en) * 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
KR20190074691A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
KR20200006830A (ko) * 2018-07-11 2020-01-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN111724834B (zh) * 2020-06-24 2022-05-10 群联电子股份有限公司 均衡器电路、存储器存储装置及信号调整方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055436A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 用于校正时钟信号的占空比的装置和方法
CN102169710A (zh) * 2010-02-25 2011-08-31 海力士半导体有限公司 半导体装置
CN102169874A (zh) * 2010-02-26 2011-08-31 海力士半导体有限公司 半导体集成电路
KR20130142743A (ko) * 2012-06-20 2013-12-30 에스케이하이닉스 주식회사 지연 제어회로 및 이를 포함하는 클럭 생성회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605969B2 (en) * 2001-10-09 2003-08-12 Micron Technology, Inc. Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers
KR100878030B1 (ko) 2005-12-29 2009-01-13 고려대학교 산학협력단 지연 고정 루프 기반의 주파수 체배 기능을 갖는 클럭발생기
KR101123073B1 (ko) * 2009-05-21 2012-03-05 주식회사 하이닉스반도체 지연고정루프회로 및 이를 이용한 반도체 메모리 장치
US9160349B2 (en) * 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
US8258861B2 (en) * 2010-01-08 2012-09-04 Analog Devices, Inc. Systems and methods for minimizing power consumption
KR20120088441A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 소자 특성 보상회로 및 이를 이용하는 반도체 장치
KR20130042373A (ko) 2011-10-18 2013-04-26 삼성전자주식회사 반도체 메모리의 전압 조절 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055436A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 用于校正时钟信号的占空比的装置和方法
CN102169710A (zh) * 2010-02-25 2011-08-31 海力士半导体有限公司 半导体装置
CN102169874A (zh) * 2010-02-26 2011-08-31 海力士半导体有限公司 半导体集成电路
KR20130142743A (ko) * 2012-06-20 2013-12-30 에스케이하이닉스 주식회사 지연 제어회로 및 이를 포함하는 클럭 생성회로

Also Published As

Publication number Publication date
US20150333759A1 (en) 2015-11-19
CN105096994A (zh) 2015-11-25
KR20150133327A (ko) 2015-11-30
US9246496B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
CN105096994B (zh) 半导体器件、半导体系统和操作半导体器件的方法
CN107403638B (zh) 能够调节操作电压的存储器设备和控制其的应用处理器
US11567695B2 (en) Buffer circuit with data bit inversion
RU2644536C2 (ru) Управление колебаниями инициатора ввода/вывода при передаче
CN103345299B (zh) 一种电压调整方法及相应的hpm、芯片和芯片系统
US9377830B2 (en) Data processing device with power management unit and portable device having the same
US10560022B2 (en) Setting operating points for circuits in an integrated circuit chip using an integrated voltage regulator power loss model
CN105573664B (zh) 多通道存储器系统及相关功率管理方法
US9553595B2 (en) Clock operation method and circuit
TW201339820A (zh) 使用串列介面之適應性電壓比例調整
CN106354679A (zh) 用于高速通信的接口电路和包括其的系统
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
WO2022266576A1 (en) Write timing compensation
US10282317B2 (en) Semiconductor integrated circuit
US20230108736A1 (en) Techniques for identification and correction of clock duty-cycle
CN100552601C (zh) 电源控制电路
CN104079295A (zh) 延迟锁定环系统以及动态改变其延迟电路的电源的方法
KR102550422B1 (ko) 반도체 장치
WO2022266575A1 (en) Multi-rail power transition
CN100552652C (zh) 用来判断存储器的种类的电子装置及其相关方法
US20140095919A1 (en) Clock control method for performance thermal and power management system
US10528103B2 (en) Die interconnect signal management devices and methods
TWI475371B (zh) 電子裝置與其電源管理方法
CN115981450A (zh) 一种电源控制方法、电源管理芯片及存储介质
KR20140073934A (ko) 반도체 메모리 장치 및 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant