CN107403638B - 能够调节操作电压的存储器设备和控制其的应用处理器 - Google Patents

能够调节操作电压的存储器设备和控制其的应用处理器 Download PDF

Info

Publication number
CN107403638B
CN107403638B CN201710292037.XA CN201710292037A CN107403638B CN 107403638 B CN107403638 B CN 107403638B CN 201710292037 A CN201710292037 A CN 201710292037A CN 107403638 B CN107403638 B CN 107403638B
Authority
CN
China
Prior art keywords
memory device
memory
voltage
controller
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710292037.XA
Other languages
English (en)
Other versions
CN107403638A (zh
Inventor
梁熙甲
任明均
金秀奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107403638A publication Critical patent/CN107403638A/zh
Application granted granted Critical
Publication of CN107403638B publication Critical patent/CN107403638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种能够调节操作电压的存储器设备，并且提供一种用于控制所述存储器设备的应用处理器。所述存储器设备可以包括：接收端子，所述接收端子用于从外部源接收电压控制信号，所述电压控制信号用于根据所述存储器设备的操作速度来调节操作电压电平；以及电压调节单元，所述电压调节单元用于响应于所述电压控制信号来调节所述存储器设备的操作电压的电平。所述操作电压的电平是在以对应于经调节的操作电压的操作速度执行存储器操作之前被调节。

Description

能够调节操作电压的存储器设备和控制其的应用处理器
相关申请的交叉引用
本申请要求在韩国知识产权局在2016年4月29日提交的韩国专利申请第10-2016-0053523号的权益，所述专利申请的公开通过引用整体合并于此。
技术领域
本发明构思涉及存储器设备，并且更具体来说，涉及能够调节操作电压的存储器设备，和用于控制存储器设备的应用处理器。
背景技术
在高性能电子系统中使用的半导体存储器设备的容量和速度已经有所提高。半导体存储器设备的示例是动态随机存取存储器(dynamic random access memory，DRAM)，其是将数据作为电荷存储在电容器中的一种类型的易失性存储器。
移动系统采用应用处理器(application processor，AP)来控制半导体存储器设备和其它各种设备，并且采用电力管理集成电路(power management integratedcircuit，PMIC)来管理应用处理器中的各种功能块的电力。PMIC向移动系统中的半导体存储器设备提供恒定的电源电压，但被要求对电力的供应进行高效管理，而不降低半导体存储器设备的操作性能。
发明内容
本发明构思提供应用处理器，其能够通过预测存储器设备的操作速度来管理存储器设备，以响应于操作速度的变化而在适当的定时调节操作电压的电平。
本发明构思提供存储器设备的操作方法，其可以防止在未在适当定时将存储器设备的操作电压改变为对于操作速度适当的操作电压时导致的存储器设备的操作特性恶化。
根据本发明构思的一方面，提供存储器设备，其包括：接收端子，其被配置为从外部源接收用于根据存储器设备的操作速度来调节存储器设备中的操作电压的电平的电压控制信号；以及电压调节单元，其被配置为响应于所述电压控制信号而调节所述存储器设备的操作电压的电平。所述操作电压的电平是在以与电平经调节的操作电压相对应的操作速度执行存储器操作之前被调节。
根据本发明构思的另一方面，提供应用处理器，其包括：存储器控制器，其控制存储器设备的存储器操作；动态电压和频率调整(Dynamic Voltage and FrequencyScaling，DVFS)控制器，其从存储器控制器接收与操作速度相关联的状态信息、基于所述状态信息而输出电力调节命令以调节提供给存储器控制器的电源电压，并且基于所述状态信息而输出电压控制信号来调节存储器设备的操作电压的电平；以及至少一个输出端子，其向存储器设备提供所述电压控制信号。
根据本发明构思的又一方面，应用处理器包括：存储器控制器，其被配置为控制存储器设备的存储器操作；动态电压和频率调整(DVFS)控制器，其被配置为：从所述存储器控制器接收与操作速度相关联的状态信息，基于所述状态信息而输出用于调节从外部设备提供给存储器控制器的电源电压的第一信号，并且基于所述状态信息而输出用于调节所述存储器设备的操作电压的电平的第二信号；以及一个或多个输出端子，其被配置为输出所述第一信号和第二信号。
附图说明
通过结合附图的以下详细描述，将更清楚地理解本发明构思的实施例。
图1是示出数据处理系统的实施例的框图。
图2是示出实施图1的应用处理器的示例的框图。
图3A和图3B是示出电压控制信号的传输的示例的框图。
图4是示出电压控制信号的传输的另一示例的框图。
图5是示出实施图1的存储器设备的示例的框图。
图6是示出其中存储器设备向应用处理器提供表格信息的示例的框图。
图7是应用处理器的操作方法的实施例的流程图。
图8是存储器设备的操作方法的实施例的流程图。
图9是示出实施存储器设备的示例实施例的框图。
图10A和图10B说明用于调节存储器设备的操作电压的示例定时布置。
图11是示出在应用处理器中实施的存储器控制器的实施例的框图。
图12和图13是示出数据处理系统的其它实施例的框图。
图14A和图14B说明与对应于操作速度的操作电压的电平相关联的表格信息和设备信息的实施例。
图15和图16是应用处理器的操作方法的实施例的流程图。
图17和图18是说明应用处理器的实施例的操作的视图。
图19是示出数据处理系统的实施例的框图。
图20是示出包括应用处理器的计算机系统的实施例的框图。
具体实施方式
在本发明构思的领域中传统上依据功能块、单元和/或模块在附图中描述和说明本发明构思的一些实施例和/或组件。本领域技术人员将理解，通过可以使用基于半导体的制作技术或其它制造科技形成的例如逻辑电路、离散组件、微处理器、硬连线电路、存储器元件、接线连接等的电子(或光学)电路来物理地实施这些块、单元和/或模块。在通过微处理器或类似物实施所述块、单元和/或模块的情况下，它们可以使用软件(例如，微代码)被编程以执行本文论述的各种功能，并且可以可选地被固件和/或软件驱动。替代地，每个块、单元和/或模块可以通过专用硬件来实施，或者实施为用于执行一些功能的专用硬件与用于执行其它功能的处理器(例如，一个或多个经编程的微处理器和相关联的电路)的组合。而且，在不脱离本发明构思的范围的情况下，可以将实施例的每个块、单元和/或模块物理地分离为两个或更多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，可以将实施例的块、单元和/或模块物理地组合为更复杂的块、单元和/或模块。
图1是示出数据处理系统10的实施例的框图。
参看图1，数据处理系统10可以包括应用处理器100、存储器设备200，和电力管理集成电路(PMIC)300。图1中示出的数据处理系统10可以在各种计算系统上实施。根据实施例，数据处理系统10可以是包括应用处理器100的移动系统。
数据处理系统10可以包括各种类型的存储器设备200。存储器设备200在各种实施例中可以是各种类型的半导体设备。根据实施例，存储器设备200可以是动态随机存取存储器(DRAM)，诸如，双倍数据速率同步动态随机存取存储器(double data rate synchronousdynamic random access memory，DDR SDRAM)、低电力双倍数据速率(low power doubledata rate，LPDDR)SDRAM、图形双倍数据速率(graphics double data rate，GDDR)SDRAM、Rambus动态随机存取存储器(rambus dynamic random access memory，RDRAM)等等。
应用处理器100可以是片上系统(system-on-chip，SoC)。片上系统(SoC)可以包括根据基于预定标准总线规范的协议而操作的系统总线(未示出)、和连接到所述系统总线的各种知识产权核心。系统总线的标准规范可以是高级RISC机器(Advanced RISC Machine，ARM)的高级微控制器总线架构(microcontroller bus architecture，AMBA)协议。AMBA协议的总线类型包括高级高性能总线(Advanced High-performance Bus，AHB)、高级外围总线(Advanced Peripheral Bus，APB)、高级可扩展接口(Advanced eXtensible Interface，AXI)、AXI4、AXI一致性扩展(AXI Coherency Extension，ACE)等。另外，可以使用其它类型的协议，例如SONIC公司的uNetwork、IBM的CoreConnect、OCP-IP的开放核心协议等。
应用处理器100可以包括动态电压和频率调整(DVFS)控制器110和存储器控制器(或，存储器控制单元(memory control unit，MCU))120。DVFS控制器110可以确定各种功能块的操作状态，并且向PMIC 300施加电力调节命令CMD_pow以调节功能块的电力。PMIC 300响应于电力调节命令CMD_pow而控制施加到应用处理器100中的功能块的电源电压Vol_ap的电平。
另外，存储器控制器120可以存取存储器设备200。根据实施例，存储器控制器120可以根据应用处理器100的操作将数据写入存储器设备200中，或从存储器设备200读出数据。存储器控制器120可以与存储器设备200接口，并且向存储器设备200提供关于存储器操作的各种命令CMD，诸如写入命令、读取命令等。
根据实施例，应用处理器100可以向存储器设备200施加电压控制信号Ctrl_vol。根据实施例，应用处理器100的DVFS控制器110可以生成电压控制信号Ctrl_vol，并且向存储器设备200施加电压控制信号Ctrl_vol。根据实施例，应用处理器100可以包括一个或多个输出端子(例如，专用端子)以用于DVFS控制器110与存储器设备200之间的通信，并且通过所述输出端子将电压控制信号Ctrl_vol从DVFS控制器110直接施加到存储器设备200。
根据另一实施例，通过存储器控制器120将电压控制信号Ctrl_vol施加到存储器设备200。根据实施例，存储器控制器120根据所述电压控制信号Ctrl_vol而生成对于存储器控制器120与存储器设备200之间的接口适当的命令(例如，电压控制命令)，并且通过存储器控制器120中的接口单元输出所生成的电压控制命令以作为电压控制信号Ctrl_vol。举例来说，应用处理器100包括多个输出端子(例如，存储器端子)，其实施存储器控制器120的接口单元与存储器设备200之间的通信，并且通过这些输出端子中的至少一者将电压控制信号Ctrl_vol施加到存储器设备200。
存储器设备200可以包括电压调节单元210。存储器设备200可以从PMIC 300接收电源电压Vol_mem，并且调节电源电压Vol_mem的电平。也就是说，电压调节单元210调节从PMIC 300接收的电源电压Vol_mem的电平，并且因此电压调节单元210调节施加到存储器设备200中的各种电路块的操作电压的电平。
根据实施例，电压调节单元210响应于从应用处理器100接收的电压控制信号Ctrl_vol而调节电源电压Vol_mem的电平，并且因此可以生成经调节的操作电压。根据实施例，存储器设备200可以在多个操作状态中执行存储器操作，并且根据所述操作状态来执行高速存储器操作或低速存储器操作。另外，可以预先设定所述操作状态中的每一者所需的操作电压的电平的范围。根据实施例，可以在高速存储器操作期间以高频率和高电压操作存储器设备200，并且在低速存储器操作期间以低频率和低电压操作存储器设备200。
根据实施例，应用处理器100可以确定(或预测)存储器设备200的操作速度，并且基于所确定的结果而向存储器设备200输出电压控制信号Ctrl_vol。根据实施例，可以在相同的频域中(或以相同的速度)操作存储器控制器120和存储器设备200，并且因此可以通过检查存储器控制器120的操作状态来确定存储器设备200的操作速度。
根据实施例，DVFS控制器110可以从存储器控制器120接收与操作状态相关联的信息(在下文被称为状态信息)，并且参考所接收的状态信息而输出电压控制信号Ctrl_vol以控制存储器设备200的操作电压的电平。根据实施例，存储器控制器120可以检查存储器设备200上的工作负荷，并且根据所检查到的工作负荷的程度而确定执行高速存储器操作还是低速存储器操作。
根据实施例，存储器控制器120可以包括命令队列(未示出)，请求一个或多个存储器操作的命令存储在所述命令队列中，并且存储器控制器120可以依据存储在命令队列中的命令的数量来检查工作负荷。例如，如果存储在命令队列中的命令的数量较大，那么存储器控制器120可以对在当前时间或在预定时间之后输出的命令执行高速存储器操作。另一方面，如果存储在命令队列中的命令的数量较小，那么存储器控制器120可以对在当前时间或在预定时间之后输出的命令执行低速存储器操作。
存储器控制器120可以向DVFS控制器110提供与操作状态相关联的状态信息。根据实施例，如果操作状态从低速(慢)状态改变为高速(快)状态，那么存储器控制器120可以向DVFS控制器110输出状态信息，并且向存储器设备200提供具有高频率的时钟信号，并且因此，可以执行高速存储器操作。根据另一实施例，存储器控制器120可以向DVFS控制器110输出状态信息，并且在预定时间逝去之后，存储器控制器120可以向存储器设备200提供具有高频率的时钟信号。因此，可以执行高速存储器操作。
类似地，在操作状态从高速状态改变为低速状态时，存储器控制器120可以在存储器控制器120向DVFS控制器110输出状态信息时的时间点、或者在从当操作状态改变时的时间点逝去预定时间之后，向存储器设备200提供时钟信号。
在将状态信息从存储器控制器120提供给DVFS控制器110时，DVFS控制器110可以根据所接收的状态信息而确定对于存储器设备200适当的操作电压的电平，并且生成电压控制信号Ctrl_vol以控制存储器设备200的操作电压的电平。
根据上述实施例，存储器设备200可以在改变操作速度之前响应于电压控制信号Ctrl_vol来控制操作电压的电平。也就是说，因为存储器设备200可以在改变向其施加的时钟信号的频率(或改变存储器的操作速度)之前响应于电压控制信号Ctrl_vol来控制操作电压的电平，所以可以防止存储器设备200的操作速度和操作电压彼此失配。另外，根据所述实施例，存储器设备200可以使用电压控制信号Ctrl_vol和对时钟信号的频率的检测结果，来控制操作电压的电平，并且因此可以防止在操作速度和操作电压的电平彼此不匹配时导致的操作特性的恶化。
图2是示出实施图1的应用处理器100的示例的框图。
参看图1和图2，应用处理器100可以包括DVFS控制器110、存储器控制器120、中央处理单元(central processing unit，CPU)130，和外围块140。应用处理器100的各种功能块可以通过系统总线彼此通信。
中央处理单元130可以控制应用处理器100中的各种功能块。另外，中央处理单元130可以通过存储器控制器120向存储器设备200提供数据存取请求。外围块140可以对应于除了中央处理单元130之外的辅助块，并且作为示例，外围块140可以包括各种类型的功能块，例如输入/输出(I/O)接口块、通用串行总线(universal serial bus，USB)主块(hostblock)、通用串行总线(USB)从块(slave block)等。
存储器控制器120可以根据来自中央处理单元130的请求向存储器设备200输出命令。存储器控制器120可以通过输入/输出块121与存储器设备200通信，并且输入/输出块121可以包括与存储器设备200接口的接口单元(未示出)。类似于以上内容，存储器设备200可以通过输入/输出块201与存储器控制器120通信，并且输入/输出块210可以包括与存储器控制器120接口的接口单元(未示出)。另外，根据实施例，存储器设备200可以与应用处理器100中的例如DVFS控制器110的另一功能块通信(例如，直接地通信)，并且，在此情况下，输入/输出块201可以进一步包括用于与DVFS控制器110通信的电路。
应用处理器100可以包括为存储器控制器120与存储器设备200之间的通信而分配的一个或多个输入/输出端子(例如，第一端子)。存储器控制器120可以通过第一端子向存储器设备200提供命令和地址，并且可以通过所述第一端子向存储器设备200发送数据/从存储器设备200接收数据。根据实施例，在通过存储器控制器120的输入/输出块121提供用于请求存储器设备200的操作电压的改变的电压控制信号Ctrl_vol的情况下，可以通过所述第一端子中的一个或多个向存储器设备200提供电压控制信号Ctrl_vol。
根据另一实施例，应用处理器100可以进一步包括至少一个额外的输入/输出端子(例如，第二端子)以与存储器设备200通信。另外，存储器设备200可以进一步包括一个或多个额外的输入/输出端子(例如，第三端子)以向存储器控制器120发送信号/从存储器控制器120接收信号。另外，存储器设备200可以进一步包括至少一个额外的输入/输出端子(例如，第四端子)以与DVFS控制器110直接通信。例如，除了用于与存储器控制单元120通信的第三端子之外，存储器设备200可以进一步包括用于与DVFS控制器110通信的第四端子。应用处理器100可以通过一个或多个第二端子向存储器设备200提供各种信息。根据实施例，可以通过所述第二和第四端子向存储器设备200提供用于请求存储器设备200的操作电压的改变的电压控制信号Ctrl_vol。
DVFS控制器110可以根据应用处理器100中的功能块中的每一者的操作速度向PMIC 300提供电力调节命令CMD_pow以调节电力。DVFS控制器110可以从应用处理器100中的功能块中的每一者接收状态信息，并且可以基于所述接收到的状态信息来确定或预测所述功能块中的每一者的操作速度。如上文描述，可以根据与所述功能块中的每一者的工作负荷相关联的状态信息来确定或预测所述操作速度。
根据实施例，DVFS控制器110可以从存储器控制器120接收状态信息MCU_Status，并且可以提供电力调节命令CMD_pow来调节提供给存储器控制器120的电源电压的电平。另外，DVFS控制器110可以从中央处理单元130接收状态信息CPU_Status，并且可以向PMIC300提供电力调节命令CMD_pow来调节提供给中央处理单元130的电源电压的电平。另外，DVFS控制器110可以从外围块140接收状态信息Peri_Status，并且可以向PMIC300提供电力调节命令CMD_pow来调节提供给外围块140的电源电压的电平。
可以在相同的频域中操作存储器控制器120和存储器设备200，并且因此存储器控制器120的操作速度可以与存储器设备200的操作速度相同。因此，DVFS控制器110可以根据来自存储器控制器120的状态信息MCU_Status而确定存储器控制器120和存储器设备200的操作速度。
DVFS控制器110可以根据所确定的操作速度向PMIC 300提供电力调节命令CMD_pow，以调节提供给存储器控制器120的电源电压的电平。另外，PMIC 300可以向存储器设备200提供与应用处理器100的外部配置相对应的具有恒定电平的电源电压Vol_mem，并且DVFS控制器110可以向存储器设备200提供电压控制信号Ctrl_vol，以允许请求存储器设备200来调节存储器设备200中的操作电压的电平。
存储器设备200可以响应于电压控制信号Ctrl_vol而调节来自PMIC 300的电源电压Vol_mem的电平，并且可以生成电平经调节的内部电压来作为操作电压。根据上述实施例，存储器设备200可以在改变操作速度之前(或在改变从存储器控制器120提供的时钟信号的频率之前)预先调节操作电压的电平。
另外，根据上述实施例，存储器设备200可以响应于操作速度的改变，而以各种方式设定操作电压的电平的调节时间点。例如，在电压控制信号Ctrl_vol是请求操作电压的电平的增大的信号的情况下，存储器设备200可以在操作速度实际增大之前增大操作电压的电平，并且因此可以稳定地执行高速存储器操作。另外，在电压控制信号Ctrl_vol是请求操作电压的电平的减小的信号的情况下，存储器设备200可以在操作速度减小的时间点(或在接收到具有低频率的时钟信号的时间点)减小操作电压的电平，而不需要预先减小操作电压的电平，并且因此可以稳定地执行高速存储器操作。
图3A和图3B是示出电压控制信号Ctrl_vol的传输的示例的框图。
参看图3A，应用处理器100可以包括DVFS控制器110和存储器控制器120，并且DVFS控制器110可以包括存储器接口111以与外部存储器设备200通信。在此申请中，在我们称第一元件或设备在第二元件或设备“外部”时，我们是指第一元件或设备未与第二元件或设备包括在相同的半导体裸片(die)上。因此，例如，在我们称存储器设备从外部源接收信号时，我们是指所述外部源未与存储器设备包括在相同的半导体裸片中。另外，应用处理器100可以包括与存储器设备200通信的多个端子。例如，应用处理器100可以包括实施存储器控制器120与存储器设备200之间的通信的一个或多个第一端子101，以及实施DVFS控制器110与存储器设备200之间的通信的一个或多个第二端子102。
DVFS控制器110可以通过(多个)第二端子102向存储器设备200输出电压控制信号Ctrl_vol，并且存储器设备200可以包括电压调节单元210，其响应于电压控制信号Ctrl_vol而调节操作电平的电平。
DVFS控制器110的存储器接口111可以与存储器设备200接口，并且例如，存储器接口111可以根据存储器控制器120与存储器设备200之间的接口类型而向存储器设备200提供命令以作为电压控制信号Ctrl_vol。举例来说，存储器接口111可以通过(多个)第二端子102向存储器设备200提供呈命令的形式的电压控制命令CMD_vol，以作为电压控制信号Ctrl_vol。
存储器设备200可以包括用于向存储器控制器120发送信号/从存储器控制器120接收信号的一个或多个第三端子202、和用于向DVFS控制器110发送信号/从DVFS控制器110接收信号的一个或多个第四端子203。存储器设备200可以通过第三端子202发送和接收命令、地址和数据，以及通过(多个)第四端子203从应用处理器100接收电压控制命令CMD_vol。
参看图3B，DVFS控制器110可以向存储器设备200提供包括一个或多个位(bit)的电压调节信息Info_vol以作为电压控制信号Ctrl_vol。在此情况下，存储器设备200可以通过(多个)第四端子203接收电压调节信息Info_vol。
图4是示出电压控制信号Ctrl_vol的传输的另一示例的框图。在图4中，可以通过存储器控制器120向存储器设备200提供电压控制信号Ctrl_vol。
参看图4，DVFS控制器110可以向存储器控制器120提供电压控制信号Ctrl_vol，并且存储器控制器120可以通过一个或多个第一端子101向存储器设备200输出电压控制信号Ctrl_vol。存储器控制器120可以包括与存储器设备200通信的接口单元(未示出)，并且可以通过一个或多个第一端子101向存储器设备200提供呈命令的形式的电压控制命令CMD_vol，以作为电压控制信号Ctrl_vol。存储器设备200可以通过用于与存储器控制器120接口的一个或多个第二端子202来接收电压控制信号Ctrl_vol。
图5是示出图1的存储器设备的实施方式的示例的框图。
参看图5，存储器设备200可以包括电压调节单元210、控制信号生成器220、存储器单元阵列230、和外围电路240。
存储器设备200可以从PMIC(例如，PMIC 300)接收电源电压Vol_mem，并且电压调节单元210可以响应于来自应用处理器(例如，应用处理器100)的电压控制信号Ctrl_vol而调节电源电压Vol_mem的电平，以生成各种内部电压。存储器单元阵列230可以包括存储数据的多个存储器单元，并且外围电路240可以包括与将数据写入到存储器单元阵列230以及从存储器单元阵列230读取数据相关联的各种类型的电路。电压调节单元210可以生成作为内部电压的、提供给存储器单元阵列230的单元电压Vol_cell和提供给外围电路240的外围电压Vol_peri，并且可以调节单元电压Vol_cell和/或外围电压Vol_peri的电平。
根据实施例，控制信号生成器220可以从应用处理器接收电压控制信号Ctrl_vol、处理电压控制信号Ctrl_vol，并且将电压控制信号Ctrl_vol的经处理的结果提供给电压调节单元210。根据实施例，在电压控制信号Ctrl_vol对应于电压控制命令的情况下，控制信号生成器220可以具有执行命令解码功能的配置。在电压控制信号Ctrl_vol经由一个或多个位通信传达信息的情况下，控制信号生成器220可以具有根据所述一个或多个位的(多个)值而生成内部控制信号的配置。
图6是示出其中存储器设备向应用处理器提供表格信息的数据处理系统10a的示例的框图。将省略对图6中与上述实施例相同的元件的详细描述。
参看图6，存储器设备200a可以包括电压调节单元210和表格信息存储单元250。表格信息存储单元250可以根据存储器设备200的操作速度而存储与操作电压的范围相关联的表格信息。举例来说，在以一定操作速度操作存储器设备200的情况下，存储器设备200可以被设定为根据具有在预定范围内的电平的操作电压而操作。另外，作为示例，表格信息可以包括速度-电压信息Info_SV，其指示分别对应于具有多个水平的操作速度的操作电压的范围。作为另一示例，可以通过非易失性地存储信息的存储部件(例如，熔丝阵列)来实施表格信息存储单元250。
在初始操作或正常操作数据处理系统10时，可以读出存储在表格信息存储单元250中的速度-电压信息Info_SV，并且可以将所述速度-电压信息Info_SV提供给DVFS控制器110。另外，如上文描述，存储器控制器120可以将与操作速度相关联的状态信息MCU_Status提供给DVFS控制器110。DVFS控制器110可以通过状态信息MCU_Status和速度-电压信息Info_SV来断定或确定与存储器控制器120的操作速度相对应的合适操作电压的电平。DVFS控制器110可以将电力调节命令CMD_Pow提供给PMIC 300以调节提供给存储器控制器120的电源电压的电平。另外，DVFS控制器110可以将电压控制信号Ctrl_vol提供给存储器设备200以调节存储器设备200中的操作电压的电平。
图7是应用处理器的操作方法的实施例的流程图。图7说明其中通过DRAM实施的存储器设备200的示例。
参看图1和图7，应用处理器100可以从DRAM 200接收表格信息，所述表格信息可以包括根据DRAM 200的操作状态的速度-电压信息(S11)。举例来说，速度-电压信息可以是指示与操作时钟信号的频率的相对应的操作电压的电平的信息。
应用处理器100的存储器控制器120可以预测(或确定)存储器操作的速度，并且作为示例，存储器控制器120可以根据工作负荷来预测存储器操作的速度。例如，存储器控制器120可以确定在当前时间点或在预定时间逝去之后改变存储器操作的速度，并且可以将与存储器控制器120的所确定的操作速度相关联的状态信息MCU_Status提供给DVFS控制器110。
DVFS控制器110可以参考表格信息和状态信息MCU_Status来确定相对于存储器控制器120和DRAM 200的电压调节信息(S12)。根据所确定的结果，DVFS控制器110可以将电力调节命令CMD_Pow提供给PMIC 300以调节提供给存储器控制器120的电源电压(S13)。另外，DVFS控制器110可以将电压控制信号Ctrl_vol提供给DRAM 200以允许在DRAM 200中调节操作电压的电平(S14)。
图8是存储器设备的操作方法的实施例的流程图。图8说明其中通过DRAM实施的存储器设备200的示例。
参看图1和图8，DRAM 200可以将包括与DRAM 200的操作状态相对应的速度-电压信息的表格信息发送到应用处理器100(S21)。另外，DRAM200可以根据从应用处理器100提供的时钟信号和从PMIC 300提供的电源电压而执行一个或多个存储器操作，并且作为示例，可以根据从应用处理器100中的存储器控制器120提供的时钟信号而以高速或低速操作DRAM 200。
可以根据DRAM 200的存储器操作的速度的所预测的或所确定的结果而从应用处理器100输出电压控制信号Ctrl_vol，并且DRAM 200可以接收电压控制信号Ctrl_vol(S22)。DRAM 200可以通过根据电压控制信号Ctrl_vol调节从PMIC 300提供的电源电压的电平，来改变操作电压的电平(S23)，并且然后DRAM 200可以在其中内部电压的电平由于从应用处理器100提供的时钟信号的频率而被改变的状态中，根据已改变的操作速度来执行存储器操作(S24)。
图9是示出实施存储器设备的示例实施例的框图。
参看图9，存储器设备400可以包括频率检测器410、控制信号生成器420、和电压调节单元430。频率检测器410可以接收从应用处理器(例如，应用处理器100)提供的时钟信号CLK，并且可以检测时钟信号CLK的频率。另外，控制信号生成器420可以接收从应用处理器提供的电压控制信号Ctrl_vol，并且可以相对于所述电压控制信号Ctrl_vol而执行处理操作。控制信号生成器420可以输出内部控制信号Ctrl_int以根据所处理的结果来增大或减小操作电压的电平。
电压调节单元430可以根据来自频率检测器410的检测到的结果Det_freq和从控制信号生成器420提供的内部控制信号Ctrl_int，来调节电源电压Vol_mem的电平，并且可以生成其电平经调节的操作电压Vol_int。可以将电平经调节的操作电压Vol_int施加到存储器设备400中的各种电路。根据实施例，电压调节单元430可以根据检测到的结果Det_freq和内部控制信号Ctrl_int来改变定时，其中在所述定时处调节操作电压Vol_int的电平。
图10A和图10B说明用于调节诸如存储器设备400的存储器设备的操作电压的示例定时布置。在下文中，将参考图9、图10A和图10B来描述对操作电压的电平调节的定时进行描述的各种示例。
图10A示出其中存储器设备400的操作速度从高速改变为低速的示例。在改变存储器设备400的操作速度之前，存储器设备400从应用处理器(例如，应用处理器100)接收电压控制信号Ctrl_vol。
内部控制信号Ctrl_int可以对应于用于增大或减小电压电平的控制信号，并且因此确定通过内部控制信号Ctrl_int增大还是减小操作电压Vol_int的电平。例如，在操作速度从高速改变为低速时，确定减小操作电压的电平。也就是说，确定当前正以高速操作存储器设备400，并且将在预定时间段逝去之后以低速操作存储器设备400。
在内部控制信号Ctrl_int对应于用于减小操作电压的电平的控制信号的情况下，电压调节单元430可以在高电压状态下维持操作电压Vol_int的电平，而不需要减小操作电压Vol_int的电平，即使内部控制信号Ctrl_int被施加到其。然后，在存储器设备400的操作速度改变为低速时，存储器设备400可以从应用处理器接收具有相对低的频率的时钟信号。在向电压调节单元430提供根据时钟信号的频率的改变的检测到的结果Det_freq时，电压调节单元430可以减小操作电压Vol_int的电平，并且可以以减小的电平来输出操作电压Vol_int。因此，可以防止操作电压Vol_int的电平减小，同时仍然以高速操作存储器设备400。
图10B示出其中存储器设备400的操作速度从低速改变为高速的示例。
根据内部控制信号Ctrl_int，可以确定操作电压Vol_int的电平增大。也就是说，确定当前正以低速操作存储器设备400并且将在预定时间段逝去之后以高速操作存储器设备400。
电压调节单元430可以响应于内部控制信号Ctrl_int的接收而增大操作电压Vol_int的电平，并且可以输出操作电压Vol_int。也就是说，可以在接收到根据频率的改变的检测到的结果Det_freq之前增大操作电压Vol_int的电平。
然后，在存储器设备400的操作速度从低速改变为高速时，存储器设备400可以从应用处理器接收具有相对高的频率的时钟信号。根据上述操作，由于可以在存储器设备400的操作速度被改变为高速之前增大操作电压Vol_int的电平，所以可以防止在操作电压Vol_int的电平在操作速度被改变为高速之后未立刻进入与高速操作相对应的电平的范围时导致的存储器操作性能的恶化。
图11是示出根据实施例的在应用处理器中实施的存储器控制器的框图。图11示出其中应用处理器(例如，应用处理器100)中的存储器控制器向存储器设备(例如，存储器设备200、存储器设备200a和/或存储器设备400)提供根据上述实施例的电压控制信号的示例。
参看图11，存储器控制器500可以包括处理器510、命令生成器520、命令队列530、和接口单元540。虽然图11中未示出，但存储器控制器500可以进一步包括用于控制存储器设备的各种其它功能块。另外，图11示出存储器控制器500的功能块的配置和所述功能块之间的发送/接收关系的代表性示例，但所述功能块的配置和发送/接收关系将不限于此或在此方面受限制。也就是说，虽然改变了功能块的配置和功能块之间的发送/接收关系，但可以在不改变本公开的各种功能的情况下执行根据本公开的各种功能。
处理器510可以控制存储器控制器500的整体操作，并且因此处理器510可以控制布置在存储器控制器500中的各种功能块。另外，命令生成器520可以根据来自主机的存取请求(例如，存储器存取请求)Req而生成命令，并且可以根据来自诸如上文描述的DVFS控制器120的DVFS控制器的电压控制信号Ctrl_vol而生成电压控制命令CMD_vol。由命令生成器520生成的各种命令可以存储在命令队列530中。
可以通过处理器510控制存储在命令队列530中的命令的输出次序。例如，可以参考关于存储在命令队列530中的命令的信息和所述命令的输出状态，来控制存储在命令队列530中的命令的输出次序。根据实施例，处理器510可以参考所述信息和所述命令的输出状态而生成次序控制信号Ctrl_order。
命令队列530可以存储与存储器操作相关联的各种类型的命令。举例来说，存储器控制器500可以根据存储在命令队列530中的命令的数量(或工作负荷)来改变操作速度，并且因此命令队列530可以存储将以高速操作的命令CMD_high和将以低速操作的命令CMD_low。另外，命令队列530可以存储用来调节存储器设备的操作电压的电平的电压控制命令CMD_vol。
根据实施例，可以监视来自命令队列530的命令CMD的输出状态，并且可以根据监视的结果来调节命令CMD的输出定时。在存储器设备的操作从低速改变为高速的情况下，监视是否已经输出存储在命令队列530中的电压控制命令CMD_vol。在尚未输出电压控制命令CMD_vol的情况下，可以对电压控制命令CMD_vol执行所述监视，并且可以在输出电压控制命令CMD_vol之后输出将以高速操作的命令CMD_high。
同时，根据另一实施例，可以在命令生成器520生成电压控制命令CMD_vol时向电压控制命令CMD_vol添加优先级。参考所述优先级，可以比存储在命令队列530中的一个或多个其它命令更早地输出电压控制命令CMD_vol。在存储器设备的操作从低速改变为高速的情况下，根据所述优先级，可以比至少将以高速操作的命令CMD_vol更早地输出电压控制命令CMD_vol。因此，存储器设备可以在改变存储器操作的速度之前调节操作电压的电平。
图12和图13是示出数据处理系统的其它实施例的框图。在图12和图13中示出的数据处理系统的以下描述中，将省略对与上述实施例中的元件相同的元件的详细描述。
参看图12，数据处理系统20A可以包括应用处理器600a、存储器设备700a，和PMIC800。应用处理器600a可以包括DVFS控制器610、存储器控制器(MCU)620、中央处理单元630、外围块640，和信息存储单元650。应用处理器600a中包括的上述各种功能块可以通过系统总线彼此通信。
DVFS控制器610可以根据应用处理器600中包括的功能块的操作状态将电力调节命令CMD_Pow提供给PMIC 800，以调节提供给功能块的电源电压的电平。举例来说，在改变了应用处理器600a中布置的各种功能块的操作速度的情况下，DVFS控制器610可以向PMIC800提供电力调节命令CMD_Pow，以允许将对于功能块的已改变的操作速度适当的电源电压施加到所述功能块。如在上文描述实施例中那样，DVFS控制器610可以接收来自中央处理单元630的状态信息CPU_Status和来自外围块640的状态信息Peri_Status。
另外，可以在相同的频域中操作存储器控制器620和存储器设备700，并且因此存储器控制器620和存储器设备700a可以具有相同的操作速度。存储器控制器620可以向DVFS控制器610提供状态信息MCU_Status，并且DVFS控制器610可以将电力调节命令CMD_Pow提供给PMIC 800，以调节提供给存储器控制器620的电源电压的电平。
根据图12中所示的实施例，DVFS控制器610可以根据来自存储器控制器620的状态信息MCU_Status，而将存储器电力调节命令CMD_Pow_mem提供给PMIC 800，以调节提供给存储器设备700的电源电压的电平。在数据处理系统20A中，PMIC 800可以根据存储器电力调节命令CMD_Pow_mem来调节提供给存储器设备700a的电源电压Vol_mem的电平。
根据上述实施例，由于存储器设备700a可以在存储器设备700的操作速度改变之前从PMIC 800接收其电平已调节的电源电压Vol_mem，所以可以以具有适合于所述操作速度的电平的操作电压来执行存储器操作，并且因此可以防止存储器操作的可靠性恶化。
根据实施例，信息存储单元650可以根据关于一个或多个设备的操作速度而存储关于电压电平的表格信息(例如，目标电压表格)。例如，信息存储单元650可以存储关于一个或多个存储器设备的表格信息，所述一个或多个存储器设备可以是相同或不同种类的存储器设备。信息存储单元650可以包括各种类型的存储单元，并且作为示例，信息存储单元650可以包括非易失性地存储信息的存储单元，例如，熔丝阵列。在图12中，信息存储单元650可以存储用于两个存储器设备(设备A和B)的表格信息，但存储器设备的数目将不受限于两个。
根据实施例，存储器设备700a可以通过存储器控制器620向DVFS控制器610提供设备信息Dev_Info。设备信息Dev_Info可以包括关于针对存储器设备700a的制造商、产品名称和工艺修订ID的信息中的至少一者。DVFS控制器610可以基于设备信息Dev_Info而确定连接到应用处理器600a的存储器设备700a的种类，并且可以从信息存储单元650读出与存储器设备700a匹配的表格信息。然后，在存储器设备700a的操作速度改变的情况下，DVFS控制器610可以参考所述表格信息和从存储器控制器620提供的状态信息MCU_Status而将存储器电力调节命令CMD_Pow_mem提供给PMIC 800，以调节提供给存储器设备700a的电源电压Vol_mem的电平。
根据实施例，在存储器设备700a未提供设备信息Dev_Info或与设备信息Dev_Info匹配的表格信息未存储在信息存储单元650中的情况下，DVFS控制器610可以不输出存储器电力控制命令CMD_Pow_mem。
参看图13，在数据处理系统20B中，关于与存储器设备700b的操作速度相对应的操作电压的电平的表格信息可以存储在存储器设备700b中。举例来说，存储器设备700b可以包括非易失性地存储信息的信息存储单元710，例如，熔丝阵列，并且可以将关于与存储器设备700b的操作速度相对应的操作电压的电平的表格信息从信息存储单元710提供给应用处理器600b的DVFS控制器610。
图14A和图14B说明与对应于操作速度的操作电压的电平相关联的表格信息和设备信息的实施例。
参看图12、图13、图14A和图14B，DVFS控制器610可以基于如图14A中所示的表格信息而向PMIC 800提供各种命令CMD_Pow和CMD_Pow_mem。命令CMD_Pow可以对应于调节提供给应用处理器600a/600b中的各种功能块的电源电压的电平的命令，并且命令CMD_Pow_mem可以对应于调节提供给存储器设备700a/700b的电源电压的电平的命令。
DVFS控制器610可以根据来自中央处理单元630的状态信息CPU_Status而发送命令CPU_A、CPU_B、CPU_C和CPU_D中的一个命令CMD_Pow。PMIC 800可以向中央处理单元630供应对应于所发送的命令CMD_Pow的电源电压。也就是说，在PMIC 800接收到命令CPU_A时，PMIC800可以将提供给中央处理单元630的电源电压设定为对应于CPU_A的电压电平VDD1。另外，DVFS控制器610可以生成用于控制安置在应用处理器内部(或外部)的时钟生成器(未示出)的信号，并且因此DVFS控制器610可以控制所述时钟生成器以将具有频率CLK1的时钟信号提供给中央处理单元630。
另外，DVFS控制器610可以根据来自外围块640的状态信息Peri_Status而发送命令Peri_A和Peri_B中的一个命令CMD_Pow。PMIC 800可以向外围块640供应对应于所发送的命令CMD_Pow的电源电压。也就是说，在PMIC 800接收到命令Peri_B时，PMIC 800可以将提供给外围块640的电源电压设定为对应于Peri_B的电压电平VDD2。另外，DVFS控制器610可以控制安置在应用处理器内部或外部的时钟生成器，以将具有频率CLK2的时钟信号提供给外围块640。
此外，DVFS控制器610可以根据来自存储器控制器620的状态信息MCU_Status而发送命令MCU_A、MCU_B和MCU_C中的一个命令CMD_Pow。PMIC 800可以向存储器控制器620供应对应于所发送的命令CMD_Pow的电源电压。也就是说，在PMIC 800接收到命令MCU_C时，PMIC800可以将提供给存储器控制器620的电源电压设定为对应于MCU_C的电压电平VDD3。另外，DVFS控制器610可以控制安置在应用处理器内部或外部的时钟生成器，以将具有频率CLK3的时钟信号提供给存储器控制器620。
另外，DVFS控制器610可以进一步响应于对于存储器控制器620的电源电压的调节，而将命令CMD_Pow_mem发送到PMIC 800，以调节提供给存储器设备700a/700b的电源电压的电平。举例来说，PMIC 800可以将提供给存储器设备700a/700b的电源电压设定为电压电平VDD3。
同时，如图14B中所示，存储器设备700a/700b可以存储设备信息Dev_Info，并且作为示例，存储器设备700可以将上述设备信息存储在模式寄存器集合(mode register set，MRS)中。设备信息Dev_Info可以包括关于针对存储器设备700的制造商、产品名称，和工艺修订ID的信息。工艺修订ID可以包括关于存储器设备700的工艺信息。此外，设备信息Dev_Info可以进一步包括根据工艺修订ID的电压电平信息。
图15和图16是应用处理器(例如，应用处理器600a和/或应用处理器600b)的操作方法的实施例的流程图。图15和图16示出其中应用处理器与DRAM通信的示例。
参看图15，应用处理器可以从DRAM接收与对应于操作速度的操作电压电平相关联的信息(S31)，并且可以将所接收的信息存储在应用处理器的存储单元中或应用处理器的DVFS控制器(例如，DVFS控制器610)中。另外，应用处理器的存储器控制器(例如，存储器控制器620)可以根据DRAM上的工作负荷而改变存储器操作的速度，并且存储器控制器可以将基于所述工作负荷的MCU状态信息提供给DVFS控制器。MCU状态信息可以包括指示存储器操作的速度的信息，并且DVFS控制器可以通过MCU状态信息来确定DRAM的操作速度，因为可以在相同的频域中操作存储器控制器和DRAM(S32)。存储器控制器可以向DVFS控制器输出MCU状态信息，并且可以在预定时间逝去之后改变提供给DRAM的时钟信号的频率。
应用处理器可以根据MCU状态信息而向PMIC(例如，PMIC 800)输出电力调节命令，以调节提供给存储器控制器的电源电压的电平。另外，应用处理器可以根据MCU状态信息而向PMIC提供存储器电力调节命令，以调节提供给DRAM的电源电压的电平(S33)。优选的是，响应于存储器电力调节命令，PMIC可以在DRAM的操作速度改变之前将电平经调节的电源电压提供给DRAM。
参看图16，应用处理器可以从DRAM接收设备信息(S41)，并且类似于上述实施例，设备信息可以包括关于针对DRAM的制造商、产品名称、和工艺修订ID的信息中的至少一者。另外，应用处理器可以存储与对应于关于多个设备(例如，DRAM)的操作速度的操作电压电平相关联的表格信息。所述表格中的每一者可以进一步存储关于对应的DRAM的信息，并且所述信息可以包括在设备信息中包括的信息中的至少一者。
从DRAM提供的设备信息可以与表格信息匹配(S42)，并且根据匹配的结果而确定是否存在匹配的信息(S43)。在不存在匹配的信息的情况下，可以对DRAM执行正常控制(S44)，并且因此PMIC可以向DRAM提供恒定的电源电压，而不管DRAM的操作速度如何。
另一方面，在存在匹配的信息的情况下，可以读出匹配的表格信息并且将其提供给应用处理器的DVFS控制器。另外，可以将MCU状态信息提供给DVFS控制器，并且DVFS控制器可以通过所述MCU状态信息来确定DRAM的操作速度(S45)。类似于上述实施例，应用处理器可以根据所述MCU状态信息而向PMIC输出存储器电力调节命令，以调节提供给DRAM的电源电压的电平。
图17和图18是说明应用处理器的实施例的操作的视图。图17和图18示出其中存储器控制器改变时钟信号的频率的示例。另外，图17和图18示出其中将存储器操作的速度从高速改变为低速的示例。在下文中，将参考图12和图13中示出的数据处理系统20A和20B来描述根据所说明的实施例的操作。
在所述存储器操作中，在时钟信号(或操作时钟)的频率减小时，可以广泛地保护(widely secure)信号的窗口，并且因此存储器控制器620与存储器设备之间的数据和地址的信号发送/接收的容限(margin)可以增大。根据所说明的实施例，在施加到存储器设备700的电源电压Vol_mem的电平被调节的情况下，需要在电平经调节的操作电压中保护信号发送/接收的稳定性。
在存储器设备700的操作速度从高速改变为低速时，根据所说明的实施例的存储器设备700可以在操作速度改变之前(或在所接收的时钟信号的频率改变之前)接收其电平减小的电源电压Vol_mem。在此情况下，除非有其它规定，电源电压Vol_mem的电平可以在存储器设备700以高速执行存储器操作(例如，读取命令、写入命令等)的同时减小。
为了提高上述实施例中的数据稳定性，可以在包括调节电源电压Vol_mem的电平的时间点的预定时段中不同地控制存储器设备700的操作速度。例如，参看图7，根据上述实施例，通过确定存储器操作的速度从高速改变为低速，存储器控制器620可以将具有高频率H的时钟信号CLK提供给存储器设备700，并且存储器控制器620可以将状态信息提供给DVFS控制器610。另外，根据上述实施例，由于DVFS控制器610可以将各种命令提供给PMIC 800，所以可以调节提供给存储器控制器620和存储器设备700的电源电压的电平。
存储器控制器620可以提供状态信息MCU_Status，并且可以将提供给存储器设备700的时钟信号CLK的频率调节为低于低频率L的设定值“设定”。由于存储器设备700可以接收具有低于低频率L的值“设定”的时钟信号CLK、并且可以由于所述时钟信号CLK而从存储器控制器620接收信号，所以锁存所接收的信号的容限可以增大。也就是说，由于可以在所述容限增大的时段中调节提供给存储器设备700的电源电压Vol_mem的电平，所以可以稳定地发送和接收所述数据，即使在操作速度改变之前调节了电源电压Vol_mem的电平。
图18是示出图17中示出的存储器操作的示例的框图。在图18中示出的示例中，可以响应于大约2GHz的时钟信号CLK而执行高速存储器操作，并且可以响应于大约1GHz的时钟信号CLK而执行低速存储器操作，但它们将不限于此或在此方面受限制。也就是说，可以以各种方式定义存储器操作的速度。
参看图18，存储器控制器620可以将状态信息MCU_Status提供给DVFS控制器610，并且DVFS控制器610可以将时钟控制信号Ctrl_freq提供给时钟生成器，例如，振荡器660。因此，可以控制由时钟生成器660生成的信号(例如，振荡信号CLK_O)的频率。另外，DVFS控制器610可以输出命令CMD_Pow_mem以调节提供给存储器设备700的电源电压Vol_mem的电平。
存储器控制器620可以从时钟生成器660接收具有减小的频率的信号CLK_O，同时提供具有2GHz的频率的时钟信号CLK。在存储器控制器620输出用于低速存储器操作的时钟信号CLK之前，存储器控制器620可以向存储器设备700提供具有低于时钟信号CLK的频率的频率(例如，大约500MHz)的时钟信号CLK。
然后，根据上述实施例，PMIC 800可以将电平经调节的电源电压Vol_mem提供给存储器设备700，并且电源电压Vol_mem可以从大约1.0伏减小到大约0.9伏。也就是说，可以在电源电压Vol_mem的电平被调节的时间点以低于低速(例如，大约1GHz)的速度操作存储器设备700，并且存储器控制器620可以向存储器设备700提供具有对应于低速存储器操作的频率的时钟信号CLK。
图19是示出根据实施例的数据处理系统30的框图。
参看图19，数据处理系统30可以包括存储器系统900、处理器1000和PMIC 1100。存储器系统900可以包括存储器控制器910和存储器设备920。存储器系统900可以包括各种类型的存储器。根据一些实施例，存储器系统900可以是DRAM系统，但存在其它实施例。也就是说，布置在数据处理系统30中的各种类型的存储器可以应用于存储器系统900。根据一些实施例，存储器系统900可以包括非易失性存储器。
存储器控制器910可以执行根据上述实施例的存储器控制器(例如，存储器控制器120)的功能中的至少一些。根据实施例，存储器控制器910可以根据从处理器1000接收的请求Req与存储器设备920通信以控制存储器的操作，向存储器设备920提供写入/读取命令CMD_WR和时钟信号CLK，以及向存储器设备920发送数据DATA以及从存储器设备920接收数据DATA。另外，根据本实施例，存储器控制器910可以向存储器设备920输出电压调节命令CMD_vol。此外，根据本实施例，存储器设备920可以包括电压调节单元921。
处理器1000可以执行根据上述实施例的应用处理器100的功能中的至少一些。根据实施例，应用处理器1000可以是SoC。另外，根据本实施例，处理器1000可以包括DVFS控制器1010。此外，PMIC 1100可以向数据处理系统30的各种元件提供一个或多个电源电压。根据实施例，PMIC 110可以分别向处理器1000提供电源电压Vol_pu，向存储器控制器910提供电源电压Vol_MC，并且向存储器设备920提供电源电压Vol_mem。
存储器控制器910可以确定存储器系统900的操作状态，并且根据所确定的结果而向处理器1000提供状态信息“状态”。DVFS控制器1010可以根据上述各种方法，参考状态信息“状态”来确定对应于存储器系统900的操作速度的操作电压的电平。DVFS控制器1010可以向PMIC 1100提供对应于状态信息“状态”的电力调节命令CMD_Pow。另外，DVFS控制器1010可以向存储器系统900提供电压控制信号Ctrl_vol以调节存储器设备920的操作电压的电平。
PMIC 1100可以响应于电力调节命令CMD_Pow而改变提供给存储器控制器910的电源电压Vol_MC的电平。另一方面，PMIC 1100可以向存储器设备920提供具有恒定电平的电源电压Vol_mem。
存储器控制器910可以基于电压控制信号Ctrl_vol而生成电压控制命令CMD_vol，并且向存储器设备920输出电压控制命令CMD_vol。类似于上述实施例，电压调节单元921可以基于从存储器控制器910接收的电压控制命令CMD_vol来调节存储器设备920中的操作电压的电平。根据实施例，电压调节单元921可以调节从PMIC 1100提供的电源电压Vol_mem的电平。
在上述实施例中，PMIC 1100可以向存储器设备920提供具有恒定电平的电源电压Vol_mem，但本实施例不限于此。根据图12和图13中示出的实施例，PMIC 1100可以调节提供给存储器设备920的电源电压Vol_mem的电平，并且DVFS控制器1010可以向PMIC 1100提供电力调节命令CMD_Pow以允许调节电源电压Vol_mem的电平。
图20是示出包括应用处理器的计算机系统1200的实施例的框图。
参看图20，计算机系统1200可以包括应用处理器1210、存储器设备1220、显示器1230、输入设备1240，和无线电收发器1250。
无线电收发器1250可以通过天线1260发送或接收无线电信号。根据实施例，无线电收发器1250可以将通过天线1260提供的无线电信号转换为可以由应用处理器1210处理的信号。
因此，应用处理器1210可以处理从无线电收发器1250输出的信号，并且将经过处理的信号发送到显示器1230。另外，无线电收发器1250可以将从应用处理器1210输出的信号转换为无线电信号，并且可以通过天线1260向外部设备输出经过转换的无线电信号。
输入设备1240可以输入用于控制应用处理器1210的操作的控制信号、或由应用处理器1210处理的数据。根据实施例，输入设备1240可以是指向设备(诸如触摸垫、计算机鼠标等)、小键盘、或键盘。
根据实施例，应用处理器1210可以包括根据上述实施例的存储器控制器(未示出)来控制存储器设备1220，并且还可以包括根据上述实施例的DVFS控制器(未示出)来改变存储器设备1220的操作电压。另外，存储器设备1220可以响应于来自应用处理器1210的电压控制信号而改变操作电压的电平。虽然在图20中未示出，但PMIC 1100可以进一步布置在计算机系统1200中以向计算机系统1200中的各种元件提供电力。
虽然已经参考本发明构思的实施例特别地示出和描述了本发明构思，但将理解，在不脱离所附权利要求书的精神和范围的情况下可以在其中作出形式和细节上的各种改变。

Claims (20)

1.一种存储器设备，包括：
第一接收端子，所述第一接收端子被配置为从外部源接收第一命令，所述第一命令用于控制所述存储器设备的存储器操作；
第二接收端子，所述第二接收端子被配置为从所述外部源接收第二命令，所述第二命令用于指示所述存储器设备的操作频率的改变；以及
电压调节单元，所述电压调节单元被配置为响应于所述第二命令来单独调节所述存储器设备的各种电路块的操作电压中的每一个的电平，其中，在以经改变的操作频率执行存储器操作之前调节所述操作电压中的每一个的电平。
2.如权利要求1所述的存储器设备，进一步包括接口单元，所述接口单元被配置为与外部存储器控制器通信，其中，所述第二接收端子包括被配置为通过所述接口单元从所述外部存储器控制器接收信号的多个端子当中的至少一个端子。
3.如权利要求1所述的存储器设备，其中，从应用处理器的动态电压和频率调整DVFS控制器提供所述第二命令，所述DVFS控制器被配置为与所述存储器设备通信，并且所述电压调节单元被配置为通过调节由外部电力管理集成电路提供给所述存储器设备的电源电压，来生成经调节的操作电压。
4.如权利要求3所述的存储器设备，其中，所述第二接收端子包括一个或多个专用端子，所述一个或多个专用端子被配置为从所述DVFS控制器直接接收所述第二命令。
5.如权利要求1所述的存储器设备，其中，在以第一操作频率执行所述存储器操作的同时，所述操作电压中的每一个的电平响应于所述第二命令而改变为与第二操作频率相对应的电平，并且所述第二接收端子被配置为在所述存储器设备接收具有所述第二操作频率的时钟信号之前接收所述第二命令。
6.如权利要求1所述的存储器设备，进一步包括频率检测器，所述频率检测器被配置为检测从存储器控制器提供给所述存储器设备的时钟信号的频率，其中，所述电压调节单元被配置为基于所述第二命令和所检测到的所述时钟信号的频率而改变操作电压电平的调节的定时。
7.如权利要求6所述的存储器设备，其中，在所述存储器操作的操作频率根据所述第二命令减小时，所述操作电压中的每一个的电平在接收到具有减小的频率的时钟信号之后减小，并且在所述存储器操作的操作频率根据所述第二命令增大时，所述操作电压中的每一个的电平在接收到具有增大的频率的时钟信号之前增大。
8.如权利要求1所述的存储器设备，进一步包括存储单元，所述存储单元被配置为存储指示所述存储器设备的操作频率与操作电压之间的关系的表格信息，其中，由所述存储器设备将所述表格信息提供给外部应用处理器。
9.一种应用处理器，包括：
存储器控制器，所述存储器控制器被配置为控制外部存储器设备的存储器操作；
动态电压和频率调整DVFS控制器，所述DVFS控制器被配置为：从所述存储器控制器接收与操作速度相关联的状态信息；基于所述状态信息而输出电力调节命令，以用于调节提供给所述存储器控制器的电源电压；以及基于所述状态信息而输出命令，以用于指示所述外部存储器设备的操作频率的改变；
至少一个第一输出端子，所述至少一个第一输出端子被配置为将用于控制所述外部存储器设备的存储器操作的控制命令提供给所述外部存储器设备；以及
至少一个第二输出端子，所述至少一个第二输出端子被配置为将所述命令提供给所述外部存储器设备，
其中，在以经改变的操作频率执行存储器操作之前将所述命令提供给所述外部存储器设备，
其中，所述命令的值与所述操作频率相关地改变，使得所述外部存储器设备通过调节不管所述操作频率如何而从外部PMIC接收的恒定电力来基于所述命令调节操作电压。
10.如权利要求9所述的应用处理器，其中，与所述操作速度相关联的状态信息基于存储在所述存储器控制器中的命令队列中的命令的工作负荷而生成。
11.如权利要求9所述的应用处理器，其中，所述存储器控制器包括接口单元，所述接口单元被配置为通过多个第一端子向所述外部存储器设备输出信号，以及从所述DVFS控制器接收所述命令，从而生成存储器电力调节命令，并且所述至少一个第二输出端子包括所述多个第一端子中的至少一个端子，并且被配置为经由所述存储器电力调节命令提供所述命令。
12.如权利要求9所述的应用处理器，其中，所述至少一个第二输出端子包括一个或多个专用端子，所述一个或多个专用端子被配置为向所述外部存储器设备直接输出所述命令。
13.如权利要求9所述的应用处理器，其中，所述DVFS控制器被配置为输出所述命令，使得在所述存储器控制器向所述外部存储器设备提供具有第一操作频率的时钟信号的同时，所述外部存储器设备将所述操作电压的电平改变为与第二操作频率相对应的电平。
14.如权利要求13所述的应用处理器，其中，所述DVFS控制器被配置为在所述存储器控制器向所述外部存储器设备提供具有所述第二操作频率的时钟信号之前向所述外部存储器设备提供所述命令。
15.如权利要求9所述的应用处理器，其中，所述DVFS控制器被配置为从所述外部存储器设备接收指示所述操作速度与所述操作电压之间的关系的表格信息，并且参考所述状态信息和所述表格信息来生成所述命令。
16.一种应用处理器，包括：
存储器控制器，所述存储器控制器被配置为控制外部存储器设备的存储器操作；
动态电压和频率调整DVFS控制器，所述DVFS控制器被配置为：
从所述存储器控制器接收与操作速度相关联的状态信息，
基于所述状态信息而输出第一信号，以用于调节从外部设备提供给所述存储器控制器的电源电压，以及
基于所述状态信息而输出第二信号，以用于指示所述外部存储器设备的操作频率的改变；
一个或多个第一输出端子，所述一个或多个第一输出端子被配置为输出用于控制所述外部存储器设备的存储器操作的控制信号；以及
一个或多个第二输出端子，所述一个或多个输出端子被配置为输出所述第一信号和第二信号，
其中，在以经改变的操作频率执行存储器操作之前将所述第二信号提供给所述外部存储器设备，
其中，所述第二信号的值与所述操作频率相关地改变，使得所述外部存储器设备通过调节不管所述操作频率如何而从所述外部设备接收的恒定电力来基于所述第二信号调节操作电压。
17.如权利要求16所述的应用处理器，其中，所述存储器控制器包括接口单元，所述接口单元被配置为通过多个第一端子向所述外部存储器设备输出信号，并且从所述DVFS控制器接收所述第二信号以生成存储器电力调节命令，并且所述一个或多个第二输出端子包括所述多个第一端子中的至少一个端子，并且被配置为经由所述存储器电力调节命令提供所述第二信号。
18.如权利要求16所述的应用处理器，其中，所述一个或多个第二输出端子包括一个或多个专用端子，所述一个或多个专用端子被配置为向所述外部存储器设备直接输出所述第二信号。
19.如权利要求16所述的应用处理器，其中，所述一个或多个第二输出端子包括一个或多个专用端子，所述一个或多个专用端子被配置为向所述外部存储器设备外部的电力管理接口电路直接输出所述第二信号，其中，所述电力管理接口电路向所述外部存储器设备输出经调节的电压，所述经调节的电压具有响应于所述第二信号而调节的电平。
20.如权利要求16所述的应用处理器，其中，所述DVFS控制器被配置为输出所述第二信号，使得在所述存储器控制器向所述外部存储器设备提供具有第一操作频率的时钟信号的同时，所述外部存储器设备将所述操作电压的电平改变为与第二操作频率相对应的电平。
CN201710292037.XA 2016-04-29 2017-04-28 能够调节操作电压的存储器设备和控制其的应用处理器 Active CN107403638B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0053523 2016-04-29
KR1020160053523A KR20170124017A (ko) 2016-04-29 2016-04-29 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법

Publications (2)

Publication Number Publication Date
CN107403638A CN107403638A (zh) 2017-11-28
CN107403638B true CN107403638B (zh) 2021-06-22

Family

ID=60158331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710292037.XA Active CN107403638B (zh) 2016-04-29 2017-04-28 能够调节操作电压的存储器设备和控制其的应用处理器

Country Status (3)

Country Link
US (1) US9891855B2 (zh)
KR (1) KR20170124017A (zh)
CN (1) CN107403638B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US11232060B2 (en) * 2017-09-18 2022-01-25 Intel Corporation Method, apparatus and system for power supply policy exchange on a bus
KR102568686B1 (ko) 2018-02-09 2023-08-23 삼성전자주식회사 컨텍스트 허브를 포함하는 모바일 장치 및 그것의 동작 방법
US10395721B1 (en) 2018-02-26 2019-08-27 Micron Technology, Inc. Memory devices configured to provide external regulated voltages
KR102618561B1 (ko) 2018-07-16 2023-12-27 삼성전자주식회사 로컬 오실레이터를 포함하는 rf 집적 회로 및 그 동작 방법
US11675715B2 (en) * 2019-03-27 2023-06-13 Intel Corporation Low pin-count architecture with prioritized message arbitration and delivery
KR102620262B1 (ko) 2019-06-04 2024-01-03 에스케이하이닉스 주식회사 반도체 메모리 장치, 그 동작 방법 및 메모리 시스템
KR20210006120A (ko) 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 데이터 저장 장치, 데이터 처리 시스템 및 이를 위한 가속 장치
KR20210042192A (ko) * 2019-10-08 2021-04-19 삼성전자주식회사 반도체 메모리 장치, 전자 장치, 및 그것의 설정 방법
US20220100244A1 (en) * 2020-09-25 2022-03-31 Micron Technology, Inc. Memory system with centralized power management
US20220147131A1 (en) * 2020-11-10 2022-05-12 Micron Technology, Inc. Power management for a memory device
US11462254B2 (en) * 2020-11-10 2022-10-04 Micron Technology, Inc. Apparatus with data-rate-based voltage control mechanism and methods for operating the same
US20220206850A1 (en) * 2020-12-30 2022-06-30 Ati Technologies Ulc Method and apparatus for providing non-compute unit power control in integrated circuits
KR20220162345A (ko) 2021-06-01 2022-12-08 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102518317B1 (ko) * 2021-04-13 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11789658B2 (en) 2021-04-13 2023-10-17 SK Hynix Inc. Peripheral component interconnect express (PCIe) interface system and method of operating the same
CN115050399B (zh) * 2022-08-12 2023-02-28 深圳市铨兴科技有限公司 可动态调整供电保护的ddr5存储器模块及其工作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
AU2002331774A1 (en) * 2001-08-29 2003-03-18 Analog Devices, Inc. Methods and apparatus utilizing flash burst mode to improve processor performance
KR100940260B1 (ko) 2003-07-14 2010-02-04 삼성전자주식회사 다이나믹 주파수 스케일링에 따라 동작 모드의 제어가가능한 반도체 시스템 및 동작 모드 제어 방법
KR101035077B1 (ko) 2004-02-20 2011-05-19 삼성전자주식회사 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템
US7417482B2 (en) 2005-10-31 2008-08-26 Qualcomm Incorporated Adaptive voltage scaling for an electronics device
TWI331335B (en) 2007-03-06 2010-10-01 Nanya Technology Corp Semiconductor device and the related semiconductor memory module and signal adjustment method
US7626852B2 (en) 2007-07-23 2009-12-01 Texas Instruments Incorporated Adaptive voltage control for SRAM
KR101452958B1 (ko) 2008-03-28 2014-10-22 삼성전자주식회사 전력 조절 집적 회로를 포함하는 반도체 장치
KR100975747B1 (ko) 2008-10-27 2010-08-12 고려대학교 산학협력단 마이크로 프로세서 시스템
US20100138684A1 (en) 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
KR101543326B1 (ko) 2009-01-05 2015-08-10 삼성전자주식회사 시스템 온 칩 및 그 구동 방법
ES2830123T3 (es) 2009-03-30 2021-06-03 Qualcomm Inc Escalado de tensión adaptativo
KR101533572B1 (ko) 2009-05-20 2015-07-03 삼성전자주식회사 전력 관리 방법
US8566618B2 (en) 2009-10-05 2013-10-22 International Business Machines Corporation Reliable setting of voltage and frequency in a microprocessor
KR101617377B1 (ko) 2009-11-06 2016-05-02 삼성전자주식회사 동적 전압 주파수 스케일링 방법
EP2539897B1 (en) 2010-02-23 2020-03-18 Rambus Inc. Methods and circuits for dynamically scaling dram power and performance
KR101991682B1 (ko) 2012-08-29 2019-06-21 삼성전자 주식회사 Ｄｖｆｓ 제어 방법 및 이를 이용한 시스템-온 칩
KR102001414B1 (ko) 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
JP6273586B2 (ja) 2012-10-24 2018-02-07 マーベル ワールド トレード リミテッド 無線デバイスにおける動的電力管理
KR20140111896A (ko) 2013-03-12 2014-09-22 삼성전자주식회사 애플리케이션 프로세서 및 이의 동작 방법
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
KR20140128118A (ko) 2013-04-26 2014-11-05 삼성전자주식회사 애플리케이션 프로세서 및 이의 동적 온도 관리 방법
KR102114453B1 (ko) 2013-07-19 2020-06-05 삼성전자주식회사 모바일 장치 및 그것의 제어 방법

Also Published As

Publication number Publication date
CN107403638A (zh) 2017-11-28
KR20170124017A (ko) 2017-11-09
US9891855B2 (en) 2018-02-13
US20170315747A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
CN107403638B (zh) 能够调节操作电压的存储器设备和控制其的应用处理器
US11327555B2 (en) Application processor performing a dynamic voltage and frequency scaling operation, computing system including the same, and operation method thereof
US10175905B2 (en) Systems and methods for dynamically switching memory performance states
US9377830B2 (en) Data processing device with power management unit and portable device having the same
US11226766B2 (en) Buffer circuit with data bit inversion
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
US20200293197A1 (en) Memory device
US11003237B2 (en) Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
US20140281594A1 (en) Application processor and driving method
KR20170096798A (ko) 클럭 생성 회로, 이를 이용하는 인터페이스 회로 및 반도체 시스템
CN110556135A (zh) 数据输出电路
US10607660B2 (en) Nonvolatile memory device and operating method of the same
US9246496B2 (en) Semiconductor device, semiconductor system and method for operating semiconductor device
US7646649B2 (en) Memory device with programmable receivers to improve performance
KR102324267B1 (ko) 반도체장치 및 반도체시스템
CN113674788A (zh) 存储器装置及操作该存储器装置的方法
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
US9741443B2 (en) Memory controller and system including the same
US20160313942A1 (en) Electronic apparatus, method, and computer readable medium
US10539616B2 (en) Scan data control apparatus and electronic system having the same
US20150049571A1 (en) Memory control device, control method of memory control device, information processing apparatus
CN102467225A (zh) 计算机系统的存储器供电装置及其存储器供电方法
KR20230127824A (ko) 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템
US20060239096A1 (en) Memory structure and memory refreshing method
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20171128

Assignee: Intelligent Cornerstone Technology Co.,Ltd.

Assignor: SAMSUNG ELECTRONICS Co.,Ltd.

Contract record no.: X2023990000786

Denomination of invention: Memory devices that can adjust operating voltage and application processors that control them

Granted publication date: 20210622

License type: Exclusive License

Record date: 20230830