KR20180122146A - 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템 - Google Patents

열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템 Download PDF

Info

Publication number
KR20180122146A
KR20180122146A KR1020170056260A KR20170056260A KR20180122146A KR 20180122146 A KR20180122146 A KR 20180122146A KR 1020170056260 A KR1020170056260 A KR 1020170056260A KR 20170056260 A KR20170056260 A KR 20170056260A KR 20180122146 A KR20180122146 A KR 20180122146A
Authority
KR
South Korea
Prior art keywords
deterioration
voltage
information
circuit
signal
Prior art date
Application number
KR1020170056260A
Other languages
English (en)
Inventor
김웅래
고복림
송근수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170056260A priority Critical patent/KR20180122146A/ko
Priority to US15/845,343 priority patent/US10629287B2/en
Priority to CN201810149568.8A priority patent/CN108806759B/zh
Priority to CN202210042409.4A priority patent/CN114530186A/zh
Publication of KR20180122146A publication Critical patent/KR20180122146A/ko
Priority to US16/819,790 priority patent/US11170871B2/en
Priority to US16/819,710 priority patent/US11081205B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치는 열화 감지 회로, 전압 생성기 및 회로 블록을 포함할 수 있다. 상기 열화 감지 회로는 상기 반도체 장치에 발생된 열화를 감지하여 열화 정보를 생성할 수 있다. 상기 전압 생성기는 상기 열화 정보에 기초하여 가변 바이어스 전압 및 가변 게이트 전압을 생성할 수 있다. 상기 회로 블록은 상기 가변 바이어스 전압 및 상기 가변 게이트 전압을 수신하여 동작하는 적어도 하나의 트랜지스터를 포함할 수 있다.

Description

열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템 {SEMICONDUCTOR APPARATUS FOR COMPENSATING DEGRADATION AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 반도체 장치 및 반도체 시스템에 관한 것이다.
반도체 장치는 무수히 많은 반도체 소자를 포함하여 설계 및 제조될 수 있다. 상기 반도체 소자들은 시간이 지남에 따라 열화될 수 있고, 열화가 심해질수록 상기 반도체 소자들의 동작 특성이 변화될 수 있다. 상기 반도체 소자에 발생하는 대표적인 열화 현상으로 HCI (Hot Carrier Injection), TDDB (Time-Dependent Dielectric Breakdown) 및 BTI (Bias Temperature Instability) 등이 있다. 이중 BTI는 트랜지스터의 문턱 전압을 변화시켜 트랜지스터의 동작 특성을 변화시키고, 반도체 장치의 성능을 악화시킬 수 있다. 상기 BTI로는 P 채널 모스 트랜지스터에서 주로 발생되는 NBTI (Negative Bias Temperature Instability)와 N 채널 모스 트랜지스터에서 주로 발생되는 PBTI (Positive Bias Temperature Instability) 등이 존재할 수 있다. 상기 NBTI 및 PBTI는 반도체 장치의 성능 및 신뢰성과 밀접한 연관성을 갖고 있다.
본 발명의 실시예는 반도체 장치에 발생된 열화를 감지하고, 열화 감지 결과에 따라 트랜지스터로 인가되는 전압의 레벨을 변화시킬 수 있는 반도체 장치 및 반도체 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 반도체 장치에 발생된 열화를 감지하여 열화 정보를 생성하는 열화 감지 회로; 상기 열화 정보에 기초하여 가변 바이어스 전압 및 가변 게이트 전압을 생성하는 전압 생성기; 및 상기 가변 바이어스 전압 및 상기 가변 게이트 전압을 수신하여 동작하는 적어도 하나의 트랜지스터를 포함하는 회로 블록을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 시스템은 트레이닝 커맨드에 기초하여 메모리 장치에 발생된 열화를 감지하여 열화 정보를 생성하고, 전압 설정 커맨드에 기초하여 가변 바이어스 전압 및 가변 게이트 전압을 생성하는 메모리 장치; 및 상기 트레이닝 커맨드를 상기 메모리 장치로 제공하고, 상기 열화 정보에 기초하여 상기 전압 설정 커맨드를 생성하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 시스템은 복수의 랭크를 포함하고, 트레이닝 커맨드에 기초하여 상기 복수의 랭크에 발생된 열화를 감지하여 열화 정보를 생성하는 메모리 장치; 및 상기 열화 정보에 기초하여 상기 복수의 랭크 중 기준보다 더 열화된 랭크를 기준보다 덜 열화된 랭크와 맵핑시켜 메모리 맵핑을 수행하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 실시예는 반도체 장치의 열화를 보상하여, 반도체 장치의 동작 성능, 수명 및 신뢰성을 개선시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 2는 도 1에 도시된 열화 감지 회로의 구성을 보여주는 도면,
도 3은 도 1에 도시된 회로 블록의 구성을 보여주는 도면,
도 4는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 흐름도,
도 6은 도 4에 도시된 스케쥴 제어 회로의 구성을 보여주는 도면,
도 7은 본 발명의 실시예에 따른 반도체 시스템의 또 다른 동작을 보여주는 흐름도이다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 구성을 보여주는 도면이다. 도 1에서, 상기 반도체 장치(100)는 복수의 트랜지스터를 포함하는 회로 블록(110)을 포함하고, 상기 반도체 장치(100)에 발생된 열화를 감지하여 상기 복수의 트랜지스터 중 적어도 하나로 인가되는 바이어스 전압과 게이트 전압을 변화시킬 수 있다. 도 1에서, 상기 반도체 장치(100)는 열화 감지 회로(120), 전압 생성기(130) 및 상기 회로 블록(110)을 포함할 수 있다. 상기 열화 감지 회로(120)는 상기 반도체 장치(100)에 발생된 열화를 감지할 수 있다. 예를 들어, 상기 열화 감지 회로(120)는 BTI (bias Temperature Instability)와 같은 열화를 감지할 수 있다. 상기 열화 감지 회로(120)는 상기 반도체 장치(100)에 발생된 열화를 감지하고, 열화 감지 결과에 기초하여 열화 정보(DI<0:n>)를 생성할 수 있다. 예를 들어, 상기 열화 정보(DI<0:n>)는 복수의 비트를 갖는 코드 신호일 수 있고, 열화 정도에 따라 서로 다른 논리 값을 가질 수 있다.
상기 전압 생성기(130)는 상기 열화 정보(DI<0:n>)를 수신하고, 가변 바이어스 전압(ABB) 및 가변 게이트 전압(AVS)을 생성할 수 있다. 상기 전압 생성기(130)는 상기 열화 정보(DI<0:n>)에 기초하여 상기 가변 바어이스 전압(ABB) 및 상기 가변 게이트 전압(AVS)의 레벨을 변화시킬 수 있다. 예를 들어, 상기 전압 생성기(130)는 상기 열화 정보(DI<0:n>)에 기초하여 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)의 레벨을 상승시키거나 하강시킬 수 있다. 일 실시예에서, 상기 가변 바이어스 전압(ABB)의 변화량은 상기 가변 게이트 전압(AVS)의 변화량보다 클 수 있다. 예를 들어, 상기 가변 바이어스 전압(ABB)의 레벨의 단위 변화량은 상기 가변 게이트 전압(AVS)의 레벨의 단위 변화량보다 클 수 있다.
상기 회로 블록(110)은 다양한 로직 회로들을 포함할 수 있다. 상기 로직 회로들은 다양한 연산 및 기능을 수행할 수 있고 상기 반도체 장치(100)를 구성할 수 있는 어떠한 회로일 수 있다. 상기 회로 블록(110)은 파워 게이팅 회로(111)를 포함할 수 있다. 상기 파워 게이팅 회로(111)는 상기 회로 블록(110)을 구성하는 로직 회로로 전원전압이 인가되는 것을 제어할 수 있다. 상기 반도체 장치(100)는 액티브 동작과 스탠바이 동작을 수행할 수 있다. 상기 액티브 동작은 상기 반도체 장치(100)가 노멀 동작을 수행하여 다양한 기능을 수행할 수 있는 액티브 모드를 의미할 수 있고, 상기 스탠바이 동작은 상기 반도체 장치가 전력 소모를 최소화할 수 있는 슬립 모드를 의미할 수 있다. 상기 슬립 모드는 파워 다운 모드, 딥 파워 다운 모드 등과 같은 어떠한 저전력 동작 모드라도 포함할 수 있다. 상기 파워 게이팅 회로(111)는 상기 반도체 장치(100)의 액티브 동작에서 상기 전원전압을 상기 로직 회로로 인가할 수 있고, 상기 반도체 장치(100)의 스탠바이 동작에서 상기 로직 회로로 상기 전원전압이 인가되는 것을 차단할 수 있다. 후술되겠지만, 상기 파워 게이팅 회로(111)는 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)을 수신할 수 있다. 상기 파워 게이팅 회로(111)는 상기 전원전압 단과 상기 로직 회로 사이에 연결되는 적어도 하나의 슬립 트랜지스터를 포함할 수 있다. 상기 가변 바이어스 전압(ABB)은 상기 슬립 트랜지스터의 바디로 인가될 수 있고, 상기 가변 게이트 전압(AVS)은 상기 슬립 트랜지스터의 게이트로 인가될 수 있다.
상기 전압 생성기(130)는 액티브 신호(ACT) 및 스탠바이 신호(SB)를 더 수신할 수 있다. 상기 액티브 신호(ACT)는 상기 반도체 장치(100)의 액티브 동작 중에 인에이블될 수 있는 신호이고, 상기 스탠바이 신호(SB)는 상기 반도체 장치(100)의 스탠바이 동작 중에 인에이블될 수 있는 신호이다. 일 실시예에서, 상기 액티브 신호(ACT) 및 스탠바이 신호(SB) 대신에 하나의 신호가 사용될 수 있다. 예를 들어, 상기 하나의 신호는 상기 반도체 장치(100)의 액티브 동작 중에 인에이블될 수 있고, 상기 반도체 장치(100)의 스탠바이 동작 중에 디스에이블될 수 있다. 상기 전압 생성기(130)는 상기 액티브 신호(ACT)에 기초하여 상기 반도체 장치(100)의 액티브 동작 중에 상기 파워 게이팅 회로(111)의 슬립 트랜지스터가 턴온되어 상기 전원전압이 상기 로직 회로로 인가될 수 있도록 제 1 레벨을 갖는 상기 가변 바이어스 전압(ABB)과 상기 제 2 레벨을 갖는 가변 게이트 전압(AVS)을 생성할 수 있다. 상기 전압 생성기(130)는 상기 스탠바이 신호(SB)에 기초하여 상기 반도체 장치(100)의 스탠바이 동작 중에 상기 파워 게이팅 회로(111)의 슬립 트랜지스터가 턴오프되어 상기 전원전압이 상기 로직 회로로 인가되지 않도록 제 3 레벨을 갖는 상기 가변 바이어스 전압(ABB)과 제 4 레벨을 갖는 상기 가변 게이트 전압(AVS)을 생성할 수 있다. 상기 전압 생성기는 상기 열화 정보에 기초하여 상기 제 3 레벨을 갖는 가변 바이어스 전압과 상기 제 4 레벨을 갖는 가변 게이트 전압의 레벨을 변화시킬 수 있다. 상기 제 1 내지 제 4 레벨은 파워 게이팅 회로를 구성하는 슬립 트랜지스터의 종류 및/또는 특성에 기초하여 설계자가 설정할 수 있는 레벨일 수 있다.
도 2는 도 1에 도시된 열화 감지 회로(120)의 구성을 보여주는 도면이다. 도 2에서, 상기 열화 감지 회로(120)는 열화 둔감 지연 경로(210), 열화 민감 지연 경로(220) 및 감지부(230)를 포함할 수 있다. 상기 열화 둔감 지연 경로(210)는 펄스 신호(IS)를 수신하고, 상기 펄스 신호(IS)를 지연시켜 제 1 지연 신호(DL1)를 생성할 수 있다. 상기 열화 둔감 지연 경로(210)는 상기 반도체 장치(100)로 발생된 열화의 영향이 상대적으로 적게 반영되고, 상기 반도체 장치(100)의 공정, 온도 및 전압 변화에 따른 영향이 상대적으로 많이 반영된 지연량을 가질 수 있다. 따라서, 상기 열화 둔감 지연 경로(210)는 상기 반도체 장치(100)의 공정, 온도 및 전압 변화에 따른 지연량으로 상기 펄스 신호(IS)를 지연시켜 상기 제 1 지연 신호(DL1)를 생성할 수 있다. 상기 열화 둔감 지연 경로(210)는 상기 스탠바이 신호(SB)를 수신할 수 있다. 도시되지는 않았지만, 상기 열화 둔감 지연 경로(210)는 복수의 인버터를 포함하는 인버터 체인을 포함할 수 있다. 상기 인버터 체인은 상기 스탠바이 신호(SB)가 인에이블 상태일 때 턴온될 수 있다. 따라서, 상기 열화 둔감 지연 회로(210)는 상기 반도체 장치(100)의 액티브 동작 중에 턴오프될 수 있고 상기 반도체 장치(100)의 스탠바이 동작 중에 턴온될 수 있으므로, 상대적으로 상기 반도체 장치(100)에 발생된 열화의 영향을 적게 받을 수 있다.
상기 열화 민감 지연 경로(220)는 상기 펄스 신호(IS)를 수신하고, 상기 펄스 신호(IS)를 지연시켜 제 2 지연 신호(DL2)를 생성할 수 있다. 상기 열화 민감 지연 경로(220)는 상기 반도체 장치(100)로 발생된 열화의 영향 및 상기 반도체 장치(100)의 공정, 온도 및 전압 변화에 따른 영향이 모두 반영된 지연량을 가질 수 있다. 상기 열화 민감 지연 경로(220)는 상기 반도체 장치(100)의 공정, 온도 및 전압 변화과 상기 반도체 장치(100)에 발생된 열화에 따른 지연량으로 상기 펄스 신호(IS)를 지연시켜 상기 제 2 지연 신호(DL2)를 생성할 수 있다. 상기 열화 민감 지연 경로(220)는 상기 액티브 신호(ACT) 및 상기 스탠바이 신호(SB)를 모두 수신할 수 있다. 도시되지는 않았지만, 상기 열화 민감 지연 경로(220)는 상기 열화 둔감 지연 경로(210)와 동일한 구성을 갖는 인버터 체인을 포함할 수 있다. 상기 인버터 체인은 상기 액티브 신호(ACT)가 인에이블 상태이거나 상기 스탠바이 신호(SB)가 인에이블 상태일 때 턴온될 수 있다. 따라서, 상기 열화 민감 지연 경로(220)는 상기 반도체 장치(100)의 액티브 동작 및 스탠바이 동작 중에 모두 턴온되므로, 상대적으로 상기 반도체 장치(100)의 열화의 영향을 많이 받을 수 있다.
상기 감지기(230)는 상기 제 1 및 제 2 지연 신호(DL1, DL2)를 수신하고 상기 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 감지기(230)는 상기 제 1 및 제 2 지연 신호(DL1, DL2) 사이의 위상 차를 감지하여 상기 위상 차에 대응하는 로직 값을 갖는 상기 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 열화 둔감 지연 경로(210)와 상기 열화 민감 지연 경로(220)는 상기 반도체 장치의 공정, 온도 및 전압 변화에 따른 영향을 공통으로 받으므로, 상기 제 1 및 제 2 지연 신호(DL1, DL2)의 위상 차는 상기 반도체 장치(100)에 발생된 열화에 따라 변화될 수 있다. 상기 반도체 장치(100)에 발생된 열화가 많을수록 상기 위상 차는 커질 수 있고, 상기 반도체 장치(100)에 발생된 열화가 적을수록 상기 위상 차는 작아질 수 있다. 예를 들어, 상기 감지기(230)는 상기 위상 차가 클수록 높은 값을 갖는 상기 열화 정보(DI<0:n>)를 생성할 수 있고, 상기 위상 차가 작을수록 낮은 값을 갖는 상기 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 열화 감지 회로(120)는 펄스 생성기(240)를 더 포함할 수 있다. 상기 펄스 생성기(240)는 상기 펄스 신호(IS)를 생성할 수 있다. 상기 펄스 생성기(240)는 상기 열화 감지 회로(120)가 열화 감지 동작을 수행할 때 상기 펄스 신호(IS)를 생성할 수 있다. 예를 들어, 상기 펄스 생성기(240)는 상기 반도체 장치(100)의 스탠바이 동작 중에 상기 펄스 신호(IS)를 생성할 수 있다. 일 실시예에서, 상기 펄스 생성기(240)는 상기 반도체 장치(100)의 스탠바이 동작 중에 상기 스탠바이 신호(SB)에 기초하여 상기 펄스 신호(IS)를 생성할 수 있다. 상기 펄스 생성기(240)는 상기 반도체 장치(100)의 트레이닝 동작 중에 트레이닝 동작과 관련된 신호에 기초하여 상기 펄스 신호(IS)를 생성할 수 있다. 상기 트레이닝 동작과 관련된 상세한 설명은 후술하기로 한다.
도 3은 도 1에 도시된 회로 블록(110)의 구성을 보여주는 도면이다. 도 3에서, 상기 회로 블록(110)은 로직 회로(310) 및 파워 게이팅 회로(111)를 포함할 수 있다. 상기 파워 게이팅 회로(111)는 제 1 슬립 트랜지스터(ST1) 및 제 2 슬립 트랜지스터(ST2) 중 적어도 하나를 포함할 수 있다. 상기 가변 바이어스 전압(ABB)은 제 1 가변 바이어스 전압(ABB1) 및 제 2 가변 바이어스 전압(ABB2)을 포함할 수 있고, 상기 가변 게이트 전압(AVS)은 제 1 가변 게이트 전압(AVS1) 및 제 2 가변 게이트 전압(AVS2)을 포함할 수 있다. 상기 제 1 슬립 트랜지스터(ST1)는 제 1 전원전압(VDD)과 상기 로직 회로(310) 사이에 연결될 수 있다. 상기 제 1 전원전압(VDD)은 고전압일 수 있고, 예를 들어, 상기 제 1 전원전압(VDD)은 상기 반도체 장치(100)가 동작하는데 적합한 전원전압일 수 있다. 상기 제 1 슬립 트랜지스터(ST1)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 슬립 트랜지스터(ST1)의 소스는 상기 제 1 전원전압(VDD) 단과 연결되고, 상기 제 1 슬립 트랜지스터(ST1)의 드레인은 상기 로직 회로(310)와 연결될 수 있다. 상기 제 1 가변 바이어스 전압(ABB1)은 상기 제 1 슬립 트랜지스터(ST1)의 바디로 인가될 수 있고, 상기 제 1 가변 게이트 전압(AVS1)은 상기 제 1 슬립 트랜지스터(ST1)의 게이트로 인가될 수 있다.
상기 제 2 슬립 트랜지스터(ST2)는 제 2 전원전압(VSS)과 상기 로직 회로(310) 사이에 연결될 수 있다. 상기 제 2 전원전압(VSS)은 저전압일 수 있고, 예를 들어, 상기 제 2 전원전압(VSS)은 접지전압일 수 있다. 상기 제 2 슬립 트랜지스터(ST2)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 2 슬립 트랜지스터(ST2)의 드레인은 상기 로직 회로(310)와 연결되고, 상기 제 2 슬립 트랜지스터(ST2)의 소스는 상기 제 2 전원전압(VSS) 단과 연결될 수 있다. 상기 제 2 가변 바이어스 전압(ABB2)은 상기 제 2 슬립 트랜지스터(ST2)의 바디로 인가될 수 있고, 상기 제 2 가변 게이트 전압(AVS2)은 상기 제 2 슬립 트랜지스터(ST2)의 게이트로 인가될 수 있다.
상기 반도체 장치(100)는 다수의 트랜지스터 소자로 구성된 상기 로직 회로(310) 및 상기 파워 게이팅 회로(111)를 포함할 수 있다. 상기 반도체 장치(100)로 BTI와 같은 열화가 발생되는 경우, 상기 파워 게이팅 회로(111)를 구성하는 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)의 문턱 전압이 상승될 수 있다. 상기 반도체 장치(100)의 스탠바이 동작 중에, 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)는 각각 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)과 상기 제 1 및 제 2 가변 게이트 전압(AVS1, AVS2)에 기초하여 턴오프되어 상기 반도체 장치(100)에서 소모되는 전력을 감소시킬 수 있다. 하지만, 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)는 상기 반도체 장치(100)의 액티브 동작 중에 장시간 턴온되므로, BTI가 발생할 수 있다. 상기 BTI로 인해 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)의 문턱 전압이 상승되면, 상기 슬립 트랜지스터(ST1, ST2)의 구동력이 감소될 수 있고, 상기 슬립 트랜지스터(ST1, ST2)에 의한 지연이 발생할 수 있다. 따라서, 상기 열화 감지 회로(120)는 상기 반도체 장치(100)에 발생된 열화를 감지하고, 발생된 열화에 대응하는 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 전압 생성기(130)는 상기 열화 정보(DI<0:n>)에 기초하여 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)과 상기 제 1 및 제 2 가변 게이트 전압(AVS1, AVS2)의 레벨을 변화시킴으로써, 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)의 문턱 전압 변동을 보상할 수 있다. 상기 열화 정보(DI<0:n>)에 따라 상기 전압 생성기(130)에 의해 생성되는 상기 제 1 및 제 2 가변 게이트 전압(AVS1, AVS2)의 레벨은 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)의 레벨보다 먼저 변화되는 것이 바람직하다. 또한, 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)의 단위 변화량은 상기 제 1 및 제 2 가변 바이어스 전압(AVS1, AVS2)의 단위 변화량보다 작을 수 있다. 상기 제 1 및 제 2 가변 게이트 전압(AVS1, AVS2)은 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)의 게이트로 인가되므로 전압 레벨이 변화되는 경우, 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2) (특히, 제 1 슬립 트랜지스터(ST1))의 게이트 옥사이드를 파괴(break-down)시킬 수 있기 때문이다. 이에 비해, 상기 제 1 및 제 2 슬립 트랜지스터(ST1, ST2)의 바디로 인가되는 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)의 전압의 레벨 변화는 상기 슬립 트랜지스터(ST1, ST2)의 문턱 전압 변동을 효율적으로 보상할 수 있다. 따라서, 상기 제 1 및 제 2 가변 바이어스 전압(ABB1, ABB2)은 상기 제 1 및 제 2 가변 게이트 전압(AVS1, AVS2)보다 선행하여 조절될 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 도 4에서, 상기 반도체 시스템(1)은 메모리 장치(410) 및 메모리 컨트롤러(420)를 포함할 수 있다. 상기 메모리 장치(410)는 상기 메모리 컨트롤러(420)와 통신하여 다양한 동작을 수행할 수 있다. 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)의 액티브 동작 및 스탠바이 동작의 진입 및 종료를 제어할 수 있다. 상기 메모리 장치(410)는 또한 상기 메모리 컨트롤러(420)에 의해 제어되어 상기 메모리 컨트롤러(420)로부터 전송된 데이터를 저장하거나 저장된 데이터를 상기 메모리 컨트롤러(420)로 출력하는 데이터 입출력 동작을 수행할 수 있다. 예를 들어, 상기 메모리 컨트롤러(420)로부터 데이터가 전송되어 상기 메모리 장치(410)에 저장되는 동작은 라이트 동작일 수 있고, 상기 메모리 장치(410)에 저장된 데이터가 상기 메모리 컨트롤러(420)로 출력되는 동작은 리드 동작일 수 있다. 상기 라이트 동작 및 리드 동작은 노멀 동작일 수 있다. 상기 메모리 컨트롤러(420)는 상기 메모리 장치로 다양한 제어신호를 제공할 수 있다. 예를 들어, 상기 메모리 컨트롤러(420)는 커맨드(CMD), 어드레스 신호, 클럭 신호 및 데이터(DQ)를 제공할 수 있다. 상기 메모리 컨트롤러(420) 및 상기 메모리 장치(410)는 복수의 버스를 통해 연결될 수 있다. 도 4에서, 상기 복수의 버스는 상기 커맨드(CMD)가 전송되는 커맨드 버스(401) 및 상기 데이터(DQ)가 전송되는 데이터 버스(402)를 포함할 수 있다. 상기 커맨드 버스(401)는 단방향 버스일 수 있고, 상기 데이터 버스(402)는 양방향 버스일 수 있다. 도시되지는 않았지만, 상기 복수의 버스는 상기 어드레스 신호가 전송되는 어드레스 버스와 상기 클럭 신호가 전송되는 클럭 버스를 더 포함할 수 있다. 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)의 액티브 동작 및 스탠바이 동작의 진입 및 종료를 제어하기 위해 상기 커맨드(CMD)를 제공할 수 있다. 상기 메모리 컨트롤러(420)는 상기 액티브 동작을 수행시키기 위해 특정 커맨드(CMD)를 상기 메모리 장치(410)로 전송할 수 있다. 상기 액티브 동작을 수행시키기 위한 특정 커맨드(CMD)는 액티브 커맨드일 수 있다. 상기 메모리 컨트롤러(420)는 상기 스탠바이 동작을 수행시키기 위해 특정 커맨드(CMD)를 상기 메모리 장치(410)로 전송할 수 있다. 상기 스탠바이 동작을 수행시키기 위한 특정 커맨드(CMD)는 스탠바이 커맨드일 수 있다. 상기 메모리 컨트롤러(420)는 상기 라이트 동작 및 상기 리드 동작을 수행시키기 위해 특정 커맨드(CMD)를 상기 메모리 장치(410)로 전송할 수 있다. 상기 라이트 동작 및 리드 동작을 수행시키기 위한 특정 커맨드(CMD)는 노멀 커맨드일 수 있고, 라이트 커맨드 및 리드 커맨드를 포함할 수 있다. 또한, 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)와 트레이닝 동작을 수행할 수 있다. 상기 메모리 컨트롤러(420)는 특정 커맨드(CMD)를 상기 메모리 장치(410)로 전송하여 상기 메모리 장치(410)가 트레이닝 동작을 수행할 수 있도록 한다. 상기 트레이닝 동작을 수행시키기 위한 특정 커맨드(CMD)는 트레이닝 커맨드일 수 있다.
상기 메모리 장치(410)는 상기 메모리 컨트롤러(420)부터 전송된 트레이닝 커맨드에 기초하여 상기 메모리 장치(410)에서 발생된 열화를 감지할 수 있다. 상기 메모리 장치(410)는 상기 메모리 장치(410)에서 발생된 열화를 감지하여 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 메모리 장치(410)는 상기 열화 정보(DI<0:n>)를 상기 메모리 컨트롤러(420)로 출력할 수 있다. 도 2에서, 상기 메모리 장치(410)는 데이터 저장 영역(411), 커맨드 경로(412), 열화 감지 회로(413) 및 전압 생성기(414)를 포함할 수 있다. 상기 데이터 저장 영역(411)은 상기 메모리 컨트롤러(420)로부터 전송된 데이터(DQ)가 저장될 수 있는 영역으로서 복수의 메모리 셀을 포함할 수 있다. 상기 커맨드 경로(412)는 상기 메모리 컨트롤러(420)로부터 전송된 다양한 커맨드(CMD)를 수신하여 내부 커맨드 신호를 생성할 수 있다. 상기 커맨드 경로(412)는 상기 트레이닝 커맨드를 수신하였을 때 내부 커맨드 신호로서 열화 감지 신호(TD)를 생성할 수 있다. 도시되지는 않았지만, 상기 커맨드 경로(412)는 상기 메모리 컨트롤러(420)로부터 전송된 커맨드(CMD)에 기초하여 다양한 내부 커맨드 신호를 생성할 수 있다. 예를 들어, 상기 액티브 커맨드 및 스탠바이 커맨드에 기초하여 도 1에 도시된 상기 액티브 신호(ACT) 및 스탠바이 신호(SB)를 생성할 수 있다. 또한, 상기 라이트 커맨드 및 리드 커맨드에 기초하여 라이트 신호 및 리드 신호를 생성할 수 있다. 상기 커맨드 경로(412)는 상기 메모리 컨트롤러(420)로부터 전송된 커맨드(CMD)를 디코딩하기 위한 디코딩 회로와 모드 레지스터(431)를 포함할 수 있다. 상기 모드 레지스터(431)는 상기 메모리 장치(410)의 동작과 관련된 다양한 정보를 저장할 수 있다. 예를 들어, 상기 모드 레지스터(431)는 상기 메모리 장치(410)에서 사용될 수 있는 다양한 전압의 레벨 설정과 관련된 정보를 저장할 수 있다. 후술되겠지만, 상기 메모리 컨트롤러(420)는 상기 전압 레벨 설정을 위한 특정 커맨드(CMD)를 전송할 수 있고, 상기 특정 커맨드(CMD)는 전압 설정 커맨드일 수 있다. 상기 커맨드 경로(412)는 상기 전압 설정 커맨드에 기초하여 전압 조절 신호(VCTRL)를 생성할 수 있고, 상기 전압 조절 신호(VCTRL)는 상기 모드 레지스터(431)에 저장될 수 있고 상기 전압 생성기(414)로 제공될 수 있다.
상기 열화 감지 회로(413)는 상기 열화 감지 신호(TD)에 기초하여 상기 메모리 장치(410)에 발생된 열화를 감지할 수 있다. 상기 열화 감지 회로(413)는 상기 메모리 장치(410)에 발생된 열화를 감지하여 상기 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 전압 생성기(414)는 상기 전압 조절 신호(VCTRL)에 기초하여 가변 바이어스 전압(ABB) 및 가변 게이트 전압(AVS)을 생성할 수 있다. 상기 전압 생성기(414)는 상기 전압 조절 신호(VCTRL)에 기초하여 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)의 레벨을 변화시킬 수 있다. 도 1 및 도 2에 도시된 열화 감지 회로(120)는 상기 열화 감지 회로(413)로 적용될 수 있다. 상기 열화 감지 회로(413)는 상기 열화 감지 회로(120)와 동일하게 열화 둔감 지연 경로(210), 열화 민감 지연 경로(220), 감지기(230) 및 펄스 생성기(240)를 포함할 수 있다. 상기 열화 감지 회로의 상기 열화 둔감 지연 경로(210)는 상기 스탠바이 신호(SB)와 상기 열화 감지 신호(TD)가 모두 인에이블되었을 때 턴온될 수 있다. 예를 들어, 상기 열화 둔감 지연 경로(210)는 상기 스탠바이 신호(SB)와 상기 열화 감지 신호(TD)가 앤드 연산된 출력에 기초하여 턴온될 수 있다. 마찬가지로, 상기 펄스 생성기(240)도 상기 스탠바이 신호(SB)와 상기 열화 감지 신호(TD)가 모두 인에이블되었을 때 턴온될 수 있다.
상기 메모리 장치(410)는 커맨드 버퍼(415), 데이터 버퍼(416) 및 데이터 경로(417)를 더 포함할 수 있다. 상기 커맨드 버퍼(415)는 상기 커맨드 버스(401)와 연결되어 상기 메모리 컨트롤러(420)로부터 전송된 커맨드(CMD)를 수신할 수 있다. 상기 커맨드 버퍼(415)는 수신된 커맨드(CMD)를 버퍼링하고, 버퍼링된 커맨드를 상기 커맨드 경로(412)로 제공할 수 있다. 상기 데이터 버퍼(416)는 상기 데이터 버스(402)와 연결되어 상기 메모리 컨트롤러(420)로부터 전송된 데이터(DQ)를 수신할 수 있고, 상기 메모리 장치(410)로부터 출력된 데이터를 상기 데이터 버스(402)를 통해 상기 메모리 컨트롤러(420)로 전송할 수 있다. 상기 데이터 버퍼(416)는 상기 메모리 컨트롤러(420)로부터 전송된 데이터(DQ)를 수신하기 위한 수신기와 상기 메모리 컨트롤러(420)로 데이터(DQ)를 전송하기 위한 전송기를 포함할 수 있다. 상기 데이터 버퍼(416)는 상기 열화 감지 회로(413)로부터 상기 열화 정보(DI<0:n>)를 수신할 수 있다. 상기 데이터 버퍼(416)는 상기 열화 정보(DI<0:n>)를 상기 데이터 버스(402)를 통해 상기 메모리 컨트롤러(420)로 전송할 수 있다. 상기 데이터 경로(417)는 상기 데이터 버퍼(416)를 통해 수신된 데이터를 상기 데이터 저장 영역(411)에 저장시키거나, 상기 데이터 저장 영역(411)에 저장된 데이터를 상기 데이터 버퍼(416)로 출력하기 위한 어떠한 데이터 입출력 회로라도 포함할 수 있다. 상기 메모리 장치(410)의 구성요소들 중 적어도 하나는 도 1에 도시된 회로 블록(110)에 대응될 수 있다. 예를 들어, 상기 데이터 경로(417)는 상기 회로 블록(110)에 대응될 수 있고, 상기 데이터 경로(417)는 파워 게이팅 회로를 포함할 수 있다. 상기 파워 게이팅 회로는 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)을 인가 받아 상기 데이터 경로(417)에서 소모되는 전력을 감소시킬 수 있다.
도 4에서, 상기 메모리 컨트롤러(420)는 제어 회로(421) 및 트레이닝 회로(422)를 포함할 수 있다. 상기 제어 회로(421)는 상기 메모리 장치(410)가 다양한 동작을 수행할 수 있도록 다양한 제어신호를 생성할 수 있다. 상기 제어 회로(421)는 호스트와 같은 외부 장치로부터 인가된 리퀘스트에 기초하여 상기 커맨드(CMD) 및 상기 데이터(DQ)를 상기 메모리 장치(410)로 전송할 수 있다. 또한, 상기 제어 회로는 트레이닝 신호(TR)에 기초하여 상기 트레이닝 커맨드를 생성하고, 상기 트레이닝 커맨드를 상기 메모리 장치(410)로 전송할 수 있다. 상기 제어 회로(421)는 전압 설정 제어신호(VSC)에 기초하여 상기 전압 설정 커맨드를 생성하고, 상기 전압 설정 커맨드를 상기 메모리 장치(410)로 전송할 수 있다. 상기 제어 회로(421)는 스테이트 머신과 같은 회로로 구현될 수 있다. 상기 트레이닝 회로(422)는 상기 메모리 장치(410)와 트레이닝 동작을 수행하기 위한 어떠한 회로라도 포함할 수 있다. 상기 트레이닝 회로(422)는 트레이닝 동작이 필요할 때 상기 트레이닝 동작을 수행하기 위해 상기 트레이닝 신호(TR)를 생성할 수 있다. 상기 트레이닝 회로(422)는 상기 메모리 장치(410)로부터 상기 열화 정보(DI<0:n>)를 수신할 수 있다. 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)에 기초하여 상기 전압 설정 제어신호(VSC)를 생성할 수 있다. 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)와 기준 값을 비교하고, 비교 결과에 따라 상기 메모리 장치(410)에서 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)의 레벨이 조절될 수 있도록 상기 전압 설정 제어신호(VSC)를 생성할 수 있다. 상기 기준 값은 상기 메모리 장치(410)에서 발생된 열화의 정도를 판단하기 위해 설정될 수 있다.
상기 메모리 컨트롤러(420)는 인터페이스 회로(423)를 더 포함할 수 있다. 상기 인터페이스 회로(423)는 상기 커맨드 버스(401) 및 상기 데이터 버스(402)와 연결될 수 있다. 상기 인터페이스 회로(423)는 상기 메모리 장치(410)로 상기 커맨드(CMD) 및 상기 데이터(DQ)를 전송하거나 상기 메모리 장치(410)로부터 데이터(DQ)를 수신할 수 있다. 상기 인터페이스 회로(423)는 상기 메모리 장치(410)와 통신하기 위한 물리적 계층 (physical layer, PHY)일 수 있다.
도 5는 도 4에 도시된 반도체 시스템(1)의 동작을 보여주는 흐름도이다. 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 반도체 시스템(1)의 동작을 설명하면 다음과 같다. 상기 메모리 장치(100)가 액티브 동작 중일 때, 트레이닝 동작을 수행시키기 위해 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)가 스탠바이 동작을 수행하도록 제어할 수 있다. 상기 제어 회로(420)는 스탠바이 커맨드를 상기 메모리 장치(410)로 전송하고, 상기 메모리 장치(410)는 상기 스탠바이 커맨드에 기초하여 스탠바이 동작으로 진입할 수 있다(S51). 이때, 상기 전압 생성기(414)는 상기 모드 레지스터(431)에 저장된 전압 조절 신호(VCTRL)에 기초하여 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)을 생성할 수 있다. 상기 모드 레지스터(431)에 저장된 전압 조절 신호는 디폴트 값일 수 있다. 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)은 도 3에 도시된 것과 같이 상기 파워 게이팅 회로(111)로 인가될 수 있다(S52).
상기 트레이닝 회로(422)는 상기 트레이닝 신호(TR)를 생성할 수 있고, 상기 제어 회로(421)는 상기 트레이닝 신호(TR)에 기초하여 트레이닝 커맨드를 상기 메모리 장치(410)로 전송할 수 있다(S53). 상기 커맨드 경로(412)는 상기 트레이닝 커맨드에 기초하여 열화 감지 신호(TD)를 생성하고, 상기 열화 감지 회로(413)는 상기 열화 감지 신호(TD)에 기초하여 상기 메모리 장치(410)에 발생된 열화를 감지할 수 있다(S54). 상기 열화 감지 회로(413)는 상기 메모리 장치(410)에 발생된 열화를 감지하여 상기 열화 정보(DI<0:n>)를 생성하고, 상기 데이터 버퍼(416)를 통해 상기 열화 정보(DI<0:n>)를 상기 메모리 컨트롤러(420)로 전송할 수 있다.
상기 트레이닝 회로(422)는 상기 메모리 장치(410)로부터 전송된 열화 정보(DI<0:n>)를 모니터링할 수 있다. 상기 트레이닝 회로(422)는 2단계에 걸쳐 상기 가변 바이어스 전압(ABB) 및 상기 가변 게이트 전압(AVS)의 레벨을 변화시키기 위한 트레이닝 동작을 수행할 수 있다. 예를 들어, 상기 트레이닝 회로(422)는 상기 가변 바이어스 전압(ABB)의 레벨이 먼저 설정되도록 트레이닝 동작을 수행하고, 이후에 상기 가변 게이트 전압(AVS)의 레벨이 설정되도록 트레이닝 동작을 수행할 수 있다. 앞서 설명한 바와 같이, 상기 가변 바이어스 전압(ABB)은 상기 가변 게이트 전압(AVS)보다 먼저 변화될 수 있고, 상기 가변 게이트 전압(AVS)의 레벨의 단위 변화량은 상기 가변 바이어스 전압(ABB)의 레벨의 단위 변화량보다 작기 때문에, 상기 가변 바이어스 전압(ABB)의 레벨을 설정하는 단계는 코스 조정(coarse tuning) 단계일 수 있고, 상기 가변 게이트 전압(AVS)의 레벨을 설정하는 단계는 파인 조정(fine tuning) 단계일 수 있다.
상기 트레이닝 회로(422)는 상기 가변 바이어스 전압(ABB)의 레벨을 먼저 설정하기 위한 동작을 수행할 수 있다. 상기 메모리 장치(410)의 열화가 심할수록 높은 값은 갖는 상기 열화 정보(DI<0:n>)가 생성된다고 가정하자. 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)가 제 1 기준 값 보다 큰지 여부를 판단할 수 있다(S55). 상기 열화 정보(DI<0:n>)가 제 1 기준 값보다 클 때 상기 가변 바이어스 전압(ABB)의 레벨을 변화시킬 수 있도록 상기 전압 설정 제어신호(VSC)를 생성할 수 있다. 상기 제어 회로(421)는 상기 전압 설정 제어신호(VSC)에 기초하여 전압 설정 커맨드를 생성하고, 상기 전압 설정 커맨드를 상기 메모리 장치(410)로 전송할 수 있다. 상기 커맨드 경로(412)는 상기 전압 설정 커맨드에 기초하여 전압 조절 신호(VCTRL)를 생성하고, 상기 전압 생성기(414)는 상기 전압 조절 신호(VCTRL)에 기초하여 상기 가변 바이어스 전압(ABB)의 레벨을 변화시킬 수 있다(S56). 상기 트레이닝 회로(422)는 다시 트레이닝 신호를 생성하고, 상기 열화 정보(DI<0:n>)가 상기 제 1 기준 값보다 작아질 때까지 상기 단계들(S53, S54, S55, S56)이 반복하여 수행될 수 있다.
상기 열화 정보(DI<0:n>)가 상기 제 1 기준 값보다 작을 때, 상기 트레이닝 회로(422)는 상기 가변 게이트 전압(AVS)의 레벨을 설정하기 위한 동작을 수행할 수 있다. 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)가 상기 제 2 기준 값보다 작은지 여부를 판단할 수 있다(S57). 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)가 상기 제 2 기준 값보다 작을 때 상기 가변 게이트 전압(AVS)의 레벨을 변화시킬 수 있도록 상기 전압 설정 제어신호(VSC)를 생성할 수 있다. 상기 트레이닝 회로(422)는 상기 열화 정보(DI<0:n>)가 상기 제 1 기준 값보다 작고, 상기 제 2 기준 값보다 크도록 상기 전압 설정 제어신호(VCS를 생성할 수 있다. 상기 제어 회로(421)는 상기 전압 설정 제어신호(VSC)에 기초하여 전압 설정 커맨드를 생성하고, 상기 전압 설정 커맨드를 상기 메모리 장치(410)로 전송할 수 있다. 상기 커맨드 경로(412)는 상기 전압 설정 커맨드에 기초하여 전압 조절 신호(VCTRL)를 생성하고, 상기 전압 생성기(414)는 상기 전압 조절 신호(VCTRL)에 기초하여 상기 가변 게이트 전압(AVS)의 레벨을 변화시킬 수 있다(S58). 상기 트레이닝 회로(422)는 다시 트레이닝 신호(TR)를 생성하고, 상기 열화 정보(DI<0:n>)가 상기 제 2 기준 값보다 커질 때까지 상기 단계들(S53, S54, S55, S57, S58)이 반복하여 수행될 수 있다.
상기 열화 정보(DI<0:n>)가 상기 제 2 기준 값보다 작아졌을 때 상기 가변 바이어스 전압 및 상기 가변 게이트 전압의 레벨 설정은 완료될 수 있다(S59). 상기 열화 정보(DI<0:n>)가 상기 제 2 기준 값보다 작아졌을 때, 상기 전압 설정 신호(VSC)에 대응하는 전압 설정 커맨드에 의해 생성된 전압 설정 신호(VCTRL)는 상기 모드 레지스터(431)에 저장되고, 상기 트레이닝 동작은 종료될 수 있다.
도 4에서, 상기 메모리 장치(410)는 복수의 랭크를 포함할 수 있다. 상기 메모리 장치(410)는 복수의 랭크로 구분되어 동작할 수 있다. 각각의 랭크는 서로 독립적으로 데이터 입출력 동작을 수행할 수 있다. 도 4에서, 상기 메모리 장치(410)는 예를 들어, 제 1 내지 제 4 랭크로 구분되어 동작할 수 있으나, 랭크의 개수를 특별히 한정하려는 의도는 아니다. 상기 메모리 장치(410)의 데이터 저장 영역(411)은 복수의 메모리 뱅크를 포함할 수 있고, 상기 제 1 내지 제 4 랭크는 각각 적어도 하나 이상의 메모리 뱅크를 포함할 수 있다. 상기 열화 감지 회로(413)는 상기 제 1 내지 제 4 랭크와 관련된 열화 정보(DI<0:n>)를 생성할 수 있다. 즉, 상기 열화 감지 회로(413)는 상기 제 1 내지 제 4 랭크에 발생된 열화를 개별적으로 감지할 수 있고, 제 1 랭크의 열화 정보, 제 2 랭크의 열화 정보, 제 3 랭크의 열화 정보 및 제 4 랭크의 열화 정보를 독립적으로 생성할 수 있다. 일 실시예에서, 상기 메모리 장치(410)는 제 1 내지 제 4 랭크와 관련된 열화 정보를 각각 생성하는 복수의 열화 감지 회로(413)를 포함할 수 있다. 도시되지는 않았지만, 상기 메모리 장치(410)는 복수의 메모리 칩을 포함하는 적층 메모리 장치일 수 있고, 적어도 하나의 메모리 칩이 하나의 랭크를 구성할 수도 있다. 상기 복수의 메모리 칩은 각각 상기 데이터 저장 영역(411), 커맨드 경로(412), 열화 감지 회로(413), 전압 생성기(414), 커맨드 버퍼(415), 데이터 버퍼(416) 및 데이터 경로(417)를 포함할 수 있다.
상기 메모리 컨트롤러(420)는 상기 열화 정보(DI<0:n>)에 기초하여 메모리 맵핑을 수행할 수 있다. 상기 메모리 컨트롤러(420)는 상기 열화 정보(DI<0:n>)에 기초하여 기준보다 더 열화된 랭크를 기준보다 덜 열화된 랭크로 맵핑시킬 수 있다. 상기 메모리 컨트롤러(420)는 기준보다 더 열화된 랭크를 대신하여 상기 기준보다 덜 열화된 랭크가 노멀 동작을 수행하도록 제어할 수 있다. 상기 메모리 컨트롤러(420)는 스케쥴 제어 회로(424)를 더 포함할 수 있다. 상기 스케쥴 제어 회로(424)는 상기 트레이닝 신호(TR) 및 상기 열화 정보(DI<0:n>)를 수신하여 각각의 랭크의 동작을 스케쥴링할 수 있다. 상기 스케쥴 제어 회로(424)는 트레이닝 동작 중에 상기 열화 감지 회로(413)로부터 각각의 랭크에 대한 열화 정보(DI<0:n>)를 수신하고, 상기 열화 정보(DI<0:n>)에 대한 논리 연산을 수행할 수 있다. 예를 들어, 상기 스케쥴 제어 회로(424)는 상기 제 1 내지 제 4 랭크의 열화 정보의 평균을 계산하고, 상기 제 1 내지 제 4 랭크 중 열화가 심한 랭크를 특정할 수 있다. 예를 들어, 상기 스케쥴 제어 회로(424)는 상기 제 1 내지 제 4 랭크의 열화 정보 중 편차가 기준보다 큰 랭크가 존재하는지 여부를 판단하고, 상기 편차가 기준보다 큰 랭크를 열화가 심한 랭크로 특정할 수 있다. 상기 스케쥴 제어 회로(424)는 열화가 심한 랭크를 열화가 적은 랭크로 맵핑시킬 수 있다. 상기 메모리 컨트롤러(420)는 상기 제 1 내지 제 4 랭크가 데이터 입출력 동작을 수행하도록 노멀 커맨드를 제공할 수 있다. 상기 스케쥴 제어 회로(424)는 상기 제 1 내지 제 4 랭크 중 열화가 심한 랭크로 전송될 상기 노멀 커맨드를 상기 제 1 내지 제 4 랭크 중 열화가 심하지 않은 랭크로 전송될 수 있도록 제어할 수 있다. 예를 들어, 제 1 랭크의 열화가 심한 경우, 상기 스케쥴 제어 회로(424)는 상기 제 1 랭크 대신에 제 2 내지 제 4 랭크 중 어느 하나가 노멀 동작을 수행할 수 있도록 랭크를 맵핑하고, 맵핑 정보를 상기 제어 회로(421)로 제공할 수 있다. 예를 들어, 상기 제어 회로(421)는 상기 제 1 랭크가 라이트 동작을 수행하도록 제어하기 위해 제 1 랭크를 선택하기 위한 랭크 선택 신호와 라이트 커맨드를 상기 메모리 장치(410)로 제공할 수 있다. 이 때, 제 1 랭크의 열화가 심한 경우 상기 제어 회로(421)는 상기 맵핑 정보에 기초하여 상기 제 1 랭크 대신에 제 2 내지 제 4 랭크 중 어느 하나를 선택하기 위한 랭크 선택 신호와 라이트 커맨드를 상기 메모리 장치(410)로 제공할 수 있다.
도 6은 도 4에 도시된 스케쥴 제어 회로(424)의 구성을 보여주는 도면이다. 도 6에서, 상기 스케쥴 제어 회로(424)는 랭크 열화 정보 저장기(610), 연산 로직(620), 랭크 맵핑 회로(630) 및 맵핑 테이블(640)을 포함할 수 있다. 상기 랭크 열화 정보 저장기(610)는 상기 메모리 장치(410)로부터 전송된 열화 정보(DI<0:n>)를 저장할 수 있다. 상기 랭크 열화 정보 저장기(610)는 제 1 내지 제 4 랭크의 열화 정보를 각각 개별적으로 저장할 수 있다. 상기 랭크 열화 정보 저장기(610)는 일반적인 레지스터 회로로 구현될 수 있다. 상기 연산 로직(620)은 상기 제 1 내지 제 4 랭크의 열화 정보의 평균을 연산할 수 있다. 상기 연산 로직(620)은 상기 평균을 이용하여 편차가 기준보다 큰 열화 정보를 갖는 랭크를 분류할 수 있다. 상기 연산 로직(620)은 분류된 랭크의 정보를 저장할 수 있다. 상기 연산 로직(620)은 평균 연산 로직(621), 분류 로직(622) 및 랭크 정보 저장 로직(623)을 포함할 수 있다. 상기 평균 연산 로직(621)은 상기 제 1 내지 제 4 랭크의 열화 정보의 평균을 연산할 수 있다. 상기 분류 로직(622)은 상기 평균과 상기 제 1 내지 제 4 랭크의 열화 정보를 비교하고, 상기 제 1 내지 제 4 랭크의 열화 정보 중 편차가 기준보다 큰 열화 정보를 갖는 랭크를 분류할 수 있다. 상기 랭크 정보 저장 로직(623)은 편차가 기준보다 큰 열화 정보를 갖는 랭크에 관한 정보를 저장할 수 있다. 상기 랭크 맵핑 회로(630)는 편차가 기준보다 큰 열화 정보를 갖는 랭크로 분류되어 상기 랭크 정보 저장 로직(620)에 저장된 랭크를 다른 랭크와 맵핑할 수 있다. 즉, 상기 랭크 맵핑 회로(630)는 열화가 심한 랭크를 열화가 적은 랭크로 맵핑시킬 수 있다. 상기 랭크 맵핑 회로(630)는 맵핑 동작을 수행하여 맵핑 정보를 생성할 수 있다. 상기 맵핑 정보는 상기 제어 회로(421)로 제공될 수 있고, 상기 맵핑 테이블(640)에 저장될 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 시스템(1)의 또 다른 동작을 보여주는 흐름도이다. 도 4, 도 6 및 도 7을 참조하여 본 발명의 실시예에 따른 반도체 시스템(1)의 동작을 설명하면 다음과 같다. 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)가 노멀 동작을 수행하도록 제어할 수 있다(S71). 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)와 트레이닝 동작을 수행할 수 있다(S72). 상기 트레이닝 동작은 주기적으로 수행될 수 있다. 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)와 트레이닝 동작을 수행하기 위해, 상기 메모리 장치(410)가 스탠바이 동작을 수행하도록 제어할 수 있다. 상기 메모리 컨트롤러(420)는 트레이닝 커맨드를 제공하여 상기 메모리 장치(410)가 트레이닝 동작을 수행하도록 제어할 수 있다. 상기 메모리 장치(410)의 열화 감지 회로(413)는 상기 제 1 내지 제 4 랭크에 발생된 열화를 감지하고, 상기 열화 정보(DI<0:n>)를 생성할 수 있다. 상기 메모리 장치(410)는 상기 열화 정보(DI<0:n>)를 상기 스케쥴 제어 회로(424)로 제공할 수 있다. 상기 스케쥴 제어 회로(424)는 상기 열화 정보(DI<0:n>)를 수신하여 제 1 내지 제 4 랭크의 열화 정보를 획득할 수 있다(S73). 상기 스케쥴 제어 회로(424)의 랭크 열화 정보 저장기(610)는 상기 열화 정보(DI<0:n>)에 기초하여 상기 제 1 내지 제 4 랭크의 열화 정보를 각각 저장할 수 있다. 상기 연산 로직(620)은 상기 제 1 내지 제 4 랭크의 열화 정보의 평균을 연산하고, 편차가 기준보다 큰 열화 정보를 갖는 랭크가 존재하는지 여부를 판단할 수 있다(S75). 열화된 랭크가 존재하지 않는다면, 메모리 맵핑은 수행되지 않고 상기 메모리 컨트롤러(420)는 상기 메모리 장치(410)가 노멀 동작을 수행하도록 제어할 수 있다.
상기 제 1 랭크가 가장 심하게 열화되었다고 가정하면, 상기 분류 로직(622)은 편차가 기준보다 큰 열화 정보를 갖는 제 1 랭크를 분류하고, 상기 분류 결과를 상기 랭크 정보 저장 로직(623)에 저장할 수 있다. 상기 랭크 맵핑 회로(630)는 상기 제 1 랭크를 제 2 내지 제 4 랭크 중 어느 하나와 맵핑시킬 수 있다. 예를 들어, 상기 랭크 맵핑 회로(630)는 상기 제 1 랭크를 제 2 랭크와 맵핑시킬 수 있고, 상기 제 1 랭크가 제 2 랭크로 대체되었다는 맵핑 정보를 상기 제어 회로(421)로 제공하고 상기 맵핑 테이블에 저장할 수 있다. 이후, 상기 메모리 장치(410)가 노멀 동작을 수행할 때, 상기 제어 회로(421)는 상기 맵핑 정보에 기초하여 상기 제 1 랭크로 전송되는 노멀 커맨드를 상기 제 2 랭크로 전송할 수 있고, 열화가 심한 랭크를 대체하여 열화가 심하지 않은 랭크가 노멀 동작을 수행할 수 있도록 메모리 맵핑이 수행될 수 있다(S76). 따라서, 상기 제 2 랭크는 상기 제 1 랭크를 대신하여 노멀 동작을 수행할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 반도체 시스템 100: 반도체 장치
110: 회로 블록 111: 파워 게이팅 회로
120/413: 열화 감지 회로 130/414: 전압 생성기
210: 열화 둔감 지연 경로 220: 열화 민감 지연 경로
230: 감지기 240: 펄스 생성기
310: 로직 회로 410: 메모리 장치
411: 데이터 저장 영역 412: 커맨드 경로
415: 커맨드 버퍼 416: 데이터 버퍼
417: 데이터 경로 421: 제어 회로
422: 트레이닝 회로 423: 인터페이스 회로
424: 스케쥴 제어 회로 610: 랭크 열화 정보 저장기
620: 연산 로직 630: 랭크 맵핑 회로
640: 맵핑 테이블

Claims (22)

  1. 반도체 장치에 발생된 열화를 감지하여 열화 정보를 생성하는 열화 감지 회로;
    상기 열화 정보에 기초하여 가변 바이어스 전압 및 가변 게이트 전압을 생성하는 전압 생성기; 및
    상기 가변 바이어스 전압 및 상기 가변 게이트 전압을 수신하여 동작하는 적어도 하나의 트랜지스터를 포함하는 회로 블록을 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    공정, 온도 및 전압 변화에 따른 지연량으로 펄스 신호를 지연시켜 제 1 지연 신호를 생성하는 열화 둔감 지연 경로;
    상기 공정, 온도 및 전압 변화와 상기 반도체 장치의 열화에 따른 지연량으로 상기 펄스 신호를 지연시켜 제 2 지연 신호를 생성하는 열화 민감 지연 경로; 및
    상기 제 1 및 제 2 지연 신호의 위상 차를 비교하여 상기 열화 정보를 생성하는 감지기를 포함하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 장치는 액티브 동작 및 스탠바이 동작을 수행하고,
    상기 열화 둔감 지연 경로는 상기 스탠바이 동작 중에 턴온되고, 상기 열화 민감 지연 경로는 상기 액티브 동작 및 상기 스탠바이 동작 중에 턴온되는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 전압 생성기는 상기 열화 정보에 기초하여 상기 가변 바이어스 전압 및 상기 가변 게이트 전압의 레벨을 변화시키고, 상기 가변 게이트 전압의 레벨의 단위 변화량은 상기 가변 바이어스 전압의 레벨의 단위 변화량보다 작은 반도체 장치.
  5. 제 1 항에 있어서,
    상기 회로 블록은, 로직 회로; 및
    제 1 전원전압과 상기 로직 회로 사이에 연결되는 제 1 슬립 트랜지스터를 포함하는 파워 게이팅 회로를 포함하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 파워 게이팅 회로는 제 2 전원전압과 상기 로직 회로 사이에 연결되는 제 2 슬립 트랜지스터를 더 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 가변 바이어스 전압은 제 1 가변 바이어스 전압 및 제 2 가변 바이어스 전압을 포함하고, 상기 가변 게이트 전압은 제 1 가변 게이트 전압 및 제 2 가변 게이트 전압을 포함하며,
    상기 제 1 가변 바이어스 전압은 상기 제 1 슬립 트랜지스터의 바디로 인가되고, 상기 제 2 가변 바이어스 전압은 상기 제 2 슬립 트랜지스터의 바디로 인가되며,
    상기 제 1 가변 게이트 전압은 상기 제 1 슬립 트랜지스터의 게이트로 인가되고, 상기 제 2 가변 게이트 전압은 상기 제 2 슬립 트랜지스터의 게이트로 인가되는 반도체 장치.
  8. 트레이닝 커맨드에 기초하여 메모리 장치에 발생된 열화를 감지하여 열화 정보를 생성하고, 전압 설정 커맨드에 기초하여 가변 바이어스 전압 및 가변 게이트 전압을 생성하는 메모리 장치; 및
    상기 트레이닝 커맨드를 상기 메모리 장치로 제공하고, 상기 열화 정보에 기초하여 상기 전압 설정 커맨드를 생성하는 메모리 컨트롤러를 포함하는 반도체 시스템.
  9. 제 8 항에 있어서,
    상기 메모리 장치는 상기 트레이닝 커맨드에 기초하여 열화 감지 신호를 생성하고, 상기 전압 설정 커맨드에 기초하여 전압 조절 신호를 생성하는 커맨드 경로;
    상기 열화 감지 신호에 기초하여 상기 메모리 장치에 발생된 열화를 감지하고, 상기 열화 정보를 생성하는 열화 감지 회로; 및
    상기 전압 조절 신호에 기초하여 상기 가변 바이어스 전압 및 상기 가변 게이트 전압을 생성하는 전압 생성기를 포함하는 반도체 시스템.
  10. 제 9 항에 있어서,
    상기 열화 감지 회로는 공정, 온도 및 전압 변화에 따른 지연량으로 펄스 신호를 지연시켜 제 1 지연 신호를 생성하는 열화 둔감 지연 경로;
    상기 공정, 온도 및 전압 변화와 상기 메모리 장치에 발생된 열화에 따른 지연량으로 상기 펄스 신호를 지연시켜 제 2 지연 신호를 생성하는 열화 민감 지연 경로; 및
    상기 제 1 및 제 2 지연 신호의 위상 차를 비교하여 상기 열화 정보를 생성하는 감지기를 포함하는 반도체 시스템.
  11. 제 9 항에 있어서,
    상기 전압 생성기는 상기 열화 정보에 기초하여 상기 가변 바이어스 전압 및 상기 가변 게이트 전압의 레벨을 변화시키고, 상기 가변 게이트 전압의 레벨의 단위 변화량은 상기 가변 바이어스 전압의 레벨의 단위 변화량보다 작은 반도체 시스템.
  12. 제 9 항에 있어서,
    상기 메모리 장치는 로직 회로; 및
    전원전압과 상기 내부 회로를 연결하는 적어도 하나의 슬립 트랜지스터를 포함하는 파워 게이팅 회로를 더 포함하는 반도체 시스템.
  13. 제 12 항에 있어서,
    상기 가변 바이어스 전압은 상기 슬립 트랜지스터의 바디로 인가되고, 상기 가변 게이트 전압은 상기 슬립 트랜지스터의 게이트로 인가되는 반도체 시스템.
  14. 제 9 항에 있어서,
    상기 메모리 장치는 상기 열화 정보를 상기 메모리 컨트롤러로 전송하는 데이터 버퍼를 더 포함하는 반도체 시스템.
  15. 제 9 항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치와 트레이닝을 수행하기 위해 트레이닝 신호를 생성하고, 상기 열화 정보에 기초하여 전압 설정 제어신호를 생성하는 트레이닝 회로; 및
    상기 트레이닝 신호에 기초하여 상기 트레이닝 커맨드를 생성하고, 상기 전압 설정 제어신호에 기초하여 상기 전압 설정 커맨드를 생성하는 제어 회로를 포함하는 반도체 시스템.
  16. 복수의 랭크를 포함하고, 트레이닝 커맨드에 기초하여 상기 복수의 랭크에 발생된 열화를 감지하여 열화 정보를 생성하는 메모리 장치; 및
    상기 열화 정보에 기초하여 상기 복수의 랭크 중 기준보다 더 열화된 랭크를 기준보다 덜 열화된 랭크와 맵핑시켜 메모리 맵핑을 수행하는 메모리 컨트롤러를 포함하는 반도체 시스템.
  17. 제 16 항에 있어서,
    상기 메모리 장치는 상기 트레이닝 커맨드에 기초하여 열화 감지 신호를 생성하는 커맨드 경로; 및
    상기 열화 감지 신호에 기초하여 상기 복수의 랭크에 발생된 열화를 감지하여 상기 열화 정보를 생성하는 열화 감지 회로를 포함하는 반도체 시스템.
  18. 제 17 항에 있어서,
    상기 열화 감지 회로는 공정, 온도 및 전압 변화에 따른 지연량으로 펄스 신호를 지연시켜 제 1 지연 신호를 생성하는 열화 둔감 지연 경로;
    상기 공정, 온도 및 전압 변화와 상기 메모리 장치에 발생된 열화에 따른 지연량으로 상기 펄스 신호를 지연시켜 제 2 지연 신호를 생성하는 열화 민감 지연 경로; 및
    상기 제 1 및 제 2 지연 신호의 위상 차를 비교하여 상기 열화 정보를 생성하는 감지기를 포함하는 반도체 시스템.
  19. 제 17 항에 있어서,
    상기 열화 정보를 상기 메모리 컨트롤러로 출력하는 데이터 버퍼를 더 포함하는 반도체 시스템.
  20. 제 16 항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치와 트레이닝을 수행하기 위해 트레이닝 신호를 생성하는 트레이닝 회로;
    상기 열화 정보에 기초하여 논리 연산을 수행하여 맵핑 정보를 생성하는 스케쥴 제어 회로; 및
    상기 트레이닝 신호에 기초하여 상기 트레이닝 커맨드를 생성하고, 상기 맵핑 정보에 기초하여 상기 메모리 장치로 노멀 커맨드를 전송하는 제어 회로를 포함하는 반도체 시스템.
  21. 제 20 항에 있어서,
    상기 스케쥴 제어 회로는 상기 열화 정보에 기초하여 상기 복수의 랭크의 열화 정보를 저장하는 랭크 열화 정보 저장기;
    상기 복수의 랭크의 열화 정보의 평균을 연산하고, 편차가 기준보다 큰 열화 정보를 갖는 랭크를 분류하는 연산 로직;
    상기 연산 로직에 의해 분류된 랭크를 다른 랭크와 맵핑시키고, 상기 맵핑 정보를 생성하는 랭크 맵핑 회로; 및
    상기 맵핑 정보를 저장하는 맵핑 테이블을 포함하는 반도체 시스템.
  22. 제 21 항에 있어서,
    상기 연산 로직은 상기 복수의 랭크의 열화 정보의 평균을 연산하는 평균 연산 로직;
    편차가 상기 기준보다 큰 열화 정보를 갖는 랭크를 분류하는 분류 로직; 및
    분류된 랭크에 관한 정보를 저장하는 랭크 정보 저장 로직을 포함하는 반도체 시스템.
KR1020170056260A 2017-05-02 2017-05-02 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템 KR20180122146A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170056260A KR20180122146A (ko) 2017-05-02 2017-05-02 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
US15/845,343 US10629287B2 (en) 2017-05-02 2017-12-18 Semiconductor apparatus for compensating for degradation and semiconductor system using the same
CN201810149568.8A CN108806759B (zh) 2017-05-02 2018-02-13 用于补偿退化的半导体装置及使用其的半导体系统
CN202210042409.4A CN114530186A (zh) 2017-05-02 2018-02-13 用于补偿退化的半导体装置及使用其的半导体系统
US16/819,790 US11170871B2 (en) 2017-05-02 2020-03-16 Semiconductor apparatus for compensating for degradation and semiconductor system using the same
US16/819,710 US11081205B2 (en) 2017-05-02 2020-03-16 Semiconductor apparatus for compensating for degradation and semiconductor system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170056260A KR20180122146A (ko) 2017-05-02 2017-05-02 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20180122146A true KR20180122146A (ko) 2018-11-12

Family

ID=64014874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056260A KR20180122146A (ko) 2017-05-02 2017-05-02 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템

Country Status (3)

Country Link
US (3) US10629287B2 (ko)
KR (1) KR20180122146A (ko)
CN (2) CN108806759B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240008471A (ko) * 2022-07-12 2024-01-19 (주)피델릭스 트랜지스터의 문턱 전압의 레벨 변화로 열화를 감시하는 반도체 메모리 장치의 열화 감시 회로
KR20240008469A (ko) * 2022-07-12 2024-01-19 (주)피델릭스 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085284A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 Pim 메모리 디바이스, pim 메모리 디바이스를 포함하는 컴퓨팅 시스템 및 pim 메모리 디바이스의 동작 방법
KR20220000587A (ko) 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치
CN111710670B (zh) * 2020-07-01 2021-10-22 无锡中微亿芯有限公司 利用硅连接层集成电源门控电路的半导体装置
US20240072772A1 (en) * 2022-08-31 2024-02-29 Global Unichip Corporation Interface device and signal transceiving method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615158A (en) 1995-11-13 1997-03-25 Micron Technology, Inc. Sense amplifier circuit for detecting degradation of digit lines and method thereof
JPH11101852A (ja) * 1997-09-29 1999-04-13 Toshiba Corp 可変遅延素子試験回路
JP4071378B2 (ja) * 1998-11-17 2008-04-02 株式会社ルネサステクノロジ 半導体回路装置
US8018780B2 (en) * 2007-01-18 2011-09-13 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
KR101103067B1 (ko) * 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
WO2011122365A1 (ja) * 2010-03-29 2011-10-06 日本電気株式会社 半導体集積回路の経年劣化診断回路および経年劣化診断方法
US8422303B2 (en) * 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US9455021B2 (en) 2011-07-22 2016-09-27 Texas Instruments Incorporated Array power supply-based screening of static random access memory cells for bias temperature instability
JP2013207349A (ja) * 2012-03-27 2013-10-07 Furukawa Electric Co Ltd:The 故障検出装置及び故障検出方法
KR20140126146A (ko) 2013-04-22 2014-10-30 삼성전자주식회사 음 바이어스 온도 불안정 보상 회로를 구비하는 반도체 장치 및 그에 따른 보상 방법
US9812188B2 (en) * 2015-02-25 2017-11-07 Qualcomm Incorporated Static random-access memory (SRAM) sensor for bias temperature instability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240008471A (ko) * 2022-07-12 2024-01-19 (주)피델릭스 트랜지스터의 문턱 전압의 레벨 변화로 열화를 감시하는 반도체 메모리 장치의 열화 감시 회로
KR20240008469A (ko) * 2022-07-12 2024-01-19 (주)피델릭스 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20200219584A1 (en) 2020-07-09
CN108806759A (zh) 2018-11-13
US10629287B2 (en) 2020-04-21
US20200219583A1 (en) 2020-07-09
CN114530186A (zh) 2022-05-24
US20180322938A1 (en) 2018-11-08
US11170871B2 (en) 2021-11-09
CN108806759B (zh) 2022-05-03
US11081205B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US11170871B2 (en) Semiconductor apparatus for compensating for degradation and semiconductor system using the same
US9001572B2 (en) System on chip including dual power rail and voltage supply method thereof
US6954103B2 (en) Semiconductor device having internal voltage generated stably
US7482856B2 (en) VPP voltage generator for generating stable VPP voltage
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
KR102231519B1 (ko) 반도체 소자의 열화도 검출 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법
CN110417380B (zh) 自主占空比校准
US10446218B2 (en) Apparatuses and methods for configurable command and data input circuits forsemiconductor memories
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US7539072B2 (en) Semiconductor memory device
KR100656432B1 (ko) 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
US20090167094A1 (en) Voltage adjusting circuits and voltage adjusting methods
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US9852809B2 (en) Test mode circuit for memory apparatus
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
US8639952B1 (en) Field-programmable gate array having voltage identification capability
US20160049180A1 (en) Semiconductor device including input/output circuit
US7091630B2 (en) Device and method for inhibiting power fluctuation
US20080101139A1 (en) Memory access strobe configuration system and process
KR102376653B1 (ko) 반도체 장치 및 반도체 시스템
JP2008226384A (ja) 半導体記憶装置及びその試験方法
US9508412B2 (en) Semiconductor memory apparatus
EP4387161A1 (en) Device and method for providing physically unclonable function with high reliability
WO2014059560A1 (en) Apparatuses and methods for providing oscillation signals
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로