CN105280236A - 具有熔丝阵列的半导体器件及其操作方法 - Google Patents

具有熔丝阵列的半导体器件及其操作方法 Download PDF

Info

Publication number
CN105280236A
CN105280236A CN201410820304.2A CN201410820304A CN105280236A CN 105280236 A CN105280236 A CN 105280236A CN 201410820304 A CN201410820304 A CN 201410820304A CN 105280236 A CN105280236 A CN 105280236A
Authority
CN
China
Prior art keywords
section
fuse
reference voltage
reading
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410820304.2A
Other languages
English (en)
Other versions
CN105280236B (zh
Inventor
金贵东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105280236A publication Critical patent/CN105280236A/zh
Application granted granted Critical
Publication of CN105280236B publication Critical patent/CN105280236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括:熔丝阵列,其包括验证熔丝和正常熔丝;判断块,其适于:基于读取参考电压来读取被编程在所述验证熔丝中的数据,且在启动准备区段期间,判断读取值是否与预定值相同;以及电平控制块,其适于:在所述启动准备区段期间,基于判断结果来调整所述读取参考电压的电平。

Description

具有熔丝阵列的半导体器件及其操作方法
相关申请的交叉引用
本申请要求2014年6月16日提交的韩国专利申请No.10-2014-0072889的优先权,其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及半导体设计技术,具体而言涉及具有熔丝阵列的半导体器件。
背景技术
一般来说,半导体存储器件、诸如双数据速率同步动态随机存取存储器(DDRSDRAM)包括用于储存修复目标地址或预定设置值的电路,且所述电路可包括熔丝。熔丝可经由编程操作来储存数据,且编程操作可分成物理方案和电气方案。
在物理方案中,根据要编程的数据,利用熔断熔丝的激光来切断熔丝。用在物理方案中的熔丝称为物理型熔丝或激光熔断型熔丝。物理型熔丝仅可在其被封装前的晶圆阶段被编程。
在电气方案中,根据要编程的数据,通过对熔丝施加过电流(over-current)来改变熔丝的连接状态。用在电气方案中的熔丝称为电气型熔丝。电气型熔丝包括:反型熔丝,其用于将开路状态改变为短路状态;以及熔断型熔丝,其用于将短路状态改变为开路状态。不同于物理型熔丝,在电气型熔丝中,即使在封装阶段中也可执行编程操作。因此,一般在半导体器件中使用电气型熔丝。
由于半导体器件需要执行更多样化的操作,因此半导体器件被设计成执行许多功能。随着半导体器件的功能的数量增加,用于各种功能的熔丝的数量也增加。近来,已引入熔丝阵列结构以更有效管理大量熔丝。
发明内容
本发明的各种实施例针对一种可支持有效的启动(boot-up)操作并稳定读取熔丝数据的半导体器件。
根据本发明的一个实施例,一种半导体器件包括:熔丝阵列,其包括验证熔丝和正常熔丝;判断块,其适于:基于读取参考电压来读取被编程在所述验证熔丝中的数据,且在启动准备区段期间,判断读取值是否与预定值相同;以及电平控制块,其适于:在所述启动准备区段期间,基于判断结果来调整所述读取参考电压的电平。
所述预定值可以是被编程在所述验证熔丝中的值。
所述判断块可包括:读取单元,其适于:在所述启动准备区段期间,基于所述读取参考电压来选择和读取被编程在所述验证熔丝中的数据;以及比较单元,其适于:在所述启动准备区段期间,将所述读取单元的读取值与所述预定值相比较以产生比较信号,所述比较信号在所述读取单元的读取值与所述预定值相同时被激活,以及在所述读取单元的所述读取值不同于所述预定值时被去激活。
所述半导体器件还可包括:操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于第一重复次数来交替地重复操作,所述第一重复次数根据所述比较信号是可变的。
所述操作控制块可响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块交替地重复操作,以及当在所述判断块和所述电平控制块重复操作了等于或小于所述第一重复次数的第二重复次数时所述比较信号处于激活状态时,停止控制所述判断块和所述电平控制块交替地重复操作。
所述操作控制块可包括:计数单元,其适于:在所述启动准备区段期间,每当所述激活状态的比较信号产生时基于所述判断块的操作结果来改变计数次数、当所述比较信号被去激活时初始化所述计数次数、以及当所述计数次数到达所述第二重复次数时产生操作完成信号;以及操作单元,其适于:响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块重复操作,以及响应于所述操作完成信号而停止控制所述判断块和所述电平控制块重复操作。
在启动区段期间,所述读取单元可基于具有由所述电平控制块判断出的电平的读取参考电压,来读取被编程在所述正常熔丝中的数据。
所述半导体器件还可包括:操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于固定的第三重复次数来重复操作,以储存每次重复操作所产生的所述比较信号。
所述操作控制块可包括:计数单元,其适于:在所述启动准备区段期间,每当所述判断块和所述电平控制块重复操作时改变计数次数,以在所述计数次数到达所述第三重复次数时产生操作完成信号;操作单元,其适于:响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块重复操作,以及基于所述操作完成信号而停止控制所述判断块和所述电平控制块重复操作;以及储存单元,其适于:在所述启动准备区段期间,储存每当所述判断块和所述电平控制块重复操作时从所述判断块产生的所述比较信号。
所述半导体器件还可包括:电平判断块,其适于:在所述启动准备区段期间,在由所述操作控制块停止所述判断块和所述电平控制块的重复操作之后,响应于储存在所述储存单元中的与所述第三重复次数相对应的所述比较信号的电平改变状态,来调整所述读取参考电压的电平。
在启动区段期间,所述读取单元可基于由所述电平判断块调整的所述读取参考电压,来读取被编程在所述正常熔丝中的数据。
根据本发明的一个实施例,一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法可包括:在启动准备区段期间,通过基于读取参考电压来读取被编程在所述第一熔丝中的数据而执行第一读取操作,以产生读取数据;在所述启动准备区段期间,通过判断所述读取数据的值是否与要被编程的预定值相同而执行判断操作,以产生判断结果;以及在所述启动准备区段期间,通过基于所述判断结果来改变所述读取参考电压的电平而执行控制操作。
所述判断操作的执行可包括:在所述启动准备区段期间,当所述读取数据的值与所述预定值相同时,激活比较信号;以及在所述启动准备区段期间,当所述读取数据的值与所述预定值不同时,去激活所述比较信号。
操作所述半导体器件的方法还可包括:在所述启动准备区段期间,根据第一重复次数来交替地重复所述判断操作的执行和所述控制操作的执行,所述第一重复次数基于所述比较信号是可变的。
所述操作的重复可包括:响应于进入所述启动准备区段,开始交替地重复所述判断操作的执行和所述控制操作的执行;以及当在所述操作的重复被连续地执行了等于或小于所述第一重复次数的第二重复次数时所述比较信号处于激活状态时,停止交替地重复所述判断操作的执行和所述控制操作的执行。
操作所述半导体器件的方法还可包括:在启动区段期间,通过基于电压电平是在最后的控制操作中判断出的读取参考电压而读取被编程在所述第二熔丝中的数据,来执行第二读取操作。
操作所述半导体器件的方法还可包括:在所述启动准备区段期间,以固定的第三重复次数来交替地重复所述判断操作的执行和所述控制操作的执行,以储存每次重复执行所产生的所述比较信号。
所述操作的重复可包括:响应于进入所述启动准备区段,开始交替地重复所述判断操作的执行和所述控制操作的执行;在所述启动准备区段期间,每当交替地重复所述判断操作和所述控制操作的执行时,储存所述判断操作的执行中所产生的所述比较信号;以及当所述重复次数等于所述第三重复次数时,停止交替地重复所述判断操作的执行和所述控制操作的执行。
所述操作半导体器件的方法还可包括:在所述启动准备区段期间,在所述操作的重复停止之后,通过响应于与储存的第三重复次数相对应的所述比较信号的电平改变状态而调整所述读取参考电压的电平,来执行附加控制操作;以及在启动区段期间,通过基于在执行所述附加控制操作中判断出的所述读取参考电压的电平而读取被编程在所述第二熔丝中的数据,来执行第二读取操作。
根据本发明的一个实施例,一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法可包括:在启动准备区段期间,基于读取参考电压来读取被编程在所述第一熔丝中的数据;在所述启动准备区段期间,基于所述读取数据来调整所述读取参考电压的电平;以及在启动区段期间,基于调整的所述读取参考电压来读取被编程在所述第二熔丝中的数据。
附图说明
图1是示出具有熔丝阵列的半导体器件的框图。
图2是示出根据本发明的一个实施例的具有熔丝阵列的半导体器件的框图。
图3是说明图2所示的半导体器件的启动操作的时序图。
图4是示出根据本发明的一个实施例的具有熔丝阵列的半导体器件的框图。
图5是说明图4所示的半导体器件的启动操作的时序图。
具体实施方式
以下将参照附图详细描述本发明的示例性实施例。然而,本发明可以以不同形式实施,且不应当被解释为局限于本文所列的实施例。更确切地,提供这些实施例使得本公开将充分且完整,且向本领域的技术人员全面地传达本发明的范围。在本公开中,附图标记直接对应于本发明的各附图和实施例中的相似部分。
附图不一定按比例,且在一些情况下,为了清楚地说明实施例的特征,比例可以被夸大。在本说明书中,使用了特定术语。术语用于描述本发明且不用于限定理解或限制本发明的范围。
在本说明书中还应注意的是,“和/或”表示包括置于“和/或”之前和之后的一个或更多个组成部分。此外,“连接/耦接”不仅表示一个部件与另一个部件直接耦接,还表示一个部件经由中间部件与另一个部件间接耦接。另外,只要未在句中特意提及,单数形式可以包括多个形式。此外,在说明书中使用的“包括/包括”或“包括有/包括有”表示存在或添加一个或更多个部件、步骤、操作和元件。
图1是示出具有熔丝阵列的半导体器件的框图。
参见图1,半导体器件包括熔丝阵列100、读取块120、读取参考电压发生块140、码储存块150和寄存器单元190。
熔丝阵列100包括布置成阵列的多个熔丝(未示出),并且具有预定值的熔丝数据FDATA经由编程操作被储存在熔丝中。
读取块120在启动区段期间基于读取参考电压VREFSA的电平来读取储存在熔丝阵列100中的熔丝数据FDATA。启动信号BOOT_UP在启动区段期间被激活。
寄存器单元190包括多个寄存器或锁存器,并在启动区段期间储存经由读取块120读取的数据RDDATA{NORMAL}。当需要在半导体器件的内部电路(未示出)中使用熔丝数据FDATA时,不直接从熔丝阵列100传送熔丝数据FDATA至内部电路、例如存储体(memorybank),而是从寄存器单元190传送储存为读取数据RDDATA{NORMAL}的熔丝数据FDATA至内部电路。因此,半导体器件的内部电路可快速接收并稳定使用熔丝数据FDATA。
读取参考电压发生块140根据控制码CODE<1:N>来产生读取参考电压VREFSA。
码储存块150储存控制码CODE<1:N>,所述控制码CODE<1:N>的值是预定的。
参见前述结构,所述半导体器件中的熔丝阵列的启动操作经历简单步骤。
首先,储存在码储存块150中的控制码CODE<1:N>被读取并输出至读取参考电压发生块140。读取参考电压发生块140产生具有与控制码CODE<1:N>的值相对应的电平的读取参考电压VREFSA。
接着,编程在熔丝阵列100中的熔丝数据FDATA基于读取参考电压VREFSA的电平而被独立地读取并输出为读取数据RDDATA{NORMAL},且读取数据RDDATA{NORMAL}被储存在寄存器单元190中。
启动操作可以以简单步骤执行,这是因为值为预定的控制码CODE<1:N>储存在码储存块150中。即,由于具有正确值的控制码CODE<1:N>储存在码储存块150中,因此根据控制码CODE<1:N>产生的读取参考电压VREFSA可具有正确电平,使得熔丝数据FDATA可在熔丝阵列100中被读取为预定值。
值为预定的控制码CODE<1:N>可储存在码储存块150中,这是因为控制码CODE<1:N>的值是经由半导体器件设计过程中的各种训练操作或测试操作而预先确定的。即,预先进行训练或测试,以确定什么样的读取参考电压VREFSA电平适合于使熔丝数据FDATA在熔丝阵列100中被读取为预定值。用于产生读取参考电压VREFSA的正确电平的控制码CODE<1:N>的值在半导体器件设计过程中被预定。
如上述,使用预定的控制码CODE<1:N>的值来执行启动操作具有操作相当简单的优势,但也可能具有操作容易受到工艺、电压和温度变化(即PVT变化)影响的劣势。一旦在半导体器件设计过程中确定控制码CODE<1:N>的值,则无法在使用半导体器件的后续过程中控制或调整控制码CODE<1:N>的值。因此,当控制码CODE<1:N>的值因PVT变化而被认作是非预期值且启动操作未正常执行时,可能无法修复半导体器件。
电平根据控制码CODE<1:N>来确定的读取参考电压VREFSA是直接影响在熔丝阵列100中读取熔丝数据FDATA的操作可靠性的因素之一。
由于此原因,控制码CODE<1:N>的值必须具有高可靠性。对于高可靠性,储存控制码CODE<1:N>的码储存块150必须以单独的电路存在,其不同于熔丝阵列100而操作,如图所示。因此,一般来说,码储存块150利用与熔丝阵列100分开设置的单电熔丝(e-fuse)或金属熔丝来储存控制码CODE<1:N>。
当码储存块150以如图所示不同于熔丝阵列100而操作的单独的电路存在时,可能会在增加占用面积方面造成问题。特别是,为了确保码储存块150的控制码CODE<1:N>的可靠性而使用占用相对较大面积的单电熔丝或金属熔丝的方法,可能会进一步加剧上述问题。
图2是示出根据本发明的实施例的具有熔丝阵列的半导体器件的框图。
参见图2,半导体器件包括熔丝阵列200、判断块220、电平控制块240、操作控制块260和寄存器单元290。熔丝阵列200中包括多个熔丝(未示出)。具体而言,熔丝阵列可包括验证熔丝202和其他熔丝、即正常熔丝。判断块220包括读取单元222、比较单元224和设定数据输出单元226。电平控制块240包括控制码发生单元242和读取参考电压发生单元244。操作控制块260包括计数单元262和操作单元264。
熔丝阵列200包括以阵列形状配置的熔丝。具有预定值的数据EXPDATA被编程在验证熔丝202中。熔丝数据FDATA被编程在其他熔丝中。
判断块220在启动准备区段期间基于读取参考电压VREFSA的电平来读取储存在验证熔丝202中的具有预定值的数据EXPDATA,并判断读取数据RDDATA{PRE}的值是否与具有预定值的数据EXPDATA相同。举例来说,当读取参考电压VREFSA的电平相对较低或较高时,由于读取数据RDDATA{PRE}的值可能与数据EXPDATA的预定值不同,因此从判断块220输出的比较信号COMP_PF可被去激活。相反,当读取参考电压VREFSA具有正确电平时,由于读取数据RDDATA{PRE}的值可与数据EXPDATA的预定值相同,因此从判断块220输出的比较信号COMP_PF可被激活。启动准备信号PRE_BOOT_UP在启动准备区段期间被激活。
读取单元222在启动准备区段期间基于读取参考电压VREFSA的电平来选择和读取被编程在验证熔丝202中的数据EXPDATA。即,读取单元222在启动准备区段期间不读取被编程在其他熔丝中的熔丝数据FDATA。
读取单元222在启动区段中的启动准备区段期间使用被判断为电平控制块240的最后操作结果的读取参考电压VREFSA的电平,并读取RDDATA{NORMAL}和被编程在除验证熔丝202外的其他熔丝中的熔丝数据FDATA。读取单元222在启动区段期间不读取RDDATA{PRE}和被编程在验证熔丝202中的数据EXPDATA。启动信号BOOT_UP在启动区段期间被激活。在文中,“被判断为电平控制块240的最后操作结果的读取参考电压VREFSA的电平”表示“读取参考电压VREFSA的正确电平”。其详细说明在以下对电平控制块240和操作控制块260的说明中提供。
比较单元224将读取数据RDDATA{PRE}与具有预定值的数据EXPDATA相比较,并产生基于比较结果而被激活的比较信号COMP_PF。举例来说,比较单元224在读取数据RDDATA{PRE}的值与数据EXPDATA的预定值相同时激活比较信号COMP_PF,以及在读取数据RDDATA{PRE}的值与数据EXPDATA的预定值不同时去激活比较信号COMP_PF。
设定数据输出单元226在启动准备区段期间产生具有预定值的数据EXPDATA。储存在验证熔丝202中的具有预定值的数据EXPDATA可无需在验证熔丝202中读取而容易地在设定数据输出单元226中输出,这是由于所述“预定值”是在半导体设计过程期间预先已知的,且一般具有相当简单的模式值。举例来说,在“预定值”设定为“1010”时,可具有在启动准备区段期间产生的“预定值”的数据EXPDATA的电路,可由几个简单的逻辑门构成。因此,设定数据输出单元226相比于图1所示的码储存块150是完全不同的电路,且设定数据输出单元226所占用的面积非常小。
电平控制块240在启动准备区段期间响应于判断块220的操作结果来控制或调整读取参考电压VREFSA的电平。举例来说,当从判断块220输出的比较信号COMP_PF被去激活时,表示可能无法在读取单元222中将读取数据RDDATA{NORMAL}正常读取。因此,电平控制块240改变读取参考电压VREFSA的电平。相反,当从判断块220输出的比较信号COMP_PF被激活时,表示可以在读取单元222中正常读取RDDATA{NORMAL}。因此,电平控制块240不改变读取参考电压VREFSA的电平。
电平控制块240在初始化区段RST期间将读取参考电压VREFSA控制为初始化电平。初始化区段RST是在启动准备区段之前要进入的区段。读取参考电压VREFSA的初始化电平可基于响应于比较信号COMP_PF而如何改变读取参考电压VREFSA来进行不同的设定。举例来说,当电平控制块240在读取参考电压VREFSA的初始化电平设定得相对较低之后改变读取参考电压VREFSA时,读取参考电压VREFSA的初始化电平可被设定为增加预定电平间隔。相反,当电平控制块240在读取参考电压VREFSA的初始电平设定得相对较高之后改变读取参考电压VREFSA时,读取参考电压VREFSA的初始化电平可被设定为降低预定电平间隔。
控制码发生单元242产生控制码CONCD<1:N>,所述控制码CONCD<1:N>在初始化区段RST期间被设定为初始值,且所述控制码CONCD<1:N>的值在启动准备区段期间响应于比较信号COMP_PF而改变。举例来说,当比较信号COMP_PF在启动准备区段期间被去激活时,控制码CONCD<1:N>的值改变。相反,当比较信号COMP_PF在启动准备区段期间被激活时,控制码CONCD<1:N>的值不改变。
读取参考电压发生单元244产生具有与控制码CONCD<1:N>的值相对应的电平的读取参考电压VREFSA。举例来说,读取参考电压发生单元244根据控制码CONCD<1:N>的具有相对较大值的值来产生具有相对较高电平的读取参考电压VREFSA,以及根据控制码CONCD<1:N>的具有相对较小值的值来产生具有相对较低电平的读取参考电压VREFSA。
操作控制块260在启动准备区段期间响应于比较信号COMP_PF来控制判断块220和电平控制块240基于可变的第一重复次数交替地重复操作。
具体而言,操作控制块260响应于进入启动准备区段而开始控制判断块220和电平控制块240交替地重复操作,以及当在判断块220和电平控制块240连续交替地重复操作了第二重复次数时比较信号COMP_PF处于激活状态时,停止控制判断块220和电平控制块240交替地重复操作。
如在判断块220的结构中所说明的,比较信号COMP_PF的“激活状态”表示读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态。即,操作控制块260在启动准备区段期间控制判断块220和电平控制块240交替地重复操作,但是基于判断块220的操作结果在读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态连续保持了第二重复次数时,停止控制判断块220和电平控制块240交替地重复操作。判断块220和电平控制块240在进入启动准备区段之后交替地重复操作的总次数为第一重复次数。因此,第二重复次数等于或小于第一重复次数。并且,第二重复次数为预固定值,而第一重复次数为基于判断块220的操作结果的可变值。
即,操作控制块260在控制判断块220和电平控制块240交替地重复操作了第一重复次数之后停止控制判断块220和电平控制块240重复操作。到达第一重复次数的条件为,基于判断块220的操作结果,读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态连续保持了第二重复次数。
读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态连续保持了第二重复次数的事实表示,供应给判断块220的操作的读取参考电压VREFSA的电平处于正确电平。因此,在操作控制块260停止控制判断块220和电平控制块240交替地重复操作之后,从电平控制块240产生的读取参考电压VREFSA的电平可有资格成为正确电平,所述正确电平可在不失败的情况下读取被编程在熔丝阵列200所包括的熔丝(未示出)中的熔丝数据FDATA。读取单元222的用于读取RDDATA{NORMAL}和被编程在除验证熔丝202外的其他熔丝(未示出)中的熔丝数据FDATA的操作,通过利用在启动区段中的启动准备区段期间被判断为电平控制块240的最后操作结果的读取参考电压VREFSA的电平,可确保其可靠性。
计数单元262在启动准备区段期间每当激活状态的比较信号COMP_PF基于判断块220的操作结果而产生时改变计数次数、当比较信号COMP_PF被去激活时初始化计数次数、以及当计数次数到达第二重复次数时产生操作完成信号FINALEN。即,在启动准备区段期间,基于判断块220的操作结果,当读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同时,计数单元262改变计数次数。当在计数次数改变时即使一次读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值不同时,计数次数也会被初始化。因此,计数次数到达第二重复次数的事实表示,计数单元262基于判断块220的操作结果判断出读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态以第二重复次数连续。
操作单元264响应于进入启动准备区段而开始控制判断块220和电平控制块240交替地重复操作,并响应于操作完成信号FINALEN而停止控制判断块220和电平控制块240交替地重复操作。举例来说,操作单元264控制判断块220和电平控制块240以交替地激活判断使能信号CPEN和控制使能信号LVEN的方式来交替地重复操作,所述判断使能信号CPEN用于确定判断块220的操作是否被使能,所述控制使能信号LVEN用于确定在启动准备区段期间电平控制块240的操作是否被使能。判断块220的操作可经由将判断使能信号CPEN施加至判断块220的组件之中的比较单元224的操作来重复。相似地,电平控制块240的操作可经由将控制使能信号LVEN施加至电平控制块240的组件之中的控制码发生单元242的操作来重复。
寄存器单元290在内部包括多个寄存器或锁存器,并在启动区段期间接收和储存经由读取单元222读取的数据RDDATA{NORMAL},即,储存在除验证熔丝202外的其他熔丝中的熔丝数据FDATA。当需要将熔丝数据FDATA用于半导体器件的内部电路(未示出)时,从寄存器单元290传送被储存为读取数据RDDATA{NORMAL}的熔丝数据FDATA,而不是直接从熔丝阵列200。半导体器件的内部电路可快速且稳定地接收及使用熔丝数据FDATA。
在前述结构中,启动准备区段是启动准备信号PRE_BOOT_UP被激活的区段,并在启动区段之前被执行。相似地,启动区段是启动信号BOOT_UP被激活的区段,并在启动准备区段执行之后被执行。虽然图中未示出,但用于产生启动准备信号PRE_BOOT_UP和启动信号BOOT_UP的电路可通过用于在半导体器件内部定义半导体器件的操作模式的电路、诸如模式寄存器组(ModeRegisterSet,MRS)来控制,以及可根据器件设计而从半导体器件的外部直接输入至控制器。
图3是说明图2所示的半导体器件的启动操作的时序图。
参见图3,包括熔丝阵列的半导体器件的操作包括启动准备区段的操作和启动区段的操作。
启动准备区段可视为读取参考电压VREFSA可变区段,因为读取参考电压VREFSA的电平被改变以在所述区段中寻找正确电平。
启动区段可视为读取参考电压VREFSA固定区段,因为被编程在熔丝阵列200中的数据是在启动准备区段期间判断出的读取参考电压VREFSA的电平固定的状态下被读取的。
在启动准备区段期间,被编程在验证熔丝202中的具有预定值的数据EXPDATA,基于读取参考电压VREFSA的电平而被读取为RDDATA{PRE}。被编程在验证熔丝202中的具有预定值的数据EXPDATA的读取RDDATA{PRE}可被定义为第一读取操作。
在启动区段期间,被编程在除验证熔丝202外的其他熔丝中的熔丝数据FDATA,基于读取参考电压VREFSA的电平而被读取为RDDATA{NORMAL}。被编程在其他熔丝中的熔丝数据FDATA的读取RDDATA{NORMAL}可被定义为第二读取操作。
在实际情况下在启动准备区段期间判断作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值是否与数据EXPDATA的预定值相同的操作,可被定义为判断操作。即,由于在执行判断操作的时刻具有预定值的数据EXPDATA已经是被编程在验证熔丝202中的,因此判断操作是判断第一读取操作是否正确执行的操作。
因此,在启动准备区段期间执行的判断操作分成两个操作。
当在实际情况下在启动准备区段期间作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值与数据EXPDATA的预定值相同时,比较信号COMP_PF的激活可被定义为第一判断操作。因此,第一判断操作的执行表示用于第一读取操作的读取参考电压VREFSA被判断为具有正确电平。
当在实际情况下在启动准备区段期间作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值与数据EXPDATA的预定值不同时,比较信号COMP_PF的去激活可被定义为第二判断操作。因此,第二判断操作的执行表示用于第一读取操作的读取参考电压VREFSA未被判断为具有正确电平。
启动准备区段期间的判断操作的执行结果对后续两个操作有影响。
首先,启动准备区段期间的判断操作的执行结果对控制或调整读取参考电压VREFSA的电平的控制操作有影响。
当在启动准备区段期间经由第一判断操作判断出正确地执行了第一读取操作时,可认为用于第一读取操作的读取参考电压VREFSA具有正确电平。因此,读取参考电压VREFSA的电平在对应于第一判断操作的控制操作中不改变。
当在启动准备区段期间经由第二判断操作判断出第一读取操作未正确地执行时,用于第一读取操作的读取参考电压VREFSA不具有正确电平。因此,读取参考电压VREFSA的电平在对应于第二判断操作的控制操作中改变。
其次,启动准备区段期间的判断操作的执行结果对判断是否重复地执行第一读取操作有影响。
当在启动准备区段期间经由第一判断操作判断出正常地执行了第一读取操作时,可认为用于第一读取操作的读取参考电压VREFSA具有正确电平。因此,在执行对应于第一判断操作的控制操作执行之后无需重复执行第一读取操作。
在本发明的实施例中,当判断出第一判断操作保持连续地重复执行了第二重复次数时,第一读取操作被定义为不在控制操作执行之后重复执行。这是为了反复检查第一判断操作的执行是否是由临时的错误引起的,因为在判断操作中可能发生这样的错误。第二重复次数可根据器件设计者的决定来控制。
当在启动准备区段期间判断出即使执行了一次第二读取操作时,用于第一读取操作的读取参考电压VREFSA也不具有正确电平。因此,必须在对应于第二判断操作的控制操作执行之后重复执行第一读取操作。
即,在启动准备区段期间,基于第一判断操作执行的时刻来判断与重复执行随后的第一读取操作的总次数相对应的第一重复次数K。
举例来说,当对第一次执行第一读取操作的结果执行第二判断操作时,读取参考电压VREFSA的电平可经由控制操作的第一次执行而改变,且随后可第二次执行第一读取操作。当对第二次执行第一读取操作的结果执行第二判断操作时,读取参考电压VREFSA的电平可经由控制操作的第二次执行而改变,且随后可第三次执行第一读取操作。以相同的方式,当对第七次执行第一读取操作的结果第一次执行第一判断操作时,可不经由控制操作的第七次执行改变读取参考电压VREFSA的电平,且随后可第八次执行第一读取操作。当对第八次执行第一读取操作的结果第二次执行第一判断操作时,可不经由控制操作的第八次执行改变读取参考电压VREFSA的电平,且同时可不再执行第一读取操作。在如上述的实施例中,第一重复次数K为8且第二重复次数为2。
如上所述,当第一读取操作、判断操作和控制操作在启动准备区段期间交替地重复执行了第一重复次数K时,读取参考电压VREFSA可具有正确电平。即,读取参考电压VREFSA可在启动准备区段完成的时刻具有正确电平。
因此,第二读取操作可在启动准备区段之后的启动区段期间使用并可确保可靠性,在所述第二读取操作中,读取参考电压VREFSA由于启动准备区段期间的控制操作的最后一次执行而被判断为正确电平。
根据如上述的本发明的实施例,在读取被编程在熔丝阵列200中的数据的启动区段之前执行启动准备区段。由于读取参考电压VREFSA的最终电平是通过在启动准备区段期间改变读取参考电压VREFSA的电平而在重复读取RDDATA{PRE}时对是否正常读取了以预定值被编程在熔丝阵列200的验证熔丝202中的数据EXPDATA进行训练的方式而确定的,因此读取参考电压VREFSA的电平可被判断为具有正确电平。
特别是,无论半导体器件的PVT变化如何,都可始终产生具有正确电平的读取参考电压VREFSA,因为读取参考电压VREFSA的电平是以在启动区段之前自动地执行启动准备区段的方式而判断出的。
此外,由于重复读取被编程在熔丝阵列200的验证熔丝202中的具有预定值的数据EXPDATA以输出读取数据RDDATA{PRE}的训练方式,无需设置相比于熔丝阵列200占用相对较大面积的单独的金属熔丝或单电熔丝以设定读取参考电压VREFSA的电平。
图4是示出根据本发明的实施例的具有熔丝阵列的半导体器件的框图。
参见图4,半导体器件包括:熔丝阵列400、判断块420、电平控制块440、操作控制块460、电平判断块430和寄存器单元490。熔丝阵列400中包括多个熔丝(未示出)。熔丝阵列400具有验证熔丝402和其他熔丝、即正常熔丝。判断块420包括读取单元422、比较单元424和设定数据输出单元426。电平控制块440包括控制码发生单元442和熔丝参考电压发生单元444。操作控制块460包括计数单元462、操作单元464和储存单元466。
熔丝阵列400包括以阵列形状配置的熔丝。具有预定值的数据EXPDATA被编程在验证熔丝402中。熔丝数据FDATA被编程在除验证熔丝402外的其他熔丝(未示出)中。
判断块420在启动准备区段期间基于读取参考电压VREFSA的电平来读取储存在验证熔丝402中的具有预定值的数据EXPDATA以输出读取数据RDDATA{PRE},并判断读取数据RDDATA{PRE}的值是否与具有预定值的数据EXPDATA相同。举例来说,当读取参考电压VREFSA的电平相对较低或较高时,从判断块420输出的比较信号COMP_PF可被去激活,因为读取数据RDDATA{PRE}的值可能与数据EXPDATA的预定值不同。相反,当读取参考电压VREFSA具有正确电平时,从判断块420输出的比较信号COMP_PF可被激活,因为读取数据RDDATA{PRE}的值可与数据EXPDATA的预定值相同。启动准备信号PRE_BOOT_UP在启动准备区段期间被激活。
读取单元422在启动准备区段期间基于读取参考电压VREFSA的电平而选择并读取被编程在验证熔丝402中的数据EXPDATA。即,在启动准备区段期间,读取单元422不读取被编程在除验证熔丝402外的其他熔丝中的熔丝数据FDATA。
读取单元422在启动区段中的启动准备区段期间使用由电平判断块430再次控制的读取参考电压VREFSA的电平,并读取被编程在除验证熔丝402外的其他熔丝中的熔丝数据FDATA以输出读取数据RDDATA{NORMAL}。读取单元422在启动区段期间不读取被编程在验证熔丝402中的数据EXPDATA。启动信号BOOT_UP在启动区段期间被激活。在文中,“由电平判断块430再次控制的读取参考电压VREFSA的电平”表示“读取参考电压VREFSA的正确电平”。其详细说明在以下对电平控制块440、电平判断块430和操作控制块460的说明中提供。
比较单元424将读取单元422的读取数据RDDATA{PRE}的值与具有预定值的数据EXPDATA相比较,并产生基于比较结果而被激活的比较信号COMP_PF。举例来说,比较单元424在读取单元422的读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同时激活比较信号COMP_PF,以及在读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值不同时去激活比较信号COMP_PF。
设定数据输出单元426在启动准备区段期间产生具有预定值的数据EXPDATA。在文中,储存在验证熔丝402中的具有预定值的数据EXPDATA可无需在验证熔丝202中读取而在设定数据输出单元426中容易地输出,因为所述“预定值”是在半导体设计过程中预先已知的,且一般具有相当简单的模式值。举例来说,在“预定值”设定为“1010”时,可具有在启动准备区段期间产生的“预定值”的数据EXPDATA的电路,可由几个简单的逻辑门构成。因此,设定数据输出单元426是与图1所示的码储存块150完全不同的电路,且设定数据输出单元426所占用的面积非常小。
电平控制块440每当其操作在启动准备区段期间被重复时控制或调整读取参考电压VREFSA的电平。举例来说,电平控制块440在其第二次操作中判断出的读取参考电压VREFSA的电平,可比电平控制块440在其第一次操作中判断出的读取参考电压VREFSA的电平高预定电平间隔或低预定电平间隔。
电平控制块440在初始化区段RST期间将读取参考电压VREFSA控制或调整至初始化电平。初始化区段RST是在启动准备区段之前要进入的区段。读取参考电压VREFSA的初始化电平可基于每当其操作重复时如何改变读取参考电压VREFSA而不同地设定。举例来说,当电平控制块440在读取参考电压VREFSA的初始化电平设定得相对较低之后重复操作并改变读取参考电压VREFSA时,读取参考电压VREFSA的初始化电平可被设定为增加预定电平间隔。相反,当电平控制块440在读取参考电压VREFSA的初始化电平设定得相对较高之后重复操作并改变读取参考电压VREFSA时,读取参考电压VREFSA的初始化电平可被设定为减少预定电平间隔。
控制码发生单元442产生控制码CONCD<1:N>{PRE},所述控制码CONCD<1:N>{PRE}在初始化区段RST期间被设定为初始值,且所述控制码CONCD<1:N>{PRE}的值每当其操作在启动准备区段期间被重复时改变。
读取参考电压发生单元444产生具有与控制码CONCD<1:N>{PRE}的值相对应的电平的读取参考电压VREFSA。举例来说,读取参考电压发生单元444根据具有相对较大值的控制码CONCD<1:N>{PRE}的值来产生具有相对较高电平的读取参考电压VREFSA,以及根据具有相对较小值的控制码CONCD<1:N>{PRE}的值来产生具有相对较低电平的读取参考电压VREFSA。
操作控制块460在启动准备区段期间响应于比较信号COMP_PF来控制判断块420和电平控制块440基于固定的第三重复次数M交替地重复操作,且每当判断块420和电平控制块440重复操作时将从判断块420产生的比较信号COMP_PF储存为信号COMP_PF<1:M>。
计数单元462每当判断块420和电平控制块440在启动准备区段期间交替地操作时增加计数次数,并在计数次数到达第三重复次数M时产生操作完成信号FINALEN。
操作单元464响应于进入启动准备区段而开始控制判断块420和电平控制块440交替地重复操作,以及响应于操作完成信号FINALEN而停止控制判断块420和电平控制块440交替地重复操作。举例来说,操作单元464控制判断块420和电平控制块440以交替地重复激活判断使能信号CPEN和控制使能信号LVEN的方式交替地重复操作,所述判断使能信号CPEN用于确定判断块420的操作是否被使能,所述控制使能信号LVEN用于确定在启动准备区段期间电平控制块440的操作是否被使能。判断块420的操作可经由将判断使能信号CPEN施加至判断块420的组件之中的比较单元424的操作来重复。相似地,电平控制块440的操作可经由将控制使能信号LVEN施加至电平控制块440的组件之中的控制码发生单元442的操作来重复。
每当判断块420和电平控制块440在启动准备区段期间交替地重复操作时,储存单元466将从判断块420产生的比较信号COMP_PF储存为信号COMP_PF<1:M>。即,每当判断块420和电平控制块440交替地重复操作时,无论从判断块420产生的比较信号COMP_PF是激活状态还是去激活状态,储存单元466都顺序地将比较信号COMP_PF储存为信号COMP_PF<1:M>。因此,在储存单元466中储存为信号COMP_PF<1:M>的比较信号COMP_PF的总数量等于与第三重复次数M相对应的值。
比较信号COMP_PF的激活状态表示读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值相同的状态,如在判断块420的结构中所述。相反,比较信号COMP_PF的去激活状态表示读取数据RDDATA{NORMAL}的值与数据EXPDATA的预定值不同的状态,如在判断块420的结构中所述的。
当电平控制块440重复操作时,无论比较信号COMP_PF是激活状态还是去激活状态,读取参考电压VREFSA的电平都可从初始电平起沿一个方向改变。举例来说,假设读取参考电压VREFSA的初始电平相对较低,当电平控制块440重复操作时,无论比较信号COMP_PF是激活状态还是去激活状态,读取参考电压VREFSA都可连续地增加预定电平间隔并具有相对较高的电平。
当判断块420重复操作时,无论比较信号COMP_PF是激活状态还是去激活状态,通过使用读取参考电压VREFSA的可变电平,在初始时段时间保持在去激活状态的比较信号COMP_PF可在预定时刻改变为激活状态,且随后可在另一预定时刻改变为去激活状态。
因此,比较信号COMP_PF的保持在去激活状态、然后在预定时刻改变为激活状态、且随后可在另一预定时刻再次改变为去激活状态的状态改变,可在储存单元466中被储存为信号COMP_PF<1:M>。
比较信号COMP_PF的状态改变是在下列假设之下:读取参考电压VREFSA在电平控制块440的重复操作过程中具有正确电平的操作区段,不是处于初始时段时间的重复操作区段、或作为最后时段时间的重复操作区段,而是处于中间时段时间的重复操作区段。
当假设读取参考电压VREFSA在电平控制块440的重复操作过程中具有正确电平的操作区段是处于初始时段时间的重复操作区段时,比较信号COMP_PF的保持在激活状态并在预定时刻改变为去激活状态的状态改变可被储存在储存单元466中。
相似地,当假设读取参考电压VREFSA在电平控制块440的重复操作过程中具有正确电平的操作区段是处于最后时段时间的重复操作区段时,比较信号COMP_PF的保持在去激活状态并在预定时刻改变为激活状态的状态改变可被储存在储存单元466中。
在判断块420和电平控制块440通过操作控制块460的重复操作在启动准备区段期间停止之后,电平判断块430响应于储存在储存单元466中的与第三重复次数M相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>,来再次控制或调整从电平控制块440输出的读取参考电压VREFSA的电平。即,电平判断块430响应于储存在储存单元466中的与第三重复次数M相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>来将读取参考电压VREFSA的电平再次控制至正确电平。在电平判断块430中将读取参考电压VREFSA再次控制或调整至正确电平的方法,可以是选择设置在如下区段中间的一个的激活状态的方法,在所述区段中,在储存在储存单元466中的与第三重复次数M相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>中,比较信号COMP_PF保持在激活状态。
即,在操作控制块460停止控制判断块420和电平控制块440交替地重复操作之后,从电平控制块440产生的读取参考电压VREFSA的电平可不被认为是能够没有故障地读取被编程在熔丝阵列400所包括的熔丝(未示出)中的熔丝数据FDATA的正确电平。
而是,在操作控制块460停止控制判断块420、电平控制块440和储存单元466交替地重复操作之后,通过由电平判断块430来控制电平控制块440的操作而再次控制或调整的读取参考电压VREFSA的电平可被认为是能够没有故障地读取被编程在熔丝阵列400所包括的熔丝(未示出)中的熔丝数据FDATA的正确电平。因此,读取单元422的操作,即在启动准备区段期间由电平判断块430再次控制读取参考电压VREFSA的电平,在启动区段中使用,且被编程在除验证熔丝402外的其他熔丝中的熔丝数据FDATA被读取为读取数据RDDATA{NORMAL},并可以是确保了可靠性的操作。
在电平判断块430中控制电平控制块440的操作的方法,可以是以储存在储存单元466中的第三重复次数M而利用比较信号COMP_PF的状态改变COMP_PF<1:M>来直接控制读取参考电压发生单元444的操作的方法,如图所示出。
寄存器单元490在内部包括多个寄存器或锁存器,并在启动区段期间接收及储存经由读取单元422读取的读取数据RDDATA{NORMAL},即,储存在除验证熔丝402外的其他熔丝中的熔丝数据FDATA。当熔丝数据FDATA需要用于半导体器件的内部电路(未示出)时,从寄存器单元490传送储存为读取数据RDDATA{NORMAL}的熔丝数据FDATA,而不是直接从熔丝阵列400传送。半导体器件的内部电路可快速且稳定地接收及使用熔丝数据FDATA。
在前述结构中,启动准备信号PRE_BOOT_UP在启动准备区段期间被激活。启动准备区段在启动区段之前。相似地,启动信号BOOT_UP在启动区段期间被激活。虽然图中未示出,但用于产生启动准备信号PRE_BOOT_UP和启动信号BOOT_UP的电路可通过用于在半导体器件内部定义半导体器件的操作模式的电路、诸如模式寄存器组(ModeRegisterSet,MRS)来控制,并可根据器件设计者的决定而从半导体器件的外部直接输入至控制器。
图5是说明图4所示的半导体器件的启动操作的时序图。
参见图5,包括熔丝阵列的半导体器件的操作包括启动准备区段的操作和启动区段的操作。
启动准备区段可视为读取参考电压VREFSA可变区段,因为读取参考电压VREFSA的电平被改变以在所述区段中寻找正确电平。
启动区段可视为读取参考电压VREFSA固定区段,因为被编程在熔丝阵列400中的数据是在启动准备区段期间判断出的读取参考电压VREFSA的电平固定的状态下被读取的。
在启动准备区段期间,被编程在验证熔丝402中的具有预定值的数据EXPDATA,基于读取参考电压VREFSA的电平而被读取为RDDATA{PRE}。将编程在验证熔丝402中的具有预定值的数据EXPDATA读取为读取数据RDDATA{PRE},可被定义为第一读取操作。
在启动区段期间,被编程在除验证熔丝402外的其他熔丝中的熔丝数据FDATA,基于读取参考电压VREFSA的电平而被读取为读取数据RDDATA{NORMAL}。将编程在其他熔丝中的熔丝数据FDATA读取为读取数据RDDATA{NORMAL},可被定义为第二读取操作。
在实际情况下在启动准备区段期间判断作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值是否与数据EXPDATA的预定值相同的操作,可被定义为判断操作。即,由于在执行判断操作的时刻具有预定值的数据EXPDATA已经是被编程在验证熔丝402中的,因此判断操作是判断第一读取操作是否正确执行的操作。
因此,在启动准备区段期间执行的判断操作分成两个操作。
当在实际情况下在启动准备区段期间作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值与数据EXPDATA的预定值相同时,比较信号COMP_PF的激活可被定义为第一判断操作。因此,第一判断操作的执行表示用于第一读取操作的读取参考电压VREFSA被判断为具有正确电平。
当在实际情况下在启动准备区段期间作为执行第一读取操作的结果而输出的读取数据RDDATA{PRE}的值与数据EXPDATA的预定值不同时,比较信号COMP_PF的去激活可被定义为第二判断操作。因此,第二判断操作的执行表示用于第一读取操作的读取参考电压VREFSA未被判断为具有正确电平。
在启动准备区段期间,第一读取操作、判断操作和控制操作以第三重复次数M交替地重复执行。控制操作是改变读取参考电压VREFSA的电平的操作。每当重复控制操作时,读取参考电压VREFSA的电平改变。即,在读取参考电压VREFSA的电平在初始化区段期间被初始化之后,每当在启动准备区段期间重复控制操作时,控制操作将读取参考电压VREFSA的电平改变预定电平间隔。
在启动准备区段期间,执行判断操作的结果储存在预定储存单元中。即,作为判断操作的执行结果的比较信号COMP_PF的激活状态或去激活状态被储存在预定储存单元中,无论执行的是第一判断操作还是执行的是第二判断操作。判断操作以第三重复次数M重复执行,且作为执行结果所得到的比较信号COMP_PF产生第三重复次数那么多次。对应于第三重复次数M的比较信号COMP_PF在预定储存单元中被储存为信号COMP_PF<1:M>。
具体而言,当控制操作以第三重复次数M重复执行时,读取参考电压VREFSA的电平可从初始电平起沿一个方向改变。举例来说,假设读取参考电压VREFSA的初始电平相对较低,当重复执行控制操作时,读取参考电压VREFSA可在内部连续地增加预定电平并具有相对较高的电平。
当判断操作以第三重复次数M重复执行时,无论比较信号COMP_PF是激活状态还是去激活状态,通过使用读取参考电压VREFSA的可变电平,在初始时段时间保持去激活状态的比较信号COMP_PF可在预定时刻改变为激活状态,且随后可在另一预定时刻改变为去激活状态。
因此,比较信号COMP_PF的保持在去激活状态、然后在预定时刻改变为激活状态、且随后可在另一预定时刻再次改变为去激活状态的状态改变,可在预定储存单元中被储存为信号COMP_PF<1:M>。
上述比较信号COMP_PF的状态改变的情况为:读取参考电压VREFSA在控制操作的重复操作过程中具有正确电平的操作区段,不是初始时段时间中的重复操作区段或最后时段时间中的重复操作区段,而是中间时段时间中的重复操作区段。
当假设读取参考电压VREFSA在控制操作的重复操作过程中具有正确电平的操作区段是初始时段时间中的重复操作区段时,比较信号COMP_PF的保持在激活状态并在预定时刻改变为去激活状态的状态改变可被储存在预定储存单元中。
相似地,当假设读取参考电压VREFSA在控制操作的重复操作过程中具有正确电平的操作区段是最后时段时间中的重复操作区段时,比较信号COMP_PF的保持在去激活状态并在预定时刻改变为激活状态的状态改变可被储存在预定储存单元中。
当第一读取操作、判断操作和控制操作在启动准备区段期间交替地重复执行了第三重复次数M时,判断操作和控制操作不再执行,且随后执行附加电平控制操作。
所述附加电平控制操作是响应于储存在预定储存单元中的与对应于第三重复次数M的数量相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>而再次控制或调整读取参考电压VREFSA的电平的操作。即,所述附加电平控制操作响应于储存在预定储存单元中的与第三重复次数M相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>而将读取参考电压VREFSA的电平再次控制至正确电平。在附加电平控制操作中将读取参考电压VREFSA的电平再次控制至正确电平的方法,可以是选择设置在如下区段中间的一个的激活状态的方法,在所述区段中,比较信号COMP_PF在储存在预定储存单元中的与第三重复次数M相对应的比较信号COMP_PF的电平改变状态COMP_PF<1:M>中保持在激活状态。
即,在启动准备区段期间,在第一读取操作、判断操作和控制操作停止以第三重复次数M交替地重复执行之后,从控制操作的最后操作产生的读取参考电压VREFSA的电平可不被认为是能够没有故障地读取被编程在熔丝阵列400所包括的熔丝(未示出)中的熔丝数据FDATA的正确电平。
而是,在启动准备区段期间,在第一读取操作、判断操作和控制操作停止以第三重复次数M交替地重复执行之后,经由附加电平控制操作再次控制的读取参考电压VREFSA的电平可被认为是能够没有故障地读取被编程在熔丝阵列400所包括的熔丝(未示出)中的熔丝数据FDATA的正确电平。因此,在启动区段中使用在启动准备区段期间经由附加电平控制操作再次控制了读取参考电压VREFSA的电平的第二读取操作,且被编程在除验证熔丝402外的其他熔丝中的熔丝数据FDATA被读取为读取数据RDDATA{NORMAL},并可以是确保了可靠性的操作。
根据如上所述的本发明的实施例,在读取被编程在熔丝阵列400中的数据的启动区段之前执行启动准备区段。由于读取参考电压VREFSA的最终电平是通过在启动准备区段期间通过改变读取参考电压VREFSA的电平而在重复读取RDDATA{PRE}时对是否正常读取了以预定值被编程在熔丝阵列400的验证熔丝402中的数据EXPDATA进行训练的方式而确定的,因此读取参考电压VREFSA的电平可被判断为具有正确电平。
特别是,无论半导体器件的PVT变化如何,都可始终产生具有正确电平的读取参考电压VREFSA,因为读取参考电压VREFSA的电平是以在启动区段之前自动地执行启动准备区段的方式而判断出的。
此外,由于被编程在熔丝阵列400的验证熔丝402中的、具有预定值的数据EXPDATA被重复读取以输出读取数据RDDATA{PRE}的训练方式,无需设置相比于熔丝阵列400占用相对较大面积的单独的金属熔丝或单电熔丝以设定读取参考电压VREFSA的电平。
虽然已经结合具体的实施例描述了本发明,但是注意的是,本发明的实施例不是限制性的而是描述性的。此外,注意的是,在不脱离如所附权利要求所限定的本发明的范围的情况下,本发明可以经由替换、改变和变型而以各种方式来实现,
此外,在前述实施例中所说明的逻辑门和晶体管的配置及类型可基于所输入信号的极性而不同地实施。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种半导体器件,包括:
熔丝阵列,其包括验证熔丝和正常熔丝;
判断块,其适于:基于读取参考电压来读取被编程在所述验证熔丝中的数据,且在启动准备区段期间,判断读取值是否与预定值相同;以及
电平控制块,其适于:在所述启动准备区段期间,基于判断结果来调整所述读取参考电压的电平。
技术方案2.如技术方案1所述的半导体器件,其中,所述预定值是被编程在所述验证熔丝中的值。
技术方案3.如技术方案2所述的半导体器件,其中,所述判断块包括:
读取单元,其适于:在所述启动准备区段期间,基于所述读取参考电压来选择和读取被编程在所述验证熔丝中的数据;以及
比较单元,其适于:在所述启动准备区段期间,将所述读取单元的读取值与所述预定值相比较以产生比较信号,所述比较信号在所述读取单元的读取值与所述预定值相同时被激活,以及在所述读取单元的所述读取值不同于所述预定值时被去激活。
技术方案4.如技术方案3所述的半导体器件,还包括:
操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于第一重复次数来交替地重复操作,所述第一重复次数根据所述比较信号是可变的。
技术方案5.如技术方案4所述的半导体器件,其中,所述操作控制块响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块交替地重复操作,以及当在所述判断块和所述电平控制块重复操作了等于或小于所述第一重复次数的第二重复次数时所述比较信号处于激活状态时,停止控制所述判断块和所述电平控制块交替地重复操作。
技术方案6.如技术方案5所述的半导体器件,所述操作控制块包括:
计数单元,其适于:在所述启动准备区段期间,每当所述激活状态的比较信号产生时基于所述判断块的操作结果来改变计数次数、当所述比较信号被去激活时初始化所述计数次数、以及当所述计数次数到达所述第二重复次数时产生操作完成信号;以及
操作单元,其适于:响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块重复操作,以及响应于所述操作完成信号而停止控制所述判断块和所述电平控制块重复操作。
技术方案7.如技术方案5所述的半导体器件,其中,在启动区段期间,所述读取单元基于具有由所述电平控制块判断出的电平的读取参考电压,来读取被编程在所述正常熔丝中的数据。
技术方案8.如技术方案3所述的半导体器件,还包括:
操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于固定的第三重复次数来重复操作,以储存每次重复操作所产生的所述比较信号。
技术方案9.如技术方案8所述的半导体器件,其中,所述操作控制块包括:
计数单元,其适于:在所述启动准备区段期间,每当所述判断块和所述电平控制块重复操作时改变计数次数,以在所述计数次数到达所述第三重复次数时产生操作完成信号;
操作单元,其适于:响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块重复操作,以及基于所述操作完成信号而停止控制所述判断块和所述电平控制块重复操作;以及
储存单元,其适于:在所述启动准备区段期间,储存每当所述判断块和所述电平控制块重复操作时从所述判断块产生的所述比较信号。
技术方案10.如技术方案9所述的半导体器件,还包括:
电平判断块,其适于:在所述启动准备区段期间,在由所述操作控制块停止所述判断块和所述电平控制块的重复操作之后,响应于储存在所述储存单元中的与所述第三重复次数相对应的所述比较信号的电平改变状态,来调整所述读取参考电压的电平。
技术方案11.如技术方案10所述的半导体器件,其中,在启动区段期间,所述读取单元基于由所述电平判断块调整的所述读取参考电压,来读取被编程在所述正常熔丝中的数据。
技术方案12.一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法包括:
在启动准备区段期间,通过基于读取参考电压来读取被编程在所述第一熔丝中的数据而执行第一读取操作,以产生读取数据;
在所述启动准备区段期间,通过判断所述读取数据的值是否与被编程的预定值相同而执行判断操作,以产生判断结果;以及
在所述启动准备区段期间,通过基于所述判断结果来改变所述读取参考电压的电平而执行控制操作。
技术方案13.如技术方案12所述的方法,其中,所述判断操作的执行包括:
在所述启动准备区段期间,当所述读取数据的值与所述预定值相同时,激活比较信号;以及
在所述启动准备区段期间,当所述读取数据的值与所述预定值不同时,去激活所述比较信号。
技术方案14.如技术方案13所述的方法,还包括:
在所述启动准备区段期间,根据第一重复次数来交替地重复所述判断操作的执行和所述控制操作的执行,所述第一重复次数基于所述比较信号是可变的。
技术方案15.如技术方案14所述的方法,其中,所述操作的重复包括:
响应于进入所述启动准备区段,开始交替地重复所述判断操作的执行和所述控制操作的执行;以及
当在所述操作的重复被连续地执行了等于或小于所述第一重复次数的第二重复次数时所述比较信号处于激活状态时,停止交替地重复所述判断操作的执行和所述控制操作的执行。
技术方案16.如技术方案15所述的方法,还包括:
在启动区段期间,通过基于电压电平是在最后的控制操作中判断出的读取参考电压而读取被编程在所述第二熔丝中的数据,来执行第二读取操作。
技术方案17.如技术方案13所述的方法,还包括:
在所述启动准备区段期间,以固定的第三重复次数来交替地重复所述判断操作的执行和所述控制操作的执行,以储存每次重复执行所产生的所述比较信号。
技术方案18.如技术方案17所述的方法,其中,所述操作的重复包括:
响应于进入所述启动准备区段,开始交替地重复所述判断操作的执行和所述控制操作的执行;
在所述启动准备区段期间,每当交替地重复所述判断操作和所述控制操作的执行时,储存所述判断操作的执行中所产生的所述比较信号;以及
当所述重复次数等于所述第三重复次数时,停止交替地重复所述判断操作的执行和所述控制操作的执行。
技术方案19.如技术方案18所述的方法,还包括:
在所述启动准备区段期间,在所述操作的重复停止之后,通过响应于与储存的第三重复次数相对应的所述比较信号的电平改变状态而调整所述读取参考电压的电平,来执行附加控制操作;以及
在启动区段期间,通过基于在执行所述附加控制操作中判断出的所述读取参考电压的电平而读取被编程在所述第二熔丝中的数据,来执行第二读取操作。
技术方案20.一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法包括:
在启动准备区段期间,基于读取参考电压来读取被编程在所述第一熔丝中的数据;
在所述启动准备区段期间,基于所述读取数据来调整所述读取参考电压的电平;以及
在启动区段期间,基于调整的所述读取参考电压来读取被编程在所述第二熔丝中的数据。

Claims (10)

1.一种半导体器件,包括:
熔丝阵列,其包括验证熔丝和正常熔丝;
判断块,其适于:基于读取参考电压来读取被编程在所述验证熔丝中的数据,且在启动准备区段期间,判断读取值是否与预定值相同;以及
电平控制块,其适于:在所述启动准备区段期间,基于判断结果来调整所述读取参考电压的电平。
2.如权利要求1所述的半导体器件,其中,所述预定值是被编程在所述验证熔丝中的值。
3.如权利要求2所述的半导体器件,其中,所述判断块包括:
读取单元,其适于:在所述启动准备区段期间,基于所述读取参考电压来选择和读取被编程在所述验证熔丝中的数据;以及
比较单元,其适于:在所述启动准备区段期间,将所述读取单元的读取值与所述预定值相比较以产生比较信号,所述比较信号在所述读取单元的读取值与所述预定值相同时被激活,以及在所述读取单元的所述读取值不同于所述预定值时被去激活。
4.如权利要求3所述的半导体器件,还包括:
操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于第一重复次数来交替地重复操作,所述第一重复次数根据所述比较信号是可变的。
5.如权利要求4所述的半导体器件,其中,所述操作控制块响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块交替地重复操作,以及当在所述判断块和所述电平控制块重复操作了等于或小于所述第一重复次数的第二重复次数时所述比较信号处于激活状态时,停止控制所述判断块和所述电平控制块交替地重复操作。
6.如权利要求5所述的半导体器件,所述操作控制块包括:
计数单元,其适于:在所述启动准备区段期间,每当所述激活状态的比较信号产生时基于所述判断块的操作结果来改变计数次数、当所述比较信号被去激活时初始化所述计数次数、以及当所述计数次数到达所述第二重复次数时产生操作完成信号;以及
操作单元,其适于:响应于进入所述启动准备区段而开始控制所述判断块和所述电平控制块重复操作,以及响应于所述操作完成信号而停止控制所述判断块和所述电平控制块重复操作。
7.如权利要求5所述的半导体器件,其中,在启动区段期间,所述读取单元基于具有由所述电平控制块判断出的电平的读取参考电压,来读取被编程在所述正常熔丝中的数据。
8.如权利要求3所述的半导体器件,还包括:
操作控制块,其适于:在所述启动准备区段期间,控制所述判断块和所述电平控制块基于固定的第三重复次数来重复操作,以储存每次重复操作所产生的所述比较信号。
9.一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法包括:
在启动准备区段期间,通过基于读取参考电压来读取被编程在所述第一熔丝中的数据而执行第一读取操作,以产生读取数据;
在所述启动准备区段期间,通过判断所述读取数据的值是否与被编程的预定值相同而执行判断操作,以产生判断结果;以及
在所述启动准备区段期间,通过基于所述判断结果来改变所述读取参考电压的电平而执行控制操作。
10.一种操作具有熔丝阵列的半导体器件的方法,所述熔丝阵列包括第一熔丝和第二熔丝,所述方法包括:
在启动准备区段期间,基于读取参考电压来读取被编程在所述第一熔丝中的数据;
在所述启动准备区段期间,基于所述读取数据来调整所述读取参考电压的电平;以及
在启动区段期间,基于调整的所述读取参考电压来读取被编程在所述第二熔丝中的数据。
CN201410820304.2A 2014-06-16 2014-12-25 具有熔丝阵列的半导体器件及其操作方法 Active CN105280236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140072889A KR20150144147A (ko) 2014-06-16 2014-06-16 반도체 장치 및 그의 동작방법
KR10-2014-0072889 2014-06-16

Publications (2)

Publication Number Publication Date
CN105280236A true CN105280236A (zh) 2016-01-27
CN105280236B CN105280236B (zh) 2020-07-17

Family

ID=54836704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410820304.2A Active CN105280236B (zh) 2014-06-16 2014-12-25 具有熔丝阵列的半导体器件及其操作方法

Country Status (4)

Country Link
US (1) US9390811B2 (zh)
KR (1) KR20150144147A (zh)
CN (1) CN105280236B (zh)
TW (1) TWI678702B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718243A (zh) * 2018-07-11 2020-01-21 爱思开海力士有限公司 执行参考电压训练操作的存储系统和存储系统的操作方法
CN110751978A (zh) * 2019-10-16 2020-02-04 上海华虹宏力半导体制造有限公司 用于非挥发性存储器的测试校调方法及测试校调电路
CN113744784A (zh) * 2020-05-28 2021-12-03 西部数据技术公司 分层读取参考校准

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075861A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치
JP6644134B2 (ja) 2016-04-27 2020-02-12 日本たばこ産業株式会社 香味吸引器用カートリッジ及び香味吸引器
KR102408843B1 (ko) * 2017-08-09 2022-06-15 에스케이하이닉스 주식회사 반도체 장치
US10437557B2 (en) * 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法
US11138316B2 (en) * 2019-06-28 2021-10-05 Intel Corporation Apparatus and method to provide secure fuse sense protection against power attacks

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362741A (zh) * 2000-12-27 2002-08-07 株式会社东芝 熔断丝电路
US20080089167A1 (en) * 2006-10-12 2008-04-17 Elpida Memory, Inc. Semiconductor memory and memory module
CN101458965A (zh) * 2007-12-13 2009-06-17 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
US20090251943A1 (en) * 2008-04-03 2009-10-08 Sidense Corp. Test circuit for an unprogrammed otp memory array
CN102113058A (zh) * 2008-04-09 2011-06-29 拉姆伯斯公司 可编程存储器修复方案
CN102110476A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 具有用于修复缺陷单位单元的冗余电路的半导体存储装置
CN102467971A (zh) * 2010-11-15 2012-05-23 三星电子株式会社 包括熔丝阵列的半导体器件和操作其的方法
CN102760494A (zh) * 2011-04-28 2012-10-31 海力士半导体有限公司 具有熔丝电路的半导体集成电路和半导体存储器件
CN102870162A (zh) * 2010-04-30 2013-01-09 飞思卡尔半导体公司 验证一次可编程存储器的写使能的电路
CN103295648A (zh) * 2012-02-29 2013-09-11 三星电子株式会社 修复存储器单元的设备和方法及包括该设备的存储器系统
CN103377711A (zh) * 2012-04-30 2013-10-30 爱思开海力士有限公司 具有阵列电熔丝的半导体集成电路及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688899B2 (ja) * 1998-09-08 2005-08-31 株式会社東芝 半導体集積回路装置
JP2006310457A (ja) * 2005-04-27 2006-11-09 Toshiba Corp 半導体集積回路
JP5266920B2 (ja) * 2008-07-15 2013-08-21 富士通セミコンダクター株式会社 ヒューズ素子読み出し回路
KR101780828B1 (ko) * 2012-02-06 2017-09-22 매그나칩 반도체 유한회사 비휘발성 메모리 장치
KR20140146867A (ko) 2013-06-18 2014-12-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362741A (zh) * 2000-12-27 2002-08-07 株式会社东芝 熔断丝电路
US20080089167A1 (en) * 2006-10-12 2008-04-17 Elpida Memory, Inc. Semiconductor memory and memory module
CN101458965A (zh) * 2007-12-13 2009-06-17 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
US20090251943A1 (en) * 2008-04-03 2009-10-08 Sidense Corp. Test circuit for an unprogrammed otp memory array
CN102113058A (zh) * 2008-04-09 2011-06-29 拉姆伯斯公司 可编程存储器修复方案
CN102110476A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 具有用于修复缺陷单位单元的冗余电路的半导体存储装置
CN102870162A (zh) * 2010-04-30 2013-01-09 飞思卡尔半导体公司 验证一次可编程存储器的写使能的电路
CN102467971A (zh) * 2010-11-15 2012-05-23 三星电子株式会社 包括熔丝阵列的半导体器件和操作其的方法
CN102760494A (zh) * 2011-04-28 2012-10-31 海力士半导体有限公司 具有熔丝电路的半导体集成电路和半导体存储器件
CN103295648A (zh) * 2012-02-29 2013-09-11 三星电子株式会社 修复存储器单元的设备和方法及包括该设备的存储器系统
CN103377711A (zh) * 2012-04-30 2013-10-30 爱思开海力士有限公司 具有阵列电熔丝的半导体集成电路及其驱动方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718243A (zh) * 2018-07-11 2020-01-21 爱思开海力士有限公司 执行参考电压训练操作的存储系统和存储系统的操作方法
CN110718243B (zh) * 2018-07-11 2023-10-10 爱思开海力士有限公司 执行参考电压训练操作的存储系统和存储系统的操作方法
CN110751978A (zh) * 2019-10-16 2020-02-04 上海华虹宏力半导体制造有限公司 用于非挥发性存储器的测试校调方法及测试校调电路
CN113744784A (zh) * 2020-05-28 2021-12-03 西部数据技术公司 分层读取参考校准

Also Published As

Publication number Publication date
TW201601159A (zh) 2016-01-01
TWI678702B (zh) 2019-12-01
KR20150144147A (ko) 2015-12-24
CN105280236B (zh) 2020-07-17
US9390811B2 (en) 2016-07-12
US20150364210A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
CN105280236A (zh) 具有熔丝阵列的半导体器件及其操作方法
CN105321576B (zh) 半导体存储器件及其操作方法
CN102113058A (zh) 可编程存储器修复方案
US20030031075A1 (en) Semiconductor integrated circuit device and method of manufacturing thereof
CN104700898B (zh) 半导体器件和驱动半导体器件的方法
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
US20160224451A1 (en) Multi-Domain Fuse Management
US8023354B2 (en) Semiconductor memory device including a fuse set and a current controlling unit
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US8511564B2 (en) System including semiconductor devices and controller and method for operating the same
CN105047227B (zh) 半导体器件及其操作方法以及包括其的半导体修复系统
CN104733042B (zh) 半导体器件
CN105047226B (zh) 半导体存储器件及其操作方法
US9396809B2 (en) Semiconductor memory device and memory system including the same
US7284168B2 (en) Method and system for testing RAM redundant integrated circuits
KR100870727B1 (ko) 반도체 메모리 장치 및 이 장치의 제어신호 발생 방법
CN108335713B (zh) 半导体存储器装置及其操作方法
US8788893B2 (en) Semiconductor device and memory device
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
KR20160074914A (ko) 리던던시 회로를 포함하는 반도체 메모리 장치
US7684277B2 (en) Non-volatile memory device with controlled application of supply voltage
US20160099075A1 (en) Fuse array circuit and semiconductor system including the same
CN102568600A (zh) 测试半导体器件的方法和系统
JP6035760B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant