CN108335713B - 半导体存储器装置及其操作方法 - Google Patents
半导体存储器装置及其操作方法 Download PDFInfo
- Publication number
- CN108335713B CN108335713B CN201710237921.3A CN201710237921A CN108335713B CN 108335713 B CN108335713 B CN 108335713B CN 201710237921 A CN201710237921 A CN 201710237921A CN 108335713 B CN108335713 B CN 108335713B
- Authority
- CN
- China
- Prior art keywords
- array
- memory
- cells
- current
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 6
- 238000012935 Averaging Methods 0.000 claims abstract description 16
- 238000013459 approach Methods 0.000 claims description 4
- 238000011017 operating method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100322581 Caenorhabditis elegans add-1 gene Proteins 0.000 description 1
- 101100322583 Caenorhabditis elegans add-2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
Landscapes
- Dram (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
半导体存储器装置包括：一存储器阵列，包括多个存储单元，所述存储单元处于一高阻抗状态或一低阻抗状态的任一者；一参考阵列，包括多个参考单元，所述存储单元与所述参考单元具有相同的阻抗‑温度关系，且所述参考单元处于一中阻抗状态，该中阻抗状态介于该高阻抗状态与该低阻抗状态之间；一平均电路，耦接至该参考阵列，用以平均由该参考阵列的所述参考单元所输出的个别参考电流成一平均参考电流；以及一比较器，耦接至该参考阵列与该平均电路，比较该平均参考电流与该存储器阵列的所述存储单元所输出的多个个别存储器电流，以得到多个输出数据以及判断该存储器阵列的所述存储单元的个别阻抗状态。
Description
技术领域
本发明是涉及一种半导体存储器装置及其操作方法。
背景技术
目前许多公司正在发展可变电阻式存储器(Resistive random-access memory，ReRAM)技术，因为ReRAM的优点在于消耗电力较低，且访问速度较快。
ReRAM的阻值有关于温度。故而，如果温度变化的话，ReRAM的阻值也随之变化。通常，以固定电阻来产生固定参考电流。当ReRAM的阻值随温度变化时，由ReRAM所输出的电流也随温度变化。故而，不易判断ReRAM处于高阻状态(high resistance state，HRS)或低阻状态(low resistance state，LRS)，也即，不易判断ReRAM所储存的数据是逻辑1或逻辑0。
故而，需要产生可随温度变化的参考电流。即便温度有大范围变化，仍有可能正确地判断ReRAM处于高阻状态或低阻状态，以正确判读ReRAM的储存数据。
发明内容
根据本发明一实施例，提出一种半导体存储器装置，包括：一存储器阵列，包括多个存储单元，所述存储单元处于一高阻抗状态或一低阻抗状态的任一者；一参考阵列，包括多个参考单元，所述存储单元与所述参考单元具有相同的阻抗-温度关系，且所述参考单元处于一中阻抗状态，该中阻抗状态介于该高阻抗状态与该低阻抗状态之间；一平均电路，耦接至该参考阵列，用以平均由该参考阵列的所述参考单元所输出的个别参考电流成一平均参考电流；以及一比较器，耦接至该参考阵列与该平均电路，比较该平均参考电流与该存储器阵列的所述存储单元所输出的多个个别存储器电流，以得到多个输出数据以及判断该存储器阵列的所述存储单元的个别阻抗状态。
根据本发明另一实施例，提出一种半导体存储器装置的操作方法，包括：由一存储器阵列的多个存储器体单元输出多个个别存储器电流，以及由一参考阵列的多个参考单元输出个别参考电流；平均由该参考阵列的所述参考单元所输出的所述个别参考电流成一平均参考电流；以及比较该平均参考电流与该存储器阵列的所述存储单元所输出的所述个别存储器电流，以得到该存储器阵列的所述存储单元的多个输出数据以及判断该存储器阵列的所述存储单元的个别阻抗状态。该存储器阵列的所述存储单元处于一高阻抗状态或一低阻抗状态的任一者。该存储器阵列的所述存储单元与该参考阵列的所述参考单元具有相同的阻抗-温度关系，且该参考阵列的所述参考单元处于一中阻抗状态，该中阻抗状态介于该高阻抗状态与该低阻抗状态之间。
为了对本发明上述及其他方面有更佳了解，下文特列举实施例，并配合所附附图详细说明如下：
附图说明
图1显示根据本案一实施例的半导体存储器装置的功能方块图。
图2显示根据本案实施例的半导体存储器装置的操作方法。
【符号说明】
100：半导体存储器装置 110：存储器阵列
120：参考阵列 130A与130B：行译码器
140A与140B：列译码器 150：平均电路
160：比较器 170：控制器
210-230：步骤
具体实施方式
本说明书的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
在本案实施例中，利用ReRAM来当成参考单元，由多个ReRAM参考单元所产生的参考电流，再经过运算(例如但不受限于，平均)以得到平均参考电流。该平均参考电流可随温度而变化。故而，在本案实施例中，即便当温度变化时，由于平均参考电流也随温度变化，仍可判断ReRAM处于高阻状态或低阻状态。
现请参考图1，其显示根据本案一实施例的半导体存储器装置100的功能方块图。半导体存储器装置100包括：存储器阵列110、参考阵列120、行译码器130A与130B、列译码器140A与140B、平均电路150、比较器160与控制器170。
存储器阵列110包括多个存储单元，所述存储单元例如排列成阵列。存储器阵列110耦接至行译码器130A、列译码器140A与比较器160。存储器阵列110的所述存储单元处于高阻抗状态或低阻抗状态的任一者。
参考阵列120包括多个参考单元，所述参考单元例如排列成阵列。参考阵列120耦接至行译码器130B、列译码器140B与平均电路150。在本案实施例中，存储器阵列110的所述存储单元与参考阵列120的所述参考单元使用相同的半导体单元。在此，以所述存储单元与所述参考单元皆由ReRAM实施为例做说明，但当知本案并不受限于此。在本案其他可能实施例中，所用的所述存储单元与所述参考单元的存储器元件(memory element)的存储器状态随着温度而变化(也即，其存储器元件具有温度相关阻抗状态(impedance state)/存储器状态(memory state))，这也在本案精神范围内，而且，所用的所述存储单元与所述参考单元基本上具有相同的电路架构与操作。
行译码器130A以及列译码器140A对存储器地址Add_1译码以寻址存储器阵列110的所述存储单元。行译码器130A以及列译码器140A的电路架构与操作在此可不特别限定。
同样地，行译码器130B以及列译码器140B对参考地址Add_2译码以寻址参考阵列120的所述参考单元。行译码器130B以及列译码器140B的电路架构与操作在此可不特别限定。
平均电路150用以将由参考阵列120的所述参考单元所输出的多个个别参考电流REF(由参考单元所输出的电流称为参考电流)给予平均后，得到平均参考电流REF_AVG。在本案实施例中，由于该存储器阵列110的所述存储单元与参考阵列120的所述参考单元皆包括ReRAM单元，故而，所述存储单元与所述参考单元的存储器状态随着温度而变化，所述参考单元的所输出的所述参考电流REF也随着温度而变化，该平均参考电流REF_AVG也随着温度而变化。
比较器160比较平均参考电流REF_AVG与存储器阵列110的所述存储单元所输出的个别存储器电流I_MEM，以得到输出数据Dout，以及判定存储器阵列110的所述存储器晶的记忆状态。比较器160的电路架构与操作在此可不特别限定。
控制器170耦接至参考阵列120。控制器170用以控制参考阵列120，以产生所需的参考电流REF与平均参考电流REF_AVG。
为得到所需的参考电流REF与平均参考电流REF_AVG，在本案实施例中，例如但不受限于，在半导体存储器装置100制造完毕并测试通过后，在出厂之前，控制器170可控制和/或改变施加至参考阵列120的操作电压Vin和/或操作电流Iin，以调整参考阵列120的所述参考单元所产生的所述参考电流REF及平均参考电流REF_AVG，直到平均参考电流REF_AVG接近目标电流Icon(其为固定电流，且可由电流产生器所产生)，而且，在此情况下，所述参考单元所产生的所述参考电流REF基本上彼此十分接近(可能未必完全相同，但彼此之间的差异值不大)。
由于施加和/或改变操作电压Vin与操作电流Iin至参考阵列120的所述参考单元，参考阵列120的所述参考单元的各别阻抗状态将被改变，例如，由高阻抗状态变成中阻抗状态，或者是由低阻抗状态变成中阻抗状态。当平均参考电流REF_AVG接近目标电流Icon时，实质上，参考阵列120的所有所述参考单元都会处于中阻抗状态。也即，于出厂之前的初始设定之后，参考阵列120的所有所述参考单元都会处于中阻抗状态，中阻抗状态介于高阻抗状态与低阻抗状态之间。也即，在本案实施例中，当在存取半导体存储器装置100时，参考阵列120的所有所述参考单元都会处于中阻抗状态。
此外，在本案实施例中，如果选择适当数量的参考单元，则所述适当数量的参考单元所输出的所述参考电流之间的差异性也可有效缩小，更降低于平均参考电流的差异性。
当然，图1所示的半导体存储器装置100的功能方块乃是为方便解释而做简化，实际上，本领域技术人员可知，本案实施例的半导体存储器装置100可以还包括其他元件。
现请参考图2，其显示根据本案实施例的半导体存储器装置的操作方法。在步骤210中，由该存储器阵列110的所述存储单元输出多个个别存储器电流I_MEM，以及由该参考阵列120的所述参考单元输出个别参考电流REF。
在步骤220中，平均由该参考阵列120的所述参考单元所输出的个别参考电流REF成该平均参考电流REF_AVG。
在步骤230中，比较该平均参考电流REF_AVG与该存储器阵列110的所述存储单元所输出的所述个别存储器电流I_MEM，以得到该存储器阵列110的所述存储单元的多个输出数据Dout以及判断该存储器阵列110的所述存储单元的个别阻抗状态。
在现有技术中，由于参考电流是固定的，故而，如果温度变化时，ReRAM存储单元输出的存储器电流随之变化，不易正确判读ReRAM记忆单元的数据。
相反地，在本案实施例中，利用ReRAM所组成的参考阵列来产生多个参考电流，且所述参考电流经平均后得到平均参考电流。如果温度变化时，虽然从存储器阵列(由ReRAM所组成)的所述ReRAM的输出电流随之变化，但由于平均参考电流也随温度变化，而且，存储器阵列的所述ReRAM的所述输出电流对温度之间的关系原则上相同于平均参考电流对温度之间的关系(也即，存储器阵列110的所述ReRAM与参考阵列120的所述ReRAM具有相同的阻抗-温度关系)。所以，在本案实施例中，即便温度在大范围内变动，仍可以判读ReRAM的数据。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体存储器装置，包括：
一存储器阵列，包括多个存储单元，所述存储单元处于一高阻抗状态或一低阻抗状态的任一者；
一参考阵列，包括多个参考单元，所述存储单元与所述参考单元具有相同的阻抗-温度关系，且被编程的所述参考单元处于一中阻抗状态，该中阻抗状态在初始设定后介于该高阻抗状态与该低阻抗状态之间；
一平均电路，耦接至该参考阵列，用以对该参考阵列的所述参考单元所输出的多个个别参考电流给予平均后得到一平均参考电流；以及
一比较器，耦接至该参考阵列与该平均电路，比较该平均参考电流与该存储器阵列的所述存储单元所输出的多个个别存储器电流，以得到该存储器阵列的所述存储单元的多个输出数据以及判断该存储器阵列的所述存储单元的个别阻抗状态。
2.如权利要求1所述的半导体存储器装置，其中，该存储器阵列的所述存储单元与该参考阵列的所述参考单元具有相同架构。
3.如权利要求1所述的半导体存储器装置，其中，该存储器阵列的所述存储单元与该参考阵列的所述参考单元包括多个可变电阻式存储器单元。
4.如权利要求1所述的半导体存储器装置，其中，
该存储器阵列的所述存储单元与所述参考单元的存储器状态随着温度而变化；
所述参考单元的所输出的所述参考电流随着温度而变化；以及
该平均参考电流随着温度而变化。
5.如权利要求1所述的半导体存储器装置，还包括：
一控制器，耦接至该参考阵列，该控制器用以控制该参考阵列，以产生所述参考电流与该平均参考电流。
6.如权利要求5所述的半导体存储器装置，其中，
该控制器控制和/或改变施加至该参考阵列的一操作电压和/或一操作电流，以调整该参考阵列的所述参考单元所产生的所述参考电流及该平均参考电流，直到该平均参考电流接近一固定目标电流。
7.如权利要求6所述的半导体存储器装置，其中，
该控制器控制和/或改变施加至该参考阵列的该操作电压和/或该操作电流，以使得该参考阵列的所述参考单元的各别阻抗状态变成该中阻抗状态。
8.一种半导体存储器装置的操作方法，包括：
由一存储器阵列的多个存储单元输出多个个别存储器电流，以及由一参考阵列的多个参考单元输出多个个别参考电流；
对该参考阵列的所述参考单元所输出的所述个别参考电流给予平均后得到一平均参考电流；以及
比较该平均参考电流与该存储器阵列的所述存储单元所输出的所述个别存储器电流，以得到该存储器阵列的所述存储单元的多个输出数据以及判断该存储器阵列的所述存储单元的个别阻抗状态，
其中，该存储器阵列的所述存储单元处于一高阻抗状态或一低阻抗状态的任一者，
该存储器阵列的所述存储单元与该参考阵列的所述参考单元具有相同的阻抗-温度关系，以及
该参考阵列的被编程的所述参考单元处于一中阻抗状态，该中阻抗状态在初始设定后介于该高阻抗状态与该低阻抗状态之间。
9.如权利要求8所述的半导体存储器装置的操作方法，还包括：
控制和/或改变施加至该参考阵列的一操作电压和/或一操作电流，以调整该参考阵列的所述参考单元所产生的所述参考电流及该平均参考电流，直到该平均参考电流接近一固定目标电流。
10.如权利要求9所述的半导体存储器装置的操作方法，还包括：
控制和/或改变施加至该参考阵列的该操作电压和/或该操作电流，以使得该参考阵列的所述参考单元的各别阻抗状态变成该中阻抗状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762448399P | 2017-01-20 | 2017-01-20 | |
| US62/448,399 | 2017-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108335713A CN108335713A (zh) | 2018-07-27 |
| CN108335713B true CN108335713B (zh) | 2021-01-26 |
Family
ID=61872588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710237921.3A Active CN108335713B (zh) | 2017-01-20 | 2017-04-12 | 半导体存储器装置及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9947398B1 (zh) |
| CN (1) | CN108335713B (zh) |
| TW (1) | TWI645402B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11551731B2 (en) | 2020-05-28 | 2023-01-10 | Stmicroelectronics International N.V. | Memory circuit arrangement for accurate and secure read |
| US11749372B2 (en) * | 2020-12-18 | 2023-09-05 | Ememory Technology Inc. | Memory device having reference memory array structure resembling data memory array structure, and methods of operating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070140029A1 (en) * | 2005-12-15 | 2007-06-21 | Hyun-Jo Kim | Resistive memory devices including selected reference memory cells |
| US8817525B2 (en) * | 2012-08-03 | 2014-08-26 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| CN105448331A (zh) * | 2014-08-22 | 2016-03-30 | 华邦电子股份有限公司 | 电阻式随机存取存储器电路以及读取方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101194933B1 (ko) * | 2010-12-08 | 2012-10-25 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| KR102060488B1 (ko) * | 2012-12-27 | 2019-12-30 | 삼성전자주식회사 | 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법 |
| US9165629B2 (en) * | 2013-03-12 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for MRAM sense reference trimming |
| KR102049258B1 (ko) * | 2013-03-15 | 2019-11-28 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및 |
| US9805777B2 (en) * | 2016-02-24 | 2017-10-31 | Arm Ltd. | Sense amplifier |
-
2017
- 2017-04-07 TW TW106111805A patent/TWI645402B/zh active
- 2017-04-10 US US15/482,978 patent/US9947398B1/en active Active
- 2017-04-12 CN CN201710237921.3A patent/CN108335713B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070140029A1 (en) * | 2005-12-15 | 2007-06-21 | Hyun-Jo Kim | Resistive memory devices including selected reference memory cells |
| US8817525B2 (en) * | 2012-08-03 | 2014-08-26 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| CN105448331A (zh) * | 2014-08-22 | 2016-03-30 | 华邦电子股份有限公司 | 电阻式随机存取存储器电路以及读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI645402B (zh) | 2018-12-21 |
| CN108335713A (zh) | 2018-07-27 |
| TW201828296A (zh) | 2018-08-01 |
| US9947398B1 (en) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8111572B2 (en) | Disturb control circuits and methods to control memory disturbs among multiple layers of memory | |
| US7499304B2 (en) | Systems for high bandwidth one time field-programmable memory | |
| US7495947B2 (en) | Reverse bias trim operations in non-volatile memory | |
| US7495945B2 (en) | Non-volatile memory cell for storage of a data item in an integrated circuit | |
| US8811059B2 (en) | Resistive memory apparatus, layout structure, and sensing circuit thereof | |
| JP7471422B2 (ja) | メモリセルの三状態プログラミング | |
| US20080025061A1 (en) | High bandwidth one time field-programmable memory | |
| US20130250657A1 (en) | System and Method for Writing Data to an RRAM Cell | |
| KR101755772B1 (ko) | 가변 트림 파라미터들을 갖는 메모리 디바이스 | |
| JP2023508515A (ja) | メモリセルのマルチステートプログラミング | |
| CN105280236B (zh) | 具有熔丝阵列的半导体器件及其操作方法 | |
| US9019003B2 (en) | Voltage generation circuit | |
| CN108335713B (zh) | 半导体存储器装置及其操作方法 | |
| JP2016522956A (ja) | 抵抗可変メモリセンシング | |
| TWI514384B (zh) | 半導體記憶體裝置與其驅動方法 | |
| CN109036490A (zh) | 包括otp存储器单元的存储器设备及其编程方法 | |
| US9214224B2 (en) | Memory elements with series volatile and nonvolatile switches | |
| US10388383B2 (en) | EPROM device for storing multi-bit data and read circuit of EPROM device | |
| US9142319B2 (en) | Semiconductor device employing fuse programming | |
| US8599635B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| US7499333B2 (en) | Boost voltage generating circuit and method thereof | |
| CN112863572B (zh) | 具有自终止控制功能的电阻内存以及自终止控制方法 | |
| JP5715306B2 (ja) | クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出 | |
| US9589662B2 (en) | Resistive memory device with variable cell current amplification | |
| JP6047188B2 (ja) | クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |