KR20130090714A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20130090714A
KR20130090714A KR1020120012053A KR20120012053A KR20130090714A KR 20130090714 A KR20130090714 A KR 20130090714A KR 1020120012053 A KR1020120012053 A KR 1020120012053A KR 20120012053 A KR20120012053 A KR 20120012053A KR 20130090714 A KR20130090714 A KR 20130090714A
Authority
KR
South Korea
Prior art keywords
switching element
read
voltage
resistor
fuse
Prior art date
Application number
KR1020120012053A
Other languages
English (en)
Other versions
KR101780828B1 (ko
Inventor
김재운
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020120012053A priority Critical patent/KR101780828B1/ko
Priority to US13/724,536 priority patent/US9082475B2/en
Priority to TW101150689A priority patent/TWI583177B/zh
Priority to CN201310029876.4A priority patent/CN103247336B/zh
Publication of KR20130090714A publication Critical patent/KR20130090714A/ko
Application granted granted Critical
Publication of KR101780828B1 publication Critical patent/KR101780828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치가 개시된다. 본 비휘발성 메모리 장치는, e-퓨즈(e-fuse)를 포함하는 복수의 단위 셀, 비휘발성 메모리 장치의 읽기 동작시 복수의 단위 셀에 읽기 전압을 제공하는 읽기 전원 공급부, 복수의 단위 셀 중 읽기 및 쓰기 동작이 수행될 단위 셀을 선택하는 동작 제어부, 직렬 연결된 복수의 저항을 이용하여 읽기 전압을 전압 분배하고, 전압 분배된 전압을 기준 전압으로 생성하는 기준 전압 생성부, 및, 읽기 전압에 의한 선택된 단위 셀의 e-퓨즈의 전압 크기 및 기준 전압의 크기를 비교하여, 선택된 단위 셀의 e-퓨즈의 데이터를 감지하는 센싱부를 포함한다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 복수의 저항을 이용하여 기준 전압을 생성하고, 생성된 기준 전압을 이용하여 e-퓨즈의 상태를 정확히 감지할 수 있는 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리는 전원이 차단되어도 저장된 정보를 유지하는 기능을 하는 메모리로, PMIC, MCD, 디스플레이 구동 칩, CMOS 이미지 센서 등에 응용된다. 최근에는 낮은 메모리 용량이 요구되는 아날로그 트리밍, 보안 코드, 내장형 비휘발성 저장장치 기능을 위한 OTP 메모리가 다양하게 사용되고 있다.
OTP(One Time Programmable) 메모리는 원하는 정보를 한번 프로그램할 수 있는 메모리로, 안티퓨즈 OTP 메모리와 e-퓨즈 OTP 메모리로 구분될 수 있다. 안티퓨즈 방식의 OTP 메모리는 얇은 게이트 산화막의 MOS 캐패시터의 양단에 고전압을 인가해 퓨즈를 전기적으로 단락시켜 프로그램하는 메모리로 셀 면적이 작아 저전력의 IP(Intellectual Property)를 구현할 수 있고 프로그램 시 전류 소모가 적어 바이트 단위의 프로그램이 가능한 장점이 있다.
하지만, 얇은 게이트 산화막을 깨기 위해서는 고전압을 필요하기 때문에 별도의 외부 프로그램 전압이 필요하다는 단점이 있고, 산화막의 두께가 얇아지면서 소프트 브레이크다운(soft breakdown) 현상에 의해 프로그램 동작이 실패할 가능성이 있다는 문제점이 있다.
e-퓨즈(e-Fuse) 방식의 OTP 메모리는 폴리 퓨즈(poly fuse)에 수십mA 정도의 과전류를 흘려 퓨즈의 저항값을 변화시킴으로써 프로그램하는 메모리로 프로그램 시 높은 프로그램 전압이 불필요하여 안티퓨즈 방식의 OTP에 비해 공정 의존도가 낮아 다양한 공정에서 연구되고 있다.
한편, e-퓨즈 방식의 OTP 메모리는 기준 전압의 출력과 e-퓨즈의 전압 출력을 비교하여, e-퓨즈가 프로그램 상태인지 초기 상태인지를 파악하였다. 그러나 종래에는 트랜지스터를 이용하여 기준 전압 출력을 생성하였다는 점에서, 트랜지스터의 특성(즉, 공정 변화, 온도 및 전압 특성)에 민감하게 동작하는 문제점이 있었다.
따라서, 본 발명의 목적은 복수의 저항을 이용하여 기준 전압을 생성하고, 생성된 기준 전압을 이용하여 e-퓨즈의 상태를 정확히 감지할 수 있는 비휘발성 메모리 장치를 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 e-퓨즈(e-fuse)를 포함하는 복수의 단위 셀, 상기 비휘발성 메모리 장치의 읽기 동작시 상기 복수의 단위 셀에 읽기 전압을 제공하는 읽기 전원 공급부, 상기 복수의 단위 셀 중 읽기 및 쓰기 동작이 수행될 단위 셀을 선택하는 동작 제어부, 직렬 연결된 복수의 저항을 이용하여 상기 읽기 전압을 전압 분배하고, 전압 분배된 전압을 기준 전압으로 생성하는 기준 전압 생성부, 및, 상기 읽기 전압에 의한 상기 선택된 단위 셀의 e-퓨즈를 통한 전압 크기 및 상기 기준 전압의 크기를 비교하여, 상기 선택된 단위 셀의 e-퓨즈의 데이터를 감지하는 센싱부를 포함한다.
이 경우, 상기 단위 셀은, 1비트 정보를 저장하는 e-퓨즈, 상기 읽기 전압을 선택적으로 상기 e-퓨즈에 제공하는 제1 스위칭 소자, 및, 상기 읽기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제2 스위칭 소자를 포함할 수 있다.
이 경우, 상기 제1 스위칭 소자는, 드레인이 상기 읽기 전원 공급부와 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 상기 e-퓨즈의 일 단과 연결되는 nMOS이고, 상기 제2 스위칭 소자는, 드레인이 상기 e-퓨즈의 타 단과 연결되고, 게이트가 상기 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
한편, 상기 단위 셀은, 상기 비휘발성 메모리 장치의 쓰기 동작시 상기 e-퓨즈에 쓰기 전압을 제공하는 입력부, 및, 상기 쓰기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제3 스위칭 소자를 더 포함할 수 있다.
이 경우, 상기 제3 스위칭 소자는, 드레인이 상기 e-퓨즈의 일 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
한편, 본 비휘발성 메모리 장치는, 상기 복수의 단위 셀에 읽기 전압에 의한 전류 또는 쓰기 전압에 의한 전류가 선택적으로 흐르도록 하는 읽기/쓰기 제어부를 더 포함할 수 있다.
이 경우, 상기 단위 셀은, 상기 읽기 전압을 선택적으로 상기 e-퓨즈에 제공하는 제4 스위칭 소자, 및, 일 단이 상기 제4 스위칭 소자와 연결되고, 타 단이 상기 읽기/쓰기 제어부에 연결된 e-퓨즈를 포함할 수 있다.
이 경우, 상기 제4 스위칭 소자는 드레인이 상기 읽기 전압을 입력받고, 게이트가 셀 선택 신호를 입력받고, 소스가 상기 e-퓨즈의 일 단과 연결된 것이 바람직하다.
한편, 상기 단위 셀은, 상기 쓰기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제5 스위칭 소자를 더 포함할 수 있다.
이 경우, 상기 제5 스위칭 소자는, 드레인이 상기 e-퓨즈의 일 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
한편, 상기 읽기/쓰기 제어부는, 상기 비휘발성 메모리 장치의 쓰기 동작시 쓰기 전압을 선택적으로 상기 단위 셀에 제공하는 제6 스위칭 소자, 및, 상기 비휘발성 메모리 장치의 읽기 동작시 상기 읽기 전압에 의하여 상기 단위 셀에 전류가 흐르도록 하는 제7 스위칭 소자를 포함할 수 있다.
이 경우, 상기 제6 스위칭 소자는, 소스가 쓰기 전압을 입력받고, 게이트가 쓰기 제어 신호를 입력받고, 드레인이 상기 제7 스위칭 소자의 일 단 및 상기 e-퓨즈와 공통 연결되는 pMOS이고, 상기 제7 스위칭 소자는, 드레인이 제6 스위칭 소자의 드레인 및 상기 e-퓨즈와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
한편, 상기 읽기 전원 공급부는, 상기 비휘발성 메모리 장치의 읽기 동작시 읽기 전압을 선택적으로 상기 복수의 단위 셀에 제공하는 제8 스위칭 소자, 및, 기설정된 제1 저항값을 갖는 제1 저항을 포함할 수 있다.
이 경우, 상기 제8 스위칭 소자는, 소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 상기 제1 저항의 일 단과 연결되는 pMOS이고, 상기 제1 저항은 일 단이 상기 제8 스위칭 소자의 드레인과 연결되고, 타 단이 상기 복수의 단위 셀과 상기 비교부에 공통 연결되는 것이 바람직하다.
이 경우, 상기 센싱부는, 상기 선택된 e-퓨즈를 통한 전압 크기가 상기 기준 전압의 크기보다 작으면 상기 선택된 e-퓨즈가 프로그램되지 않은 것으로 판단하고, 상기 선택된 e-퓨즈를 통한 전압 크기가 상기 기준 전압의 크기보다 크면 상기 선택된 e-퓨즈는 프로그램된 것으로 판단하는 것이 바람직하다.
이 경우, 상기 기준 전압 생성부는, 기설정된 제2 저항값을 갖는 제2 저항, 상기 제2 저항과 직렬 연결되는 기설정된 제3 저항값을 갖는 제3 저항, 상기 읽기 전압을 선택적으로 상기 제2 저항에 제공하는 제 9 스위칭 소자, 및, 상기 읽기 전압에 의하여 상기 제2 저항 및 제3 저항에 전류가 흐르도록 하는 제10 스위칭 소자를 포함할 수 있다.
이 경우, 상기 기준 전압 생성부는, 선택적으로 상기 제2 저항 및 제3 저항을 연결하는 제 11 스위칭 소자를 더 포함할 수 있다.
이 경우, 상기 제9 스위칭 소자는, 소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 상기 제2 저항의 일 단과 연결되는 pMOS이고, 상기 제2 저항은, 일 단이 상기 제9 스위칭 소자의 드레인과 연결되고, 타 단이 센싱부와 연결되고, 상기 제11 스위칭 소자는, 드레인이 상기 제2 저항의 타 단과 상기 센싱부와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 상기 제3 저항의 일 단과 연결되는 nMOS이고, 상기 제3 저항은, 일 단이 상기 제11 스위칭 소자의 소스와 연결되고, 상기 제10 스위칭 소자는, 드레인이 상기 제3 저항의 타 단과 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
한편, 상기 기준 전압 생성부는, 상기 기준 전압을 상승시키는 기준 전압 상승부, 및, 상기 기준 전압을 하강시키는 기준 전압 하강부를 더 포함할 수 있다.
이 경우, 상기 기준 전압 하강부는, 상기 제2 저항과 직렬 연결되며, 기설정된 제4 저항값을 갖는 제4 저항, 및, 상기 읽기 전압을 선택적으로 상기 제4 저항에 제공하는 제12 스위칭 소자를 포함할 수 있다.
한편, 상기 제12 스위칭 소자는, 소스가 상기 읽기 전압을 입력받고, 게이트가 제1 테스트 제어 신호를 입력받고, 드레인이 상기 제4 저항의 일 단에 연결되는 pMOS인 것이 바람직하다.
한편, 상기 기준 전압 상승부는, 상기 제3 저항과 직렬 연결되고, 기설정된 제5 저항값을 갖는 제5 저항, 및, 상기 읽기 전압에 의하여 상기 제2 저항, 제3 저항 및 제5 저항에 전류가 흐르도록 하는 제13 스위칭 소자를 포함할 수 있다.
이 경우, 상기 제13 스위칭 소자는, 드레인이 상기 제5 저항의 타 단과 연결되고, 게이트가 제2 테스트 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것이 바람직하다.
따라서, 본 실시 예에 따른 비휘발성 메모리 장치는 정확한 저항값을 갖는 non-salicide poly 저항등을 이용하여 기준 전압을 생성하는바, e-퓨즈의 상태를 정확하게 감지할 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 메모리 장치의 구성을 나타내는 블록도,
도 2는 제1 실시 예에 따른 비휘발성 메모리 장치의 회로도,
도 3은 제1 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작을 설명하기 위한 회로도,
도 4는 제1 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 회로도,
도 5는 제1 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 6은 제1 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 7은 제2 실시 예에 따른 비휘발성 메모리 장치의 회로도,
도 8은 제2 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작을 설명하기 위한 회로도,
도 9는 제2 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 회로도,
도 10 및 도 11은 제2 실시 예에 따른 비휘발성 메모리 장치의 테스트 동작을 설명하기 위한 회로도,
도 12는 제2 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 13은 제2 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 14는 제2 실시 예에 따른 비휘발성 메모리 장치의 제1 테스트 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 15는 제2 실시 예에 따른 비휘발성 메모리 장치의 제2 테스트 동작시의 동작 제어부의 동작을 설명하기 위한 도면,
도 16은 다른 실시 예에 따른 기준 전압 생성부의 회로도, 그리고,
도 17은 다른 실시 예에 따른 기준 전압 생성부에 대한 동작 제어부의 동작을 설명하기 위한 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 본 실시 예에 따른 비휘발성 메모리 장치(100)는 복수의 단위 셀(110), 읽기 전원 공급부(120), 센싱부(130), 기준 전압 생성부(140), 읽기/쓰기 제어부(150) 및 동작 제어부(160)로 구성된다.
복수의 단위 셀(110)은 각각 e-퓨즈(e-fuse)를 포함한다. 구체적으로, 복수의 단위 셀(110) 각각은 도 2에 도시된 바와 같이 3개의 스위칭 소자와 하나의 e-퓨즈로 구성될 수 있으며, 도 7에 도시된 바와 같이 2개의 스위칭 소자와 하나의 e-퓨즈로 구성될 수도 있다. 여기서 e-퓨즈는 폴리 퓨즈(poly fuse)일 수 있으며, 과전류에 의하여 저항값이 변한다. 예를 들어, 프로그램되기 전에는 대략 50~200 옴을 가지며, 프로그램되면 대략 3k~10k옴 이상을 가질 수 있다.
읽기 전원 공급부(120)는 복수의 단위 셀(110)에 읽기 전압을 제공한다. 구체적으로, 읽기 전원 공급부(120)는 비휘발성 메모리 장치(100)의 읽기 동작시에 복수의 단위 셀(110)에 읽기 전압을 제공할 수 있다. 한편, 읽기 전원 공급부(120)는 도 2 및 도 7에 도시된 바와 같이 1개의 스위칭 소자와 하나의 저항으로 구성될 수 있다.
센싱부(130)는 선택된 단위 셀의 e-퓨즈의 읽기 전압에 의한 전압 크기 및 기준 전압의 크기를 비교하여, 선택된 단위 셀의 e-퓨즈의 상태를 감지한다. 구체적으로, 센싱부(130)는 선택된 e-퓨즈를 통한 전압 크기가 기준 전압 생성부(140)에서 생성된 기준 전압의 크기보다 작으면 선택된 e-퓨즈가 프로그램되지 않은 것으로 판단하고, 선택된 e-퓨즈를 통한 전압 크기가 기준 전압 생성부(140)에서 생성된 기준 전압의 크기보다 크면 선택된 e-퓨즈는 프로그램된 것으로 판단할 수 있다.
기준 전압 생성부(140)는 직렬 연결된 복수의 저항을 이용하여 읽기 전압을 전압 분배하고 전압 분배된 전압을 기준 전압으로 생성한다. 구체적으로, 기준 전압 생성부(140)의 구성 및 동작에 대해서는 도 2, 도 7 및 도 16을 참조하여 후술한다.
읽기/쓰기 제어부(150)는 복수의 단위 셀에 읽기 전압에 의한 전류 또는 쓰기 전압에 의한 전류가 선택적으로 흐르도록 한다. 구체적으로, 읽기/쓰기 제어부(150)는 비휘발성 메모리 장치(100)의 읽기 동작시에 복수의 단위 셀 중 선택된 단위 셀에 읽기 전압에 의한 전류가 흐르도록 하고, 비휘발성 메모리 장치(100)의 쓰기 동작시에 복수의 단위 셀 중 선택된 단위 셀이 쓰기 전압에 의한 전류가 흐르도록 할 수 있다. 한편, 읽기/쓰기 제어부(150)는 실시 예에 따라서 단위 셀에 함께 포함되는 형태로도 구현될 수 있다.
동작 제어부(160)는 비휘발성 메모리 장치(100) 내의 각 구성을 제어한다. 구체적으로, 동작 제어부(160)는 비휘발성 메모리 장치의 동작 모드에 따라, 각 구성을 제어할 수 있다. 예를 들어, 동작 모드가 읽기 모드인 경우, 동작 제어부(160)는 복수의 단위 셀 중 읽기 동작이 수행될 단위 셀을 선택하여, 선택된 단위 셀에 셀 선택 신호를 제공하고, 선택된 단위 셀에 읽기 전압이 공급되도록 읽기 전원 공급부(120) 및 읽기/쓰기 제어부(150)를 제어할 수 있다. 그리고 동작 제어부(160)는 기준 전압이 생성되도록 기준 전압 생성부(140)를 제어하고, 생성된 기준 전압과 선택된 단위 셀의 e-퓨즈의 전압이 비교되도록 센싱부(130)를 제어할 수 있다.
그리고 동작 모드가 쓰기 모드인 경우, 동작 제어부(160)는 복수의 단위 셀 중 쓰기 동작이 수행될 단위 셀을 선택하고, 선택된 단위 셀에 셀 선택 신호를 제공하고, 선택된 단위 셀에 쓰기 전압이 공급되도록 읽기/쓰기 제어부(150)를 제어할 수 있다.
그리고 동작 모드가 테스트 모드인 경우, 읽기 동작 시의 기준 전압보다 높거나 낮은 기준 전압이 생성되도록 기준 전압 생성부(140)를 제어할 수 있다. 동작 모드가 테스트 모드인 경우의 구체적인 테스트 동작에 대해서는 도 10 및 도 11과 관련하여 후술한다.
도 2는 제1 실시 예에 따른 비휘발성 메모리 장치의 회로도이다.
도 2를 참조하면, 제1 실시 예에 따른 비휘발성 메모리 장치(100)는 단위 셀(110), 읽기 전원 공급부(120), 센싱부(130), 기준 전압 생성부(140) 및 읽기/쓰기 제어부(150)로 구성될 수 있다.
복수의 단위 셀(110) 각각은 e-퓨즈(e-fuse)를 포함한다. 구체적으로, 복수의 단위 셀(110) 각각은 제1 스위칭 소자(111), 제2 스위칭 소자(112), e-퓨즈(113), 제3 스위칭 소자(114) 및 입력부(115)로 구성될 수 있다.
e-퓨즈(113)는 프로그램할 수 있는 1bit의 기억 소자로, 과전류에 의하여 저항값이 증가한다. 구체적으로, e-퓨즈(113)는 일 단이 제1 스위칭 소자(111)의 소스와 제3 스위칭 소자(114)의 드레인에 공통 연결되고, 타 단이 입력부(115) 및 제2 스위칭 소자(112)의 드레인에 공통 연결될 수 있다. 이러한 e-퓨즈(113)는 폴리 퓨즈(poly fuse)일 수 있다. 예를 들어, 프로그램되기 전에는 대략 50~200 옴을 가지며, 프로그램되면 대략 3k~10k옴 이상을 가질 수 있다.
제1 스위칭 소자(111)는 읽기 전압을 선택적으로 e-퓨즈(113)에 제공한다. 구체적으로, 제1 스위칭 소자(111)는 드레인이 읽기 전원 공급부와 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 e-퓨즈(113)의 일 단과 연결되는 nMOS(n-channel MOS)일 수 있다.
제2 스위칭 소자(112)는 읽기 전압에 의하여 e-퓨즈(113)에 전류가 흐르도록 한다. 구체적으로, 제2 스위칭 소자(112)는 드레인이 e-퓨즈(113)의 타 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS일 수 있다.
제3 스위칭 소자(114)는 쓰기 전압에 의하여 e-퓨즈(113)에 전류가 흐르도록 한다. 구체적으로, 제3 스위칭 소자(114)는 드레인이 e-퓨즈(113)의 일 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS일 수 있다. 한편, 제3 스위칭 소자(114)는 읽기 전류보다 큰 쓰기 전류가 흐른다는 점에서, 제1 스위칭 소자(111) 및 제2 스위칭 소자(112)보다 큰 크기를 갖는 것이 바람직하다.
입력부(115)는 비휘발성 메모리 장치의 쓰기 동작시 e-퓨즈(113)에 쓰기 전압을 제공한다. 구체적으로, 입력부(115)는 읽기/쓰기 전압부(150) 내의 제14 스위칭 소자(151)의 드레인에 연결된다.
읽기 전원 공급부(120)는 복수의 단위 셀(110)에 읽기 전압을 제공한다. 구체적으로, 읽기 전원 공급부(120)는 제8 스위칭 소자(121) 및 제1 저항(122)으로 구성될 수 있다.
제8 스위칭 소자(121)는 비휘발성 메모리 장치의 읽기 동작시 읽기 전압을 선택적으로 복수의 단위 셀(110)에 제공한다. 구체적으로, 제8 스위칭 소자(121)는 소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 제1 저항(122)의 일 단과 연결되는 pMOS(p-channel MOS)일 수 있다.
제1 저항(122)은 기설정된 제1 저항값을 갖는다. 구체적으로, 제1 저항(122)은 일 단이 제8 스위칭 소자(121)의 드레인과 연결되고, 타 단이 복수의 단위 셀(110)과 센싱부(130)에 공통 연결된다. 여기서 기설정된 제1 저항값은 e-퓨즈의 프로그램되지 않은 저항값(예를 들어, 약, 50~200 옴)과 프로그램된 경우의 최소 저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제1 저항(122)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
센싱부(130)는 읽기 전압에 의한 선택된 단위 셀의 e-퓨즈(113)를 통한 전압 크기 및 기준 전압의 크기를 비교하여, 선택된 단위 셀의 e-퓨즈(113)의 데이터를 감지한다. 구체적으로, 센싱부(130)는 단위 셀의 전압과 기준 전압을 각각 입력받고, 그 차이를 출력하는 Sense-AMP로 구현될 수 있다. 이에 따라, 센싱부(130)는 선택된 e-퓨즈(113)를 통한 전압 크기가 기준 전압 생성부(140)에서 생성된 기준 전압의 크기보다 작으면 선택된 e-퓨즈(113)가 프로그램되지 않은 것으로 판단하고, 선택된 e-퓨즈(113)를 통한 전압 크기가 기준 전압 생성부(140)에서 생성된 기준 전압의 크기보다 크면 선택된 e-퓨즈(113)는 프로그램된 것으로 판단할 수 있다. 한편, 구현시에는 Sense-AMP의 연결 단의 위치를 변경하여, 기준 전압의 크기가 e-퓨즈(113)의 전압보다 작으면 프로그램되지 않는 것으로 판단하는 형태로도 구현될 수 있다.
기준 전압 생성부(140)는 직렬 연결된 복수의 저항을 이용하여 읽기 전압을 전압 분배하고 전압 분배된 전압을 기준 전압으로 생성한다. 구체적으로, 기준 전압 생성부(140)는 제2 저항(144), 제3 저항(145), 제9스위칭 소자(141), 제10 스위칭 소자(143) 및 제11 스위칭 소자(142)로 구성될 수 있다.
제2 저항(144)은 기설정된 제2 저항값을 갖는다. 구체적으로, 제2 저항(144)은 일 단이 제9 스위칭 소자(141)의 소스와 연결되고, 타 단이 센싱부(131) 및 제11 스위칭 소자(142)의 드레인과 공통 연결될 수 있다. 여기서 기설정된 제2 저항값은 e-퓨즈(113)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제2 저항(144)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
제3 저항(145)은 제2 저항과 직렬 연결되는 기설정된 제3 저항값을 갖는다. 구체적으로, 제3 저항(145)은 일 단이 제11 스위칭 소자(142)의 소스와 연결되고, 타 단이 제10 스위칭 소자(143)의 드레인과 연결될 수 있다. 여기서 기설정된 제3 저항값은 e-퓨즈(113)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제3 저항(145)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
한편, 제1 저항(122), 제2 저항(144), 제3 저항(145)은 모두 동일한 저항값을 갖거나 비슷한 저항값을 갖는 것이 바람직하다. 구체적으로, 도 2에 도시된 바와 같이 공정 변화 및 온도특성에 민감한 트랜지스터의 영향을 배제하기 위하여, 단위 셀(110), 읽기 전원부(120)에 대칭적으로 기준 전압 생성부(140)가 구성하기 때문이다.
제9 스위칭 소자(141)는 읽기 전압을 선택적으로 제2 저항(144)에 제공한다. 구체적으로, 제9 스위칭 소자(141)는 소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 제2 저항(144)의 일 단과 연결되는 pMOS로 구현될 수 있다.
제10 스위칭 소자(143)는 읽기 전압에 의하여 제2 저항 및 제3 저항에 전류가 흐르도록 한다. 구체적으로, 제10 스위칭 소자(143)는 드레인이 제3 저항(145)의 타 단에 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS로 구현될 수 있다.
제11 스위칭 소자(142)는 선택적으로 제2 저항(144) 및 제3 저항(145)을 연결한다. 구체적으로, 제11 스위칭 소자(142)는 드레인이 제2 저항(44)의 타 단과 센싱부(130)와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 제3 저항(145)의 일 단에 연결되는 nMOS로 구현될 수 있다.
읽기/쓰기 제어부(150)는 복수의 단위 셀에 쓰기 전압에 의한 전류가 선택적으로 흐르도록 한다. 구체적으로, 읽기/쓰기 제어부(150)는 제14 스위칭 소자(151) 로 구성될 수 있다.
제14 스위칭 소자(151)는 비휘발성 메모리 장치의 쓰기 동작시 쓰기 전압을 선택적으로 단위 셀에 제공한다. 구체적으로, 제14 스위칭 소자(151)는 소스가 쓰기 전압을 입력받고, 게이트가 쓰기 제어 신호를 입력받고, 드레인이 e-퓨즈(113)의 타 단과 제2 스위칭 소자(112)의 드레인에 공통 연결되는 pMOS일 수 있다. 한편, 제14 스위칭 소자(151)는 읽기 전류보다 큰 쓰기 전류가 흐른다는 점에서, 제1 스위칭 소자(111) 및 제2 스위칭 소자(112)보다 큰 크기를 갖는 것이 바람직하다.
이상에서는 제1 실시 예에 따른 비휘발성 메모리 장치의 회로 구성을 설명하였으며, 이하에서는 도 3을 참조하여 읽기 동작시의 동작을 설명하고, 도 4를 참조하여 쓰기 동작시의 동작을 설명한다.
도 3은 제1 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작을 설명하기 위한 회로도이다.
도 3을 참조하면, 동작 제어부(160)는 읽기 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(110-1)에 셀 선택 신호를 제공한다. 이에 따라, 제1 스위칭 소자(111) 및 제2 스위칭 소자(112)가 턴-온된다. 이때, 제3 스위칭 소자(114) 및 제14 스위칭 소자(151)는 턴-오프 상태이다.
그리고 동작 제어부(160)는 읽기 전압이 선택된 단위 셀에 제공되고, 기준 전압 생성되도록 읽기 전원 공급부(120) 및 읽기 제어 신호를 제공한다. 이에 따라, 제8 스위칭 소자(121), 제9 스위칭 소자(141), 제10 스위칭 소자(143) 및 제11 스위칭 소자(142)가 턴-온된다.
상술한 스위칭 소자들이 턴-온 됨에 따라, 제8 스위칭 소자(121), 제1 저항(122), 제1 스위칭 소자(111), e-퓨즈(113), 제2 스위칭 소자(112)를 통하는 전류 패스(I1)가 형성된다.
그리고 제 9 스위칭 소자(141), 제2 저항(144), 제11 스위칭 소자(142), 제3 저항(145), 제10 스위칭 소자(143)를 통하는 전류 패스(I2)가 형성된다.
양쪽은 전류 패스를 경유하는 스위칭 소자의 개수가 동일하기 때문에 트랜지스터의 특성을 배제하고, e-퓨즈의 저항값이 기준 저항 이상인지를 판단할 수 있다. 예를 들어, e-퓨즈가 프로그램되기 전이면, e-퓨즈는 제1 내지 제3 저항보다 낮은 저항값을 갖는바, e-퓨즈에 걸리는 전압은 제2 저항 및 제3 저항에 의하여 전압 분배된 전압 값보다 낮을 것이다. 반대로, e-퓨즈가 프로그램된 경우, e-퓨즈는 제1 내지 제3 저항보다 높은 저항값을 갖는바, e-퓨즈에 걸리는 전압은 제2 저항 및 제3 저항에 의하여 전압 분배된 전압 값보다 높을 것이다. 따라서, 센싱부(130)는 e-퓨즈의 전압과 기준 전압을 비교하여, e-퓨즈의 프로그램 여부를 판단할 수 있다.
도 4는 제1 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 회로도이다.
도 4를 참조하면, 동작 제어부(160)는 쓰기 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(110-1)에 셀 선택 신호를 제공한다. 이에 따라, 제3 스위칭 소자(114) 및 제14 스위칭 소자(151)는 턴-온된다. 이때, 다른 스위칭 소자들은 턴-오프된다.
제3 스위칭 소자(114)가 턴-온 됨에 따라, 제14 스위칭 소자(151), 입력부(115), e-퓨즈(113), 제3 스위칭 소자(114)를 통하는 전류 패스(I3)가 형성된다. 이에 의하여 e-퓨즈(113)에는 고전류가 흐르게 되어, 프로그램된다. 프로그램된 e-퓨즈는 고저항(예를 들어, 3k~10k옴 이상)을 갖게 된다.
도 5는 제1 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 먼저, 셀 선택 신호가 로우(low) 상태이면, 읽기 전원 제어부(120) 및 기준 전압 생성부(140)는 스탠바이 상태이며, 이때, 별도로 흐르는 전류는 없이 대기 상태를 유지하게 된다.
이후에 동작 제어부(160)가 읽기 제어 신호(RD/RD0)를 읽기 전압 제어부(120) 및 기준 전압 생성부(140)에 제공하면, 선택된 단위 셀에 읽기 전압이 공급되고, 기준 전압이 생성되게 된다. 이에 따라 선택된 단위 셀은 일정한 전압을 갖게 되고, 기준 전압 역시 일정한 전압 값을 갖게 된다.
이후에, 동작 제어부(160)는 센싱부(130)에 인에블 신호를 입력하여, 기준 전압과 e-퓨즈의 전압 차이를 센싱하도록 한다.
도 6은 제1 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 동작 제어부(160)는 기준 전압을 생성하는 기준 전압 생성부(140) 내의 각 스위칭 소자들을 모두 턴-오프 시킨다 그리고, 동작 제어부(160)는 센싱부(130)가 동작하지 않도록 인에블 신호를 차단한다. 그리고 동작 제어부(160)는 읽기 전압 생성부(120)가 읽기 전압을 복수의 단위 셀(110)에 제공하지 않도록 제8 스위칭 소자(121)를 턴-오프 시킨다.
이후에 동작 제어부(160)는 프로그램을 수행할 단위 셀을 선택하고, 선택된 단위 셀에 쓰기 전원을 공급하도록 제 3 스위칭 소자(114) 및 제14 스위칭 소자(151)를 턴-온 시킨다.
도 7은 제2 실시 예에 따른 비휘발성 메모리 장치의 회로도이다.
도 7을 참조하면, 제2 실시 예에 따른 비휘발성 메모리 장치(300)는 단위 셀(310), 읽기 전원 공급부(320), 센싱부(330), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)로 구성될 수 있다.
복수의 단위 셀(310) 각각은 e-퓨즈(e-fuse)를 포함한다. 구체적으로, 복수의 단위 셀(310) 각각은 제4 스위칭 소자(311), e-퓨즈(312) 및 제5 스위칭 소자(313)로 구성될 수 있다.
e-퓨즈(312)는 프로그램할 수 있는 1bit의 기억 소자로, 과전류에 의하여 저항값이 증가한다. 구체적으로, e-퓨즈(312)는 일 단이 제4 스위칭 소자(311)가 소스 및 제5 스위칭 소자(313)의 드레인에 공통 연결되고, 타 단이 읽기/쓰기 제어부(350)와 연결될 수 있다. 이러한 e-퓨즈(312)는 폴리 퓨즈(poly fuse)일 수 있다. 예를 들어, 프로그램되기 전에는 대략 50~200 옴을 가지며, 프로그램되면 대략 3k~10k옴 이상을 가질 수 있다.
제4 스위칭 소자(311)는 읽기 전압을 선택적으로 e-퓨즈(312)에 제공한다. 구체적으로, 제4 스위칭 소자(311)는 드레인이 읽기 전압 제어부(120)와 연결되어 읽기 전압을 입력받고, 게이트가 셀 선택 신호를 입력받고, 소스가 e-퓨즈(312)의 일 단과 제5 스위칭 소자(313)의 드레인과 공통 연결되는 nMOS일 수 있다.
제5 스위칭 소자(313)는 쓰기 전압에 의하여 e-퓨즈(312)에 전류가 흐르도록 한다. 구체적으로, 제5 스위칭 소자(313)는 드레인이 e-퓨즈(312)의 일 단 및 제4 스위칭 소자(311)의 소스와 공통 연결되고, 게이트가 쓰기 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS일 수 있다. 한편, 제5 스위칭 소자(313)는 읽기 전류보다 큰 쓰기 전류가 흐른다는 점에서, 제4 스위칭 소자(311)보다 큰 크기를 갖는 것이 바람직하다.
읽기 전원 공급부(320)는 복수의 단위 셀(310)에 읽기 전압을 제공한다. 구체적으로, 읽기 전원 공급부(320)는 제8 스위칭 소자(321) 및 제1 저항(322)으로 구성될 수 있다.
제8 스위칭 소자(321)는 비휘발성 메모리 장치의 읽기 동작시 읽기 전압을 선택적으로 복수의 단위 셀(310)에 제공한다. 구체적으로, 제8 스위칭 소자(321)는 소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 제1 저항(322)의 일 단과 연결되는 pMOS일 수 있다.
제1 저항(322)은 기설정된 제1 저항값을 갖는다. 구체적으로, 제1 저항(322)은 일 단이 제8 스위칭 소자(321)의 드레인과 연결되고, 타 단이 복수의 단위 셀(310)과 센싱부(330)에 공통 연결된다. 여기서 기설정된 제1 저항값은 e-퓨즈의 프로그램되지 않은 저항값(예를 들어, 약, 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제1 저항(322)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
센싱부(330)는 읽기 전압에 의한 선택된 단위 셀의 e-퓨즈(312)를 통한 전압 크기 및 기준 전압의 크기를 비교하여, 선택된 단위 셀의 e-퓨즈(312)의 데이터를 감지한다. 구체적으로, 센싱부(330)는 단위 셀의 전압과 기준 전압을 각각 입력받고, 그 차이를 출력하는 Sense-AMP(331)로 구현될 수 있다. 이에 따라, 센싱부(330)는 선택된 e-퓨즈(312)를 통한 전압 크기가 기준 전압 생성부(340)에서 생성된 기준 전압의 크기보다 작으면 선택된 e-퓨즈(312)가 프로그램되지 않은 것으로 판단하고, 선택된 e-퓨즈(312)를 통한 전압 크기가 기준 전압 생성부(340)에서 생성된 기준 전압의 크기보다 크면 선택된 e-퓨즈(312)는 프로그램된 것으로 판단할 수 있다. 한편, 구현시에는 Sense-AMP의 연결 단의 위치를 변경하여, 기준 전압의 크기가 e-퓨즈(312)의 전압보다 작으면 프로그램되지 않는 것으로 판단하는 형태로도 구현될 수 있다.
기준 전압 생성부(340)는 직렬 연결된 복수의 저항을 이용하여 읽기 전압을 전압 분배하고 전압 분배된 전압을 기준 전압으로 생성한다. 구체적으로, 기준 전압 생성부(340)는 제2 저항(343), 제3 저항(345), 제9스위칭 소자(342), 제10 스위칭 소자(346), 제11스위칭 소자(344), 기준 전압 하강부(370) 및 기준 전압 상승부(380)로 구성될 수 있다.
제2 저항(343)은 기설정된 제2 저항값을 갖는다. 구체적으로, 제2 저항(343)은 일 단이 제9 스위칭 소자(342)의 드레인 및 기준 전압 하강부(370)의 제4 저항(372)의 타 단에 공통 연결되고, 타 단이 센싱부(330) 및 제11 스위칭 소자(344)의 드레인에 공통 연결될 수 있다. 여기서 기설정된 제2 저항값은 e-퓨즈(312)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제2 저항(343)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
제3 저항(345)은 제2 저항(343)과 직렬 연결되는 기설정된 제3 저항값을 갖는다. 구체적으로, 제3 저항(345)은 일 단이 제11 스위칭 소자(142)의 소스와 연결되고, 타 단이 제10 스위칭 소자(346)의 드레인 및 기준 전압 상승부(380)의 제5 저항(382)의 일 단에 공통 연결될 수 있다. 여기서 기설정된 제3 저항값은 e-퓨즈(312)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제3 저항(345)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
제9 스위칭 소자(342)는 읽기 전압을 선택적으로 제2 저항(343)에 제공한다. 구체적으로, 제9 스위칭 소자(342)는 소스가 읽기 전압을 입력받고, 게이트가 읽기 제어 신호를 입력받고, 드레인이 제2 저항(343)의 일 단 및 제4 저항(372)에 공통 연결되는 pMOS로 구현될 수 있다.
제10 스위칭 소자(346)는 읽기 전압에 의하여 제2 저항(343) 및 제3 저항(345)에 전류가 흐르도록 한다. 구체적으로, 제10 스위칭 소자(346)는 드레인이 제3 저항(345)의 타 단 및 기준 전압 상승부(380)의 제5 저항(382)의 일 단에 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS로 구현될 수 있다.
제11 스위칭 소자(344)는 선택적으로 제2 저항(343) 및 제3 저항(345)을 연결한다. 구체적으로, 제11 스위칭 소자(344)는 드레인이 제2 저항(343)의 타 단과 센싱부(330)와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 제3 저항(345)의 일 단에 연결되는 nMOS로 구현될 수 있다.
기준 전압 하강부(370)는 기준 전압을 하강시킨다. 구체적으로, 기준 전압 하강부(370)는 제12 스위칭 소자(371) 및 제4 저항(372)으로 구성될 수 있다.
제12 스위칭 소자(371)는 읽기 전압을 선택적으로 제4 저항에 제공한다. 구체적으로, 제12 스위칭 소자(371)는 소스가 읽기 전압을 입력받고, 게이트가 제1 테스트 제어 신호(RDP1)를 입력받고, 드레인이 제4 저항의 일 단에 연결되는 pMOS일 수 있다.
제4 저항(372)은 제2 저항(343)과 직렬 연결되고, 기설정된 제4 저항값을 갖는다. 구체적으로, 제4 저항(372)은 일 단이 제12 스위칭 소자(371)의 드레인에 연결되고, 타 단이 제9 스위칭 소자(342)의 드레인과 제2 저항(343)의 일 단에 공통 연결될 수 있다.
기준 전압 상승부(380)는 기준 전압을 상승시킨다. 구체적으로, 기준 전압 상승부(380)는 제13 스위칭 소자(381) 및 제5 저항(382)으로 구성될 수 있다.
제13 스위칭 소자(381)는 읽기 전압에 의하여 제2 저항(343), 제3 저항(345) 및 제5 저항(382)에 전류가 흐르도록 한다. 구체적으로, 제13 스위칭 소자(381)는 드레인이 제5 저항(382)의 타 단과 연결되고, 게이트가 제2 테스트 제어 신호(RDN1)를 입력받고, 소스가 접지되는 nMOS일 수 있다.
제5 저항(382)은 제3 저항(345)과 직렬 연결되고, 기설정된 제5 저항값을 갖는다. 구체적으로, 제5 저항(382)은 일 단이 제3 저항(345)의 타 단 및 제10 스위칭 소자(346)의 드레인에 공통 연결되고, 타 단이 제13 스위칭 소자(381)의 드레인에 연결될 수 있다.
읽기/쓰기 제어부(350)는 복수의 단위 셀에 읽기 전압에 의한 전류 또는 쓰기 전압에 의한 전류가 선택적으로 흐르도록 한다. 구체적으로, 읽기/쓰기 제어부(350)는 제6 스위칭 소자(351) 및 제7 스위칭 소자(352)로 구성될 수 있다.
제6 스위칭 소자(351)는 비휘발성 메모리 장치의 쓰기 동작시 쓰기 전압을 선택적으로 상기 단위 셀에 제공한다. 구체적으로, 제6 스위칭 소자(351)는 소스가 쓰기 전압을 입력받고, 게이트가 쓰기 제어 신호를 입력받고, 드레인이 제7 스위칭 소자의 드레인 및 e-퓨즈(312)의 타 단에 공통 연결되는 pMOS일 수 있다.
제7 스위칭 소자(352)는 비휘발성 메모리 장치의 읽기 동작시 상기 읽기 전압에 의하여 상기 단위 셀에 전류가 흐르도록 한다. 구체적으로, 제7 스위칭 소자(352)는 드레인이 제6 스위칭 소자(351)의 드레인 및 e-퓨즈(312)의 타 단에 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS일 수 있다.
이상에서는 제2 실시 예에 따른 비휘발성 메모리 장치의 회로 구성을 설명하였으며, 이하에서는 도 8을 참조하여 읽기 동작시의 동작을 설명하고, 도 9를 참조하여 쓰기 동작시의 동작을 설명한다. 그리고 도 10을 참조하여 제1 테스트 동작을 설명하고, 도 11을 참조하여 제2 테스트 동작을 설명한다.
도 8은 제2 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작을 설명하기 위한 회로도이다.
도 8을 참조하면, 동작 제어부(160)는 읽기 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(310-1)에 셀 선택 신호(RD0)를 제공한다. 이에 따라, 제4 스위칭 소자(311)가 턴-온된다. 이때, 제5 스위칭 소자(313)는 턴-오프 상태이다.
그리고 동작 제어부(160)는 읽기 전압이 선택된 단위 셀에 제공되고, 기준 전압 생성되도록 읽기 전원 공급부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)를 제어한다. 이에 따라, 제7 스위칭 소자(352), 제8 스위칭 소자(321), 제9 스위칭 소자(342), 제10 스위칭 소자(346) 및 제11 스위칭 소자(344)가 턴-온된다. 이때, 제6 스위칭 소자(351), 제12 스위칭 소자(371) 및 제13 스위칭 소자(381)는 턴-오프 상태이다.
상술한 스위칭 소자들이 턴-온 됨에 따라, 제8 스위칭 소자(321), 제1 저항(322), 제4 스위칭 소자(311), e-퓨즈(312), 제7 스위칭 소자(352)를 통하는 전류 패스(I4)가 형성된다.
그리고 제 9 스위칭 소자(342), 제2 저항(343), 제11 스위칭 소자(344), 제3 저항(345), 제10 스위칭 소자(346)를 통하는 전류 패스(I5)가 형성된다.
양쪽은 전류 패스를 경유하는 스위칭 소자의 개수가 동일하기 때문에 트랜지스터의 특성을 배제하고, e-퓨즈의 저항값이 기준 저항 이상인지를 판단할 수 있다. 예를 들어, e-퓨즈가 프로그램되기 전이면, e-퓨즈는 제1 내지 제3 저항보다 낮은 저항값을 갖는바, e-퓨즈에 걸리는 전압은 제2 저항 및 제3 저항에 의하여 전압 분배된 전압 값보다 낮을 것이다. 반대로, e-퓨즈가 프로그램된 경우, e-퓨즈는 제1 내지 제3 저항보다 높은 저항값을 갖는바, e-퓨즈에 걸리는 전압은 제2 저항 및 제3 저항에 의하여 전압 분배된 전압 값보다 높을 것이다. 따라서, 센싱부(330)는 e-퓨즈의 전압과 기준 전압을 비교하여, e-퓨즈의 프로그램 여부를 판단할 수 있다.
도 9는 제2 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 회로도이다.
도 9를 참조하면, 동작 제어부(160)는 쓰기 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(310-1)에 셀 선택 신호(PG0)를 제공한다. 이에 따라, 제5 스위칭 소자(313)는 턴-온된다. 이때, 제4 스위칭 소자(311)는 턴-오프 상태이다.
그리고 동작 제어부(160)는 쓰기 전압이 선택된 단위 셀에 제공되도록 읽기/쓰기 제어부(350)를 제어한다. 이에 따라, 제6 스위칭 소자(351)는 턴-온된다. 이때, 제7 스위칭 소자(352)는 턴-오프 상태이다.
제5 스위칭 소자(313) 및 제6 스위칭 소자(351)가 턴-온 됨에 따라, 제6 스위칭 소자(351), e-퓨즈(312), 제5 스위칭 소자(313)를 통하는 전류 패스(I6)가 형성된다. 이에 의하여 e-퓨즈(312)에는 고전류가 흐르게 되어, 프로그램된다. 프로그램된 e-퓨즈는 고저항(예를 들어, 3k~10k옴)을 갖게 된다.
도 10은 제2 실시 예에 따른 비휘발성 메모리 장치의 제1 테스트 동작을 설명하기 위한 회로도이다. 구체적으로, 제1 테스트 동작은 프로그램되지 않은 e-퓨즈가 기설정된 저항값 이하인지를 테스트하기 위하여, 기준 전압을 기설정된 크기로 낮추어 테스트한다.
도 10을 참조하면, 동작 제어부(160)는 테스트 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(110-1)에 셀 선택 신호(RD0)를 제공한다. 이에 따라, 제4 스위칭 소자(311)가 턴-온된다. 이때, 제5 스위칭 소자(313)는 턴-오프 상태이다.
그리고 동작 제어부(160)는 읽기 전압이 선택된 단위 셀에 제공되고, 제1 테스트 전압인 제1 테스트 기준 전압(구체적으로, 기준 전압보다 낮은 기준 전압) 생성되도록 읽기 전원 공급부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)를 제어한다. 이에 따라, 제7 스위칭 소자(352), 제8 스위칭 소자(321), 제10 스위칭 소자(346), 제11 스위칭 소자(344) 및 제 12 스위칭 소자(371)가 턴-온된다. 이때, 제9 스위칭 소자(342) 및 제13 스위칭 소자(381)는 턴-오프 상태이다.
상술한 스위칭 소자들이 턴-온 됨에 따라, 제8 스위칭 소자(321), 제1 저항(322), 제4 스위칭 소자(311), e-퓨즈(312), 제7 스위칭 소자(352)를 통하는 전류 패스(I7)가 형성된다.
그리고 제 12 스위칭 소자(371), 제4 저항(372), 제2 저항(343), 제11 스위칭 소자(344), 제3 저항(345), 제10 스위칭 소자(346)를 통하는 전류 패스(I8)가 형성된다.
제4 저항(372)이 회로 상부 측에 추가적으로 연결된다는 점에서, 기준 전압 생성부(340)는 종래의 기준 전압보다 낮은 기준 전압을 생성한다. 그러나 이러한 낮은 기준 전압은 e-퓨즈가 정상 상태일 때의 전압보다는 높은 전압을 갖는다. 따라서, 프로그램되기 전의 e-퓨즈가 정상 상태이면, e-퓨즈에 걸리는 전압은 하강된 기준 전압보다 낮을 것이고, 정상 상태가 아니면, e-퓨즈에 걸리는 전압은 하강된 기준 전압보다 높게 될 것이다. 따라서, 센싱부(330)는 e-퓨즈의 전압과 하강된 기준 전압을 비교하여, 프로그램되기 전의 e-퓨즈의 정상 여부를 판단할 수 있다.
도 11은 제2 실시 예에 따른 비휘발성 메모리 장치의 제2 테스트 동작을 설명하기 위한 회로도이다. 구체적으로, 제2 테스트 동작은 프로그램된 e-퓨즈가 기설정된 저항값 이상인지를 테스트하기 위하여, 기준 전압을 기설정된 크기로 키워 테스트를 수행한다.
도 11을 참조하면, 동작 제어부(160)는 제2 테스트 동작을 수행할 단위 셀을 선택하고, 해당 단위 셀(310-1)에 셀 선택 신호(RD0)를 제공한다. 이에 따라, 제4 스위칭 소자(311)가 턴-온된다. 이때, 제5 스위칭 소자(313)는 턴-오프 상태이다.
그리고 동작 제어부(160)는 읽기 전압이 선택된 단위 셀에 제공되고, 제2 테스트 전압(구체적으로, 기준 전압보다 높은 기준 전압)이 생성되도록 읽기 전원 공급부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)를 제어한다. 이에 따라, 제7 스위칭 소자(352), 제8 스위칭 소자(321), 제9 스위칭 소자(342), 제11 스위칭 소자(344) 및 제 13 스위칭 소자(381)가 턴-온된다. 이때, 제10 스위칭 소자(346) 및 제12 스위칭 소자(371)는 턴-오프 상태이다.
상술한 스위칭 소자들이 턴-온 됨에 따라, 제8 스위칭 소자(321), 제1 저항(322), 제4 스위칭 소자(311), e-퓨즈(312), 제7 스위칭 소자(352)를 통하는 전류 패스(I9)가 형성된다.
그리고 제 9 스위칭 소자(342), 제2 저항(343), 제11 스위칭 소자(344), 제3 저항(345), 제5 저항(382), 제13 스위칭 소자(381)를 통하는 전류 패스(I10)가 형성된다.
제5 저항(382)이 기준 전압을 발생하는 회로 하부에 추가적으로 연결된다는 점에서, 기준 전압 생성부(340)는 종래의 기준 전압보다 높은 기준 전압을 생성한다. 그러나 이러한 높은 기준 전압은 프로그램된 e-퓨즈가 정상 상태일 때의 전압보다는 낮은 전압을 갖는다. 따라서, 프로그램된 e-퓨즈가 정상 상태이면, e-퓨즈에 걸리는 전압은 상승된 기준 전압보다 높을 것이고, 정상 상태가 아니면 e-퓨즈에 걸리는 전압은 상승된 기준 전압보다 낮게 될 것이다. 따라서, 센싱부(330)는 e-퓨즈의 전압과 상승된 기준 전압을 비교하여, 프로그램된 후 e-퓨즈의 정상 여부를 판단할 수 있다.
도 12는 제2 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 12를 참조하면, 먼저, 셀 선택 신호가 로우(low) 상태이면, 읽기 전원 제어부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)는 스탠바이 상태이며, 이때, 별도로 흐르는 전류는 없이 대기 상태를 유지하게 된다.
이후에 동작 제어부(160)가 읽기 제어 신호들(RDR, RDC, RDN0, RD0, RDP, RDP0)을 읽기 전압 제어부(120) 및 기준 전압 생성부(140)에 제공하면, 선택된 단위 셀에 읽기 전압이 공급되고, 기준 전압이 생성되게 된다. 이에 따라 선택된 단위 셀은 일정한 전압을 갖게 되고, 기준 전압 역시 일정한 전압 값을 갖게 된다.
이후에, 동작 제어부(160)는 센싱부(330)에 인에블 신호를 입력하여, 기준 전압과 e-퓨즈의 전압 차이를 센싱하도록 한다.
도 13은 제2 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, 동작 제어부(160)는 기준 전압을 생성하는 기준 전압 생성부(340) 내의 각 스위칭 소자들을 모두 턴-오프 시킨다 그리고, 동작 제어부(160)는 센싱부(330)가 동작하지 않도록 인에블 신호를 차단한다. 그리고 동작 제어부(160)는 읽기 전압 생성부(320)가 읽기 전압을 복수의 단위 셀(310)에 제공하지 않도록 제8 스위칭 소자(321)를 턴-오프 시킨다.
이후에 동작 제어부(160)는 프로그램을 수행할 단위 셀을 선택하고, 선택된 단위 셀에 쓰기 전원을 공급하도록 제6 스위칭 소자(351)를 턴-온 시킨다. 이때, 제7 스위칭 소자(352)는 턴-오프 상태이다.
도 14는 제2 실시 예에 따른 비휘발성 메모리 장치의 제1 테스트 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, 먼저, 셀 선택 신호가 로우(low) 상태이면, 읽기 전원 제어부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)는 스탠바이 상태이며, 이때, 별도로 흐르는 전류는 없이 대기 상태를 유지하게 된다.
이후에 동작 제어부(160)가 읽기 제어 신호들(RDR, RDC, RDN0, RD0, RDP, RDP0)을 읽기 전압 제어부(320) 및 기준 전압 생성부(340)에 제공하면, 선택된 단위 셀에 읽기 전압이 공급되고, 하강된 기준 전압이 생성되게 된다. 이에 따라 선택된 단위 셀은 일정한 전압을 갖게 되고, 하강된 기준 전압 역시 일정한 전압 값을 갖게 된다.
이후에, 동작 제어부(160)는 센싱부(330)에 인에블 신호를 입력하여, 하강된 기준 전압과 e-퓨즈의 전압 차이를 센싱하도록 한다.
도 15는 제2 실시 예에 따른 비휘발성 메모리 장치의 제2 테스트 동작시의 동작 제어부의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, 먼저, 셀 선택 신호가 로우(low) 상태이면, 읽기 전원 제어부(320), 기준 전압 생성부(340) 및 읽기/쓰기 제어부(350)는 스탠바이 상태이며, 이때, 별도로 흐르는 전류는 없이 대기 상태를 유지하게 된다.
이후에 동작 제어부(160)가 읽기 제어 신호들(RDR, RDC, RDN0, RD0, RDP, RDP0)을 읽기 전압 제어부(320) 및 기준 전압 생성부(340)에 제공하면, 선택된 단위 셀에 읽기 전압이 공급되고, 상승된 기준 전압이 생성되게 된다. 이에 따라 선택된 단위 셀은 일정한 전압을 갖게 되고, 상승된 기준 전압 역시 일정한 전압 값을 갖게 된다.
이후에, 동작 제어부(160)는 센싱부(330)에 인에블 신호를 입력하여, 상승된 기준 전압과 e-퓨즈의 전압 차이를 센싱하도록 한다.
한편, 이상에서는 기준 전압을 생성하는 복수의 저항의 양 단에 저항을 선택적으로 직렬 연결하여 기준 전압을 하강하거나 상승하도록 하는 실시 예만을 도시하고 설명하였지만, 구현시에는 추가적인 저항 이용 없이 온 저항값이 다른 스위칭 소자만을 이용하여 기준 전압을 하강하거나 상승하도록 하는 형태로도 구현할 수 있다. 이와 같은 실시 예에 대해서는 도 16 및 도 17을 참조하여 이하에서 설명한다.
도 16은 다른 실시 예에 따른 기준 전압 생성부의 회로도이다. 구체적으로, 도 16에 도시된 기준 전압 생성부는 도 2의 기준 전압 생성부(140)에 대체되거나, 도 7의 기준 전압 생성부(340)에 대체되는 형태로 구현될 수 있다.
기준 전압 생성부(340')는 직렬 연결된 복수의 저항을 이용하여 읽기 전압을 전압 분배하고 전압 분배된 전압을 기준 전압으로 생성한다. 구체적으로, 기준 전압 생성부(340')는 제2 저항(343), 제3 저항(345), 제9스위칭 소자(342), 제10 스위칭 소자(346), 제11스위칭 소자(344), 기준 전압 상승부(380') 및 기준 전압 하강부(370')로 구성될 수 있다.
제2 저항(343)은 기설정된 제2 저항값을 갖는다. 구체적으로, 제2 저항(343)은 일 단이 제9 스위칭 소자(342)의 드레인에 연결되고, 타 단이 센싱부(330), 제11 스위칭 소자(344)의 드레인, 기준 전압 상승부(380')의 제15 스위칭 소자(373)의 드레인 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 드레인에 공통 연결될 수 있다. 여기서 기설정된 제2 저항값은 e-퓨즈(312)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제2 저항(343)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
제3 저항(345)은 제2 저항(343)과 직렬 연결되는 기설정된 제3 저항값을 갖는다. 구체적으로, 제3 저항(345)은 일 단이 제11 스위칭 소자(142)의 소스, 기준 전압 상승부(380')의 제15 스위칭 소자(373)의 소스 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 소스와 공통 연결되고, 타 단이 제10 스위칭 소자(346)의 드레인에 연결될 수 있다. 여기서 기설정된 제3 저항값은 e-퓨즈(312)의 프로그램되지 않은 저항값(예를 들어, 약 50~200 옴)과 프로그램된 경우의 최소저항값(예를 들어, 약, 3k~10k옴)의 중간값(예를 들어, 1.5k ~5k옴)을 가질 수 있다. 그리고 제3 저항(345)은 일정한 저항값을 갖도록 하기 위하여 non-salicide poly 저항으로 구현될 수 있다.
제9 스위칭 소자(342)는 읽기 전압을 선택적으로 제2 저항(343)에 제공한다. 구체적으로, 제9 스위칭 소자(342)는 소스가 읽기 전압을 입력받고, 게이트가 읽기 제어 신호를 입력받고, 드레인이 제2 저항(343)의 일 단에 연결되는 pMOS로 구현될 수 있다.
제10 스위칭 소자(346)는 읽기 전압에 의하여 제2 저항(343) 및 제3 저항(345)에 전류가 흐르도록 한다. 구체적으로, 제10 스위칭 소자(346)는 드레인이 제3 저항(345)의 타 단에 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS로 구현될 수 있다.
제11 스위칭 소자(344)는 선택적으로 제2 저항(343) 및 제3 저항(345)을 연결한다. 구체적으로, 제11 스위칭 소자(344)는 드레인이 제2 저항(343)의 타 단, 센싱부(330), 기준 전압 상승부(380')의 제15 스위칭 소자(373)의 드레인 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 드레인에 공통 연결되고, 게이트가 읽기 제어 신호(RDR1)를 입력받고, 소스가 제3 저항(345)의 일 단, 기준 전압 상승70')의 제15 스위칭 소자(373)의 소스 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 소스에 공통 연결되는 nMOS로 구현될 수 있다.
기준 전압 상승부(380')는 기준 전압을 상승시킨다. 구체적으로, 기준 전압 상승부(380')는 제15 스위칭 소자(373)로 구성될 수 있다.
제15 스위칭 소자(373)는 제11 스위칭 소자(344)의 온 저항보다 높은 온 저항을 가지며, 제11 스위칭 소자(344)와 병렬 연결된다. 구체적으로, 제15 스위칭 소자(373)는 드레인이 제2 저항(343)의 타 단, 센싱부(330), 제11 스위칭 소자(344)의 드레인 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 드레인에 공통 연결되고, 게이트가 제1 테스트 제어 신호(RDR0)를 입력받고, 소스가 제3 저항(345)의 일 단, 제11 스위칭 소자(344)의 소스 및 기준 전압 하강부(370')의 제16 스위칭 소자(383)의 소스에 공통 연결되는 nMOS로 구현될 수 있다. 이때, 제15 스위칭 소자(373)의 온 저항은 제11 스위칭 소자(344)의 온 저항보다 높은 기설정된 제6 저항값을 갖는 것이 바람직하다.
기준 전압 하강부(370')는 기준 전압을 하강시킨다. 구체적으로, 기준 전압 하강부(370')는 제16 스위칭 소자(383)로 구성될 수 있다.
제16 스위칭 소자(383)는 제11 스위칭 소자(344)의 온 저항보다 낮은 온 저항을 가지며, 제11 스위칭 소자(344)와 병렬 연결된다. 구체적으로, 제16 스위칭 소자(383)는 드레인이 제2 저항(343)의 타 단, 센싱부(330), 제11 스위칭 소자(344)의 드레인 및 기준 전압 상승부(380')의 제15 스위칭 소자(373)의 드레인에 공통 연결되고, 게이트가 제2 테스트 제어 신호(RDR2)를 입력받고, 소스가 제3 저항(345)의 일 단, 제11 스위칭 소자(344)의 소스 및 기준 전압 상승부(380')의 제15 스위칭 소자(373)의 소스에 공통 연결되는 nMOS로 구현될 수 있다. 이때, 제16 스위칭 소자(383)의 온 저항은 제11 스위칭 소자(344)의 온 저항보다 낮은 기설정된 제7 저항값을 갖는 것이 바람직하다.
도 17은 다른 실시 예에 따른 기준 전압 생성부에 대한 동작 제어부의 동작을 설명하기 위한 도면이다.
도 17을 참조하면, 먼저, 셀 선택 신호가 로우(low) 상태이면, 읽기 전원 제어부(320), 기준 전압 생성부(340') 및 읽기/쓰기 제어부(350)는 스탠바이 상태이며, 이때, 별도로 흐르는 전류는 없이 대기 상태를 유지하게 된다.
이후에 동작 제어부(160)가 읽기 제어 신호들(RDR0, RDR1, RDR2, RDC, RDN0, RD0, RDP, RDP0)을 읽기 전압 제어부(320) 및 기준 전압 생성부(340')에 제공하면, 선택된 단위 셀에 읽기 전압이 공급되고, 기준 전압이 생성되게 된다. 이에 따라 선택된 단위 셀은 일정한 전압을 갖게 되고, 기준 전압 역시 일정한 전압 값을 갖게 된다.
이때, 동작 제어부(160)는 일반적인 읽기 동작을 수행하는 경우에는 RDR0, RDR2 신호를 로우 상태로 유지하고, 하이 상태의 RDR1 신호를 제공한다. 이에 따라, 기준 전압 생성부(340')는 기설정된 기준 전압을 생성한다. 그리고, 동작 제어부(160)는 제1 테스트 동작시에는 RDR1, RDR2 신호를 로우 상태로 유지하고, 하이 상태의 RDR0 신호를 제공한다. 이에 따라, 기준 전압 생성부(340')는 기설정된 기준 전압보다 높은 기준 전압을 생성한다. 그리고, 동작 제어부(160)는 제2 테스트 동작시에는 RDR0, RDR1 신호를 로우 상태로 유지하고, 하이 상태의 RDR2 신호를 제공한다. 이에 따라, 기준 전압 생성부(340')는 기설정된 기준 전압보다 낮은 기준 전압을 생성한다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.
100: 비휘발성 메모리 장치 110: 단위 셀
120: 읽기 전원 공급부 130: 센싱부
140: 기준전압 생성부 150: 읽기/쓰기 제어부
160: 동작 제어부

Claims (25)

  1. 비휘발성 메모리 장치에 있어서,
    e-퓨즈(e-fuse)를 포함하는 복수의 단위 셀;
    상기 비휘발성 메모리 장치의 읽기 동작시 상기 복수의 단위 셀에 읽기 전압을 제공하는 읽기 전원 공급부;
    상기 복수의 단위 셀 중 읽기 및 쓰기 동작이 수행될 단위 셀을 선택하는 동작 제어부;
    직렬 연결된 복수의 저항을 이용하여 상기 읽기 전압을 전압 분배하고, 전압 분배된 전압을 기준 전압으로 생성하는 기준 전압 생성부; 및
    상기 읽기 전압에 의한 상기 선택된 단위 셀의 e-퓨즈를 통한 전압 크기 및 상기 기준 전압의 크기를 비교하여, 상기 선택된 단위 셀의 e-퓨즈의 데이터를 감지하는 센싱부;를 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 단위 셀은,
    1비트 정보를 저장하는 e-퓨즈;
    상기 읽기 전압을 선택적으로 상기 e-퓨즈에 제공하는 제1 스위칭 소자; 및
    상기 읽기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제2 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 제1 스위칭 소자는, 드레인이 상기 읽기 전원 공급부와 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 상기 e-퓨즈의 일 단과 연결되는 nMOS이고,
    상기 제2 스위칭 소자는, 드레인이 상기 e-퓨즈의 타 단과 연결되고, 게이트가 상기 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제2항에 있어서,
    상기 단위 셀은,
    상기 비휘발성 메모리 장치의 쓰기 동작시 상기 e-퓨즈에 쓰기 전압을 제공하는 입력부; 및
    상기 쓰기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제3 스위칭 소자;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 제3 스위칭 소자는, 드레인이 상기 e-퓨즈의 일 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 복수의 단위 셀에 읽기 전압에 의한 전류 또는 쓰기 전압에 의한 전류가 선택적으로 흐르도록 하는 읽기/쓰기 제어부;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 단위 셀은,
    상기 읽기 전압을 선택적으로 상기 e-퓨즈에 제공하는 제4 스위칭 소자; 및
    일 단이 상기 제4 스위칭 소자와 연결되고, 타 단이 상기 읽기/쓰기 제어부에 연결된 e-퓨즈;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 제4 스위칭 소자는 드레인이 상기 읽기 전압을 입력받고, 게이트가 셀 선택 신호를 입력받고, 소스가 상기 e-퓨즈의 일 단과 연결된 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제7항에 있어서,
    상기 단위 셀은,
    상기 쓰기 전압에 의하여 상기 e-퓨즈에 전류가 흐르도록 하는 제5 스위칭 소자;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제9항에 있어서,
    상기 제5 스위칭 소자는, 드레인이 상기 e-퓨즈의 일 단과 연결되고, 게이트가 셀 선택 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  11. 제7항에 있어서,
    상기 읽기/쓰기 제어부는,
    상기 비휘발성 메모리 장치의 쓰기 동작시 쓰기 전압을 선택적으로 상기 단위 셀에 제공하는 제6 스위칭 소자; 및
    상기 비휘발성 메모리 장치의 읽기 동작시 상기 읽기 전압에 의하여 상기 단위 셀에 전류가 흐르도록 하는 제7 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  12. 제11항에 있어서,
    상기 제6 스위칭 소자는, 소스가 쓰기 전압을 입력받고, 게이트가 쓰기 제어 신호를 입력받고, 드레인이 상기 제7 스위칭 소자의 일 단 및 상기 e-퓨즈와 공통 연결되는 pMOS이고,
    상기 제7 스위칭 소자는, 드레인이 제6 스위칭 소자의 드레인 및 상기 e-퓨즈와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  13. 제1항에 있어서,
    상기 읽기 전원 공급부는,
    상기 비휘발성 메모리 장치의 읽기 동작시 읽기 전압을 선택적으로 상기 복수의 단위 셀에 제공하는 제8 스위칭 소자; 및
    기설정된 제1 저항값을 갖는 제1 저항;을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  14. 제13항에 있어서,
    상기 제8 스위칭 소자는,
    소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 상기 제1 저항의 일 단과 연결되는 pMOS이고,
    상기 제1 저항은 일 단이 상기 제8 스위칭 소자의 드레인과 연결되고, 타 단이 상기 복수의 단위 셀과 상기 비교부에 공통 연결되는 것을 특징으로 하는 비휘발성 메모리 장치.
  15. 제13항에 있어서,
    상기 센싱부는,
    상기 선택된 e-퓨즈를 통한 전압 크기가 상기 기준 전압의 크기보다 작으면 상기 선택된 e-퓨즈가 프로그램되지 않은 것으로 판단하고, 상기 선택된 e-퓨즈를 통한 전압 크기가 상기 기준 전압의 크기보다 크면 상기 선택된 e-퓨즈는 프로그램된 것으로 판단하는 것을 특징으로 하는 비휘발성 메모리 장치.
  16. 제13항에 있어서,
    상기 기준 전압 생성부는,
    기설정된 제2 저항값을 갖는 제2 저항;
    상기 제2 저항과 직렬 연결되는 기설정된 제3 저항값을 갖는 제3 저항;
    상기 읽기 전압을 선택적으로 상기 제2 저항에 제공하는 제 9 스위칭 소자; 및
    상기 읽기 전압에 의하여 상기 제2 저항 및 제3 저항에 전류가 흐르도록 하는 제10 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  17. 제16항에 있어서,
    상기 기준 전압 생성부는,
    선택적으로 상기 제2 저항 및 제3 저항을 연결하는 제 11 스위칭 소자;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  18. 제17항에 있어서,
    상기 제9 스위칭 소자는,
    소스가 읽기 전압을 입력받고, 게이트가 반전된 읽기 제어 신호를 입력받고, 드레인이 상기 제2 저항의 일 단과 연결되는 pMOS이고,
    상기 제2 저항은, 일 단이 상기 제9 스위칭 소자의 드레인과 연결되고, 타 단이 센싱부와 연결되고,
    상기 제11 스위칭 소자는, 드레인이 상기 제2 저항의 타 단과 상기 센싱부와 공통 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 상기 제3 저항의 일 단과 연결되는 nMOS이고,
    상기 제3 저항은, 일 단이 상기 제11 스위칭 소자의 소스와 연결되고,
    상기 제10 스위칭 소자는, 드레인이 상기 제3 저항의 타 단과 연결되고, 게이트가 읽기 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  19. 제17항에 있어서,
    상기 기준 전압 생성부는,
    상기 기준 전압을 상승시키는 기준 전압 상승부;및
    상기 기준 전압을 하강시키는 기준 전압 하강부;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  20. 제19항에 있어서,
    상기 기준 전압 하강부는,
    상기 제2 저항과 직렬 연결되며, 기설정된 제4 저항값을 갖는 제4 저항; 및
    상기 읽기 전압을 선택적으로 상기 제4 저항에 제공하는 제12 스위칭 소자;를 포함하는 것을 특징으로 비휘발성 메모리 장치.
  21. 제20항에 있어서,
    상기 제12 스위칭 소자는,
    소스가 상기 읽기 전압을 입력받고, 게이트가 제1 테스트 제어 신호를 입력받고, 드레인이 상기 제4 저항의 일 단에 연결되는 pMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  22. 제19항에 있어서,
    상기 기준 전압 하강부는,
    상기 제11 스위칭 소자의 온 저항보다 낮은 온 저항을 가지며, 상기 제11 스위칭 소자와 병렬 연결되는 제15 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  23. 제19항에 있어서,
    상기 기준 전압 상승부는,
    상기 제3 저항과 직렬 연결되고, 기설정된 제5 저항값을 갖는 제5 저항; 및
    상기 읽기 전압에 의하여 상기 제2 저항, 제3 저항 및 제5 저항에 전류가 흐르도록 하는 제13 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  24. 제23항에 있어서,
    상기 제13 스위칭 소자는,
    드레인이 상기 제5 저항의 타 단과 연결되고, 게이트가 제2 테스트 제어 신호를 입력받고, 소스가 접지되는 nMOS인 것을 특징으로 하는 비휘발성 메모리 장치.
  25. 제19항에 있어서,
    상기 기준 전압 상승부는,
    상기 제11 스위칭 소자의 온 저항보다 높은 온 저항을 가지며, 상기 제11 스위칭 소자와 병렬 연결되는 제16 스위칭 소자;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
KR1020120012053A 2012-02-06 2012-02-06 비휘발성 메모리 장치 KR101780828B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120012053A KR101780828B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치
US13/724,536 US9082475B2 (en) 2012-02-06 2012-12-21 Nonvolatile memory device
TW101150689A TWI583177B (zh) 2012-02-06 2012-12-27 非揮發性記憶體裝置
CN201310029876.4A CN103247336B (zh) 2012-02-06 2013-01-25 非易失性存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012053A KR101780828B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20130090714A true KR20130090714A (ko) 2013-08-14
KR101780828B1 KR101780828B1 (ko) 2017-09-22

Family

ID=48902770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012053A KR101780828B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치

Country Status (4)

Country Link
US (1) US9082475B2 (ko)
KR (1) KR101780828B1 (ko)
CN (1) CN103247336B (ko)
TW (1) TWI583177B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524795B2 (en) 2014-11-26 2016-12-20 Samsung Electronics Co., Ltd. One-time programmable (OTP) memory cell and OTP memory device for multi-bit program
KR20210052400A (ko) * 2019-10-29 2021-05-10 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
US11145379B2 (en) 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure
KR102342532B1 (ko) * 2020-06-19 2021-12-22 주식회사 키파운드리 퓨즈 타입 셀 어레이를 가지는 비휘발성 메모리 장치
US11328783B2 (en) 2019-10-29 2022-05-10 Key Foundry Co., Ltd. Semiconductor device having a diode type electrical fuse (e-fuse) cell array
KR102482147B1 (ko) * 2021-08-04 2022-12-29 주식회사 키파운드리 이퓨즈 otp 메모리
KR102501412B1 (ko) * 2021-10-06 2023-02-21 주식회사 키파운드리 프로그램 시간을 줄이기 위한 병렬 프로그램이 가능한 비휘발성 메모리 장치
KR20230115487A (ko) * 2022-01-27 2023-08-03 주식회사 키파운드리 감지 증폭기를 포함하는 메모리 장치 및 그의 동작 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571303B2 (ja) * 2008-10-31 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP6104532B2 (ja) * 2012-07-23 2017-03-29 ラピスセミコンダクタ株式会社 半導体装置、駆動機構、及びモータ駆動制御方法
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
CN104505123B (zh) * 2014-12-05 2018-04-20 深圳市国微电子有限公司 一种反熔丝存储器的读取应用电路
US9659606B2 (en) * 2014-12-17 2017-05-23 Mediatek Inc. Differential sensing circuit with dynamic voltage reference for single-ended bit line memory
KR20160148788A (ko) * 2015-06-16 2016-12-27 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11741329B2 (en) 2019-09-26 2023-08-29 Best Theratronics, Ltd. Low power non-volatile non-charge-based variable supply RFID tag memory
CN111881638B (zh) * 2020-07-31 2024-04-26 上海华力微电子有限公司 可编程电路及其编程方法、读取方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515061A (ja) 2000-11-27 2004-05-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｍｏｓデバイスベースのセル構造を有するポリヒューズｒｏｍ、及びそれに対する読出しと書込みの方法
US7098721B2 (en) 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
US7501879B1 (en) 2007-03-13 2009-03-10 Xilinx, Inc. eFuse resistance sensing scheme with improved accuracy
US7701226B2 (en) 2007-07-03 2010-04-20 Kabushiki Kaisha Toshiba Systems and methods for determining the state of a programmable fuse in an IC
US7710813B1 (en) * 2008-03-05 2010-05-04 Xilinx, Inc. Electronic fuse array
US7936582B1 (en) * 2008-03-19 2011-05-03 Xilinx, Inc. E-fuse read circuit with dual comparators
US8400813B2 (en) * 2009-02-10 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. One-time programmable fuse with ultra low programming current
US7902903B2 (en) * 2009-07-14 2011-03-08 Raytheon Company Programmable efuse and sense circuit
DE102009036943A1 (de) * 2009-08-11 2011-03-03 Continental Automotive Gmbh Ladegerät für einen Energiespeicher und Verfahren zum Betreiben eines solchen Ladegeräts
US8027207B2 (en) * 2009-12-16 2011-09-27 International Business Machines Corporation Leakage compensated reference voltage generation system
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8625324B2 (en) * 2011-04-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-salicide polysilicon fuse
US8817517B2 (en) * 2011-12-30 2014-08-26 Fairchild Semiconductor Corporation One-time programmable fuse read
US8964444B2 (en) * 2012-04-25 2015-02-24 Semiconductor Components Industries, Llc One-time programmable memory, integrated circuit including same, and method therefor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524795B2 (en) 2014-11-26 2016-12-20 Samsung Electronics Co., Ltd. One-time programmable (OTP) memory cell and OTP memory device for multi-bit program
KR20210052400A (ko) * 2019-10-29 2021-05-10 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
US11145379B2 (en) 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure
US11328783B2 (en) 2019-10-29 2022-05-10 Key Foundry Co., Ltd. Semiconductor device having a diode type electrical fuse (e-fuse) cell array
US11538541B2 (en) 2019-10-29 2022-12-27 Key Foundry Co., Ltd. Semiconductor device having a diode type electrical fuse (e-fuse) cell array
KR102342532B1 (ko) * 2020-06-19 2021-12-22 주식회사 키파운드리 퓨즈 타입 셀 어레이를 가지는 비휘발성 메모리 장치
KR102482147B1 (ko) * 2021-08-04 2022-12-29 주식회사 키파운드리 이퓨즈 otp 메모리
US11854622B2 (en) 2021-08-04 2023-12-26 Key Foundry Co., Ltd. Electrical fuse one time programmable (OTP) memory
KR102501412B1 (ko) * 2021-10-06 2023-02-21 주식회사 키파운드리 프로그램 시간을 줄이기 위한 병렬 프로그램이 가능한 비휘발성 메모리 장치
US20230107619A1 (en) * 2021-10-06 2023-04-06 Key Foundry Co., Ltd. Non-volatile memory device with parallel programming
KR20230115487A (ko) * 2022-01-27 2023-08-03 주식회사 키파운드리 감지 증폭기를 포함하는 메모리 장치 및 그의 동작 방법
US11848061B2 (en) 2022-01-27 2023-12-19 Key Foundry Co., Ltd. Non-volatile memory device including sense amplifier and method for operating the same

Also Published As

Publication number Publication date
TW201346919A (zh) 2013-11-16
US20130201773A1 (en) 2013-08-08
CN103247336B (zh) 2018-06-01
TWI583177B (zh) 2017-05-11
US9082475B2 (en) 2015-07-14
CN103247336A (zh) 2013-08-14
KR101780828B1 (ko) 2017-09-22

Similar Documents

Publication Publication Date Title
KR20130090714A (ko) 비휘발성 메모리 장치
US7369452B2 (en) Programmable cell
US8923085B2 (en) Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
KR101847541B1 (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
KR101755772B1 (ko) 가변 트림 파라미터들을 갖는 메모리 디바이스
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
JP5571303B2 (ja) 半導体装置
KR20140029090A (ko) 이-퓨즈 어레이 회로 및 이의 프로그램 방법
JP4571356B2 (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
US9159453B2 (en) Memory device and method for measuring resistance of memory cell
US9165648B1 (en) Resistive memory devices, circuits and methods having read current limiting
US9263150B2 (en) One-time programmable memory
US9514833B2 (en) Supply power dependent controllable write throughput for memory applications
US8861286B2 (en) Verification read data output circuit of a semiconductor device and method for operating the same
KR101619779B1 (ko) 오티피 메모리 장치
US9032140B2 (en) System and method for adaptive bit rate programming of a memory device
JP5912739B2 (ja) 半導体メモリ及びそのテスト方法
KR101403500B1 (ko) 피엠아이씨용 고신뢰성 이퓨즈 오티피 메모리 장치
US8788893B2 (en) Semiconductor device and memory device
US20140177364A1 (en) One-time programmable memory and test method thereof
US9589603B2 (en) Semiconductor device and operating method thereof
TW201837908A (zh) 記憶體裝置、系統及其操作方法
KR20050118905A (ko) 퓨즈회로 프로그램 테스트 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)