JP5336140B2 - ナノ構造のクロス構造の製造 - Google Patents

ナノ構造のクロス構造の製造 Download PDF

Info

Publication number
JP5336140B2
JP5336140B2 JP2008257967A JP2008257967A JP5336140B2 JP 5336140 B2 JP5336140 B2 JP 5336140B2 JP 2008257967 A JP2008257967 A JP 2008257967A JP 2008257967 A JP2008257967 A JP 2008257967A JP 5336140 B2 JP5336140 B2 JP 5336140B2
Authority
JP
Japan
Prior art keywords
substrate
mask layer
nanostructure
patterning
adsorbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008257967A
Other languages
English (en)
Other versions
JP2010041019A (ja
Inventor
ホン,シーウンハン
パーク,サンヨン
ナングン,ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University R&DB Foundation filed Critical Seoul National University R&DB Foundation
Publication of JP2010041019A publication Critical patent/JP2010041019A/ja
Application granted granted Critical
Publication of JP5336140B2 publication Critical patent/JP5336140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

過去数十年間、シリコンベースのマイクロエレクトロニクスの性能にほぼ一定の指数関数的成長があった。コンピュータチップ上に搭載でき得るトランジスタの数は18ヶ月ごとに倍増するという、Intel Corporationの共同設立者であるGordon E. Mooreによる予測は真実であることが分かり、電子素子の大きさは飛躍的に小さくなった。しかし、ナノメートルスケールで現在の設計が確実に機能することを妨げる根本的な物理的限界、および高い製造コストなどの経済的限界のため、これらの進歩は次の10年には続きそうもない。
近年シリコンベース技術の限界を克服するその可能性のため、ナノテクノロジーは多大な注目を集めてきた。例えば興味深い電気的および/または光学的特性を有する、カーボンナノチューブおよび/またはナノワイヤによる様々なナノスケール装置が開発された。加えてカーボンナノチューブおよびナノワイヤなどのナノ構造のクロス構造に基づく、PNダイオードおよび発光ダイオードなどのナノエレクトロニックデバイスが報告されている。しかしナノ構造のクロス構造を大量生産することは非常に困難である。
ナノ構造のクロス構造の製造技術が本明細書に開示される。一実施形態において、ナノ構造のクロス構造の製造方法は、基板を設けるステップと、基板上で第1のマスク層をパターニングするステップと、第1のマスク層が存在しない基板の表面領域上に第1のナノ構造を吸着するステップと、第1のマスク層を基板から除去するステップと、第1のナノ構造が集積した基板上で、第2のマスク層をパターニングするステップと、基板上にナノ構造のクロス構造を製造するのに有効な条件下で、第2のマスク層が存在しない基板の表面領域上に第2のナノ構造を吸着するステップとを含む。
上記の概要は、以下の詳細な説明でさらに説明される概念の選択を簡略化して紹介するために提供される。この概要は特許請求の範囲に記載されている主題の主要な特徴または基本的な特徴を識別することを意図するものではなく、また特許請求の範囲に記載されている主題の範囲を限定するために用いることを意図するものでもない。
以下の詳細な説明において、本開示の一部をなす添付の図面を参照する。図面において、同様な符号は、文脈が特に明瞭に指示しない限り、通例同様な構成要素とする。詳細な説明、図面および特許請求の範囲に記載された例示的実施形態は限定を意図するものではない。他の実施形態を利用し得るとともに、本明細書に提示される主題の趣旨または範囲から逸脱することなく他の変更例をなし得る。本明細書に概説されるとともに図に示されるように、本開示の構成要素が多種多様の構成で配置され、置換され、組み合わされ、設計されてもよく、それらのすべてが明確に検討されているとともに本開示の一部をなすことは容易に理解されよう。
図1A〜1Fを参照すると、ナノ構造のクロス構造の製造方法の一実施形態が図示されている。図1Aに図示するように、上にクロス構造が集積する基板110が設けられる。限定ではなく一例として、基板110は金、二酸化ケイ素、ガラス、石英、シリコンおよびアルミニウムを含み得る。
次に図1Bに図示されるように、第1のマスク層120が基板100の表面上にパターン化される。一実施形態において、第1のマスク層120はフォトレジスト材料を含み得る。いくつかの実施形態において、第1のマスク層120は、フォトレジストスピンコーティングステップと、ソフト/ハードベーキングステップと、フォトマスクを用いるUV露光ステップと、マスクされていないフォトレジストを除去する現像ステップとを含み得る従来のフォトリソグラフィ法によって、基板110の表面上にパターン化され得る。フォトリソグラフィ法に加えて、図1Bに図示するように第1のマスク層120が基板110上に残る結果になる限り他の方法も用い得る。フォトレジスト材料の適当な例には、限定されないが、AZ5214E、PMMA(ポリメチルメタクリレート)等がある。
そして図1Cに図示するように、第1のナノ構造130が基板110の表面上に吸着される。一実施形態において、第1のナノ構造130はカーボンナノチューブを含み得る。別の実施形態において、第1のナノ構造130はナノワイヤを含み得る。ナノワイヤはナノメートルオーダーの直径を有する任意の導電性または半導電性ワイヤを含み得る。
一実施形態において、第1のマスク層120がパターン化された基板110は、第1のナノ構造130を含む溶液内に配置され、溶液内の第1のナノ構造130が、第1のマスク層120が存在しない基板110の表面領域上に選択的に吸着され得る。別の実施形態において、第1のナノ構造130を含む溶液は、所定のナノ構造を容易に分散可能な溶媒に浸漬された所定のナノ構造を含み得る。ナノ構造の溶液を用いた第1のナノ構造130を吸着するプロセスを、図3を参照することにより詳細に後述する。
次に図1Dに図示されるように、第1のマスク層120は基板110から除去される。一実施形態において、第1のマスク層120は、アセトンまたはエッチング液として用いることができる任意の他の溶媒によって除去され得る。第1のマスク層120を除去することにより、基板110上に第1のナノ構造130が集積されたものを得ることができる。
そして図1Eに図示するように、第2のマスク層140が、上に第1のナノ構造130が集積した基板110の表面上にパターン化される。第2のマスク層140は、第2のナノ構造150が吸着される空間を残すようにパターン化され得る。一実施形態において、第2のマスク層140はフォトレジスト層を含み得る。別の実施形態において、第2のマスク層140は疎水性分子層を含み得る。疎水性分子層は第2のナノ構造150の配列特性を向上させ得る。
一実施形態において、第2のマスク層は分子パターニング法によってパターン化され得る。一実施形態において、分子パターニング法は、例えばディップペン・ナノリソグラフィおよびマイクロコンタクト印刷法などの直接分子パターニング法を含み得る。別の実施形態において、分子パターニング法をフォトリソグラフィ法によって行い得る。一実施形態において、フォトリソグラフィによる分子パターニングは、従来の微細加工設備を用い得る。フォトリソグラフィによる分子パターニングプロセスの一実施形態を、図2A〜2Eを参照することにより以下に詳細に説明する。
図2Aおよび2Bに図示するように、フォトレジスト層220は基板210の表面上にパターン化される。一実施形態において、フォトレジストパターニングは、温度95℃で短いベーキング時間、例えば10分未満で行われ得る。ベーキング時間を短くすることで、分子堆積後に、基板の表面上に残渣なしに、フォトレジスト層220を完全に除去できる。
次に図2Cに図示するように、パターン化基板は無水物230でリンスされ得る。限定ではなく一例として、無水物230は無水へキサン等を含み得る。このようなリンスは基板上の残留表面水を除去し得る。
そして図2Dに図示するようにリンスされた基板を、自己集積単分子層(SAM)などの第2のマスク層用の物質を含む溶液240内に配置する。限定ではなく一例として、SAM用物質は1−オクタデカンチオール(ODT)またはオクタデシルトリクロロシラン(OTS)を含み得る。そしてSAM用物質を、フォトレジスト層220が存在しない基板の表面領域上に選択的に堆積させて、基板210上にSAMパターン250を形成し得る。
次に図2Eに図示するように、フォトレジスト層220が除去されて、SAMパターン250を有する基板210が得られる。限定ではなく一例として、フォトレジスト層220をアセトンなどの溶媒によって除去し得る。除去される前にフォトレジストが存在していた領域は、分子パターニング以前の基板210の表面と同じ状態を有し得る一方で、SAMパターン250は、フォトレジストが存在しない領域上に形成し得る。一実施形態において、SAMパターン250は、図1Eおよび1Fに図示された第2のマスク140として作用し得る。
また図1を参照すると、図1Fに図示するように、第2のナノ構造150が、第2のマスク140でパターン化された基板の表面上に吸着される。一実施形態において、第2のナノ構造150はカーボンナノチューブを含み得る。別の実施形態において、第2のナノ構造150はナノワイヤを含み得る。
一実施形態において、第2のマスク層140がパターン化された基板110は、第2のナノ構造150を含む溶液内に配置され、溶液内の第2のナノ構造150が、第2のマスク層140が存在しないパターン化基板の表面領域上に選択的に吸着され得る。一実施形態において、第2のナノ構造150は、表面領域の極性のため、第2のマスク層が存在しないパターン化基板の表面領域上に自然に吸着され得る。第2のナノ構造の吸着は、図1Fに図示するように第1および第2のナノ構造のクロス構造を生じ得る。上述の分子リンカーのない集合方法は、ナノ構造のクロス構造の大量生産を可能にする。ナノ構造の溶液を用いた第2のナノ構造を吸着するプロセスを、以下の図3を参照して以下に詳細に説明する。
図3はナノ構造を基板上に吸着するプロセスの一実施形態を図示する概略図である。限定ではなく一例として、ナノ構造はナノワイヤおよびカーボンナノチューブを含み得る。図3に示すように、マスク層320を有する基板310は、ナノ構造330を含む溶液340内に配置され、溶液340内のナノ構造330が、マスク層320が存在しない基板310の表面領域上に選択的に吸着され得る。ナノ構造330を含む溶液内の溶媒はマスク層320を溶解しない。
一実施形態において、ナノ構造330は、ナノ構造330を容易に分散可能な溶媒に浸漬され得る。限定ではなく一例として、ナノ構造330が酸化バナジウム(V)ナノワイヤである場合、脱イオン化水を溶媒として用い得る一方で、ナノ構造が酸化亜鉛(ZnO)ナノワイヤである場合、エタノールまたは脱イオン化水を溶媒として用い得る。限定ではなく一例として、ナノ構造330がカーボンナノチューブである場合には、1,2−ジクロロベンゼン、1,3,4−トリクロロベンゼン、1,3−ジクロロベンゼン、ジクロロエタン、クロロベンゼン等を溶媒として用い得る。
パターン化基板上へのナノ構造330の吸着は、ナノ構造上の電荷およびファン・デル・ワールス相互作用などの様々な要因による。一実施形態において、ナノ構造330は、表面領域の極性により、基板310の表面上に自然に吸着され得る。別の実施形態において、ナノ構造330は基板310の表面上に吸着され、その場合電位を用いてナノ構造の吸着をさらに強化し得る。ナノ構造330の吸着度および/または量を制御するように電位を基板310に印加し得る。
以上により、本開示の様々な実施形態を例示目的のため本明細書に記載したが、本開示の範囲および趣旨から逸脱することなく様々な変更例をなし得ることは理解されよう。従って本明細書に開示する様々な実施形態は限定を意図するものではなく、真の範囲および趣旨は以下の特許請求の範囲によって示される。
一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 一実施形態によるナノ構造のクロス構造の製造プロセスを図示する概略図である。 別の実施形態によるフォトリソグラフィによる分子パターニングプロセスを図示する概略図である。 別の実施形態によるフォトリソグラフィによる分子パターニングプロセスを図示する概略図である。 別の実施形態によるフォトリソグラフィによる分子パターニングプロセスを図示する概略図である。 別の実施形態によるフォトリソグラフィによる分子パターニングプロセスを図示する概略図である。 別の実施形態によるフォトリソグラフィによる分子パターニングプロセスを図示する概略図である。 別の実施形態による基板上へのナノ構造の吸着プロセスを図示する概略図である。

Claims (17)

  1. 基板を設けるステップと、
    前記基板上でフォトレジスト材料からなる第1のマスク層をパターニングするステップと、
    前記第1のマスク層が存在しない前記基板の表面領域上に第1のナノ構造を吸着するステップと、
    前記第1のマスク層を前記基板から除去するステップと、
    前記第1のナノ構造が集積した前記基板上で、第2のマスク層をパターニングするステップと、
    ナノ構造のクロス構造を製造するのに有効な条件下で、前記第2のマスク層が存在しない前記基板の表面領域上に第2のナノ構造を吸着するステップと
    を含み、
    前記第1のナノ構造を吸着するステップが、前記第1のナノ構造を含む溶液内にパターニングされた前記第1のマスク層を備える前記基板を配置するステップと、前記基板に電位を印加するステップとを含む、
    ナノ構造のクロス構造の製造方法。
  2. 前記第1のナノ構造がナノワイヤである請求項1に記載の方法。
  3. 前記第1のナノ構造がカーボンナノチューブである請求項1に記載の方法。
  4. 前記第2のナノ構造がナノワイヤである請求項1に記載の方法。
  5. 前記第2のナノ構造がカーボンナノチューブである請求項1に記載の方法。
  6. 前記第1のマスク層をパターニングするステップがフォトリソグラフィ法により行われる請求項1に記載の方法。
  7. 前記第2のマスク層をパターニングするステップが、フォトリソグラフィ、ディップペン・ナノリソグラフィ、およびマイクロコンタクト印刷で構成される群から選択される分子パターニング法により行われる請求項1に記載の方法。
  8. 前記第2のマスク層をパターニングするステップが、疎水性分子層をパターニングするステップを含む請求項1に記載の方法。
  9. 前記第2のマスク層をパターニングするステップが、自己集積単分子層をパターニングするステップを含む請求項1に記載の方法。
  10. 前記第2のマスク層をパターニングするステップが、フォトリソグラフィにより行われる請求項に記載の方法。
  11. 前記第2のマスク層をパターニングするステップが、
    前記第1のナノ構造が集積した前記基板上でフォトレジスト層をパターニングするステップと、
    前記フォトレジスト層が存在しない前記基板の表面領域上に前記第2のマスク層を堆積するのに有効な条件下で、第2のマスク層用物質を含む溶液内に前記基板を配置するステップと、
    前記フォトレジスト層を前記基板から除去するステップと
    を含む請求項10に記載の方法。
  12. 前記第2のマスク層をパターニングするステップが、
    前記第2のマスク層用物質を含む溶液内に前記基板を配置するステップの前に、前記基板を無水物でリンスするステップをさらに含む請求項11に記載の方法。
  13. 前記フォトレジスト層をパターニングするステップが、10分未満のベーキング時間で行われる請求項11に記載の方法。
  14. 前記基板を配置するステップが、前記基板を、1−オクタデカンチオール(ODT)およびオクタデシルトリクロロシラン(OTS)で構成される群から選択される化合物を含む溶液内に配置するステップを含む請求項11に記載の方法。
  15. 前記第2のナノ構造を吸着するステップが、第2のナノ構造を含む溶液内にパターニングされた前記第1のマスク層を備える前記基板を配置するステップを含む請求項1に記載の方法。
  16. 前記第2のナノ構造を吸着するステップが、前記基板に電位を印加するステップをさらに含む請求項15に記載の方法。
  17. 基板を設けるステップと、
    前記基板上でフォトレジスト材料からなる第1のマスク層をパターニングするステップと、
    前記第1のマスク層が存在しない前記基板の表面領域上に第1のナノ構造を吸着するステップと、
    前記第1のマスク層を前記基板から除去するステップと、
    前記第1のナノ構造が集積した前記基板上で、第2のマスク層をパターニングするステップと、
    ナノ構造のクロス構造を製造するのに有効な条件下で、前記第2のマスク層が存在しない前記基板の表面領域上に第2のナノ構造を吸着するステップと
    を含み、
    前記第1のナノ構造を吸着するステップが、前記第1のナノ構造を含む溶液内にパターニングされた前記第1のマスク層を備える前記基板を配置するステップと、前記基板に電位を印加するステップとを含む、
    方法により製造される、ナノ構造のクロス構造を有する装置。
JP2008257967A 2008-08-04 2008-10-03 ナノ構造のクロス構造の製造 Expired - Fee Related JP5336140B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0075897 2008-08-04
KR1020080075897A KR101045128B1 (ko) 2008-08-04 2008-08-04 나노구조물들의 교차 구조들의 제조

Publications (2)

Publication Number Publication Date
JP2010041019A JP2010041019A (ja) 2010-02-18
JP5336140B2 true JP5336140B2 (ja) 2013-11-06

Family

ID=41501416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257967A Expired - Fee Related JP5336140B2 (ja) 2008-08-04 2008-10-03 ナノ構造のクロス構造の製造

Country Status (5)

Country Link
US (1) US8227179B2 (ja)
JP (1) JP5336140B2 (ja)
KR (1) KR101045128B1 (ja)
CN (1) CN101645391B (ja)
DE (1) DE102008051159B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130224B1 (ko) * 2010-04-14 2012-03-26 고려대학교 산학협력단 나노 막대를 이용한 발광 소자 및 그 제조 방법
CN102491252B (zh) * 2011-11-22 2014-12-17 南京大学 离散纳米材料的选择性排列方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003208A1 (en) * 1999-07-02 2001-01-11 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6515339B2 (en) * 2000-07-18 2003-02-04 Lg Electronics Inc. Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7385295B2 (en) * 2004-06-24 2008-06-10 California Institute Of Technology Fabrication of nano-gap electrode arrays by the construction and selective chemical etching of nano-crosswire stacks
WO2006052104A1 (en) * 2004-11-12 2006-05-18 Seoul National University Industry Foundation Method for aligning or assembling nano-structure on solid surface
US20060281306A1 (en) 2005-06-08 2006-12-14 Florian Gstrein Carbon nanotube interconnect contacts
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
KR20070112733A (ko) * 2006-05-22 2007-11-27 재단법인서울대학교산학협력재단 자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법
CN100470872C (zh) * 2006-05-31 2009-03-18 中国科学院微电子研究所 一种纳米级交叉线阵列结构有机分子器件的制备方法

Also Published As

Publication number Publication date
DE102008051159B4 (de) 2013-04-11
CN101645391B (zh) 2011-04-06
CN101645391A (zh) 2010-02-10
KR20100015017A (ko) 2010-02-12
JP2010041019A (ja) 2010-02-18
DE102008051159A1 (de) 2010-02-11
US20100028814A1 (en) 2010-02-04
US8227179B2 (en) 2012-07-24
KR101045128B1 (ko) 2011-06-30

Similar Documents

Publication Publication Date Title
US6897009B2 (en) Fabrication of nanometer size gaps on an electrode
KR100711744B1 (ko) 전자 소자, 집적 회로 및 그 제조 방법
US20100035186A1 (en) Manufacturing a graphene device and a graphene nanostructure solution
US8691180B2 (en) Controlled placement and orientation of nanostructures
KR101265321B1 (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
JP2004351602A (ja) カーボンナノチューブデバイスおよびその製造方法、並びに、カーボンナノチューブ転写体
JP2010041023A (ja) グラフェンナノデバイスの製造
US8329386B2 (en) Method to assemble nano-structure on a substrate and nano-molecule device comprising nano-structure formed thereby
KR101355933B1 (ko) 화학적으로 개질된 그래핀에 다양한 바이오물질을 흡착시키는 방법
KR100992834B1 (ko) 나노선 다중채널 전계효과 트랜지스터 소자의 제조방법
JP5336140B2 (ja) ナノ構造のクロス構造の製造
KR100963204B1 (ko) 플렉시블 투명전극 제조 방법
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
KR101189056B1 (ko) 마스크 없이 반응성 이온 식각만으로 쉽게 나노 패턴을 형성하는 방법
JP3952455B2 (ja) レジストとして有機単分子膜を用いたナノパターニング方法
KR101171952B1 (ko) 나노선의 패턴 형성방법 및 이를 이용하여 제조된 전자소자
JP2002353436A (ja) シリコンナノパーティクルのパターニング方法及びこの方法に用いる有機分子
TWI498276B (zh) 製作空間上對準的奈米管及奈米管陣列之方法
KR20110069486A (ko) 금속 전극 제조 방법
KR100820182B1 (ko) 나노임프린팅 리소그래피를 이용한 나노와이어 소자제조방법
Jaber-Ansari Fluidic assembly of highly organized single-wall carbon nanotubes in nano and micro scales—Characterization and investigation of the assembly mechanism
Galopin et al. Metal-assisted chemical etching of silicon: Preparation of silicon nanowire arrays
James et al. Molecular electronics: Logic and memory
Makaram Directed assembly techniques for nano-manufacturing of scalable single walled carbon nanotube based devices
Wang Dip-pen Nanolithography of Electrical Contacts to Organic Nanostructures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130801

R150 Certificate of patent or registration of utility model

Ref document number: 5336140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees