JP2005033184A - 自己組織化単分子膜の縁部を用いた狭小形状の形成 - Google Patents

自己組織化単分子膜の縁部を用いた狭小形状の形成 Download PDF

Info

Publication number
JP2005033184A
JP2005033184A JP2004151141A JP2004151141A JP2005033184A JP 2005033184 A JP2005033184 A JP 2005033184A JP 2004151141 A JP2004151141 A JP 2004151141A JP 2004151141 A JP2004151141 A JP 2004151141A JP 2005033184 A JP2005033184 A JP 2005033184A
Authority
JP
Japan
Prior art keywords
base layer
layer
sam
patterned layer
target region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004151141A
Other languages
English (en)
Other versions
JP4964406B2 (ja
Inventor
Joanna Aizenberg
アイゼンバーグ ジョアンナ
C Sundar Vicram
シー.サンダー ヴィクラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2005033184A publication Critical patent/JP2005033184A/ja
Application granted granted Critical
Publication of JP4964406B2 publication Critical patent/JP4964406B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055Grooves
    • B81C1/00063Trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体基板上に構造物を作製する方法を提供すること。
【解決手段】溝部を形成するために、パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に該パターン化層が形成される。自己組織化単分子膜(SAM)が、パターン化層と並べて、ただしパターン化層は除いて前記基層に対して化学的に結合される。基層は目標領域内で除去される。配線は、第1のSAMが目標領域内で第2のSAMと交換されることを除き同様な方法により、形成される。次いで、目標領域の外側の基層が除去されるか、もしくは、導電性金属結晶が目標領域内で成長される。このような構造は、電界効果トランジスタなど多くの能動または受動電子デバイスの製造で有利に使用できる。
【選択図】図1C

Description

本発明は、一般に構造物、および構造物を作製する方法に関し、より具体的には、自己組織化単分子膜(SAM)の未組織性(disorder)を利用して構造物を作製する方法に関する。
ナノエレクトロニクス、情報記憶装置および光学機器の用途向けにナノ構造物(最小寸法が約100nm以下の構造物)を製造する、費用効果の高い方法を開発することに大きな関心が持たれている。そのような構造物を作製するいくつかの方法が、光学リソグラフィ・プロセスを置き換えるために提案されているが、それぞれ限界がある。例えば、電子線描画は、順次処理(serial process)であり、量産に耐えるものではない。X線および極紫外線リソグラフィは共に、それを使用する手順の複雑さのために限界がある。マイクロコンタクト・プリンティングは、エラストマー製スタンプを用いてアルカンチオール分子のパターンを転写するが、このパターン自体が組織状単分子層に形成され、銀や金等の金属と結合し、それにより金属用のエッチング・レジストとして作用する。しかし、印刷段階でのアルカンチオールの拡散により、その最小横寸法は約100nmに制限される。さらに、アルカンチオールで被覆されたエッチング表面上で欠陥が見出される。自己組織化単分子膜(SAM)を用いてパターニングする化学リソグラフィ・プロセスを開発する以前の試みにも問題があった。例えば、そのような方法は、銀上に銀が載った構造のように非平坦金属表面で溝部を形成するのに使用できるだけである。そのような方法はまた、様々なチェーン長のSAMに対して異なるエッチング耐性を有する金属に溝部を形成することに限定される。
Orlov O.A.et al.、Science 277:926−30(1997) M.L.Steigerwald et al.、Ann.Rev.Mat.Sci 19:471−495(1989) 「Dielectric Properties of Polyelectrolyte Multilayers」、Durstock M.F.およびRubner M.F.Langmuir、17:7865−72(2001)
したがって、本発明の目的は、広範な種類の金属および非金属表面に好適な構造を形成する方法であって、その表面は当該方法が終了した際に平坦になるような方法にある。
上述の問題点に対処するために、本発明の一実施形態は、基層に溝部を作製する方法を提供する。該方法は、パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に前記パターン化層を形成する工程を含む。該方法はまた、自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させる工程を含む。前記SAMは前記目標領域内で未組織性領域を含んでいる。該方法はさらに、前記目標領域内の前記基層をエッチングする工程を含む。
本発明の別の実施形態は、基層上に配置された配線を作製する方法である。該方法は、パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に前記パターン化層を形成する工程を含む。該方法はさらに、第1の自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させる工程を含む。前記SAMは前記目標領域内で未組織性領域を含んでいる。該方法はまた、前記目標領域内で前記第1のSAMを第2のSAMと交換する工程を含む。
本発明のさらに別の実施形態は、電界効果トランジスタを作製する方法である。該方法は、基礎基板上に絶縁層を配置する工程と、前記絶縁層上に基層を堆積する工程とを含む。該方法はまた、上述のように前記基層に溝部を形成して、前記絶縁層を露出させ、それによりソースおよびドレインを形成する工程を含む。該方法はさらに、前記溝部内にゲート誘電体を形成する工程と、前記パターン化層を除去する工程と、前記ゲート誘電体ならびに前記ソースおよびドレイン上に半導体構造を形成する工程とを含む。
本発明は、添付の図面と共に読むことで下記の詳細な説明から最もよく理解される。種々の形状は一定の寸法比では示されておらず、説明を明確にするために任意に拡大または縮小できるものとする。下記の説明は、添付図面と併せて参照される。
本発明では、基層の平坦表面中にまたはその上における狭小構造の形成を容易にするために、基層上でのパターン化層の堆積を利用することが有利であることを認識している。SAMで保護されていないので、パターン化層は後続の処理によって容易に除去可能であり、それによって基層の平坦表面をその中または上に該構造が形成された状態にすることになる。平坦表面中またはその上にそのような構造を形成することは、能動または受動デバイス構造を形成する後続の加工工程を簡単にするので、望ましいことである。さらに、基層上において、パターン化層と並べて、しかしその上ではないところにSAMを形成すると、基層とパターン化層との間の縁部界面でSAMのより狭小な未組織性領域が形成される。このことにより、様々な基層により狭小な構造をより精密に形成できるので有利である。
図1A〜1Hは、溝部101を作製する方法の一実施形態による中間構造の断面図を示す。溝部101は、基礎基板110上に配置された基層105中にある。ある実施形態では基礎基板110は半導体基板110であるが、ガリウム砒素またはゲルマニウムなど他の多くの材料が好適な基礎基板110となり得ることが当業者は理解されよう。基層105は、蒸着など通常の技法で基礎基板110上に形成される(図1A)。基層105は、SAM107と結合可能な金属または非金属からなる(図1E)。例示的な基層材料105には、金、銀、銅、白金、パラジウム、アルミニウム、もしくはそれらの混合物、またはシリコンが含まれる。通常の相補性金属酸化膜半導体プロセスに適合するパラジウムなどの基層に溝部101を作製するために、上記方法を使用すると有利である。この方法は、異なるチェーン長を有する複数のSAM107間でエッチング耐性に差がない場合にパラジウムなどの基層に溝部101を作製することにも有利に適用できる。
図1B〜1Dに示すように、当該方法は、基層105の部分117上にパターン化層115を形成することを含む。パターン化層115は、その縁部125に目標領域120が隣接配置して形成されるように形成される。パターン化層115は、基層105上でフォトレジスト130の通常の堆積を行い、次いでフォトリソグラフィでパターニングすることにより形成される。ある好適な実施形態では、図1Cに示すように、パターン化層115は、フォトレジスト130および基層105上に堆積される。図1Dに示すように、フォトレジスト130の通常のリフト・オフの後、パターン化層115は基層105の部分117上に残留する。代替実施形態では、パターン化層115は、ステンシル・マスクを通したパターン化層115の通常の蒸着により基層105上に形成される。
パターン化層115は、基層105のエッチャントに対して不活性であり、基層105に化学的に結合可能であるが、SAM107に対しては化学的に結合可能ではない化合物である。ある実施形態では、パターン化層115は、基層105とは異なる金属、例えばクロムまたはチタンである。他の実施形態では、パターン化層115は、フォトレジスト130などの有機化合物である。パターン化層115に有機化合物を用いると、パターン化層115を除去するのに腐食性エッチャントを用いる必要性を回避できる。腐食性エッチャント、例えばフッ化水素は、他の構成要素を損傷する恐れがある。フォトレジスト130を使用すると、通常の光学リソグラフィ技法を用いてパターン化層115を形成できるので、特に有利である。SAM107に化学的に結合しない好適なフォトレジスト化合物の例には、フッ素系脂肪族ポリマーエステル(fluoroaliphatic polymer ester)を含有するジアゾ系光活性型フォトレジストが含まれる。好適な一実施例では、パターン化層115は、製品番号Shipley1805(Shipley Corporation、米国マサチューセッツ州、モールボロ市)からなる。
図1Eに示すように、当該方法はまた、SAM107を基層105に対してパターン化層115と並べて化学的に結合させることを含む。SAM107を基層105に対して化学的に結合させることは、SAM107の分子を含有する溶液または蒸気に基層105を曝露することを含む。曝露は、分子がSAM107に自己組織化し、かつ基層105に化学的に結合または接着することが可能になるように十分な時間で行う。
SAM107はパターン化層115から除かれる。パターン化層115は、SAM107の分子がパターン化層115に化学的に結合または接着しないために、被覆されない状態とされる。もちろん、微量のSAM107が静電力などの弱い非共有結合力によりパターン化層115にかすかに密着している場合があることを理解されたい。しかし、パターン化層115上にあるこのような微量のSAM107分子は、後述するようにエッチャントでパターン化層を除去する際の妨げにはなるまでには至らない。したがって、未被覆のパターン化層115は、後述するようにエッチャントで除去できる。
図1Fに示すように、当該方法はまた、目標領域120内の基層105を除去するためのエッチングを含んでいる。目標領域120は、SAM107の未組織化部分が縁部125に近接しているために、概部分の下方に配置されている。基層105に対するエッチャントはSAMの未組織化領域を介してより容易に拡散し、それによって目標領域120内にある基層105の部分を選択的に除去する。好適な基層エッチャントとしては、下記に例示するように、フェロシアン化物、フェリシアン化物、チオ硫酸塩、および水酸化物を含む各種水溶液、ならびに、燐酸、硝酸、酢酸、硫酸またはそれらの組み合わせなどの各種酸性水溶液がある。
溝部101の幅140は、基層エッチャントに対する曝露時間に応じて拡大または縮小可能である。一例として、基層105が金であり、パターン化層115がチタンであり、エタノール中のn−ヘキサデカンチオールの0.01M溶液に対して基層105を少なくとも2時間曝露することによってSAM107が形成される、好適な一実施形態を考察する。基層105は、10mMのフェロシアン化カリウム、1mMのフェリシアン化カリウム、100mMのチオ硫酸ナトリウム、および1Mの水酸化ナトリウムからなる水溶液を含んだエッチャントに異なる時間で曝露される。エッチングにより、約6〜約12分の曝露後は約50nmの幅140を有する溝部が生成し、約16分の曝露後は約70nmの幅140を有する溝部が生成し、約60分の曝露後は約240〜約250nmの幅140を有する溝部が生成する。
当該方法により形成された溝部142(図1F)の縁部を用いて、第2の溝部を形成するための他の目標領域を生成できることを当業者は理解されよう。エッチング時間を変化させて当該方法を反復して適用することにより、デュアル・ダマシン構造など、基層中に種々の複雑な溝構造を作成できる。このような構造が、集積回路内の能動部品および受動部品の作製を容易にすることになる。
図1Gに示すように、当該方法はさらに、基層105に溝部101をエッチング形成した後、パターン化層115を除去することを含んでいる。パターン化層115のエッチャントの組成はパターン化層115の組成によって決まることを当業者は理解されよう。例えば、パターン化層115がチタンである場合、エッチャントはフッ化水素を含むことが好ましく、例えば、フッ化水素の1%水溶液である。あるいは、パターン化層115がフォトレジスト130である場合、エッチャントはアセトンまたは類似の有機溶剤である。
図1Hに示すように、当該方法はまた、基層105に溝部101をエッチング形成した後、SAM107を除去することを含んでいる。やはり、SAMエッチャントの組成はSAM107の組成によって決まることを当業者は同様に理解するであろう。SAM107がアルカンチオールを含む場合は、エッチャントは、活性エッチャントとして酸素プラズマを用いる反応性イオン・エッチャント(RIE)を含む。ある好適な実施形態では、RIEは、40mTorrの酸素、約10秒で約80WのRF電力を含んでいる。
SAM107は、有機分子を基層105に化学的に結合させる官能基を有する有機分子を含んでいる。基層105が金属である実施形態では、有機分子は非分岐のアルカン鎖であり、官能基はチオールであることが好ましい。例としては、HS−(CH−X(ただし、nは2と20の間、Xは−CHまたは−COH)なる化学式を有する有機分子が含まれる。基層105がAl上のAl層である場合、好ましくは、有機分子は非分岐アルカン鎖であり、官能基はホスホン基である。例としては、PO(OH)−(CH−CH(ただし、nは2と20の間)なる化学式を有する有機分子が含まれる。基層105がSi上のSiO層である場合、好ましくは、有機分子は非分岐アルカン鎖であり、官能基はシランである。例としては、Si(Cl)−(CH−CH(ただし、nは2と20の間)なる化学式を有する有機分子が含まれる。
図2A〜2Hは、基礎基板210上に配線201を作製する方法の実施形態の構成を示している。類似の参照番号が、図1A〜1Hに示した類似構造を示すのに用いられる。上述した手順および実施形態はいずれも、図2A〜2Hに示した方法に適用できる。
図2Aは、パターン化層215がその縁部225に隣接配置した目標領域220を形成するように、基層205の部分217上にパターン化層215を形成することを示す。基層205が基礎基板210上に形成され、その上にパターン化層215が、前述し図1A〜1Dに示した同じ工程を用いて形成される。図2Bは、上述し図1Eに示した工程と類似の工程を用いて、第1のSAM207を基層205に対してパターン化層215と並べて、しかしパターン化層215の上にはならないように化学的に結合させることを示している。
図2Cは、目標領域220内で第1のSAM207を第2のSAM245と交換することを示している。第1のSAM207は、平坦領域235よりも縁部225の近傍でより未組織性が高い。したがって、目標領域220内では第1のSAM207を第2のSAM245と選択的に交換することが可能である。基層205が金属層である場合、第1のSAM207は、HS−(CH−X(ただし、nは2と10の間、Xは−CHまたは−COH)なる化学式を有する短鎖アルカンチオールである。そのような実施形態では、第2のSAM245は、HS−(CH−X(ただし、nは11と20の間、Xは−CHまたは−COH)なる化学式を有する長鎖アルカンチオールである。例として、好適な一実施形態では、第1のSAM207は、基層205をエタノール中10mMのHS−(CH−COHの溶液に室温で10時間曝露することによって、金の基層205に結合される。次いで、第1のSAM207は、第1のSAM207をエタノール中10mMのHS−(CH15−COHを含む溶液に室温で1時間曝露することによって、目標領域220で第2のSAM245と選択的に交換される。
図2Dおよび2Eは、配線201を作製する方法の第1の実施形態を示す。この方法は、目標領域220の外側に配置された基層205をエッチングすることを含んでいる。図2Dに示すように、基層205をエッチングすることはさらに、上述したようにパターン化層のエッチャントにパターン化層215に曝露して、パターン化層215を除去し、それによって基層205の部分217の被覆を取り除く。図2Eは、目標領域220の外側に配置された基層205をエッチングすることがさらに、基層エッチャントに基層205を曝露することを含むことを示している。基層のエッチャントは、第2のSAM245よりも第1のSAM207を介してより容易に拡散し、そのため目標領域220の外側の基層205を選択的に除去し、それによって配線201を形成する。例えば、チタンのパターン化層215を除去した後、上述のようなフッ化水素に対する曝露を経て、金の基層205は基層エッチャント(例えば、10mMのフェロシアン化カリウム、1mMのフェリシアン化カリウム、100mMのチオ硫酸ナトリウム、および1Mの水酸化ナトリウムからなる水溶液)に約40秒曝露される。
図2Fは、配線201を形成する方法の第2実施形態を示す。この方法は、目標領域220における導電性金属結晶201の核成長を含んでいる。このような実施形態では、基層205はSi上のSiO等の非導電性材料を含むことが好ましい。ある好適な実施例では、第1のSAM207を構成する有機分子は、Si(Cl)−(CH−CH(ただし、nは2と20の間)なる化学式を有し、第2のSAM245は、Si(Cl)−(CH−COH(ただし、nは2と20の間)なる化学式を有する。
配線201を構成する導電性金属結晶の核成長は、第1実施形態の図2Dに示したようにパターン化層215をエッチャントに暴露して、パターン化層215を除去し、それにより基層205の部分217の被覆を取り除くことを含んでよい。図2Fはさらに、目標領域220内の配線201の導電性金属結晶の核成長がさらに、硫化カドミウムなどの金属塩を含有する溶液に基層220を曝露して配線201を形成することを含むことを示している。
第1または第2の上述の諸工程を行った後、必要であれば、第2のSAM245は、前述したRIE手順など、SAMエッチャントに曝露することにより除去してよい。
配線201を作製する方法はまた、基層205または基礎基板210上における線形構造の形成にも非線形構造の形成にも使用できることを当業者は理解されよう。ある実施形態では、例えば、配線201は量子ドットとして知られる円形構造を形成する。円形構造は、相互接続された量子ドット上の個々の電子の位置を特定することにより論理状態の符号化を容易にするための、量子ドットを有する論理回路の製作に有利に使用できる。このことは、例えば、Orlov O.A.et al.、Science 277:926−30(1997)、またはM.L.Steigerwald et al.、Ann.Rev.Mat.Sci 19:471−495(1989)に記載されており、これらは本明細書に参照として組み込まれる。
別の実施形態は、電界効果トランジスタ300を作製する方法である。図3A〜3Eに示したこの方法は、上述の溝部301を形成する方法(図3C)を組み込んでいる。溝部301を作製する上述の方法のいずれもが、電界効果トランジスタ300の作製に使用できる。図3に示す実施形態に加えて多くの代替トランジスタ構造が本発明の構造を有利に組み込むことが可能であることを当業者は理解されよう。
図1ならびに図2に示した構造と類似の構造を示す参照番号を用いると、トランジスタ300を作製する方法は、半導体基板310上に絶縁層350を配置することを含んでいる(図3A)。ある好適な実施形態では、基礎基板310は、ポリシリコンなどの半導体基板を含み、絶縁層350は二酸化シリコンを含む。そのような実施形態では、基礎基板310の一部分が、トランジスタ300のゲートとして働く。
図3Bに示すように、金などの導電性材料からなる基層305が絶縁層350上に堆積される。図3Cは、基層305に溝部301を形成して、絶縁層350の曝露を行い、それにより基層305から別々にソースおよびドレイン電極355、360を形成することを示している。好適な実施形態では、溝部301は約100nm未満の幅340を有し、より好ましくは約50nmの幅340を有する。溝部301の幅が狭小であることにより、後述するようにトランジスタ300のチャネルの全長が縮小されるので有利である。ある好適な実施形態では、溝部301は、約10nmから20nmの間の深さ365を有し、より好ましくは約15nmの深さを有する。このような浅い溝深さ365は、ゲート誘電体370(図3D)の形成を容易にするので、好ましい。
図3Dに示すように、ゲート誘電体370は、二酸化シリコンなどの誘電体材料で溝部301を充填する通常の工程を用いて形成される。別法として、ある好適な実施形態では、溝部301の充填は、絶縁層350を負に帯電させること、例えば、硫酸および過酸化水素の溶液で処理し、次いで水酸化アンモニウムおよび過酸化水素での処理を行うことによって促進される。好ましい実施形態では、次いで、基層305はアルキル終端チオール溶液中に浸漬され、これはAu電極355および360のみに選択的に結合して、Au電極355、360の頂部に高分子電解質(polyelectrolyte)が付着するのを阻止する。これに続いて、1種または複数種の荷電高分子電解質を含むゲート誘電体材料370の多層堆積を行う。例えば、ある好ましい実施形態では、荷電高分子電解質は、ポリアリルアミン、ポリアクリル酸、またはそれらの混合物である。溝部301内に配置されると、高分子電解質は電荷中性となり、それによりゲート誘電体材料を中性にし、したがって絶縁性にする。種々の上記のような層毎の堆積が利用可能であることを当業者は理解されよう。例えば、「Dielectric Properties of Polyelectrolyte Multilayers」、Durstock M.F.およびRubner M.F.Langmuir、17:7865−72(2001)(これは全体を参照として本明細書に組み込まれる)を参照されたい。
図3Eに示すように、次いで、半導体構造375がゲート誘電体370ならびにゲートおよびドレイン355、360上に形成される。例えば、ある実施形態では、半導体構造375は、パターニングされたマスクを介して堆積される。半導体構造375は電子移動度の低い材料からなり、それによりゲート310に電圧が印加された場合を除いて非導電的になるようになっている。このような材料は当業者にはよく知られており、ペンタセン(pentacene)またはテトラセン(tetracene)を含む。溝部301の幅は、ゲート誘電体370と半導体375との間の界面に配置されたチャネル380の寸法を定義する。
本発明を詳細に説明したが、本発明の範囲から逸脱することなく様々な変更、置換および改変が可能であることを当業者は理解されたい。
基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 基層に溝部を作製する方法により形成した中間構造の断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、基層上に配置した配線を作製する工程を示す断面図である。 製造の各種中間段階での、電界効果トランジスタの製造工程を示す断面図である。 製造の各種中間段階での、電界効果トランジスタの製造工程を示す断面図である。 製造の各種中間段階での、電界効果トランジスタの製造工程を示す断面図である。 製造の各種中間段階での、電界効果トランジスタの製造工程を示す断面図である。 製造の各種中間段階での、電界効果トランジスタの製造工程を示す断面図である。

Claims (10)

  1. パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に前記パターン化層を形成する工程と、
    自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させる工程であって、前記SAMは前記目標領域内で未組織性領域を含む工程と、
    前記目標領域内の前記基層をエッチングする工程と
    を含む、基層に溝部を作製する方法。
  2. エッチング工程はさらに、前記縁部に配置された前記SAMを介して拡散可能なエッチャントに前記基層を曝露し、それによって目標領域内の前記基層の部分を選択的に除去する工程を含む、請求項1に記載の装置。
  3. 前記目標領域から前記基層の前記部分を除去した後、前記パターン化層を除去する工程をさらに含む、請求項2に記載の方法。
  4. 前記目標領域から前記基層の前記部分を除去した後、前記SAMを除去する工程をさらに含む、請求項2に記載の方法。
  5. 前記SAMは、前記基層に対して有機分子を化学的に結合させることが可能な官能基を有する1つまたは複数の前記有機分子を含む、請求項1に記載の方法。
  6. パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に前記パターン化層を形成する工程と、
    第1の自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させる工程であって、前記SAMは前記目標領域内で未組織性領域を含む工程と、
    前記目標領域内で前記第1のSAMを第2のSAMと交換する工程と
    を含む、基層上に配置された配線を作製する方法。
  7. 前記目標領域の外側に配置された前記基層をエッチングする工程をさらに含む、請求項6に記載の方法。
  8. 前記基層をエッチングする工程は、前記パターン化層をパターン化層のエッチャントに曝露し、それにより前記パターン化層を除去して、前記基層の前記部分の被覆を取り除く工程を含む、請求項7に記載の方法。
  9. 前記除去工程は、前記基層のエッチャントが前記第1のSAMを介して拡散可能となるような基層エッチャントに前記基層を曝露し、それにより前記第1のSAMの下方の近傍にある前記基層を除去する工程を含む、請求項8に記載の方法。
  10. 基礎基板上に絶縁層を配置する工程と、
    前記絶縁層上に基層を堆積する工程と、
    前記基層に溝部を形成する工程であって、
    パターン化層がその縁部に隣接して配置された目標領域を形成するように、前記基層の部分の上に前記パターン化層を形成する工程、
    自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させ、前記SAMは前記目標領域内で未組織性領域を含む工程、および、
    前記目標領域内の前記基層をエッチングして前記絶縁層を露出させ、それによりソースおよびドレインを形成する工程
    を含む工程と、
    前記溝部内にゲート誘電体を形成する工程と、
    前記パターン化層を除去する工程と、
    前記ゲート誘電体ならびに前記ソースおよびドレイン上に半導体構造を形成する工程と
    を含む、電界効果トランジスタを作製する方法。
JP2004151141A 2003-05-21 2004-05-21 自己組織化単分子膜の縁部を用いた狭小形状の形成 Expired - Fee Related JP4964406B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/442774 2003-05-21
US10/442,774 US20110294296A1 (en) 2003-05-21 2003-05-21 Using edges of self-assembled monolayers to form narrow features

Publications (2)

Publication Number Publication Date
JP2005033184A true JP2005033184A (ja) 2005-02-03
JP4964406B2 JP4964406B2 (ja) 2012-06-27

Family

ID=34215770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004151141A Expired - Fee Related JP4964406B2 (ja) 2003-05-21 2004-05-21 自己組織化単分子膜の縁部を用いた狭小形状の形成

Country Status (2)

Country Link
US (1) US20110294296A1 (ja)
JP (1) JP4964406B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (ja) * 2003-09-12 2005-04-07 Hitachi Ltd 半導体装置およびその作製方法
JP2006269905A (ja) * 2005-03-25 2006-10-05 Nara Institute Of Science & Technology タンパク超分子のパターニング方法
JP2008034021A (ja) * 2006-07-28 2008-02-14 Hitachi Maxell Ltd 溝形成方法
JP2009088316A (ja) * 2007-10-01 2009-04-23 Sumitomo Chemical Co Ltd 有機トランジスタ絶縁膜用組成物
US7659416B2 (en) 2005-03-23 2010-02-09 Tokyo Institute Of Technology Monomolecular conductive complex, conductive self-assembled film and assembly of electrode composed of metal and semiconductor making use of the same
US7767099B2 (en) 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
JP2010539688A (ja) * 2007-09-12 2010-12-16 カールスルーアー・インスティトゥート・フュア・テヒノロギー 電子素子、その作製方法およびその使用方法
US9147780B2 (en) 2012-12-17 2015-09-29 Kaneka Corporation Solar cell, method for manufacturing same, and solar cell module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331094B2 (en) * 2014-04-30 2016-05-03 Sandisk Technologies Inc. Method of selective filling of memory openings

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (ja) * 2003-09-12 2005-04-07 Hitachi Ltd 半導体装置およびその作製方法
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
US7659416B2 (en) 2005-03-23 2010-02-09 Tokyo Institute Of Technology Monomolecular conductive complex, conductive self-assembled film and assembly of electrode composed of metal and semiconductor making use of the same
JP2006269905A (ja) * 2005-03-25 2006-10-05 Nara Institute Of Science & Technology タンパク超分子のパターニング方法
JP2008034021A (ja) * 2006-07-28 2008-02-14 Hitachi Maxell Ltd 溝形成方法
JP4611944B2 (ja) * 2006-07-28 2011-01-12 日立マクセル株式会社 溝形成方法
US7767099B2 (en) 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
JP2010539688A (ja) * 2007-09-12 2010-12-16 カールスルーアー・インスティトゥート・フュア・テヒノロギー 電子素子、その作製方法およびその使用方法
JP2009088316A (ja) * 2007-10-01 2009-04-23 Sumitomo Chemical Co Ltd 有機トランジスタ絶縁膜用組成物
US9147780B2 (en) 2012-12-17 2015-09-29 Kaneka Corporation Solar cell, method for manufacturing same, and solar cell module

Also Published As

Publication number Publication date
JP4964406B2 (ja) 2012-06-27
US20110294296A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US7432120B2 (en) Method for realizing a hosting structure of nanometric elements
US8361704B2 (en) Method for reducing tip-to-tip spacing between lines
US20090023098A1 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
JP2010041023A (ja) グラフェンナノデバイスの製造
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2005521238A (ja) ソース及びドレイン並びにそれらの間のギャップを規定するための方法
JP2002294469A (ja) Sam基板の選択的エッチング方法
JP2009513830A (ja) 構造の作製方法
JP2007184515A (ja) イオン注入用マスクパターンの形成方法及び半導体素子の製造方法
CN112447528A (zh) 集成电路的制作方法
JP2008071867A (ja) 有機トランジスタおよび有機トランジスタの製造方法
KR100833120B1 (ko) 반도체 제조의 포토리소그래피 방법
US7585334B2 (en) Manufacturing method for molecular rulers
JP2006303199A (ja) パターン形成方法及び有機薄膜トランジスタ
JP2002299442A (ja) 半導体装置の製造方法
KR100579511B1 (ko) 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선 형성방법
KR101045128B1 (ko) 나노구조물들의 교차 구조들의 제조
US7482225B2 (en) Method of fabricating floating gate of flash memory device
KR100734664B1 (ko) 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법
KR20090068005A (ko) 양극산화를 이용한 패턴 형성방법
US20020197854A1 (en) Selective deposition of materials for the fabrication of interconnects and contacts on semiconductor devices
JP2937537B2 (ja) パターン形成方法
KR101250422B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
US7928011B2 (en) Method for structuring a substrate using a metal mask layer formed using a galvanization process
KR100318454B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100527

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees