JP2006269905A - タンパク超分子のパターニング方法 - Google Patents

タンパク超分子のパターニング方法 Download PDF

Info

Publication number
JP2006269905A
JP2006269905A JP2005088235A JP2005088235A JP2006269905A JP 2006269905 A JP2006269905 A JP 2006269905A JP 2005088235 A JP2005088235 A JP 2005088235A JP 2005088235 A JP2005088235 A JP 2005088235A JP 2006269905 A JP2006269905 A JP 2006269905A
Authority
JP
Japan
Prior art keywords
metal
patterning
protein
ferritin
charged material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005088235A
Other languages
English (en)
Inventor
Takashi Fuyuki
隆 冬木
Yukiharu Uraoka
行治 浦岡
Atsushi Miura
篤志 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Original Assignee
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC filed Critical Nara Institute of Science and Technology NUC
Priority to JP2005088235A priority Critical patent/JP2006269905A/ja
Publication of JP2006269905A publication Critical patent/JP2006269905A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】
従来確立していなかったタンパク質超分子をシリコン基板上で適切にパターニングする方法を確立し、当該方法によるタンパク質を用いた半導体新規デバイスを提供する。
【解決手段】
半導体製造プロセスにおいて、フォトレジスト上に電荷を帯びた材料の薄膜を形成する工程と、該電荷を帯びた材料をパターニングする工程と、金属内包タンパク質超分子を該電荷を帯びた材料に吸着させる工程とを含むことを特徴とする金属内包タンパク質を半導体基板上にパターニングする。電荷を帯びた材料をパターニングし、電荷を帯びた材料に、金属内包タンパク質を吸着させる工程を含むことにより、結果的に金属内包タンパク質を半導体基板にパターニングするものである。
【選択図】なし

Description

本発明は、タンパク超分子を用いた半導体素子製造に関するものである。特に半導体製造におけるフォトリソグラフィ工程中のパターニング方法に関するものである。
半導体素子の中で最もポピュラーなトランジスタに多用されているMOSFET(電界効果トランジスタ)は、ソース、ドレイン、ゲートの3端子で構成され半導体基板上に配置される。このうちゲートである金属は半導体基板の上に堆積された絶縁膜上に位置する。つまりゲート部分は金属(Metal)−酸化膜(Oxide)−半導体(Semiconductor)で立体的に構成される。又、動作は電界効果によって生じる。
すなわち、シリコン基板がp型(NチャンネルMOSトランジスタ)の場合を例にとると、ソース電極に結合したソース端子とドレイン電極に結合したドレイン端子はn型領域に形成され、シリコン基板はp型領域に形成されている。ゲート電極は酸化膜(二酸化シリコン、SiO)でp型基板と絶縁されている。
ドレインとソース間はp型領域のシリコン基板に隔てられており、電圧をかけても電流は流れない。しかし、ゲートに電圧をかけるとp型であるシリコン基板に存在するマイナスの電荷(少数キャリア)がゲート電極に引き寄せられてシリコン基板の表面付近がp型からn型に転換することとなる。その結果、ドレイン−シリコン基板―ソース間はすべてn型となり電流が流れるのである。
一方、絶縁膜の中に電荷を蓄積できる構造にした場合には、電荷が蓄積された場合と蓄積されていない場合の電荷の影響力(クーロン力)によって、ソースからドレインに流れる電流は変化することとなるので、電流が流れ始めるゲート電圧(しきい値)は2つの値をとることになる。このことを利用して、フロ−ティングゲート内で電荷を蓄積した状態と蓄積しない状態による相違を1ビットの記憶とすることができる。すなわち、絶縁膜の中に電荷を保持できるドットを埋め込み、メモリとして機能させることができるのである。このメモリをフローテイングメモリと呼び、ドットをフローテイングドットと呼ぶ。
上述の通り、フローティングドットは絶縁膜内で電荷を保持することが可能であり、フローティングゲートメモリに不可欠な存在である。従来、このフローティングドットにはシリコンを用いていた。シリコンを絶縁膜上に自然形成させドットを形成するのであるが、この場合ドットの形、大きさ、密度、結晶性のばらつきを制御するのが困難であった。
この問題を解決するために、ドットの材料として金属内包タンパク質を用いることが提案されている(例えば、特許文献1参照)。金属内包タンパク質の大きさ及び内包される金属集合体の大きさはナノメートルオーダーで、かつ、揃っていることから、量子ドットとして有望であると考えられている。金属内包タンパク質は自己組織化の能力を有することから、シリコン基板上に二次元的に均一に配置できるというものである。
特開平11−45990
しかし、金属内包タンパク質の配置は、金属内包タンパク質の水溶液中でポリペプチド膜等に金属内包タンパク質を付着させ、それを酸化膜に覆われた半導体基板に載せることにより行われるとされている。つまり、金属内包タンパク質の配置密度は水溶液中の金属内包タンパク質の濃度に依存した形で制御することはできるものの、配置は一律なものとならざるを得なかった。金属内包タンパク質をシリコン基板上に選択的にパターニングする方法は確立されていなかったのである。
本発明に係る「タンパク超分子のパターニング方法」は、上記事情に着目してなされたものである。本発明は、従来確立していなかったタンパク超分子をシリコン基板上で適切にパターニングする方法を確立し、当該方法によるタンパク質を用いた半導体新規デバイスを提供することを目的とするものである。
以下、上記の目的を達成するための手段について説明する。
本発明の第1の観点からは、半導体製造プロセスにおいて、
(1)フォトレジスト上に電荷を帯びた材料の薄膜を形成する工程と、
(2)該電荷を帯びた材料をパターニングする工程と、
(3)金属内包タンパク質超分子を該電荷を帯びた材料に吸着させる工程と、
を含むことを特徴とする金属内包タンパク質を半導体基板上にパターニングする方法が提供される。
本発明は、電荷を帯びた材料をパターニングし、金属内包タンパク質を電荷を帯びた材料に吸着させる工程を含むことにより、結果的に金属内包タンパク質を半導体基板にパターニングするものである。
本発明の第2の観点からは、上述の(2)の吸着させる工程が、電荷を帯びた材料と金属内包タンパク質の電荷の相違を利用したものであることを特徴とする第1の観点に記載の方法が提供される。分子間に働く分子間相互作用の代表的なものとして「静電相互作用」があるが、「静電相互作用」とは、プラスとマイナスの電荷を持つ分子が互いに引き合う作用をいう。
より詳しく説明すると、半導体においては、半導体基板の電荷は常にマイナスである。従って、例えば半導体基板上にプラスの電荷を帯びた材料をパターニングし、その後マイナスチャージに制御した金属内包タンパク質を滴下等すれば、金属内包タンパク質はパターニングされた電荷を帯びた材料に引き寄せられ集まることになる。
すなわち、金属内包タンパク質が選択的にシリコン基板に吸着され、パターニングされて配置されたこととなる。
本発明の第3の観点からは、上述の(2)の吸着させる工程が、金属内包タンパク質のpHを制御することによって金属内包タンパク質の荷電状態を制御したことにより、電荷を帯びた材料と金属内包タンパク質との電荷の相違の制御をすることによるものであることを特徴とする第2の観点に記載の方法が提供される。
タンパク質は両性電解質であり、カルボキシル基,アミノ基をはじめとする数種のイオン化する解離基を数多く持っている。従って、媒体のpHに対応して正味の荷電が変化することとなる。溶液中でpHを調整することにより、金属内包タンパク質の電荷がマイナスチャージに制御され、該金属内包たんぱく質は、パターニングされたプラスの電荷を帯びた電荷を帯びた材料に選択的に吸着され、シリコン基板にパターニングされて配置されることとなる。
本発明の第4の観点からは、電荷を帯びた材料が高分子フィルムであることを特徴とする前記第1乃至3のいずれかの観点に記載の方法が提供される。フォトレジスト上に薄膜を形成するには、滴下等により形成容易な材料が要求される。電荷を帯びた高分子フィルムはかかる材料として適切である。
また、本発明の第5の観点からは、前記高分子フィルムがポリエレクトロライトであることを特徴とする方法が提供される。ポリエレクトロライトは電荷を帯びた代表的高分子フィルムとしてフォトレジスト上に薄膜を形成する。
本発明の第6の観点からは、前記金属内包タンパク超分子がフェリチンであることを特徴とする前記第1乃至5のいずれかの観点に記載の方法が提供される。フェリチンは金属内包タンパク質の代表的存在であり、24個のフェリチン単量体が自己集合し中心に空孔を有する球状のフェリチン超分子構造を形成する。一般に、自然界のフェリチンはタンパク超分子空孔中にFe(酸化鉄)コアを有している。遺伝子操作によりコアを形成する金属を変えることも可能である。
本発明の第7の観点からは、フェリチンのシリコン基板への吸着に導電性ポリマーを利用し、該導電性ポリマーをパターニングすることにより、フェリチンの2次元結晶化膜をパターニングすることを特徴とするタンパク超分子のパターニング方法が提供される。
本発明の第8の観点からは第1乃至7のいずれかの観点に記載の方法を用いて製造されたことを特徴とする量子ドットが提供される。金属内包タンパク質がパターニングされてメモリ等として半導体基板上に配置される。
本発明の第1の観点によれば、電荷を帯びた材料をパターニングし、金属内包タンパク質を、当該電荷を帯びた材料に吸着させることにより、金属内包タンパク質を半導体基板上に直接パターニングしたのと同等の効果を生ずる。すなわち、電荷を帯びた材料はリソグラフィ技術によりパターニングできるので、本発明により、金属内包タンパク質をリソグラフィの精度で半導体基板にパターニングできることとなる。
本発明の第2の観点によれば、電荷の相違による静電相互作用を利用して、金属内包タンパク質を、電荷を帯びた材料に選択的に吸着させる効果が生じる。金属内包タンパク質を滴下等する場合に、パターニングされた電荷を帯びた材料以外の場所に滴下等されても、電荷の相違による相互作用がないので吸着せず、電荷を帯びた材料に引き寄せられることとなる。
本発明の第3の観点からは、pHの調整により容易に電荷の相違を発生させることができる。タンパク質は両性電解質なので、溶媒中のpHを変化させることにより正負の電荷が等しくなる等電点を境にして、プラスチャージ又はマイナスチャージに制御できるからである。
本発明の第4の観点からは、高分子フィルムを採用することにより、フォトレジスト上の薄膜形成を容易に行うことができる。
本発明の第5の観点からは、電荷を帯びた材料として、好ましくはポリエレクトロライトを採用することにより、薄膜形成をより容易にすることができる。
本発明の第6の観点からは、フェリチンを利用することにより、ナノメートルサイズの量子ドットを得ることができる。フェリチンの直径は約13nmであり、中心の空孔は直径約7nmである。空孔中で生化学的に合成される金属コアに包含される金属原子は約2000個である。この金属原子の集合体を量子ドットして利用できるのである。
本発明の第7の観点によれば、導電性ポリマーをパターニングし、フェリチンを、シリコン基板に吸着させることにより、フェリチンの2次元結晶化膜をシリコン基板上に直接パターニングしたのと同等の効果を生ずる。すなわち、導電性ポリマーはリソグラフィ技術によりパターニングできるので、本発明により、フェリチンをリソグラフィの精度でシリコン基板にパターニングできることとなる。
本発明の第8の観点からは、本発明に係る方法で得られた量子ドットを用いることにより、高品質の新規半導体デバイスの提供を実現することができる。
以下、本発明の実施の形態を図面に基づいて説明する。
本発明に係る金属内包タンパク質としては、フェリチンが好ましい。フェリチンは、生体内の鉄イオンをコントロールする物質として多くの動物内に広く存在する。フェリチンは鉄貯蔵タンパク質といわれ、24個のサブユニットが自己組織的に集合し球体を形成する超分子である。フェリチンの直径は約13nmであり、中心の空孔は約7nmである。この空孔には通常約2000個の鉄原子が内包され、金属コアを形成している。このフェリチンの外殻を除去し、酸素を除去することにより、鉄酸化物コアをFeやFeOなどの導体や半導体に性質を変えることができる。なお、コアを形成する金属は酸化鉄に限られない。目的とする半導体の性質に応じて、遺伝子組み換えによりニッケル等他の金属に置換することが可能であるからである。
以下、本発明の実施形態の一例について、図面を参考にしながら説明する。
先ず、フェリチンをフローティングゲートメモリ等の量子ドットの部分に適用する場合の作製工程について説明する。図1はフェリチンとフローティングゲートメモリの模式図である。また、図2にフローティングゲートトランジスタの模式図を示す。図2(a)と(b)はフローティングゲートトランジスタの平面図と正面図で、(c)はフローティングゲートの量子ドットの部分のTEMイメージ図である。図2(c)のTEMイメージにおいてはフェリチンに内包される直径7nmのコアが絶縁膜中に観測されている。
図3を用いて、フォトリソグラフィ工程におけるポジ型の場合の、本発明のパターニング方法について説明する。上段左から(a)UVアッシング工程により灰化した後に、(b)レジスト堆積工程でフォトレジストを滴下しレジスト薄膜を形成する。それから(c)露光工程でステッパーにより回路パターンが焼き付けられているガラスマスクを通して紫外線をフォトレジストに照射した後、(d)現像工程で露光部を溶剤で溶かしている。
下段左からは(e)エッチング工程で酸化膜を除去した後に、(f)ポリエレクトロライトを滴下する。その後、(g)レジストを除去することによりレジスト上部のポリエレクトロライトも除去される。ここでポリエレクトロライトはシリコン基板上でパターニングされたこととなる。最後に(i)フェリチンをポリエレクトロライト上に滴下する。
ポリエレクトロライト滴下以降の工程を図4に基づいて詳細に説明する。
図4のうち最左図は絶縁膜(SiO)上にポリエレクトロライトを滴下したものである(図4(1))。ポリエレクトロライトはゲル状で、滴下・展開することにより均一な薄膜となる。次の図(図4(2))はポリエレクトロライトの膜の上からフェリチンを滴下した図である。図5は、滴下したところを下の図で模式的に拡大して示している。フェリチン滴下の後に、水洗、乾燥後UVオゾン処理を行う(図4(3))。UVオゾン処理をすることにより、フェリチンの外殻が除去され、コア内の酸化鉄コアのみがそのまま残ることとなる(図4(4))。
この酸化鉄について酸素を除去して導電性化を行う。導電性化は、フェリチンのコアを励起された水素雰囲気中に放置することにより行うことができる。次に、スパッタ法、若しくはCVD法(Chemical Vapor Deposition)によって、シリコン酸化膜、シリコン窒化膜を堆積することによりコアを埋め込み、キャパシタ構造を作製する。その後、電極としてアルミなどの金属や多結晶シリコン膜を蒸着法やCVD法によって堆積し、トランジスタ構造におけるフローティングナノドットのゲートデバイスを作製するのである。
図6は、パターニング後のフェリチンコアのSEMによる分布図である。また、図7は、パターニングの有無によるフェリチンコアのSEMによる分布図である。図7からフェリチンがパターニングされたエリアとパターニングされていないエリアで、フェリチンコアの密度が大きく異なることが理解される。
図8はフォトリソグラフィ工程におけるネガ型の場合の本発明のパターニングを示している。上段の工程(a)〜(d)は実施例1のポジ型と同様である。下段の工程ではポジ型と異なり、(e)エッチング工程で酸化膜を除去は行わず、(f)ポリエレクトロライトを滴下する。その後、下段上に示すフローの如く、(g)レジストを除去した後に、(i)ポリエレクトロライトの上にフェリチンを滴下する方法と、下段下に示すフローの如く、ポリエレクトロライト滴下の後に(i)フェリチンを滴下し、その後に(g)レジストを除去する方法の2通りを選択することができる。
図9は、フェリチン、SiOなどのpH特性を示している。フェリチンがpHによって、電荷状態が変化することが示されている。
本発明を用いることにより、超分子構造物質であるタンパク質を半導体基板上にパターニングし、高品質の半導体デバイスとして利用することが可能となる。
フェリチンとフローティングゲートメモリの模式図 フローティングゲートトランジスタの模式図 ポジ型フォトリソグラフィ工程における本発明のパターニング工程図 ポリエレクトロライト滴下以降の工程の詳細図 ポリエレクトロライトの膜の上からフェリチンを滴下したところの模式図 パターニング後のフェリチンコアのSEMによる分布図 パターニングの有無によるフェリチンコアのSEMによる分布図 ネガ型フォトリソグラフィ工程における本発明のパターニング工程図 フェリチン等のPH特性
符号の説明
1 フェリチンコア
2 フェリチン
3 フローティングゲート

Claims (8)

  1. 半導体製造プロセスにおいて、
    シリコン基板上に電荷を帯びた材料の塗膜を形成する工程と、
    該電荷を帯びた材料をパターニングする工程と、
    金属内包タンパク質超分子を、前記電荷を帯びた材料に吸着させる工程と、
    を含むことを特徴とする金属内包タンパク質を半導体基板上にパターニングする方法
  2. 前記吸着させる工程が、電荷を帯びた材料と金属内包タンパク質の電荷の相違を利用したものであることを特徴とする請求項1に記載の方法
  3. 前記吸着させる工程が、金属内包タンパク質のpHを制御することによって金属内包タンパク質の荷電状態を制御したことにより、電荷を帯びた材料と金属内包タンパク質との電荷の相違の制御をすることによるものであることを特徴とする請求項2に記載の方法
  4. 電荷を帯びた材料が高分子フィルムであることを特徴とする請求項1乃至3のいずれかに記載の方法
  5. 高分子フィルムがポリエレクトロライトであることを特徴とする請求項4に記載の方法
  6. 金属内包タンパク超分子がフェリチンであることを特徴とする請求項1乃至5のいずれかに記載の方法
  7. フェリチンのシリコン基板への吸着に導電性ポリマーを利用し、該導電性ポリマーをパターニングすることにより、フェリチンの2次元結晶化膜をパターニングすることを特徴とするタンパク超分子のパターニング方法
  8. 請求項1乃至7のいずれかの方法を用いて製造されたことを特徴とする量子ドット

JP2005088235A 2005-03-25 2005-03-25 タンパク超分子のパターニング方法 Pending JP2006269905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088235A JP2006269905A (ja) 2005-03-25 2005-03-25 タンパク超分子のパターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005088235A JP2006269905A (ja) 2005-03-25 2005-03-25 タンパク超分子のパターニング方法

Publications (1)

Publication Number Publication Date
JP2006269905A true JP2006269905A (ja) 2006-10-05

Family

ID=37205514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088235A Pending JP2006269905A (ja) 2005-03-25 2005-03-25 タンパク超分子のパターニング方法

Country Status (1)

Country Link
JP (1) JP2006269905A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104229A1 (ja) * 2008-02-19 2009-08-27 パナソニック株式会社 抵抗変化型不揮発性メモリ素子とその作製方法
JP2009234963A (ja) * 2008-03-26 2009-10-15 Institute Of Physical & Chemical Research 生体高分子固定化促進用基材、生体高分子の固定化方法および生体高分子の結晶化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233752A (ja) * 1997-12-12 1999-08-27 Matsushita Electric Ind Co Ltd ドット体の形成方法及び半導体装置
JP2003086715A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005033184A (ja) * 2003-05-21 2005-02-03 Lucent Technol Inc 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2006187845A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 微粒子固定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233752A (ja) * 1997-12-12 1999-08-27 Matsushita Electric Ind Co Ltd ドット体の形成方法及び半導体装置
JP2003086715A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005033184A (ja) * 2003-05-21 2005-02-03 Lucent Technol Inc 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2006187845A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 微粒子固定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104229A1 (ja) * 2008-02-19 2009-08-27 パナソニック株式会社 抵抗変化型不揮発性メモリ素子とその作製方法
US7738280B2 (en) 2008-02-19 2010-06-15 Panasonic Corporation Resistive nonvolatile memory element, and production method of the same
JP2009234963A (ja) * 2008-03-26 2009-10-15 Institute Of Physical & Chemical Research 生体高分子固定化促進用基材、生体高分子の固定化方法および生体高分子の結晶化方法

Similar Documents

Publication Publication Date Title
CN107112346B (zh) 电子构件
Singh et al. Si, SiGe nanowire devices by top–down technology and their applications
US9018684B2 (en) Chemical sensing and/or measuring devices and methods
US8809831B2 (en) On/off ratio for non-volatile memory device and method
US7405418B2 (en) Memory device electrode with a surface structure
KR101464284B1 (ko) 나노튜브 수직 전계 효과 트랜지스터의 형성방법
US6830981B2 (en) Vertical nanotube transistor and process for fabricating the same
JP4825863B2 (ja) グラフェンナノデバイスの製造
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
JP2008124452A (ja) 修正可能なゲートスタックメモリ素子
US20090283803A1 (en) Electromechanical memory array using nanotube ribbons and method for making same
US20060131569A1 (en) Organic memory device and method of manufacturing the same
US20080108227A1 (en) Method for producing single electron semiconductor element
US7297975B2 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
JP2008211208A (ja) ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法
KR20120006942A (ko) 2 단자 저항성 스위칭 디바이스 구조 및 제조 방법
SG189157A1 (en) A memristor comprising a protein and a method of manufacturing thereof
JP2011096714A (ja) 金属ナノ粒子を有する抵抗変化メモリ
KR100900569B1 (ko) 플로팅 게이트 형성 방법 및 이를 이용한 비휘발성 메모리 장치의 제조 방법
JP4940150B2 (ja) 導体通路上での分子構造の構築方法及び分子メモリマトリックス
JP2008311449A (ja) シリコンによる2端子抵抗スイッチ素子及び半導体デバイス
JP6763595B2 (ja) ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
KR20130006990A (ko) 다층박막으로 산화환원 단백질을 포함하는 스위칭 소자 및 이의 제조방법
Kim et al. Nanogap Electrode Fabrication for a Nanoscale Device by Volume‐Expanding Electrochemical Synthesis
JP2006269905A (ja) タンパク超分子のパターニング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100830