JP6763595B2 - ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス - Google Patents

ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス Download PDF

Info

Publication number
JP6763595B2
JP6763595B2 JP2020503629A JP2020503629A JP6763595B2 JP 6763595 B2 JP6763595 B2 JP 6763595B2 JP 2020503629 A JP2020503629 A JP 2020503629A JP 2020503629 A JP2020503629 A JP 2020503629A JP 6763595 B2 JP6763595 B2 JP 6763595B2
Authority
JP
Japan
Prior art keywords
electrode
metal particles
electrode layer
metal
nanogap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020503629A
Other languages
English (en)
Other versions
JPWO2019168123A1 (ja
Inventor
真島　豊
豊 真島
ユンヨン チェ
ユンヨン チェ
アイン ゴン
アイン ゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2019168123A1 publication Critical patent/JPWO2019168123A1/ja
Application granted granted Critical
Publication of JP6763595B2 publication Critical patent/JP6763595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Quantum devices, e.g. quantum interference devices, metal single electron transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、ナノスケールのギャップ間隔を有する電極及びその作製方法、並びにナノギャップ電極を有するナノデバイスに関する。
半導体集積回路は、ムーアの法則に従って集積度を指数関数的に増大させてきた。しかし、半導体集積回路の微細化技術は次第に限界に近づきつつあると言われている。このような技術的進歩の限界に直面し、材料を加工し微細化するトップダウン的手法ではなく、物質の最小単位である原子や構造が定義されている分子からデバイスを構成するボトムアップ的な手法を用い、新たな電子デバイスを実現する研究が進められている。例えば、無電解メッキの自己停止機能を利用したナノギャップ電極、ナノギャップ電極の間に金属ナノ粒子を配置したナノデバイスの研究が進められている（非特許文献１〜１５参照。）。
Victor M. Serdio、Shuhei Takeshita、Yasuo Azuma、Toshiharu Teranishi、Yutaka Majima、「Self-terminated Nanogap Electrodes by Electroless Gold Plating」、第６１回応用物理学会春季学術講演会、１７ｐ−Ｆ１１−１０、（２０１４年） 大沼悠人、東康男、真島豊、「電極幅の狭いナノギャップ電極の作製」、第６２回応用物理学会春季学術講演会１４ｐ−Ａ２０−６、（２０１５年） 越村将臣、東康男、真島豊、「無電解金メッキナノギャップ電極の初期電極膜厚依存性」、第６３回応用物理学会春季学術講演会講演予稿集、２１ａ−Ｓ３２３−８、（２０１６年） Pipit Uky Vivitasari1、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、「Molecular Single-Electron Transistor Device using Sn-Porphyrin Protected Gold Nanoparticles」、第６３回応用物理学会春季学術講演会講演予稿集、２１ａ−Ｓ３２３−９、（２０１６年） Chun Ouyang、Yousoo Kim、Kohei Hashimoto、Hayato Tsuji、Eiichi Nakamura、Yutaka Majima、「Coulomb Staircase on Rigid Carbon-bridged Oligo(phenylenevinylene) between Electroless Au Plated Nanogap Electrodes」、第６３回応用物理学会春季学術講演会講演予稿集、２１ａ−Ｓ３２３−１１、（２０１６年） Yoonyoung Choi、Yasuo Azuma、Yutaka Majima、「Single-Electron Transistors made by Pt-based Narrow Line Width Nanogap Electrodes」、第７７回応用物理学会秋季学術講演会講演予稿集、１３ａ−Ｃ４２−２、（２０１６年） 東康男、大沼悠人、坂本雅典、寺西利治、真島豊、「ナノ粒子単電子トランジスタにおけるゲート容量のナノギャップ電極形状依存性」、第７７回応用物理学会秋季学術講演会講演予稿集、１３ａ−Ｃ４２−３、（２０１６年） Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Study of Single-Electron Transistor based on Platinum Nanogap Electrodes」、KJF International Conference on Organic Materials for Electronics and Photonics、ＰＳ−００４、（２０１６年） Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Robust Pt-based Nanogap Electrodes for Single-Electron Transistors」、第６４回応用物理学会春季学術講演会講演予稿集、１４ｐ−Ｅ２０６−７、（２０１７年） Ain Kwon、Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Au Electroless-Plated Nanogap Electrodes on Pt Surface」、第６４回応用物理学会春季学術講演会講演予稿集、１４ｐ−Ｅ２０６−８、（２０１７年） 越村将臣、Yoon Young Choi、東康男、曽根正人、真島豊、「白金上電解金メッキナノギャップ電極」、第６４回応用物理学会春季学術講演会講演予稿集、１５ｐ−Ｐ５−３、（２０１７年） 居藤悠馬、Chun Ouyang、橋本康平、辻勇人、中村栄一、真島豊、「炭素架橋オリゴフェニレンビニレン単分子ワイヤトランジスタ」、第６４回応用物理学会春季学術講演会講演予稿集、１４ａ−Ｅ２０６−２ 浦山修平、Seung Joo Lee、津田知拓、高野遼、新谷亮、野崎京子、真島豊、「キノイド型縮環オリゴシロール単分子デバイスの電気伝導」、第６４回応用物理学会春季学術講演会講演予稿集、１４ａ−Ｅ２０６−３、（２０１７年） Pipit Uky Vivitasari、Yoon Young Choi、Ain Kwon、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、「Gate Oscillation of Chemically Assembled Single-Electron Transistor Using 2 nm Au Nanoparticle」、第７８回応用物理学会秋季学術講演会講演予稿集、７ａ−ＰＢ１−４、（２０１７年） Victor M. Serdio V.、Yasuo Azuma、Shuhei Takeshita、Taro Muraki、Toshiharu Teranishi、Yutaka Majima。「Robust nanogap electrodes by self-terminating electroless gold plating」、Nanoscale、（2012年）、4、p.7161
本発明は、熱的により安定であり、ナノギャップ電極の間隙部の間隔（ギャップ間隔）をより精密に制御することを目的の一つとする。また、本発明は、間隙部にゲート電極により形成される電場が有効に作用するナノギャップ電極を提供することを目的の一つとする。
本発明の一実施形態に係るナノギャップ電極は、第１電極層と、第１電極層の一端部に配置された第１金属粒子とを有する第１電極と、第２電極層と、第２電極層の一端部に配置された第２金属粒子を有する第２電極と、を含む。第１金属粒子と第２金属粒子とは間隙を持って相対して配置され、第１金属粒子及び第２金属粒子の一端から他端までの幅は２０ｎｍ以下であり、第１金属粒子と第２金属粒子との間隙の長さは１０ｎｍ以下である。
本発明の一実施形態に係るナノギャップ電極の作製方法は、絶縁表面を有する基板上に、それぞれの一端が間隙を持って相対するように第１電極層と第２電極層とを形成し、第１電極層及び第２電極層が形成された基板を、金属イオンを含む溶液に還元剤が混入された無電解メッキ液に浸漬し、第１電極層及び第２電極層の少なくとも先端部分にそれぞれ金属粒子を形成することを含む。第１電極層及び第２電極層を形成する金属と無電解メッキ液に含まれる金属とを金属結合させ、金属粒子の一端から他端までの幅を２０ｎｍ以下の大きさに成長させ、第１電極層の先端に形成された金属粒子と第２電極層の先端に形成された金属粒子との間の間隙の長さを１０ｎｍ以下に形成することを含む。
本発明の一実施形態に係るナノデバイスは、第１電極層と、第１電極層の一端部に配置された第１金属粒子とを有する第１電極と、第２電極層と、第２電極層の一端部に配置された第２金属粒子を有する第２電極と、金属ナノ粒子又は機能分子と、を含む。第１電極と第２電極とは、第１金属粒子と第２金属粒子とが相対するように間隙をもって配置され、金属ナノ粒子又は機能分子は、第１金属粒子と第２金属粒子の間隙に配置され、第１金属粒子及び第２金属粒子の一端から他端までの幅は２０ｎｍであり、第１金属粒子と第２金属粒子との間隙の長さは１０ｎｍ以下である。
本発明の一実施形態によれば、金属粒子を有するナノギャップ電極において、無電解メッキで金属粒子を形成する際に自己停止機能を発現させることで、金属粒子の一端から他端までの幅を２０ｎｍ以下としつつ、間隙部の間隔を１０ｎｍ以下とすることができる。
本発明の一実施形態に係るナノギャップ電極の平面図を示す。 本発明の一実施形態に係るナノギャップ電極の部分拡大図を示す。 本発明の一実施形態に係るナノギャップ電極の断面図を示す。 本発明の一実施形態に係るナノギャップ電極の平面図を示す。 本発明の一実施形態に係るナノギャップ電極の断面図を示す。 本発明の一実施形態に係るナノギャップ電極の間隙部の構造であって、電極の先端が丸く面取りされた形状を示す。 本発明の一実施形態に係るナノギャップ電極の間隙部の構造であって、電極の先端が鋭角に整形された形状を示す。 本発明の一実施形態に係るナノギャップ電極の模式図であって、電極層が形成された状態を示す。 本発明の一実施形態に係るナノギャップ電極の模式図であって、電極層の表面に金属粒子が配置された状態を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、金属層を形成する段階を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、電極層を形成する段階を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、金属粒子を配置する段階を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスが設けられた集積回路の断面図を示す。 実施例１において金粒子が形成される前のナノギャップ電極のＳＥＭ像を示す。 実施例１において金粒子が形成されたナノギャップ電極のＳＥＭ像を示す。 実施例２において無電解メッキ処理前のナノギャップ電極のＳＥＭ像を示す。 実施例２において条件１の無電解メッキ液で処理されたナノギャップ電極のＳＥＭ像を示す。 実施例２において条件２の無電解メッキ液で処理されたナノギャップ電極のＳＥＭ像を示す。 実施例２において無電解メッキ処理前のナノギャップ電極のＳＥＭ像を示す。 実施例２において条件１の無電解メッキ液で１０秒間処理されたナノギャップ電極のＳＥＭ像を示す。 実施例２において条件１の無電解メッキ液で２０秒間処理されたナノギャップ電極のＳＥＭ像を示す。 実施例３において前処理無しの条件で作製されたナノギャップ電極のＳＥＭ像を示す。 実施例３において溶液Ａを用いた前処理で作製されたナノギャップ電極のＳＥＭ像を示す。 実施例３において溶液Ｂを用いた前処理で作製されたナノギャップ電極のＳＥＭ像を示す。 実施例４で作製されたナノギャップ電極の耐熱性を評価した試料の熱処理前のＳＥＭ像を示す。 実施例４で作製されたナノギャップ電極の耐熱性を評価した試料の熱処理後のＳＥＭ像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料１（チタン（Ｔｉ）／白金（Ｐｔ）ナノギャップ電極）の熱処理前のＳＥＭ像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料１（チタン（Ｔｉ）／白金（Ｐｔ）ナノギャップ電極）の熱処理後のＳＥＭ像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料２（チタン（Ｔｉ）／金（Ａｕ）ナノギャップ電極）の熱処理前のＳＥＭ像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料２（チタン（Ｔｉ）／金（Ａｕ）ナノギャップ電極）の熱処理後のＳＥＭ像を示す。 実施例５で作製されたナノギャップ電極の分子定規無電解メッキを３分間行った試料のＳＥＭ像を示す。 実施例５で作製されたナノギャップ電極の分子定規無電解金メッキを６分間行った試料のＳＥＭ像を示す。 実施例５で作製されたナノギャップ電極の分子定規無電解金メッキを１０分間行った試料のＳＥＭ像を示す。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
本明細書において、ナノギャップ電極とは、特段の断りがない限り、一対の電極間に間隙部（ギャップ）を有し、間隙部の間隙の長さ（ギャップ長）が１０ｎｍ以下、例えば、１ｎｍ〜１０ｎｍの長さを指すものとする。
本明細書において、ナノデバイスとは、ナノギャップ電極の構成を含むデバイスをいうものとする。
第１実施形態
本発明の一実施形態に係るナノギャップ電極の構造及び作製方法について図面を参照して説明する。
１−１．ナノギャップ電極の構造
図１Ａは、本実施形態に係るナノギャップ電極１００の平面図を示し、図１Ｂは点線で囲まれた領域Ｒの拡大図を示し、図１ＣはＡ１−Ａ２間に対応する断面構造を示す。ナノギャップ電極１００の構造について、以下の説明においてはこれらの図面を参照するものとする。
ナノギャップ電極１００は、第１電極１０２ａ及び第２電極１０２ｂの一端部が相対し、間隙をもって配置される。図１Ａは、第１電極１０２ａ及び第２電極１０２ｂが矩形状であり、それぞれの長手方向の一端が対向し、ナノスケールの間隙をもって配置された状態を示す。図１Ｂはナノギャップ電極１００の間隙部の詳細を示す。第１電極１０２ａは第１電極層１０４ａと第１金属粒子１０６ａを含んで構成され、第２電極１０２ｂは第２電極層１０４ｂと第２金属粒子１０６ｂを含んで構成される。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、例えば、無電解メッキにより形成されたものであることが好ましく、第１電極層１０４ａ及び第２電極層１０６ｂの表面にそれぞれ密接して設けられる。第１金属粒子１０６ａは第１電極層１０４ａと導通し、第２金属粒子１０６ｂは第２電極層１０４ｂと導通している。なお、電極層とは、金属膜等の導電性を有する薄膜をパターニングして電極として機能し得る形状に成形されたものをいう。
図１Ｂは、第１電極層１０４ａと第２電極層１０４ｂの間隔をＬ１とし、第１金属粒子１０６ａと第２金属粒子１０６ｂの間隔をＬ２として示す。すなわち、Ｌ１は、金属粒子を配置する前のナノギャップ電極の初期状態の間隙の長さ（ギャップ長）であり、Ｌ２は、金属粒子を配置し後のナノギャップ電極の実際の間隙の長さ（ギャップ長）を示す。ナノギャップ電極１００は、第１金属粒子１０６ａと第２金属粒子１０６ｂとで形成される間隙の長さ（ギャップ長）Ｌ２が、１０ｎｍ以下であることが好ましい。
ナノギャップ電極１００の間隙の長さ（ギャップ長）Ｌ２は、１０ｎｍ以下とされるが、ナノデバイスへの適用においては、その用途によって適宜調整される。例えば、ナノギャップ電極１００を用いてトンネル電流が流れるナノデバイスを構成する場合には、間隙の長さ（ギャップ長）Ｌ２を１０ｎｍ以下とすることが好ましく、クーロンブロッケードを発現するナノデバイスに適用する場合には、間隙の長さ（ギャップ長）Ｌ２を５ｎｍ以下とすることが好ましい。
ナノギャップ電極１００の間隙の長さ（ギャップ長）、すなわち第１金属粒子１０６ａと第２金属粒子１０６ｂとが離間する距離は、第１に、第１電極層１０４ａと第２金属層１１４ｂとの配置によって制御される。その意味で、第１電極層１０４ａと第２電極層１０４ｂのそれぞれの端部（先端部）の間隔Ｌ１は、２０ｎｍ以下、好ましくは１５ｎｍ以下の間隔で配置することが好ましい。
ナノギャップ電極１００の間隙の長さ（ギャップ長）は、第２に、第１金属粒子１０６ａ及び第２金属粒子１０６ｂが配置される位置によって制御することができる。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは無電解メッキ法により形成される。このとき、第１電極層１０４ａ及び第２電極層１０４ｂの幅Ｗ１を２０ｎｍ以下、好ましくは１５ｎｍ以下とすることで、先端部に優先して金属粒子を成長させることができる。
第１電極層１０４ａ及び第２電極層１０４ｂの膜厚Ｔ１は適宜設定されてもよいが、２０ｎｍ以下、好ましくは１５ｎｍ以下とするとよい。これにより、第１電極層１０４ａ及び第２電極層１０４ｂの一端部に配置する金属粒子の数を制御することができる。また、ゲート電極をナノギャップ電極１００の下層側及び上層側に配置する場合において、第１電極層１０４ａ及び第２電極層１０４ｂの膜厚Ｔ１を２０ｎｍ以下、好ましくは１５ｎｍ以下とすることで、ゲート電圧により生じる電場を確実に間隙部に作用させることができる。
仮に、ナノギャップ電極１００の間隙の長さ（ギャップ長）を１０ｎｍ程度にしたとしても、第１電極層１０４ａ及び第２電極層１０４ｂの幅が広いと、ナノデバイスにおいて動作特性に影響を与えることが問題となる。例えば、ナノギャップ電極を有する単電子トランジスタでは、間隙部に配置される単電子島が、幅広の電極層によって電気的に遮蔽され、ゲート電圧により生じる電場の作用を受けにくくなるという問題が生じ得る。
しかしながら、第１電極層１０４ａ及び第２電極層１０４ｂの膜厚及び幅を本実施形態の範囲内とすることで、ナノギャップ電極１００とゲート電極を備えるナノデバイスにおいて、間隙部にゲート電圧により生じる電場を、確実に作用させることが可能となる。また、第１電極層１０４ａ及び第２電極層１０４ｂの一端部に配置する金属粒子の数も制御することができる。
ナノギャップ電極１００の間隙の長さ（ギャップ長）は、さらに第１金属粒子１０６ａ及び第２金属粒子１０６ｂの大きさによって制御することができる。第１金属粒子１０６ａ及び第２金属粒子１０６ｂを、大きく形成することで間隙の長さ（ギャップ長）を小さくし、小さく形成することで間隙の長さ（ギャップ長）を大きくすることができる。なお、第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、後述されるように、無電解メッキにおいて自己停止機能を発現させることで、相互に接触することを防止し、間隙の長さ（ギャップ長）の制御が可能となる。
第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの表面で一つの塊（又は島状の領域）として設けられる。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、疎水性表面に滴下された水滴のように半球状の外観形状を有する。ここで、半球状とは曲面が連続する球状表面をいうものとし、真球表面に限定されるものではない。ナノギャップ電極１００は、第１金属粒子１０６ａ及び第２金属粒子１０６ｂが大粒径化しないことが好ましい。また、第１電極層１０４ａ上の第１金属粒子１０６ａ及び第２電極層１０４ｂ上の第２金属粒子１０６ｂは、平面視において、一端から他端までの幅が２０ｎｍ以下、好ましくは１５ｎｍ以下、より好ましくは１０ｎｍ以下であることが望まれる。なお、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの幅は、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの表面上において観測される孤立した金属粒子の最大幅を意味するものとする。
ナノギャップ電極１００は、第１金属層１１４ａ及び第２金属層１１４ｂが第１金属で形成され、第１金属粒子１０６ａ及び第２金属粒子１０６ｂが第２金属で形成される。第１金属と第２金属の組み合わせは適宜選択され得るが、第１金属と第２金属とが金属結合を形成し、また合金を形成する組み合わせであることが好ましい。このような組み合わせにより、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの表面に、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを、それぞれ他の金属粒子から孤立した状態で設けることができる。
また、第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、第１金属と第２金属によって形成された固溶体であってもよい。第１金属粒子１０６ａ及び第２金属粒子１０６ｂが固溶体を形成することで固溶強化し、ナノギャップ電極１００の機械的安定性を高めることができる。
ナノギャップ電極を形成するための金属材料として、金（Ａｕ）は導電率、化学的安定性、表面における自己組織化単分子膜形成能の観点から好適であると考えられる。しかし、金（Ａｕ）はナノスケールになると融点が低下し、レイリー不安定性により不安定になり、形状が変化することが知られている。例えば、金（Ａｕ）は、直径が１０ｎｍ以下のナノ粒子になると、個々の粒子として形状を保つことができないことが知られている。一方、ナノギャップ電極を有するナノデバイスを産業に応用するには熱的安定性が要求される。例えば、ナノギャップ電極は、半導体集積回路の製造プロセスにおける４００℃程度の耐熱性が要求される。したがって、ナノギャップ電極は、間隙の長さ（ギャップ長）を精密に制御するのみでなく、熱的な安定性を備えていることが求められる。
ここで、ナノスケールの曲率半径を有する金属表面の表面エネルギーは、曲率半径の逆数に比例する。曲率半径の異なる形状が存在すると、金属原子はレイリー不安定性により、表面拡散しエネルギーの安定な曲率半径の大きい球形となろうとする。表面拡散の移動速度は、表面自己拡散係数に比例し、温度の逆数に反比例する。表面張力は、曲率半径の逆数に比例する。金属原子の表面拡散は、曲率半径が小さくなればなるほど起きやすくなる。
例えば、基板上に形成されたチタン（Ｔｉ）膜の表面に、電子線蒸着により金（Ａｕ）を成膜し、線幅２０ｎｍ以下の電極を作製しようとすると、レイリー不安定性により電極形状が常温で変化してしまう。これは、金（Ａｕ）の常温における表面自己拡散係数が約１０-13ｃｍ2／ｓｅｃと高いことに起因するものと考えられる（C. Alonso, C. Salvarezzo, J. M. Vara, and A. J. Arvia, "The Evaluation of Surface Diffusion Coefficients of Gold and Platinum Atoms at Electrochemical Interfaces from Combined STM-SEM Imaging and Electrochemical Techniques", J. Electrochem. Soc. Vol. 137, No. 7, 2161 (1990)）。
そこで、ナノギャップ電極１００は、第１電極層１０４ａ及び第２電極層１０４ｂを形成する第１金属の表面自己拡散係数が、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを形成する第２金属の表面自己拡散係数よりも小さい組み合わせを適用する。別言すれば、第１電極層１０４ａ及び第２電極層１０４ｂを第１金属で形成し、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを第２金属で形成する場合において、第１金属と第２金属との金属結合が存在する表面における第２金属の表面自己拡散係数が、第２金属の表面自己拡散係数よりも小さくなる組み合わせを適用する。このような組み合わせにより、第２金属の表面拡散が抑制され、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを、半球状の形態を有し、独立した粒子として形成することができる。
第１金属と第２金属の組み合わせの一例は、第１金属として白金（Ｐｔ）を用い、第２金属として金（Ａｕ）を用いることである。具体的には、第１電極層１０４ａ及び第２電極層１０４ｂを白金（Ｐｔ）で形成し、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを金（Ａｕ）で形成することが好ましい一態様として例示される。
すなわち、常温における表面自己拡散係数が１０−１３ｃｍ２／ｓｅｃである金（Ａｕ）と、表面自己拡散係数が約１０−１８ｃｍ２／ｓｅｃである白金（Ｐｔ）とを組み合わせることで、レイリー不安定性の影響を解消し、構造的に安定なナノギャップ電極１００を得ることができる。すなわち、電極材料として好適な金（Ａｕ）を使用しつつ、金（Ａｕ）に対して表面自己拡散係数が小さい白金（Ｐｔ）を組み合わせることで、金（Ａｕ）の成長過程における表面自己拡散を抑制し、金ナノ粒子の形状安定性を大幅に改善することができる。白金（Ｐｔ）は、融点が１７６８℃と高く、耐熱性に優れ、硬質であり、化学的にも安定であり、耐久性が高いという特性を有する。また、白金（Ｐｔ）は、金（Ａｕ）と金属結合を形成するので、白金（Ｐｔ）表面に金（Ａｕ）の粒子を成長させる過程で、金（Ａｕ）の表面拡散が抑制され、半球状表面を有する金（Ａｕ）粒子を安定的に存在させることが可能となる。
また、金（Ａｕ）の表面自己拡散係数１０-13ｃｍ2／ｓｅｃであり、白金（Ｐｔ）の表面自己拡散係数が約１０-18ｃｍ2／ｓｅｃと５桁小さく、金（Ａｕ）と白金（Ｐｔ）との合金が存在するため、白金（Ｐｔ）表面上の金（Ａｕ）原子の表面自己拡散係数は、白金を金で置き換えた場合の金（Ａｕ）原子の表面自己拡散係数と比較して小さくなる。したがって、白金（Ｐｔ）で形成される電極層１０４の表面における、金（Ａｕ）で形成される金属粒子１０６横方向（面内方向）拡散が抑制されることが期待される。
仮に、第１金属で形成される第１電極層１０４ａ及び第２電極層１０４ｂの表面における、第２金属の横方向拡散係数が大きい場合、第２金属で形成される金属粒子は大粒径化し、粒同士が繋がってしまうことが問題となる。このような状況が生じると、ナノギャップ電極の形状がナノデバイスの特性に影響を与え、所望の特性が得られなくなるという不具合が生じる。
一方、本実施形態で例示されるように、第２金属（金（Ａｕ））で形成される金属粒子１０６は、第１金属（白金（Ｐｔ））で形成される第１電極層１０４ａ及び第２電極層１０４ｂの表面で、横方向の拡散が抑制されることとなるので、大粒径化が抑制され、小さな半球状の粒子となる。例えば、金（Ａｕ）で形成される第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、白金（Ｐｔ）で形成される第１電極層１０４ａ及び第２電極層１０４ｂの表面で、平面視において、一端から他端までの幅が２０ｎｍ以下、好ましくは１５ｎｍ以下、より好ましくは１０ｎｍ以下となり、その形状を安定的に保持することが可能となる。また、このような第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、曲率半径が１２ｎｍ以下であることが好ましい。
図１Ａ、図１Ｂ、及び図１Ｃは、このような第１金属粒子１０６ａが第１電極層１０４ａの一端部に配置され、同様に第２金属粒子１０６ｂが第２電極層１０４ｂの一端部に配置される態様を示す。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、平面視において一端から他端までの幅が２０ｎｍ以下の大きさを有することにより、ナノギャップ電極１００に隣接してゲート電極として機能する第３電極１０２ｃ及び第４電極１０２ｄの一方又は双方を配置したとき、静電容量を大きくすることができる。このようなナノギャップ電極１００を用いて単電子トランジスタを作製すると、ゲートバイアスによりドレイン電流を変調することが可能となる。
なお、本実施形態では、第１電極層１０４ａ及び第２電極層１０４ｂを形成する第１金属として白金（Ｐｔ）を用い、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを形成する第２金属として金（Ａｕ）を用いる場合を例示するが、本発明はこれに限定されない。第１金属と第２金属とが合金を形成し、上記のような表面自己拡散係数の関係を満たすものであれば、他の金属材料を用いることもできる。
第１電極層１０４ａ及び第２電極層１０４ｂを形成する白金（Ｐｔ）層は絶縁表面に設けられる。第１電極層１０４ａ及び第２電極層１０４ｂは、白金（Ｐｔ）層と下地面との間に、他の金属層が設けられていてもよい。図１Ｃに示すように、白金（Ｐｔ）層の密着性を向上させるために、白金（Ｐｔ）層と下地面との間にチタン（Ｔｉ）層が設けられていてもよい。白金（Ｐｔ）層の密着性を向上させる層はチタン（Ｔｉ）に限定されず、クロム（Ｃｒ）、タンタル（Ｔａ）等の他の遷移金属で形成される層が適用されてもよい。
ナノギャップ電極１００は、一端から他端までの幅が２０ｎｍ以下の大きさを有する第１金属粒子１０６ａと第２金属粒子１０６ｂとが、対をなして間隙部に配置されることが好ましい。仮に、第１電極層１０４ａと第２電極層１０４ｂのそれぞれの一端に複数の金属粒子が配置されてしまうと、ナノギャップ電極１００の間隙部に配置する金属ナノ粒子又は機能分子をうまく制御することができなくなってしまう。また、ゲート電極として用いる第３電極１０２ｃ及び第４電極１０２ｄの一方又は双方を配置する場合に、ナノギャップ電極１００の間隙部に配置する金属ナノ粒子又は機能分子にゲートバイアスを作用させることが困難になってしまう。
図１Ｂは、幅Ｗ１を有する矩形の第１電極層１０４ａ及び第２電極層１０４ｂを示す。ナノギャップ電極１００は、第１電極層１０４ａの一端に一つの第１金属粒子１０６ａが配置され、第２電極層１０４ｂの一端に一つの第２金属粒子１０６ｂが配置されるようにするために、第１電極層１０４ａ及び第２電極層１０４ｂの幅Ｗ１は２０ｎｍ以下、好ましくは１５ｎｍ以下とすることが好ましい。第１電極層１０４ａ及び第２電極層１０４ｂの幅をこの数値範囲とすることで、第１電極層１０４ａ及び第２電極層１０４ｂの一端に形成される金属粒子の数をそれぞれ一つに制御することができる。仮に、第１電極層１０４ａ及び第２電極層１０４ｂの幅を２０ｎｍ以上にすると、金属粒子１０６が一端に複数個並置される確率が増加するため、幅Ｗ１の値は２０ｎｍ以下とすることが好ましい。
図１Ｃに示すように、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの断面は半球状であり、湾曲状の表面を有している。そのため、第１金属粒子１０６ａと第２金属粒子１０６ｂが相対する先端部分は、基板１１０の表面から離れて浮いているので、第３電極１０２ｃ及び第４電極１０４ｄの一方又は双方に電圧を印加すると、強い電界が間隙部に作用する構造となる。
一方、ナノデバイスにおいて、間隙部（ギャップ内）に複数の単電子島の存在が許容される場合には、ナノギャップ電極の間隙部に対をなす金属粒子の組が複数組配置されていてもよい。
図２Ａに示すように、第１電極層１０４ａ及び第２電極層１０４ｂの幅Ｗ２を２０ｎｍより大きい値とし、例えば、４０ｎｍ又は４０ｎｍ程度、好ましくは３０ｎｍ又は３０ｎｍ程度とし、膜厚を２０ｎｍ以下、好ましくは１５ｎｍ以下とすることで、第１金属粒子１０６ａ及び第２金属粒子１０６ｂに相当するそれぞれの金属粒子を、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの幅方向に複数個配置することができる。また、図２Ｂに示すように、第１電極層１０４ａ及び第２電極層１０４ｂの膜厚Ｔ２を２０ｎｍより大きい値とし、例えば、４０ｎｍ又は４０ｎｍ程度、好ましくは３０ｎｍ又は３０ｎｍ程度とし、幅を２０ｎｍ以下、好ましくは１５ｎｍ以下とすることで、第１金属粒子１０６ａ及び第２金属粒子１０６ｂに相当するそれぞれの金属粒子を、第１電極層１０４ａ及び第２電極層１０４ｂの厚さ方向に複数個配置することができる。さらに、図示しないが、第１電極層１０４ａ及び第２電極層１０４ｂの幅をＷ２とし、膜厚をＴ２とすることで、金属粒子を、第１電極層１０４ａ及び第２電極層１０４ｂの幅方向に複数個配置し、かつ第１電極層１０４ａ及び第２電極層１０４ｂの厚さ方向にも複数個配置することができる。別言すれば、第１電極層１０４ａ及び第２電極層１０４ｂの寸法を、無電解メッキにより生成される金属粒子のサイズより大きく設定し、複数の金属粒子が並置しえる寸法に形成することで、核発生位置を直接的に制御しなくても、その端部に生成される第１金属粒子１０６ａ及び第２金属粒子１０６ｂの数を複数個に制御することも可能となる。
ナノギャップ電極において、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの端部に複数の金属粒子の配置が許容される場合には、第１電極層１０４ａ及び第２電極層１０４ｂの幅及び膜厚を適宜設定すればよい。例えば、第１電極層１０４ａ及び第２電極層１０４ｂの幅をＷ１とし、膜厚をＴ２としてもよいし、幅をＷ２とし、膜厚をＴ１としてもよいし、幅をＷ２とし、膜厚をＴ２としてもよい。
第１電極層１０４ａ及び第２電極層１０４ｂの形状は、矩形状に限定されるものではない。例えば、図３Ａに示すように、第１電極層１０４ａ及び第２電極層１０４ｂは、矩形状のパターンの先端が丸く面取りされた形状を有していてもよい。また、図３Ｂに示すように、第１電極層１０４ａ及び第２電極層１０４ｂは、矩形状のパターンの先端が鋭角に尖っていてもよい。図３Ａ及び図３Ｂに示す場合、第１電極層１０４ａ及び第２電極層１０４ｂの最大幅は２０ｎｍより大きな値を有していてもよい。いずれの場合においても、第１電極層１０４ａ及び第２電極層１０４ｂは、金属粒子１０６が設けられる一端部に、幅２０ｎｍ以下、好ましくは１５ｎｍ以下であって、膜厚が２０ｎｍ以下、好ましくは１５ｎｍ以下の領域が含まれていれば、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの先端に、第１金属粒子１０６ａと第２金属粒子１０６ｂとを配置することができる。
図４Ａ及び図４Ｂは、本実施形態に係るナノギャップ電極１００を、斜視図を用いて模式的に示す図である。図４Ａは、絶縁表面を有する基板１１０の上に配置された、第１電極層１０４ａ、第２電極層１０４ｂ、第３電極層１０４ｃ、及び第４電極層１０４ｄを示す。第１電極層１０４ａと第２電極層１０４ｂとは、それぞれの一端部が相対し、離間して配置される。第３電極層１０４ｃと第４電極層１０４ｄとは、第１電極層１０４ａと第２電極層１０４ｂの間隙を挟むように配置される。これらの電極層の内、少なくとも第１電極層１０４ａ及び第２電極層１０４ｂは、前述のように白金（Ｐｔ）で形成されるか、白金（Ｐｔ）表面が露出するように配置される。
図４Ｂは、第１電極層１０４ａ、第２電極層１０４ｂ、第３電極層１０４ｃ、及び第４電極層１０４ｄの表面に、金属粒子が配置された態様を示す。無電解メッキ法を用いる場合、電極層の表面には複数の金属粒子が生成し得る。このうち、第１電極層１０４ａと第２電極層１０４ｂとが相対し、間隙部を形成する一端部には、一対の金属粒子が配置される。具体的には、第１電極層１０４ａの一端部には第１金属粒子１０６ａが配置され、第２電極層１０４ｂの一端部には第２金属粒子１０６ｂが配置される。第１金属粒子１０６ａと第２金属粒子１０６ｂとは、第１電極層１０４ａと第２電極層１０４ｂとの間隙部に突出するように配置されるが、粒径が間隙の長さを超えない大きさに制御されることにより、相互に接触せず、離間して配置される。このように、第１電極層１０４ａと第２電極層１０４ｂの一端部を２０ｎｍ、好ましくは１５ｎｍの間隔を開けて配置し、さらに第１電極層１０４ａ及び第２電極層１０４ｂの端部に配置される第１金属粒子１０６ａ及び第２金属粒子１０６ｂの曲率半径を１２ｎｍ以下となるように制御することで、別言すれば、第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、平面視において電極層１０４の表面上において、一端から他端までの幅を２０ｎｍ以下とすることで、間隙の長さ（ギャップ長）を１０ｎｍ以下に制御することができる。
図４Ｂに示すような第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、無電解メッキにより作製することができ、無電解メッキの自己停止機能により電極間隙を精密に制御することができる。なお、無電解メッキにより金属粒子を形成することにより、第１電極層１０４ａ及び第２電極層１０４ｂの表面には複数の金属粒子１０６が生成される。しかしながら、第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、表面自己拡散の制御と、核生成頻度が低いことと、無電解メッキの自己停止機能により連続する被膜として形成されることはなく、個々の金属粒子は実質的に孤立した状態で配置される。第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれ表面における、第１金属粒子１０６ａ及び第２金属粒子１０６ｂのそれぞれは、核形成の位置を制御しない限りランダムに配置されるが、幅２０ｎｍ以下、好ましくは１５ｎｍ以下で形成された第１電極層１０４ａ及び第２電極層１０４ｂの一端部では優先的に核形成が進み、確実に第１金属粒子１０６ａ及び第２金属粒子１０６ｂを配置することができる。
本実施形態によれば、ナノギャップ電極１００の間隙部に、離間して配置される第１金属粒子１０６ａと第２金属粒子１０６ｂの一端から他端までの幅を２０ｎｍ以下とし、その間隔を１０ｎｍ以下で配置することができる。
なお、図１Ａに示すように、第１電極１０２ａは第１パッド１０８ａと接続され、第２電極１０２ｂは、第２パッド１０８ｂと接続されていてもよい。第１パッド１０８ａ及び第２パッド１０８ｂは任意の構成であり、適宜設けられていればよい。
１−２．ナノギャップ電極の作製方法
１−２−１．作製工程
ナノギャップ電極１００の作製方法を、図面を参照して説明する。図５Ａは、金属膜を形成する段階を示す。ナノギャップ電極１００を作製するための基板としては、絶縁表面を有することが好ましく、微細なパターンを形成するために、平坦性に優れ、反りの小さいことが望まれる。例えば、基板１１０として、酸化シリコン膜等の第１絶縁層１１２が表面に形成されたシリコンウェハを好適に用いることができる。シリコンウェハの表面に熱酸化で形成された第１絶縁層１１２は緻密であり、膜厚の均一性に優れるため適している。また、基板１１０として、石英基板、無アルカリガラス基板、アルミナ、ジルコニア等の絶縁性を有する酸化物材料で形成されるセラミック基板等を用いることができる。
第１絶縁層１１２の上面には、金属層１１４が形成される。図５Ａは、金属層１１４として、第１金属層１１４ａと第２金属層１１４ｂとを作製する段階を示す。例えば、第１金属層１１４ａはチタン（Ｔｉ）で形成され、第２金属層１１４ｂは白金（Ｐｔ）で形成される。金属粒子を付着させる母体となる部分は第２金属層１１４ｂによって形成される。第１金属層１１４ａは必須の構成ではなく、第２金属層１１４ｂの下地面との密着性を高めるために適宜設けられる。第１金属層１１４ａ及び第２金属層１１４ｂは、電子線蒸着法、スパッタリング法等の薄膜作製技術を用いて作製される。第１金属層１１４ａとしてチタン（Ｔｉ）膜を２ｎｍ〜１０ｎｍ、例えば５ｎｍの厚みに、第２金属層１１４ｂとして白金（Ｐｔ）膜を、５ｎｍ〜２０ｎｍ、例えば１０ｎｍの厚みに形成される。
図５Ｂは、第１金属層１１４ａ、第２金属層１１４ｂをパターニングしてナノスケールの間隙（ギャップ）を有する第１電極層１０４ａ及び第２電極層１０４ｂを作製する段階を示す。第１金属層１１４ａ及び第２金属層１１４ｂのパターニングはフォトリソグラフィ又は電子線リソグラフィ技術を用いて行われる。すなわち、レジストマスクを作製し、第１金属層１１４ａ及び第２金属層１１４ｂをエッチングすることにより、第１電極層１０４ａ及び第２電極層１０４ｂが作製される。また、図示しないが、第１金属層１１４ａ及び第２金属層１１４ｂの作製に先立って、基板１１０上にレジストマスクを形成しておき、その後、第１金属層１１４ａ及び第２金属層１１４ｂを形成し、レジストマスクを剥離することにより、第１金属層１１４ａ及び第２金属層１１４ｂをリフトオフし、第１電極層１０４ａ及び第２金属層１１４ｂを作製してもよい。第１電極層１０４ａと第２電極層１０４ｂとの間隔Ｌ１は、２０ｎｍ以下、好ましくは１５ｎｍ以下、例えば、７．５ｎｍで作製される。また、第１電極層１０４ａ及び第２電極層１０４ｂの幅は、２０ｎｍ以下、好ましくは１５ｎｍ以下、例えば、１７ｎｍで作製される。
図５Ｃは、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを作製する段階を示す。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、無電解メッキ法により作製することが好ましい。無電解金メッキ法で用いる溶液および還元剤としては、有毒物質であるシアン化合物（cyanide）がよく知られている。しかし、本実施形態では、ヨードチンキを用いて無電解金メッキを行う。無電解金メッキでは、無電解メッキ液としては、ヨードチンキと金箔を溶かしたものと、還元剤はＬ（＋）−アスコルビン酸（Ｃ6Ｈ8Ｏ6）を用いる。
無電解メッキを行うと、第１電極層１０４ａ及び第２電極層１０４ｂの表面に金属粒子１０６が成長する。第１金属粒子１０６ａ及び第２金属粒子１０６ｂは、第１電極層１０４ａ及び第２電極層１０４ｂの表面の任意の位置に成長し得る。しかし、第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの一端部は、２０ｎｍ以下の幅で形成されることにより、端部で核形成が優先され、確実に金属粒子１０６を生成される。
無電解メッキの過程では、第１電極層１０４ａ及び第２電極層１０４ｂの表面にアスコルビン酸と金の１価のプラスイオンが存在し、アスコルビン酸が還元剤として作用するので、電子のある状態が形成される。このとき第１電極層１０４ａ及び第２電極層１０４ｂの表面では、表面自己触媒反応により、金イオンが還元されて金となり、メッキされる。それにより、図５Ｃに示すように、第１電極層１０４ａと第２電極層１０４ｂのそれぞれの端部に、第１金属粒子１０６ａ及び第２金属粒子１０６ｂがそれぞれ成長する。しかし、第１金属粒子１０６ａ及び第２金属粒子１０６ｂが成長し大きくなると、２つの金属粒子の間隔が狭まってくる。そうすると、第１金属粒子１０６ａと第２金属粒子１０６ｂとの間でヘルムホルツ層（電極表面に吸着した溶媒や溶質分子、溶質イオンの層）が形成され、金イオンが間隙の中に入っていけない状態が形成される。したがって、第１金属粒子１０６ａと第２金属粒子１０６ｂとの間隔が狭くなるとメッキが進行しなくなる。すなわち、拡散律速の反応系を利用することで、自己停止機能が働いてギャップ間隔の制御をすることが可能となる。
第１金属粒子１０６ａ、第２金属粒子１０６ｂは半球状の形態で、第１電極層１０４ａ、第２電極層１０４ｂの表面に生成する。半球状表面を有する第１金属粒子１０６ａ及び第２金属粒子１０６ｂの一端から他端までの幅を２０ｎｍ以下とすることが好ましい。また、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの曲率半径は、１２ｎｍ以下であることが好ましい。第１金属粒子１０６ａ及び第２金属粒子１０６ｂの一端から他端までの幅、曲率半径は、無電解メッキの処理時間により制御することが可能である。
第１電極層１０４ａ及び第２電極層１０４ｂとして白金（Ｐｔ）を用いた場合、白金（Ｐｔ）表面で還元され析出した金（Ａｕ）は、白金（Ｐｔ）と金属結合をする。それにより、白金（Ｐｔ）表面で金（Ａｕ）は横方向の拡散が抑制され、球状表面を形成するように成長する。
このように、従来ではあまり用いられない白金（Ｐｔ）表面への無電解金メッキを行うことにより、図５Ｃに示すように、第１金属粒子１０６ａと第２金属粒子１０６ｂが近接し、間隙をもって配置されたナノギャップ電極１００が作製される。第１金属粒子１０６ａと第１電極層１０４ａ、及び第２金属粒子１０６ｂと第２電極層１０４ｂとは、実質的に、金（Ａｕ）と白金（Ｐｔ）とが金属結合しているので、第１金属粒子１０６ａ及び第２金属粒子１０６ｂのそれぞれは、安定的に第１電極層１０４ａ及び第２電極層１０４ｂのそれぞれの表面に配置される。
１−２−２．無電解メッキの原理
本実施形態で用いられる無電解メッキ液としては、ヨードチンキ液（ethanol溶媒にＩ２とＫＩを溶かした溶液）に金箔を溶かしたものが用いられる。このような無電解メッキ液を用いると、金の飽和状態による化学反応を用いた自己触媒型の無電解金メッキを行うことができる。
この無電解メッキの原理は以下の通りである。ヨードチンキに溶かした金は飽和状態となり、次の平衡状態が成り立つ。
（１）
（２）
ヨードチンキ溶液の内では以下の平衡状態が成り立つ。
（３）
式（３）は吸熱反応であり、溶液を加熱することで平衡は右に傾く。そこで、Ｉ−、Ｉ３ −が発生し、式（１）と式（２）の反応より三価の金イオン（Ａｕ３＋）が生成される。この状態で、還元剤となるＬ（＋）−アスコルビン酸（Ｃ６Ｈ８Ｏ６）を投入することで、（４）の還元反応によりＩ-イオンの割合が増加する。
この反応で電極を溶液に浸漬させると、化学平衡の式（１）と式（２）の反応は金が無電解メッキする左側の反応へ向かう。
白金電極表面の上で一価の金イオン（Ａｕ+）が還元されて核となる。また、核となる金表面では自己触媒型の無電解金メッキが進行する。このメッキ溶液でＬ（＋）−アスコルビン酸は過飽和状態であるため、Ｉ3 -はＩ-に還元され続け、エッチングは抑制される。
上記のように、めっき浴中では、白金表面上での一価の金イオン（Ａｕ+）の還元による核形成無電解金メッキと、金（Ａｕ）核上の無電解金めっきの２つの反応が競争的に起こる。
１−２−３．分子定規無電解メッキ法
図５Ｃに示す第１金属粒子１０６ａ及び第２金属粒子１０６ｂを作製する段階において、分子定規無電解メッキ法が適用されてもよい。分子定規メッキ法とは、保護基である界面活性剤分子を分子定規として用いた無電解メッキ法であり、同様にナノギャップ電極１００を作製することができる。
分子定規無電解メッキ法では、金（Ａｕ）を含有するヨードチンキ液と還元剤に加え、分子定規の機能を果たす界面活性剤を含む無電解メッキ液が用いられる。界面活性剤としては、例えば、臭化アルキルトリメチルアンモニウム、ハロゲン化アルキルトリメチルアンモニウム、塩化アルキルトリメチルアンモニウム、ヨウ化アルキルトリメチルアンモニウム、臭化ジアルキルジメチルアンモニウム、塩化ジアルキルジメチルアンモニウム、ヨウ化ジアルキルジメチルアンモニウム、臭化アルキルベンジルジメチルアンモニウム、塩化アルキルベンジルジメチルアンモニウム、ヨウ化アルキルベンジルジメチルアンモニウム、アルキルアミン、Ｎ−メチル−１−アルキルアミン、Ｎ−メチル−１−ジアルキルアミン、トリアルキルアミン、オレイルアミン、アルキルジメチルホスフィン、トリアルキルホスフィン、アルキルチオール等を用いることができる。
界面活性剤は、無電解メッキの過程で析出される金属粒子に化学吸着する。界面活性剤はアルキル鎖を有し、このアルキル鎖が第１金属粒子１０６ａと第２金属粒子１０６ｂの間隙（ナノギャップ間）を交互嵌合で埋めることにより、無電解メッキが自己停止する。この無電解メッキ法では、界面活性剤のアルキル鎖の長さを変えることで間隙の長さ（ギャップ長）を制御することができる。すなわち、アルキル鎖長を長くすると、ナノギャップ電極の間隙の長さ（ギャップ長）を長くすることができる。
このように、間隙部に少なくとも一対の金属粒子を有するナノギャップ電極は、分子定規無電解メッキ法によっても作製することができる。分子定規無電解メッキ法を用いれば、界面活性剤のアルキル鎖長により、ナノギャップ電極の間隙の長さ（ギャップ長）を制御することができる。
本実施形態によれば、無電解メッキ法を用いることで、ナノギャップ電極の電極間隔（ギャップ）を精密に制御することが可能となる。より具体的には、白金（Ｐｔ）表面に、無電解金メッキを行うことで、１０ｎｍ以下の電極間隔（ギャップ）を有するナノギャップ電極を作製することができる。さらに、無電解メッキ液として、無毒性のヨードチンキと金箔を溶かしたものと、還元剤はＬ（＋）−アスコルビン酸（Ｃ6Ｈ8Ｏ6）を用いることで、室温において一度に大量にナノギャップ電極を作製することができる。
第２実施形態
本実施形態は、第１実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス２００ａは、単電子トランジスタとして動作する構成を有する。
２−１．ナノデバイスの構造１
図６Ａは、ナノデバイス２００ａの平面図を示し、図６Ｂは、Ｂ１−Ｂ２間に対応する断面構造を示す。ナノデバイス２００ａは、基板１１０上に配置され、第１絶縁層１１２と、ナノギャップ電極１００（第１電極１０２ａ及び第２電極１０２ｂ）と、ナノギャップ電極１００の間隙部に隣接するように配置された第３電極１０２ｃ及び第４電極１０２ｄを含む。第１電極１０２ａは、第１電極層１０４ａと第１金属粒子１０６ａを含んで構成され、第２電極１０２ｂは、第２電極層１０４ｂと第２金属粒子１０６ｂを含んで構成される。本実施形態において、第１金属粒子１０６ａと第２金属粒子１０６ｂとの間隔は、５ｎｍ以下であることが好ましい。
ナノデバイス２００ａは、さらに、自己組織化単分子膜（ＳＡＭ：Self-Assembled Monolayer）１１８を含む。自己組織化単分子膜１１８は、少なくとも第１電極１０２ａ及び第２電極１０２ｂを覆うように設けられる。別言すれば、自己組織化単分子膜１１８は、少なくとも第１金属粒子１０６ａ及び第２金属粒子１０６ｂの表面を覆うように設けられる。
自己組織化単分子膜１１８は、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを形成する金属原子に化学吸着する第１官能基と、第１官能基に結合する第２官能基を含む。第１官能基は、チオール基、ジチオカルバメート基、キサンテート基の何れかの基である。第２官能基は、アルカン、アルケン、アルカン又はアルケンの水素原子の一部又は全部をフッ素に置換したもの、アミノ基、ニトロ基、アミド基の何れかの基である。
例えば、自己組織化単分子膜１１８は、アルカンチオールを自己組織化させた単分子膜で形成される。自己組織化単分子膜１１８は、撥水性があり、表面を安定に保つように作用する。自己組織化単分子膜１１８のアルカンチオールの中に少数のアルカンジチオール（Alkane dithiol）が混在されている。アルカンジチオールは，アルカン鎖の両端に硫黄（Ｓ）を含む結合基（チオール）を配置したものであり、アルカンチオール単分子膜の所々に硫黄（Ｓ）が存在する形となる。アルカンチオールの中にアルカンジチオールを混入させるには、アルカンジチオールの溶液にアルカンチオール自己組織化単分子膜１１８で被覆された電極を浸漬し、アルカンチオールの一部をアルカンジチオールで置換することにより実現される。
ナノデバイス２００ａは、第１電極１０２ａと第２電極１０２ｂの間隙に金属ナノ粒子１１６を含む。金属ナノ粒子１１６は、数ナノメートルの直径を有する粒子で、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）などが用いられる。金属ナノ粒子１１６は、自己組織化単分子と有機分子との反応により形成された自己組織化単分子混合膜が吸着し絶縁膜として設けられている。自己組織化単分子膜１１８を構成する分子の直鎖部分と結合するアルカンチオールなどの分子が周囲に結合している。第１電極１０２ａと第２電極１０２ｂとの間隙部に導入される金属ナノ粒子１１６は、自己組織化単分子膜１１８のアルカンジチオールに含まれる硫黄（Ｓ）と化学結合し、安定した状態となる。
ナノデバイス２００ａは、自己組織化単分子膜１１８及び金属ナノ粒子１１６を埋設するように設けられた第２絶縁層１２０で覆われる。第２絶縁層１２０は、ナノデバイス２００ａの保護膜として用いられる。
基板１１０は、シリコンウェハ、石英基板、アルミナ基板、ジルコニア基板、無アルカリガラス基板等が用いられる。基板１１０として、シリコンウェハが用いられる場合、電極１０２を形成する表面の絶縁性を確保するために、第１絶縁層１１２が設けられることが好ましい。第１絶縁層１１２としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜等の無機絶縁膜で形成される。
第１電極１０２ａ、第２電極１０２ｂ、第３電極１０２ｃ、及び第４電極１０２ｄは、第１実施形態に示すものと同様の構造を有し、同様に作製される。
ナノデバイス２００ａは、単電子トランジスタとして動作する。すなわち、第１電極１０２ａがソース電極、第２電極１０２ｂがドレイン電極、第３電極１０２ｃ及び第４電極１０２ｄがゲート電極となる。本実施形態のナノデバイス２００ａは、第３電極１０２ｃと第４電極１０２ｄとに同じ電圧が印加される。ゲート電極として用いられる第３電極１０２ｃ及び第４電極１０２ｄは、一方が省略されていてもよい。
第１電極１０２ａと第２電極１０２ｂとの間隙部に配置される金属ナノ粒子１１６は、単電子島（「クーロン島」とも呼ばれる。）として機能する。ナノデバイス２００ａは、第１電極１０２ａと第２電極１０２ｂとの間に、クーロンブロッケード現象を伴うトンネル効果による電子の流れが発現する。
ゲート電極として機能する第３電極１０２ｃ及び第４電極１０２ｄと金属ナノ粒子１１６との間には第２絶縁層１２０が設けられている。別言すれば、第３電極１０２ｃ及び第４電極１０２ｄは、金属ナノ粒子１１６から絶縁されている。第３電極１０２ｃ及び第４電極１０２ｄはゲート電極として機能し、第１電極１０２ａと第２電極１０２ｂとの間に流れる電流を変調することが可能となる。すなわち、ナノデバイス２００ａは、ソースとドレインの間にクーロンブロッケード現象を伴うトンネル効果による電流（ドレイン電流）が流れ、ゲートに印加する電圧によってドレイン電流を変調することが可能となる。
ナノデバイス２００ａは、金属ナノ粒子１１６を機能分子に置き換えることができる。すなわち、第１電極１０２ａと第２電極１０２ｂの間隙部に機能分子を配置することができる。機能分子としてはπ共役系骨格を有する分子、オリゴマーが挙げられる。金属ナノ粒子１１６を機能分子に置き換えたとしても、同様にナノデバイス２００ａを動作させることができる。
２−２．ナノデバイスの構造２
図７Ａ及び図７Ｂは、ナノデバイス２００ａの他の構造を示す。図７Ａは、ナノデバイス２００ａの平面図を示し、図７Ｂは、Ｂ３−Ｂ４間に対応する断面構造を示す。図６Ａ及び図６Ｂに示すナノデバイスとの相違は、第３電極１０２ｃ、第４電極１０２ｄの構成にある。
図７Ａに示すように、第３電極１０２ｃ及び第４電極１０２ｄは、ナノギャップ電極１００の間隙部と重畳するように配置される。図７Ｂに示すように、第３電極１０２ｃは第２絶縁層１２０の上層側に配置され、第４電極１０２ｄは、絶縁層１０４の下層側に配置される。このように、図７Ａ及び図７Ｂに示すナノデバイス２００ａは、第３電極１０２ｃ及び第４電極１０２ｄがナノギャップ電極１００と同一平面内に存在するのではなく、絶縁層を挟んで異なる層の上側又は下側に配置されている。
図７Ａ及び図７Ｂで示すナノデバイス２００ａは、第３電極１０２ｃ及び第４電極１０２ｄがゲート電極として用いられる。第３電極１０２ｃと第１金属粒子１０６ａ及び第２金属粒子１０６ｂとの間隔は、第１絶縁層１１２と第１電極層１０４ａ及び第２電極層１０４ｂの膜厚によって調整することができる。また、第４電極１０２ｄと第１金属粒子１０６ａ及び第２金属粒子１０６ｂとの間隔は、第２絶縁層１２０の膜厚によって調整することができる。例えば、第１絶縁層１１２、第２絶縁層１２０の膜厚を薄くすることで、第３電極１０２ｃ及び第４電極１０２ｄを第１金属粒子１０６ａ及び第２金属粒子１０６ｂに近接させることができる。第１電極層１０４ａ及び第２電極層１０４ｂの膜厚を薄くすることによっても同様である。第１絶縁層１１２及び第２絶縁層１２０は、プラズマＣＶＤ（Chemical Vapor Deposition）法等の気相成長法で作製され、第１電極層１０４ａ及び第２電極層１０４ｂは蒸着法又はスパッタリング法で作製されるので、薄膜化は可能である。
図７Ａ及び図７Ｂに示すナノデバイス２００ａは、第３電極１０２ｃ及び第４電極１０２ｄがゲート電極として用いられる。この場合、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの、電極層１０４上における一端から他端までの幅を２０ｎｍ以下とすることで、ゲート電圧により生じる電場を金属ナノ粒子１１６に作用させることができる。また、第１絶縁層１１２、第２絶縁層１２０を薄膜化することで、第３電極１０２ｃ及び第４電極１０２ｄを金属ナノ粒子１１６に近接させることができ、ナノデバイス２００ａを低電圧で駆動することができる。
なお、図７Ａ及び図７Ｂでは、第３電極１０２ｃ及び第４電極１０２ｄの双方を示しているが、本実施形態はこれに限定されず、一方のみ（第３電極１０２ｃのみ、又は第４電極１０２ｄのみ）が設けられていてもよい。
本実施形態で述べるように、実施形態１で示すナノギャップ電極を用いることで、ナノデバイスの一つとして、単電子トランジスタを実現することができる。ナノギャップ電極の間隔の長さ（ギャップ長）は、無電解メッキの自己停止機能により精密に制御されるので、単電子トランジスタの特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、単電子素子の信頼性を高めることができる。
第３実施形態
本実施形態は、第１実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス２００ｂは、論理演算素子として動作する構成を有する。
図８Ａは、ナノギャップ電極によって実現されるナノデバイス２００ｂの平面図を示し、図８Ｂは、Ｃ１−Ｃ２間に対応する断面構造を示す。本実施形態に係るナノデバイス２００ｂは、ナノギャップ電極１００（第１電極１０２ａ及び第２電極１０２ｂ）と、ナノギャップ電極１００の間隙（ギャップ）に配置された金属ナノ粒子１１６と、金属ナノ粒子１１６の電荷を調整するための第３電極１０２ｃ、第４電極１０２ｄ、及び第５電極１２２を有する。ナノデバイス２００ｂは、第１電極１０２ａ及び第２電極１０２ｂがソース電極及びドレイン電極として用いられ、第３電極１０２ｃ、第４電極１０２ｄ、及び第５電極１２２がゲート電極として用いられる。
第２実施形態と同様に、自己組織化単分子膜１１８は、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの表面に設けられていてもよく、金属ナノ粒子１１６は、自己組織化単分子膜１１８のアルカンジチオールに含まれる硫黄（Ｓ）と化学結合していてもよい。金属ナノ粒子１１６は、第２実施形態と同様に機能分子に置き換えられてもよい。
第１電極１０２ａ、第２電極１０２ｂ、第３電極１０２ｃ、及び第４電極１０２ｄ、並びに金属ナノ粒子１１６は、第２実施形態におけるナノデバイス２００ａと同じ構造を有する。図８Ａに示すように、第５電極１２２はナノギャップ電極１００の間隙部を覆い、金属ナノ粒子１１６と重なる位置に配置される。また、図８Ｂに示すように、第５電極１２２は、第２絶縁層１２０上に配置される。
本実施形態におけるナノデバイス２００ｂは、単電子トランジスタと同様の構造を有している。ナノデバイス２００ｂは、金属ナノ粒子１１６で形成される単電子島への電荷を、ゲート電極に印加されるゲート電圧で変調することができる。これによりソース−ドレイン間（ナノギャップ電極１００）に、電流が流れる状態と、電流が流れない状態との２つの状態が周期的に現れるという、所謂クーロンオシレーション現象が観察される。
３つのゲート電極を有するナノデバイス２００ｂは、このような現象を利用して、排他的論理和（ＸＯＲ：exclusive OR）、否定排他的論理和（ＸＮＯＲ：exclusive not OR）の動作をする論理演算素子として用いることができる。すなわち、ナノデバイス２００ｂの３つのゲート電極に、論理値「０」と「１」に対応する電圧を印加することにより、ＸＯＲ又はＸＮＯＲの論理に応じた論理出力を得ることができる。このような論理演算を行うことのできるナノデバイス２００ｂの動作の詳細は、国際公開第２０１４／１４２０３９号で開示される論理演算素子と同様である。
本実施形態に係るナノデバイス２００ｂは、実施形態１で示すナノギャップ電極を用いることで、論理演算素子として動作させる場合であっても、動作の安定性、信頼性の向上を図ることができる。すなわち、ナノギャップ電極の間隙の長さ（ギャップ長）は、無電解メッキの自己停止機能により精密に制御されるので、論理演算素子の特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、論理演算素子の信頼性を高めることができる。
第４実施形態
本実施形態は、第１実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス２００ｃは、電流電圧特性にヒステリシスを有し、メモリ素子として機能する構成を有する。
図９Ａは、ナノデバイス２００ｃの平面図を示し、図９Ｂは、Ｄ１−Ｄ２間に対応する断面構造を示す。ナノデバイス２００ｃは、基板１１０上に設けられた第１絶縁層１１２と、第1絶縁層１１２上のナノギャップ電極１００（第１電極１０２ａ及び第２電極１０２ｂ）と、を含む。ナノギャップ電極１００の構成は、第１実施形態におけるものと同様である。ナノデバイス２００ｃは、第１金属粒子１０６ａ及び第２金属粒子１０６ｂの一方又は双方に、少なくとも一つのハロゲンイオン１２４が付着されている。
ハロゲンイオン１２４としては、臭素イオン，塩素イオン，ヨウ素イオン等が適用される。ハロゲンイオン１２４は、ナノギャップ電極１００の間隙に存在し、電気伝導に影響を与える。また、ハロゲンイオン１２４は、第１電極１０２ａ及び第２電極１０２ｂの双方に均等の数で配置されるのではなく、いずれか一方の金属粒子に偏って配置される。
ハロゲンイオン１２４は、ナノギャップ電極１００に電圧が印加されると価数が変化する。その結果として酸化還元反応が生じ、又は間隙に存在するハロゲンイオンの個数が変化する。それにより、伝導に寄与するハロゲンイオンの数が変化し、第1電極１０２ａと第2電極１０２ｂとの間の導電性が変化する。他の解釈として、ナノギャップ電極１００に電圧を印加することにより、ハロゲンイオン１２４がマイグレーションするため、導電性が変化したとも考えられる。このような現象によって、ナノギャップ電極１００の電流電圧特性は、ヒステリシスを有することとなる。
そこで、ナノデバイス２００ｃは、第１電極１０２ａに印加する電圧として、書込電圧（Ｖｗｒｉｔｅ），読取電圧（Ｖｒｅａｄ），消去電圧（Ｖｅｒａｓｅ）を設定し、メモリ素子として動作させる。これら３種類の電圧の関係は、
（１） 書込電圧（Ｖｗｒｉｔｅ）＜０＜読取電圧（Ｖｒｅａｄ）＜消去電圧（Ｖｅｒａｓｅ）
（２） または、書込電圧（Ｖｗｒｉｔｅ）＞０＞読取電圧（Ｖｒｅａｄ）＞消去電圧（Ｖｅｒａｓｅ）
が成り立つように設定する。
上記のような動作電圧を設定することにより、ナノデバイス２００ｃはメモリ素子として、書き込み、読み出し、消去の３つの機能を実現することができる。ナノデバイス２００ｃは、ナノギャップ電極１００に印加する電圧が低くても、間隙に（ギャップ内に）高電界を生じさせることができるので、ハロゲンイオン１２４の価数を容易に変化させることができる。ナノデバイス２００ｃは、は高電圧を必要とせず、消費電力を削減することができる。
ハロゲンイオン１２４は、第１実施形態で示す無電解メッキ液に、ハロゲンイオンを含む界面活性剤を混入して無電解メッキを行うことで、ハロゲンイオン１２４をナノギャップ電極１００に配置することができる。
本実施形態では、ナノデバイス２００ｃによってメモリ素子を実現するためにナノギャップ電極を用いることで、動作の安定性、低電圧駆動、信頼性の向上を図ることができる。すなわち、ナノギャップ電極の間隙の長さ（ギャップ長）は、無電解メッキの自己停止機能により精密に制御されるので、メモリ素子の特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、メモリ素子の信頼性を高めることができる。
第５実施形態
本実施形態は、第１実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス２００ｄは、フローティングゲートを有し、メモリ素子として用いることができる。
図１０は、本実施形態に係るナノデバイス２００ｄの構成を示す。ナノデバイス２００ｄは、第２実施形態におけるナノデバイス２００ａと同様の構造を有する。すなわち、ナノデバイス２００ｄは、ナノギャップ電極１００（第１電極１０２ａ及び第２電極１０２ｂ）と、第３電極１０２ｃと、第４電極１０２ｄとを含む。ナノギャップ電極１００は、第１金属粒子１０６ａ及び第２金属粒子１０６ｂを含み、少なくともこれらの金属粒子１０６の表面に自己組織化単分子膜１１８が設けられている。ナノギャップ電極１００の間隙部（ギャップ）に金属ナノ粒子１１６が配置されている点も、第２実施形態と同様である。
ナノデバイス２００ｄは、第４電極１０２ｄがゲート電極として用いられ、ゲート電圧Ｖｇが印加されるように構成される。第３電極１０２ｃは、フローティングゲート電極として用いられ、スイッチ１２６を介してフローティング電圧Ｖｆが印加されるように構成される。ナノギャップ電極１００は、第１電極１０２ａがソース電極として用いられ、電流計が接続される。第２電極１０２ｂにはドレイン電極として用いられ、ドレイン電圧Ｖｄが印加されるように構成される。
ナノデバイス２００ｄは、第１電極１０２ａ（ソース電極に相当）と第２電極１０２ｂ（ドレイン電極に相当）の間に電流を流し、第３電極１０２ｃ（フローティングゲート電極に相当）にフローティング電圧Ｖｆを印加した後、スイッチ１２６をオフしても第３電極１０２ｃ（フローティングゲート電極に相当）に蓄えられた電荷で、金属ナノ粒子１１６の電荷の状態を記憶させておくことができる。また、第３電極１０２ｃ（フローティングゲート電極に相当）に加える電圧により、金属ナノ粒子１１６の電荷状態を段階的に異ならせることができる。その結果として、ナノギャップ電極１００間に流れる電流を段階的に異ならせることができる。よって、フローティングゲート電圧Ｖｆを多段階に変化させることにより、金属ナノ粒子１１６の電荷状態を段階的に異ならせ、多値メモリとして用いることができる。
このような動作は、国際公開第２０１６／０３１８３６号で開示されているナノデバイスと同様である。しかしながら、本実施形態に係るナノデバイス２００ｄは、第１実施形態で示すナノギャップ電極１００を有することにより、素子特性のばらつきを抑え、耐熱性に優れ、信頼性を高めることができる。
第６実施形態
本実施形態は、第２実施形態乃至第５実施形態で例示されるナノデバイスと、ＭＯＳトランジスタ等の電子デバイスが形成された集積回路を示す。
図１１は、本実施形態に係る集積回路２０２の一態様を示す。集積回路２０２は、半導体基板１２８にトランジスタ、ダイオード等の電子デバイスが設けられ、配線によって電子デバイスが接続され、所定の機能を有する回路が形成される。図１１では、電子デバイスの一例としてＭＯＳトランジスタ１３０を示す。
ＭＯＳトランジスタ１３０は、層間絶縁膜１３２で埋設される。ナノデバイス２００とＭＯＳトランジスタ１３０の間は、層間絶縁膜が何層か積層され、多層配線が形成されていてもよい。図１１では、ＭＯＳトランジスタ１３０の側から、第１層間絶縁膜１３２ａ、第２層間絶縁膜１３２ｂが積層された構造を示す。ナノデバイス２００の下地面となる第２層間絶縁膜１３２ｂは、第１実施形態で説明される第１絶縁層１１２に対応するものとなり、無機絶縁膜で形成されていることが好ましい。例えば、第２層間絶縁膜１３２ｂは、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜等の無機絶縁膜で形成されていることが好ましい。また、第２層間絶縁膜１３２ｂの上面は、化学的機械研摩（ＣＭＰ）等の手法により平坦化されていることが好ましい。
第２層間絶縁膜１３２ｂの上層側には、ナノデバイス２００が設けられる。ナノデバイス２００は、第２層間絶縁膜１３２ｂを貫通する配線１３４により、例えば、ＭＯＳトランジスタ１３０と電気的に接続される。
ナノデバイス２００の種類は用途に応じて適宜選択される。すなわち、ナノデバイス２００としては、第２実施形態で示す単電子トランジスタ、第３実施形態で示す論理演算素子、第４実施形態に示すメモリ素子、第５実施形態で示すフローティングゲートを備えたメモリ素子等を、用途に応じて各種の構造の集積回路２０２に適用することができる。例えば、第２実施形態に係るナノデバイス２００ａを用いることで、低消費電力で動作する集積回路を実現することができる。また、第４実施形態のナノデバイス２００ｃ、第５実施形態のナノデバイス２００ｄを用いてメモリセルを形成することができる。
ナノデバイス２００は、さらに第２絶縁層１２０で埋設される。第２絶縁層１２０の上層には、さらに多層化された配線、バンプなどが形成されてもよい。第１実施形態で述べたように、ナノデバイス２００を構成するナノギャップ電極１００は、高い耐熱性を有するので、半導体集積回路のプロセスの中に組み入れることができる。例えば、第１実施形態で説明されるようなナノギャップ電極の作製は、メタライゼーションプロセスの中で行うことができる。
本実施形態で示すように、ナノデバイスは、半導体集積回路を構成する素子の一つとして用いることができる。
本実施例は、ナノギャップ電極の作製例について示す。ナノギャップ電極の作製工程は、電極の基体となる白金電極を作製する段階と、白金電極の表面に無電解金メッキを施す段階とを有する。
１．白金（Ｐｔ）電極の作製
本実施例は、第１電極１０２ａ及び第２電極１０２ｂを、白金（Ｐｔ）を用いて作製する一例を示す。本実施例では、第１乃至第４電極を白金電極というものとする。
白金電極を作製する基板として、表面に酸化シリコン膜が形成されたシリコンウェハを用いた。基板は、アセトン、エタノールを用いた超音波洗浄、紫外線（ＵＶ）オゾン処理等により洗浄を行い、清浄な表面を形成した。
基板の表面（酸化シリコン膜の表面）に、電子線レジスト溶液（ZEP-520A（日本ゼオン株式会社）とZEP-A（日本ゼオン株式会社）を混合したレジスト溶液）をスピナで塗布してレジスト膜を形成し、さらにプレベークを行った。レジスト膜が形成された基板を電子線描画装置（ELIONIX製 ELS-7500EX）にセットし、レジスト膜に電子線描画を行い、電極を形成するためのパターンが形成されたレジスト膜を形成した。その後、現像処理を行い、描画部分（電極パターンに対応する部分）が開口するレジストパターンを形成した。
次に、パターンが形成されたレジスト膜の上から、電子線蒸着装置（島津製作所製 E-400EBS）を用いてチタン（Ｔｉ）膜を形成し、さらに白金（Ｐｔ）膜を成膜した。チタン（Ｔｉ）膜は白金（Ｐｔ）膜の密着性を改善するために形成した。チタン（Ｔｉ）膜の膜厚は３ｎｍとし、白金（Ｐｔ）膜の膜厚は１０ｎｍとした。
チタン（Ｔｉ）膜と白金（Ｐｔ）膜が積層された基板を剥離液（ZDMAC（日本ゼオン株式会社製））に浸漬して静置させた、バブリングを行うことで、パターンが形成されたレジスト膜を剥離した。チタン（Ｔｉ）膜と白金（Ｐｔ）膜が積層された金属層は、レジスト膜の剥離と共にリフトオフした。これによって、レジスト膜の開口パターンの部分に金属層が残存し、他の部分はレジスト膜と共に剥離され取り除かれた。このようにして、基板上に、白金電極（より正確には、チタン／白金が積層された電極）を作製した。
次いで、電気的特性測定用のコンタクトパッドの作製を行った。白金電極が形成された基板を洗浄した後、ポジレジストを塗布し、プレベークを行ってレジスト膜を形成した。レジスト膜をマスクアライナ（ミカサ株式会社製 MA-20）で露光し、現像を行って、プローブコンタクト用のパッドに対応する開口パターン有するレジスト膜を形成した。
電子線蒸着装置（島津製作所製 E-400EBS）を用い、チタン（Ｔｉ）膜と白金（Ｐｔ）膜が積層された金属層を形成した。その後、レジスト膜を剥離すると共に、金属層をリフトオフして、プローブコンタクト用のパッドを形成した。
このようにして作製された白金（Ｐｔ）電極を、走査電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）で観察した結果を図１２Ａに示す。ＳＥＭ像からは、間隙の長さ（ギャップ長）がナノスケールである白金電極が形成されていることが確認された。
２．金属粒子の形成
白金（Ｐｔ）電極上に、金属粒子を形成した。金属粒子の材料としては金（Ａｕ）を用いた。金（Ａｕ）粒子は、白金（Pt）電極上に、無電解メッキ法により作製した。以下に白金（Ｐｔ）電極上におけるヨウ素無電解金メッキ法によるナノギャップ電極の作製手順の詳細を示す。
２−１．無電解メッキ液の作製
無電解メッキ液を作製した。純度９９．９９％の金（Ａｕ）箔を容器に入れ、ヨードチンキを加えて攪拌し、その後静置させた。さらに、Ｌ（＋）−アスコルビン酸（Ｃ6Ｈ8Ｏ6）を加え、加熱後静置させた。静置させた溶液は遠心分離機で分離させた。遠心分離後の溶液の上澄みを採取し、Ｌ（＋）−アスコルビン酸（Ｃ6Ｈ8Ｏ6）が入った別の容器に加えて加熱し、攪拌した。その後、静置して無電解メッキに用いる金（Ａｕ）を含有するヨードチンキ液を作製した。
２−２．無電解メッキ
無電解金メッキを施す前に、白金電極の洗浄を行った。洗浄は、アセトンおよびエタノールにより行った。洗浄後、窒素ブローで表面を乾燥させ、ＵＶ−オゾン処理により表面の有機物を取り除いた。
無電解金メッキの前処理を行った。白金（Ｐｔ）電極の前処理として、表面を酸で処理した。
メッキ浴に超純水と金（Ａｕ）を含有するヨードチンキ液を入れ、無電解メッキ液の濃度を調整した。メッキ浴に、金（Ａｕ）を含有するヨードチンキ液８μｌに対し、超純水を８ｍｌ加えた。白金電極が形成された基板を１０秒間浸漬させた。メッキ浴から取り出された基板は、超純水でリンスした後、エタノールとアセトンで順次ボイルした。その後、ブローをして基板を乾燥させた。
このようにして作製された試料のＳＥＭ像を図１２Ｂに示す。ＳＥＭ像から明らかなように、白金（Ｐｔ）電極の表面に金粒子が成長していることが観察される。
表１は、無電解メッキ前後の白金電極の寸法を測長ＳＥＭで評価した結果を示す。白金電極の間隙の長さ（ギャップ長）が１７．８ｎｍであるのに対し、無電解メッキ後の間隙の長さ（ギャップ長）は２ｎｍであることが測定された。また、白金電極の幅は、１７ｎｍから２０ｎｍに変化した。また、ギャップ部の金粒子の曲率半径は１０ｎｍ以下であることが観察された。
また、図１２Ｂに示すＳＥＭ像からは、白金電極上に付着した複数の金粒子が、一つひとつが孤立していることが観察された。白金電極の間隙（先端部分）には、一対の金粒子が形成され、間隙（ギャップ）を形成していることが観察された。
実施例１の結果によれば、白金電極に、無電解金メッキを施すことで、金粒子でナノギャップが形成されるナノギャップ電極を作製できることが確認された。
本実施例は、無電解メッキの処理条件依存性について示す。無電解メッキの条件として、無電解メッキ液の濃度と、処理時間について比較評価した。
実施例１で作製した金（Ａｕ）を含有するヨードチンキ液を用い、超純水で希釈する濃度を変えて評価を行った。調整された無電解メッキ液は、８μｌの原液を８ｍｌの超純水で希釈した条件（以下、「条件１」とする。）と、１０μｌの原液を８ｍｌの超純水で希釈した条件（以下、「条件２」とする。）の２水準について評価した。
図１３Ａ、図１３Ｂ、図１３Ｃに無電解メッキ液の濃度依存性を評価した結果を示す。図１３Ａは、白金電極の初期状態のＳＥＭ像を示し、図１３Ｂは条件１の無電解メッキ液に１０秒間浸漬させた試料、図１３Ｃは条件２の無電解メッキ液に１０秒間浸漬させた試料の、それぞれのＳＥＭ像を示す。
図１３Ａ、図１３Ｂ、図１３Ｃに示すＳＥＭ像によれば、無電解メッキ液の濃度が高い方が金（Ａｕ）の成長速度が速く、金粒子も大きく成長する傾向があることが確認された。条件１の無電解メッキ液を用いた場合、半球状の金粒子の生成が確認された。更に、条件１の無電解メッキ液の場合、ナノギャップ電極のギャップが維持されていることが観察され、自己停止機能が生じていることが確認された。また、半球状の金属粒子が、白金電極のエッジ部に優先的に生成される傾向が観察された。このことから、白金電極の形状を工夫することで、金粒子の生成位置を制御できることが推測された。一方、条件２の無電解メッキ液を用いた場合には、無電解メッキによる金粒子の成長速度が速く、粒径が大きくなる傾向が観察された。
次に、図１４Ａ、図１４Ｂ、図１４Ｃに、条件１の無電解メッキ液で、無電解メッキの処理時間を変化させたときの結果を示す。図１４Ａは、白金電極の初期状態を示し、図１４Ｂは無電解メッキを１０秒間行った試料、図１４Ｃは無電解メッキを２０秒間行った試料の、それぞれのＳＥＭ像を示す。
図１４Ｂに示す無電解メッキの処理時間が１０秒間の場合に比べ、２０秒間行われた試料では、金（Ａｕ）の粒子が大きく成長していることが観察される。この結果から、無電解メッキを１０秒間行うことで、金（Ａｕ）の粒子が大きく成長せず、孤立した状態で存在するナノギャップ電極が得られることが判明した。
さらに、図１４Ｂと図１４Ｃの比較から、無電解メッキの処理時間を増加させてもナノギャップが維持されていることが確認され、無電解メッキにおいて自己停止機能が働いていることが確認された。
条件１の無電解メッキ液を用いた場合には、白金表面において１つの金原子が還元され、その核が成長するとき、無電解メッキの時間を２０秒にすると、隣接する核が繋がり半球状の金粒子の粒径が大きくなってしまう。このことは、白金表面において、一価の金イオンの還元が進行し続けており、半球状の金粒子が形成されることを示唆している。
本実施例の結果によれば、無電解メッキ液の濃度及び無電解メッキの処理時間を調整することで、自己停止機能を利用しつつ、ナノギャップ電極のギャップ間に導入するナノ粒子又は機能分子のサイズに合わせた間隙の長さ（ギャップ長）の制御が可能であることが示された。
本実施例は、白金電極上に無電解金メッキを施す前の前処理の硬化について評価した結果を示す。白金電極の作製条件は実施例１と同様である。
前処理の評価は、（１）前処理無し、（２）溶液Ａ（超純水で希釈したＨＣｌ）による処理、（３）溶液Ｂ（超純水で希釈したＨＣｌＯ4）による処理、の３種類の条件で行った。
図１５Ａ、図１５Ｂ、図１５Ｃは、各条件で処理がなされた試料のＳＥＭ像であり、無電解金メッキ後の状態を示す。各試料において、無電解金メッキは、８μｌのメッキ液を８ｍｌの超純水で希釈したものを用い、１０ｓｅｃ間行われている。図１５Ａは前処理無しの試料、図１５Ｂは溶液Ａで処理した試料、図１５Ｃは溶液Ｂで処理した試料のＳＥＭ像を示す。
図１５Ａ、図１５Ｂ、図１５Ｃに示されるように、前処理の有無及び前処理条件の違いにより金粒子の異なる成長の状態が示された。図１５Ａに示す前処理無しの試料では、１０ｎｍ〜４０ｎｍの比較的大きなサイズの金粒子が確認された。この条件では、金粒子がクラスタリングされていることが確認された。図１５Ｂに示す溶液Ａによる前処理では、無電解金メッキの速度が遅くなることが示された。溶液Ａを用いると、金は白金表面上で半球形（Hemispheric）に核成長することが観測された。また、図１５Ｃに示す溶液Ｂを用いた前処理では、白金（Ｐｔ）の表面上で均一な金（Ａｕ）の粒子の成長が観察された。溶液Ｂによる前処理では、溶液Ａに比べてより短時間で均一な金（Ａｕ）の膜が形成されることが観察された。
本実施例によれば、白金電極上に無電解メッキを施す前の、前処理の有無及び前処理条件の違いにより、金（Ａｕ）の成長が異なることが確認された。前処理は、金粒子が成長するときの核形成に寄与すると考えられ、無電解メッキの速度を遅らせることにより、金粒子を分散させた状態で成長できることが確認された。
本実施例は、ナノギャップ電極の耐熱性を評価した結果を示す。実施例１で作製されるナノギャップ電極を２００℃、２時間の熱処理を行い、熱処理前後の形状変化をＳＥＭで観察した。
図１６Ａは、熱処理前の試料のＳＥＭ像を示し、図１６Ｂは、熱処理後のＳＥＭ像を示す。白金電極上に無電解金メッキで部分的に金粒子を成長させたナノギャップ電極は、２００℃、２時間の熱処理で変化は見られているものの、間隙部の金粒子は熱処理前と同じ状態で存在していることが観察された。熱処理前の図１６Ａと、熱処理後の図１６ＢのＳＥＭ像を詳細に比較すると、金粒子の粒径に変化が無いものと、粒径が変化しているものが、第１電極１０２ａ及び第２電極１０２ｂ上に存在する。
一方、第１電極１０２ａ及び第２電極１０２ｂよりも幅の広い、第１パッド１０８ａ及び第２パッド１０８ｂ上の金粒子は、熱処理後に粒が確認できない状況となっている。第１パッド１０８ａ及び第２パッド１０８ｂ上の金粒子は、離間して配置されづらく、金原子が拡散することにより、金粒子の形状が変化し、白金電極表面が金粒子で覆われた構造になっている。このことから、電極幅は、金粒子の形成過程に影響を与えることが明らかである。
また、第１電極１０２ａ及び第２電極１０２ｂ上の金粒子の粒径が変化しているものは、隣接する金粒子と白金電極表面で接触しており、金原子はレイリー不安定性により、表面自己拡散し、エネルギーの安定な曲率半径の大きい球形となろうとする。このとき、隣接する金粒子の一方は、他方の金粒子に取り込まれるため、粒径の大きい金粒子と、金粒子の消滅が同時に観察されている。
他方、相互に接触せず、白金電極表面で離間して配置されている金粒子は、粒径に変化が無く、構造を保っている。特に、間隙部の金粒子が熱処理前と同じ状態で存在していることは重要であり、間隙部の金粒子は離間して配置される傾向が強いことを示唆している。
さらに、２００℃の熱処理でも形状変化しないことは、金粒子が白金電極の白金と固溶化することを促し、固溶強化により金粒子よりもさらに強固な、固溶粒子を形成することができる。
一方、白金電極を、金電極に代えて無電解金メッキを行ったナノギャップ電極では、２００℃の熱処理によって電極構造が壊れてしまうことが報告されている（V. M. Serdio, et al., Nanoscale, 4, (2012), p.7161）。このことから、本実施例で作製されたナノギャップ電極は、熱的に安定であることが確認された。
［参考例］
無電解金メッキが施されたチタン（Ｔｉ）／白金（Ｐｔ）ナノギャップ電極（以下、「試料１」とする）と、チタン（Ｔｉ）／金（Ａｕ）ナノギャップ電極（以下、「試料２」）について耐熱性の評価をした。なお、試料１及び試料２は共に、無電解メッキによって金が電極表面に均一に形成された構造を有している。耐熱性試験は、４００℃、２時間で行った。
図１７Ａは、試料１の熱処理前のＳＥＭ像を示し、図１７Ｂは、熱処理後のＳＥＭ像を示す。この結果より、試料１では４００℃、２時間の熱処理によっても構造が維持されていることが確認された。図１７Ｃは、試料２の熱処理前のＳＥＭ像を示し、図１７Ｄは、熱処理後のＳＥＭ像を示す。試料２では、４００℃、２時間の熱処理によって電極が消失していることが観察された。このことから、試料１に対して、試料２の構造は耐熱性が劣ることが確認された。
上記の結果を考察すると、白金（Ｐｔ）上に無電解メッキされた金（Ａｕ）原子は、白金（Ｐｔ）原子との間に金属−金属結合を形成すると考えられ、白金（Ｐｔ）−金（Ａｕ）結合は、金（Ａｕ）−金（Ａｕ）結合よりも結合エネルギーが大きいため、ナノギャップ電極の形状を維持できると考えられる。
さらに、金―白金界面を形成するに留まらず、金と白金が合金を作り、金粒子が固溶化することによって、固溶強化した、金―白金粒子を形成し、白金上金粒子よりもさらに耐熱性が高く、強固な間隙構造を作製することができる。
さらに、無電解メッキによって金（Ａｕ）が均一に形成されたナノギャップ電極よりも、金粒子が分散して形成されたナノギャップ電極の方が、白金電極表面の存在により、金―白金結合に起因して、金の表面自己拡散が発生しにくくなるため、金粒子の曲率半径が小さく、より構造的には安定であることが考えられる。すなわち、強固な間隙構造を得るには、金粒子が隣接する金粒子と白金表面上において相互に接触せず、離間して配置されていることが重要である。したがって、スイチング動作を行うトランジスタ等の能動素子においては、本実施例のように、白金電極上に金（Ａｕ）粒子が分散したナノギャップ電極が適していると考えられる。
実施例５として、以下の要領で、分子定規無電解メッキ法を用いてナノギャップ電極を作製した。
第１電極層１０４ａ及び第２電極層１０４ｂが作製される。次に、無電解メッキ液を用意した。分子定規として２５ミリモルの臭化アルキルトリメチルアンモニウム（Alkyltrimethylammonium Bromide）を２８ミリリットル測る。そこに、塩化金酸水溶液５０ミリモルを１２０マイクロリットル測り入れる。酸として酢酸を１ミリリットル加え、還元剤となるＬ（＋）−アスコルビン酸（Ascorbic acid）を０．１モル、３．６ミリリットル加え、よく撹拌してメッキ液とした。
実施例５では、臭化アルキルトリメチルアンモニウムとして、Ｃ１２ＴＡＢ分子を用いた。
既に作製した、第１電極１０２ａ及び第２電極１０２ｂ付きの基板を無電解メッキ液に３分、６分、１０分程度浸漬した。これにより、実施例５の分子定規無電解メッキ法により間隙を有する電極を作製した。
図１８Ａは、ＥＢリソグラフィ技術を用い、第１電極１０２ａ及び第２電極層１０２ｂを作製し、分子定規無電解メッキをおこなったＳＥＭ像を示す。分子定規無電解金メッキが３分間行われた場合には、若干半球状の無電解金メッキが成長している。図１８Ｂは、分子定規無電解金メッキを６分間行った場合であり、間隙部分に分子定規無電解金粒子が成長し、間隙長が分子定規により狭くなっている。図１８Ｃは、分子定規無電解金メッキを１０分間行った場合であり、分子定規電解メッキが進行し、白金電極表面を覆う金メッキ層が形成されている。分子定規による間隙制御機構により、第１電極１０２ａ及び第２電極層１０２ｂには、分子定規の分子長に起因した間隙が形成されている。
上記より、分子定規無電解金メッキ法を用いると半球状無電解金メッキにより金粒子が対向した間隙を形成することが可能であり、分子定規により間隙長を精密に制御することが可能となることが示された。
１００・・・ナノギャップ電極、１０２・・・電極、１０４・・・電極層、１０６・・・金属粒子、１０８・・・パッド、１１０・・・基板、１１２・・・絶縁層、１１４・・・金属層、１１６・・・金属ナノ粒子、１１８・・・自己組織化単分子膜、１２０・・・絶縁層、１２２・・・電極、１２４・・・ハロゲンイオン、１２６・・・スイッチ、１２８・・・半導体基板、１３０・・・ＭＯＳトランジスタ、１３２・・・層間絶縁膜、１３４・・・配線、２００・・・ナノデバイス、２０２・・・集積回路

Claims (23)

  1. 第１電極層と、前記第１電極層の先端部に配置された第１金属粒子とを有する第１電極と、
    第２電極層と、前記第２電極層の先端部に配置された第２金属粒子を有する第２電極と、を含み、
    前記第１金属粒子と前記第２金属粒子とは間隙を持って相対して配置され、
    前記第１電極層及び前記第２電極層は前記先端部まで２０ｎｍ以下の均一の幅を有し、膜厚が２０ｎｍ以下であり、
    前記第１金属粒子及び前記第２金属粒子の一端から他端までの幅が２０ｎｍ以下であり、
    前記第１金属粒子と前記第２金属粒子との間隙の長さが１０ｎｍ以下であり、
    前記第１電極層及び前記第２電極層の表面に、前記第１金属粒子及び前記第２金属粒子に加え、複数の他の金属粒子を含み、
    前記第１金属粒子及び前記第２金属粒子、並びに前記複数の他の金属粒子は、それぞれが前記第１電極層及び前記第２電極層の表面において相互に接触せず、離間しており、
    前記第１電極層及び前記第２電極層が白金で形成され、前記第１金属粒子及び前記第２金属粒子並びに前記他の金属粒子が金であることを特徴とするナノギャップ電極。
  2. 前記第１電極層及び前記第２電極層は上面及び側面を有し、
    前記第１金属粒子及び前記第２金属粒子は、それぞれ前記上面及び前記側面に接する、請求項１に記載のナノギャップ電極。
  3. 前記第１金属粒子及び前記第２金属粒子が半球状である、請求項２に記載のナノギャップ電極。
  4. 前記第１金属粒子及び前記第２金属粒子の曲率半径が１２ｎｍ以下である、請求項３に記載のナノギャップ電極。
  5. 前記第１金属粒子が前記第１電極層の先端部分からせり出して配置され、前記第２金属粒子が前記第２電極層の先端部分からせり出して配置されている、請求項４に記載のナノギャップ電極。
  6. 前記第１電極層と前記第１金属粒子、及び前記第２電極層と前記第２金属粒子は、それぞれが前記接する界面で、前記白金と前記金とが金属結合を形成している、請求項２に記載のナノギャップ電極。
  7. 絶縁表面を有する基板上に、先端部まで２０ｎｍ以下の均一の幅を有し膜厚が２０ｎｍ以下である第１電極層及び第２電極層を、それぞれの先端部が対向し且つ離隔するように形成し、
    前記第１電極層及び前記第２電極層が形成された基板を、金属イオンを含む電解液に還元剤が混入された無電解メッキ液に浸漬し、前記第１電極層及び前記第２電極層の少なくとも先端部分にそれぞれ金属粒子を形成することを含み、
    前記第１電極層及び前記第２電極層を形成する第１金属と前記無電解メッキ液に含まれる前記第１金属とは異なる第２金属とを金属結合させ、前記金属粒子の一端から他端までの幅が１０ｎｍ以下の大きさに成長させ、前記第１電極層の先端部分に形成された金属粒子と前記第２電極層の先端部分に形成された金属粒子との間の間隙の長さを１０ｎｍ以下に形成し、かつ前記第１電極層の先端部分に形成された金属粒子及び前記第２電極層の先端部分に形成された金属粒子に加え、前記第１電極層及び前記第２電極層の表面に複数の金属粒子を離隔して形成することを含み、
    前記第１金属が白金であり、前記第２金属が金であることを特徴とするナノギャップ電極の作製方法。
  8. 前記金属粒子は、前記第１電極層及び前記第２電極層のそれぞれの先端部分の上面及び側面に接するように形成する、請求項７に記載のナノギャップ電極の作製方法。
  9. 前記金属粒子を半球状に形成する、請求項８に記載のナノギャップ電極の作製方法。
  10. 前記金属粒子の曲率半径が１２ｎｍ以下となるように形成する、請求項９に記載のナノギャップ電極の作製方法。
  11. 前記第１電極層及び前記第２電極層と、前記金属粒子とがそれぞれ前記接する界面で、前記第１金属と前記第２金属とが金属結合を形成するように形成する、請求項８に記載のナノギャップ電極の作製方法。
  12. 前記金属粒子を、白金と金の固溶体で形成する、請求項７に記載のナノギャップ電極の作製方法。
  13. 前記無電解メッキ液が、Ｌ（＋）−アスコルビン酸、金、及びヨードチンキを含む、請求項７に記載のナノギャップ電極の作製方法。
  14. 前記無電解メッキ液が、８００倍以上に希釈されている、請求項７に記載のナノギャップ電極の作製方法。
  15. 前記第１電極層及び前記第２電極層が形成された基板を前記無電解メッキ液に含浸する前に、前記第１電極層及び前記第２電極層の表面を酸で処理を行う、請求項７に記載のナノギャップ電極の作製方法。
  16. 請求項１乃至６のいずれか一項に記載のナノギャップ電極と、
    金属ナノ粒子又は機能分子と、
    を含み、
    前記金属ナノ粒子又は前記機能分子は、前記第１金属粒子と前記第２金属粒子の間隙に配置されていることを特徴とするナノデバイス。
  17. 前記第１電極及び前記第２電極の上方に設けられ、前記金属ナノ粒子又は前記機能分子を埋設する絶縁層を有する、請求項１６に記載のナノデバイス。
  18. 前記第１金属粒子及び前記第２金属粒子との間隙部に隣接し、前記第１金属粒子及び前記第２金属粒子と絶縁されて配置され、前記絶縁層に被覆される第３電極を含む、請求項１７に記載のナノデバイス。
  19. 前記第１金属粒子及び前記第２金属粒子との間隙部に隣接し、前記第１金属粒子及び前記第２金属粒子と絶縁され、前記第３電極に対向して配置され、前記絶縁層に被覆される第４電極を含む、請求項１８に記載のナノデバイス。
  20. 前記絶縁層上に、前記金属ナノ粒子又は機能分子と重畳する第５電極を有する、請求項１９に記載のナノデバイス。
  21. 前記金属ナノ粒子又は機能分子に代えて、ハロゲンイオンが配置された、請求項１６に記載のナノデバイス。
  22. 前記第３電極及び前記第４電極の一方を、フローティングゲート電極として用い、前記金属ナノ粒子又は機能分子の電荷状態を制御する、請求項１９に記載のナノデバイス。
  23. 請求項１６乃至２２のいずれか一項に記載のナノデバイスと、電子デバイスとが半導体基板上に設けられた集積回路。
JP2020503629A 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス Active JP6763595B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018038092 2018-03-02
JP2018038092 2018-03-02
PCT/JP2019/007937 WO2019168123A1 (ja) 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

Publications (2)

Publication Number Publication Date
JPWO2019168123A1 JPWO2019168123A1 (ja) 2020-07-30
JP6763595B2 true JP6763595B2 (ja) 2020-09-30

Family

ID=67805380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020503629A Active JP6763595B2 (ja) 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

Country Status (5)

Country Link
US (1) US20200395453A1 (ja)
JP (1) JP6763595B2 (ja)
CN (1) CN111989775A (ja)
TW (1) TWI772618B (ja)
WO (1) WO2019168123A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3104725A1 (en) * 2018-05-21 2019-11-28 Innovasion Labs Pinc, Inc. Parallel integrated nano components (pinc) & related methods and devices
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device
EP4071228A4 (en) * 2019-12-03 2023-12-06 Japan Science and Technology Agency NANOPORE STRUCTURE AND BASE SEQUENCE ANALYSIS DEVICE COMPRISING A NANOPORE STRUCTURE

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235879A (ja) * 2004-02-18 2005-09-02 National Institute Of Advanced Industrial & Technology ソース電極とドレイン電極間の空隙をチオールもしくはジスルフィド分子被覆金属微粒子で処理したナノスケール電界効果素子
JP2006261328A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
JP2006265648A (ja) * 2005-03-24 2006-10-05 Hitachi Chem Co Ltd 無電解金めっき液再調製方法、無電解金めっき方法及び金イオン含有液
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
WO2007091364A1 (ja) * 2006-02-06 2007-08-16 Matsushita Electric Industrial Co., Ltd. 単電子半導体素子の製造方法
WO2012121067A1 (ja) * 2011-03-08 2012-09-13 独立行政法人科学技術振興機構 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス
US9240561B2 (en) * 2012-02-28 2016-01-19 Japan Science And Technology Agency Nanodevice and method for fabricating the same
CN105103291B (zh) * 2013-03-09 2018-01-16 国立研究开发法人科学技术振兴机构 电子元件
US9825161B2 (en) * 2013-03-09 2017-11-21 Japan Science And Technology Agency Logical operation element
JP6283963B2 (ja) * 2013-09-06 2018-02-28 国立研究開発法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
WO2016031836A1 (ja) * 2014-08-29 2016-03-03 国立研究開発法人科学技術振興機構 ナノデバイス
EP3121853B1 (en) * 2015-07-23 2022-01-19 ams AG Method of producing an optical sensor at wafer-level and optical sensor
JP7080489B2 (ja) * 2016-01-28 2022-06-06 ロズウェル バイオテクノロジーズ，インコーポレイテッド 超パラレルｄｎａ配列決定装置
CA3053103A1 (en) * 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing

Also Published As

Publication number Publication date
US20200395453A1 (en) 2020-12-17
TW201945274A (zh) 2019-12-01
WO2019168123A1 (ja) 2019-09-06
JPWO2019168123A1 (ja) 2020-07-30
TWI772618B (zh) 2022-08-01
CN111989775A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
JP6763595B2 (ja) ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
US7494907B2 (en) Nanoscale electronic devices and fabrication methods
JP4825863B2 (ja) グラフェンナノデバイスの製造
Song et al. Self-assembled nanostructured resistive switching memory devices fabricated by templated bottom-up growth
KR101985347B1 (ko) 나노 디바이스 및 그 제조 방법
Samanta et al. Understanding of multi-level resistive switching mechanism in GeOx through redox reaction in H2O2/sarcosine prostate cancer biomarker detection
Tyagi et al. Molecular electrodes at the exposed edge of metal/insulator/metal trilayer structures
US20130026434A1 (en) Memristor with controlled electrode grain size
Park et al. Controlled synthesis of Ni/CuOx/Ni nanowires by electrochemical deposition with self-compliance bipolar resistive switching
JP2008124188A (ja) 電極構造体及びその製造方法、並びに電子デバイス
JP2011187509A (ja) 電子素子基板及びその製造方法
US11380861B2 (en) Monomolecular transistor
Tanaka et al. High-density assembly of nanocrystalline silicon quantum dots
KR102123955B1 (ko) 전자 소자
JP2011176041A (ja) 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法
Pregl Fabrication and characterization of a silicon nanowire based Schottky-barrier field effect transistor platform for functional electronics and biosensor applications
KR101627289B1 (ko) 자성 나노입자를 포함하는 전자소자 및 이의 제조방법
EP2991118B1 (en) Method of controlling a logical operation element
Tabib-Azar et al. Non-volatile solid-electrolyte memory devices: Electronic versus optical latent image formation in silver and copper halides
Qin Fabrication of cracking-free CeO2 thin film using UV/O3 and plasma treatment and their applications in wearable devices
KR100654468B1 (ko) 나노입자가 흡착된 소자 및 그 제조방법
Carrara 2 Molecular components for electronics
Carlsen Biomimetic synthesis of metallic nanowires

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200317

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200407

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200904

R150 Certificate of patent or registration of utility model

Ref document number: 6763595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250