JP6763595B2 - ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス - Google Patents

ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス Download PDF

Info

Publication number
JP6763595B2
JP6763595B2 JP2020503629A JP2020503629A JP6763595B2 JP 6763595 B2 JP6763595 B2 JP 6763595B2 JP 2020503629 A JP2020503629 A JP 2020503629A JP 2020503629 A JP2020503629 A JP 2020503629A JP 6763595 B2 JP6763595 B2 JP 6763595B2
Authority
JP
Japan
Prior art keywords
electrode
metal particles
electrode layer
metal
nanogap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020503629A
Other languages
English (en)
Other versions
JPWO2019168123A1 (ja
Inventor
真島 豊
豊 真島
ユンヨン チェ
ユンヨン チェ
アイン ゴン
アイン ゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2019168123A1 publication Critical patent/JPWO2019168123A1/ja
Application granted granted Critical
Publication of JP6763595B2 publication Critical patent/JP6763595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/05Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701Organic molecular electronic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、ナノスケールのギャップ間隔を有する電極及びその作製方法、並びにナノギャップ電極を有するナノデバイスに関する。
半導体集積回路は、ムーアの法則に従って集積度を指数関数的に増大させてきた。しかし、半導体集積回路の微細化技術は次第に限界に近づきつつあると言われている。このような技術的進歩の限界に直面し、材料を加工し微細化するトップダウン的手法ではなく、物質の最小単位である原子や構造が定義されている分子からデバイスを構成するボトムアップ的な手法を用い、新たな電子デバイスを実現する研究が進められている。例えば、無電解メッキの自己停止機能を利用したナノギャップ電極、ナノギャップ電極の間に金属ナノ粒子を配置したナノデバイスの研究が進められている(非特許文献1〜15参照。)。
Victor M. Serdio、Shuhei Takeshita、Yasuo Azuma、Toshiharu Teranishi、Yutaka Majima、「Self-terminated Nanogap Electrodes by Electroless Gold Plating」、第61回応用物理学会春季学術講演会、17p−F11−10、(2014年) 大沼悠人、東康男、真島豊、「電極幅の狭いナノギャップ電極の作製」、第62回応用物理学会春季学術講演会14p−A20−6、(2015年) 越村将臣、東康男、真島豊、「無電解金メッキナノギャップ電極の初期電極膜厚依存性」、第63回応用物理学会春季学術講演会講演予稿集、21a−S323−8、(2016年) Pipit Uky Vivitasari1、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、「Molecular Single-Electron Transistor Device using Sn-Porphyrin Protected Gold Nanoparticles」、第63回応用物理学会春季学術講演会講演予稿集、21a−S323−9、(2016年) Chun Ouyang、Yousoo Kim、Kohei Hashimoto、Hayato Tsuji、Eiichi Nakamura、Yutaka Majima、「Coulomb Staircase on Rigid Carbon-bridged Oligo(phenylenevinylene) between Electroless Au Plated Nanogap Electrodes」、第63回応用物理学会春季学術講演会講演予稿集、21a−S323−11、(2016年) Yoonyoung Choi、Yasuo Azuma、Yutaka Majima、「Single-Electron Transistors made by Pt-based Narrow Line Width Nanogap Electrodes」、第77回応用物理学会秋季学術講演会講演予稿集、13a−C42−2、(2016年) 東康男、大沼悠人、坂本雅典、寺西利治、真島豊、「ナノ粒子単電子トランジスタにおけるゲート容量のナノギャップ電極形状依存性」、第77回応用物理学会秋季学術講演会講演予稿集、13a−C42−3、(2016年) Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Study of Single-Electron Transistor based on Platinum Nanogap Electrodes」、KJF International Conference on Organic Materials for Electronics and Photonics、PS−004、(2016年) Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Robust Pt-based Nanogap Electrodes for Single-Electron Transistors」、第64回応用物理学会春季学術講演会講演予稿集、14p−E206−7、(2017年) Ain Kwon、Yoon Young Choi、Yasuo Azuma、Yutaka Majima、「Au Electroless-Plated Nanogap Electrodes on Pt Surface」、第64回応用物理学会春季学術講演会講演予稿集、14p−E206−8、(2017年) 越村将臣、Yoon Young Choi、東康男、曽根正人、真島豊、「白金上電解金メッキナノギャップ電極」、第64回応用物理学会春季学術講演会講演予稿集、15p−P5−3、(2017年) 居藤悠馬、Chun Ouyang、橋本康平、辻勇人、中村栄一、真島豊、「炭素架橋オリゴフェニレンビニレン単分子ワイヤトランジスタ」、第64回応用物理学会春季学術講演会講演予稿集、14a−E206−2 浦山修平、Seung Joo Lee、津田知拓、高野遼、新谷亮、野崎京子、真島豊、「キノイド型縮環オリゴシロール単分子デバイスの電気伝導」、第64回応用物理学会春季学術講演会講演予稿集、14a−E206−3、(2017年) Pipit Uky Vivitasari、Yoon Young Choi、Ain Kwon、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、「Gate Oscillation of Chemically Assembled Single-Electron Transistor Using 2 nm Au Nanoparticle」、第78回応用物理学会秋季学術講演会講演予稿集、7a−PB1−4、(2017年) Victor M. Serdio V.、Yasuo Azuma、Shuhei Takeshita、Taro Muraki、Toshiharu Teranishi、Yutaka Majima。「Robust nanogap electrodes by self-terminating electroless gold plating」、Nanoscale、(2012年)、4、p.7161
本発明は、熱的により安定であり、ナノギャップ電極の間隙部の間隔(ギャップ間隔)をより精密に制御することを目的の一つとする。また、本発明は、間隙部にゲート電極により形成される電場が有効に作用するナノギャップ電極を提供することを目的の一つとする。
本発明の一実施形態に係るナノギャップ電極は、第1電極層と、第1電極層の一端部に配置された第1金属粒子とを有する第1電極と、第2電極層と、第2電極層の一端部に配置された第2金属粒子を有する第2電極と、を含む。第1金属粒子と第2金属粒子とは間隙を持って相対して配置され、第1金属粒子及び第2金属粒子の一端から他端までの幅は20nm以下であり、第1金属粒子と第2金属粒子との間隙の長さは10nm以下である。
本発明の一実施形態に係るナノギャップ電極の作製方法は、絶縁表面を有する基板上に、それぞれの一端が間隙を持って相対するように第1電極層と第2電極層とを形成し、第1電極層及び第2電極層が形成された基板を、金属イオンを含む溶液に還元剤が混入された無電解メッキ液に浸漬し、第1電極層及び第2電極層の少なくとも先端部分にそれぞれ金属粒子を形成することを含む。第1電極層及び第2電極層を形成する金属と無電解メッキ液に含まれる金属とを金属結合させ、金属粒子の一端から他端までの幅を20nm以下の大きさに成長させ、第1電極層の先端に形成された金属粒子と第2電極層の先端に形成された金属粒子との間の間隙の長さを10nm以下に形成することを含む。
本発明の一実施形態に係るナノデバイスは、第1電極層と、第1電極層の一端部に配置された第1金属粒子とを有する第1電極と、第2電極層と、第2電極層の一端部に配置された第2金属粒子を有する第2電極と、金属ナノ粒子又は機能分子と、を含む。第1電極と第2電極とは、第1金属粒子と第2金属粒子とが相対するように間隙をもって配置され、金属ナノ粒子又は機能分子は、第1金属粒子と第2金属粒子の間隙に配置され、第1金属粒子及び第2金属粒子の一端から他端までの幅は20nmであり、第1金属粒子と第2金属粒子との間隙の長さは10nm以下である。
本発明の一実施形態によれば、金属粒子を有するナノギャップ電極において、無電解メッキで金属粒子を形成する際に自己停止機能を発現させることで、金属粒子の一端から他端までの幅を20nm以下としつつ、間隙部の間隔を10nm以下とすることができる。
本発明の一実施形態に係るナノギャップ電極の平面図を示す。 本発明の一実施形態に係るナノギャップ電極の部分拡大図を示す。 本発明の一実施形態に係るナノギャップ電極の断面図を示す。 本発明の一実施形態に係るナノギャップ電極の平面図を示す。 本発明の一実施形態に係るナノギャップ電極の断面図を示す。 本発明の一実施形態に係るナノギャップ電極の間隙部の構造であって、電極の先端が丸く面取りされた形状を示す。 本発明の一実施形態に係るナノギャップ電極の間隙部の構造であって、電極の先端が鋭角に整形された形状を示す。 本発明の一実施形態に係るナノギャップ電極の模式図であって、電極層が形成された状態を示す。 本発明の一実施形態に係るナノギャップ電極の模式図であって、電極層の表面に金属粒子が配置された状態を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、金属層を形成する段階を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、電極層を形成する段階を示す。 本発明の一実施形態に係るナノギャップ電極の作製方法を説明する断面図であり、金属粒子を配置する段階を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの断面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスの平面図を示す。 本発明の一実施形態に係るナノギャップ電極を有するナノデバイスが設けられた集積回路の断面図を示す。 実施例1において金粒子が形成される前のナノギャップ電極のSEM像を示す。 実施例1において金粒子が形成されたナノギャップ電極のSEM像を示す。 実施例2において無電解メッキ処理前のナノギャップ電極のSEM像を示す。 実施例2において条件1の無電解メッキ液で処理されたナノギャップ電極のSEM像を示す。 実施例2において条件2の無電解メッキ液で処理されたナノギャップ電極のSEM像を示す。 実施例2において無電解メッキ処理前のナノギャップ電極のSEM像を示す。 実施例2において条件1の無電解メッキ液で10秒間処理されたナノギャップ電極のSEM像を示す。 実施例2において条件1の無電解メッキ液で20秒間処理されたナノギャップ電極のSEM像を示す。 実施例3において前処理無しの条件で作製されたナノギャップ電極のSEM像を示す。 実施例3において溶液Aを用いた前処理で作製されたナノギャップ電極のSEM像を示す。 実施例3において溶液Bを用いた前処理で作製されたナノギャップ電極のSEM像を示す。 実施例4で作製されたナノギャップ電極の耐熱性を評価した試料の熱処理前のSEM像を示す。 実施例4で作製されたナノギャップ電極の耐熱性を評価した試料の熱処理後のSEM像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料1(チタン(Ti)/白金(Pt)ナノギャップ電極)の熱処理前のSEM像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料1(チタン(Ti)/白金(Pt)ナノギャップ電極)の熱処理後のSEM像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料2(チタン(Ti)/金(Au)ナノギャップ電極)の熱処理前のSEM像を示す。 参考例の試料の耐熱性を評価した結果を示し、試料2(チタン(Ti)/金(Au)ナノギャップ電極)の熱処理後のSEM像を示す。 実施例5で作製されたナノギャップ電極の分子定規無電解メッキを3分間行った試料のSEM像を示す。 実施例5で作製されたナノギャップ電極の分子定規無電解金メッキを6分間行った試料のSEM像を示す。 実施例5で作製されたナノギャップ電極の分子定規無電解金メッキを10分間行った試料のSEM像を示す。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号(又は数字の後にa、bなどを付した符号)を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
本明細書において、ナノギャップ電極とは、特段の断りがない限り、一対の電極間に間隙部(ギャップ)を有し、間隙部の間隙の長さ(ギャップ長)が10nm以下、例えば、1nm〜10nmの長さを指すものとする。
本明細書において、ナノデバイスとは、ナノギャップ電極の構成を含むデバイスをいうものとする。
第1実施形態
本発明の一実施形態に係るナノギャップ電極の構造及び作製方法について図面を参照して説明する。
1−1.ナノギャップ電極の構造
図1Aは、本実施形態に係るナノギャップ電極100の平面図を示し、図1Bは点線で囲まれた領域Rの拡大図を示し、図1CはA1−A2間に対応する断面構造を示す。ナノギャップ電極100の構造について、以下の説明においてはこれらの図面を参照するものとする。
ナノギャップ電極100は、第1電極102a及び第2電極102bの一端部が相対し、間隙をもって配置される。図1Aは、第1電極102a及び第2電極102bが矩形状であり、それぞれの長手方向の一端が対向し、ナノスケールの間隙をもって配置された状態を示す。図1Bはナノギャップ電極100の間隙部の詳細を示す。第1電極102aは第1電極層104aと第1金属粒子106aを含んで構成され、第2電極102bは第2電極層104bと第2金属粒子106bを含んで構成される。第1金属粒子106a及び第2金属粒子106bは、例えば、無電解メッキにより形成されたものであることが好ましく、第1電極層104a及び第2電極層106bの表面にそれぞれ密接して設けられる。第1金属粒子106aは第1電極層104aと導通し、第2金属粒子106bは第2電極層104bと導通している。なお、電極層とは、金属膜等の導電性を有する薄膜をパターニングして電極として機能し得る形状に成形されたものをいう。
図1Bは、第1電極層104aと第2電極層104bの間隔をL1とし、第1金属粒子106aと第2金属粒子106bの間隔をL2として示す。すなわち、L1は、金属粒子を配置する前のナノギャップ電極の初期状態の間隙の長さ(ギャップ長)であり、L2は、金属粒子を配置し後のナノギャップ電極の実際の間隙の長さ(ギャップ長)を示す。ナノギャップ電極100は、第1金属粒子106aと第2金属粒子106bとで形成される間隙の長さ(ギャップ長)L2が、10nm以下であることが好ましい。
ナノギャップ電極100の間隙の長さ(ギャップ長)L2は、10nm以下とされるが、ナノデバイスへの適用においては、その用途によって適宜調整される。例えば、ナノギャップ電極100を用いてトンネル電流が流れるナノデバイスを構成する場合には、間隙の長さ(ギャップ長)L2を10nm以下とすることが好ましく、クーロンブロッケードを発現するナノデバイスに適用する場合には、間隙の長さ(ギャップ長)L2を5nm以下とすることが好ましい。
ナノギャップ電極100の間隙の長さ(ギャップ長)、すなわち第1金属粒子106aと第2金属粒子106bとが離間する距離は、第1に、第1電極層104aと第2金属層114bとの配置によって制御される。その意味で、第1電極層104aと第2電極層104bのそれぞれの端部(先端部)の間隔L1は、20nm以下、好ましくは15nm以下の間隔で配置することが好ましい。
ナノギャップ電極100の間隙の長さ(ギャップ長)は、第2に、第1金属粒子106a及び第2金属粒子106bが配置される位置によって制御することができる。第1金属粒子106a及び第2金属粒子106bは無電解メッキ法により形成される。このとき、第1電極層104a及び第2電極層104bの幅W1を20nm以下、好ましくは15nm以下とすることで、先端部に優先して金属粒子を成長させることができる。
第1電極層104a及び第2電極層104bの膜厚T1は適宜設定されてもよいが、20nm以下、好ましくは15nm以下とするとよい。これにより、第1電極層104a及び第2電極層104bの一端部に配置する金属粒子の数を制御することができる。また、ゲート電極をナノギャップ電極100の下層側及び上層側に配置する場合において、第1電極層104a及び第2電極層104bの膜厚T1を20nm以下、好ましくは15nm以下とすることで、ゲート電圧により生じる電場を確実に間隙部に作用させることができる。
仮に、ナノギャップ電極100の間隙の長さ(ギャップ長)を10nm程度にしたとしても、第1電極層104a及び第2電極層104bの幅が広いと、ナノデバイスにおいて動作特性に影響を与えることが問題となる。例えば、ナノギャップ電極を有する単電子トランジスタでは、間隙部に配置される単電子島が、幅広の電極層によって電気的に遮蔽され、ゲート電圧により生じる電場の作用を受けにくくなるという問題が生じ得る。
しかしながら、第1電極層104a及び第2電極層104bの膜厚及び幅を本実施形態の範囲内とすることで、ナノギャップ電極100とゲート電極を備えるナノデバイスにおいて、間隙部にゲート電圧により生じる電場を、確実に作用させることが可能となる。また、第1電極層104a及び第2電極層104bの一端部に配置する金属粒子の数も制御することができる。
ナノギャップ電極100の間隙の長さ(ギャップ長)は、さらに第1金属粒子106a及び第2金属粒子106bの大きさによって制御することができる。第1金属粒子106a及び第2金属粒子106bを、大きく形成することで間隙の長さ(ギャップ長)を小さくし、小さく形成することで間隙の長さ(ギャップ長)を大きくすることができる。なお、第1金属粒子106a及び第2金属粒子106bは、後述されるように、無電解メッキにおいて自己停止機能を発現させることで、相互に接触することを防止し、間隙の長さ(ギャップ長)の制御が可能となる。
第1金属粒子106a及び第2金属粒子106bは、第1電極層104a及び第2電極層104bのそれぞれの表面で一つの塊(又は島状の領域)として設けられる。第1金属粒子106a及び第2金属粒子106bは、疎水性表面に滴下された水滴のように半球状の外観形状を有する。ここで、半球状とは曲面が連続する球状表面をいうものとし、真球表面に限定されるものではない。ナノギャップ電極100は、第1金属粒子106a及び第2金属粒子106bが大粒径化しないことが好ましい。また、第1電極層104a上の第1金属粒子106a及び第2電極層104b上の第2金属粒子106bは、平面視において、一端から他端までの幅が20nm以下、好ましくは15nm以下、より好ましくは10nm以下であることが望まれる。なお、第1金属粒子106a及び第2金属粒子106bの幅は、第1電極層104a及び第2電極層104bのそれぞれの表面上において観測される孤立した金属粒子の最大幅を意味するものとする。
ナノギャップ電極100は、第1金属層114a及び第2金属層114bが第1金属で形成され、第1金属粒子106a及び第2金属粒子106bが第2金属で形成される。第1金属と第2金属の組み合わせは適宜選択され得るが、第1金属と第2金属とが金属結合を形成し、また合金を形成する組み合わせであることが好ましい。このような組み合わせにより、第1電極層104a及び第2電極層104bのそれぞれの表面に、第1金属粒子106a及び第2金属粒子106bを、それぞれ他の金属粒子から孤立した状態で設けることができる。
また、第1金属粒子106a及び第2金属粒子106bは、第1金属と第2金属によって形成された固溶体であってもよい。第1金属粒子106a及び第2金属粒子106bが固溶体を形成することで固溶強化し、ナノギャップ電極100の機械的安定性を高めることができる。
ナノギャップ電極を形成するための金属材料として、金(Au)は導電率、化学的安定性、表面における自己組織化単分子膜形成能の観点から好適であると考えられる。しかし、金(Au)はナノスケールになると融点が低下し、レイリー不安定性により不安定になり、形状が変化することが知られている。例えば、金(Au)は、直径が10nm以下のナノ粒子になると、個々の粒子として形状を保つことができないことが知られている。一方、ナノギャップ電極を有するナノデバイスを産業に応用するには熱的安定性が要求される。例えば、ナノギャップ電極は、半導体集積回路の製造プロセスにおける400℃程度の耐熱性が要求される。したがって、ナノギャップ電極は、間隙の長さ(ギャップ長)を精密に制御するのみでなく、熱的な安定性を備えていることが求められる。
ここで、ナノスケールの曲率半径を有する金属表面の表面エネルギーは、曲率半径の逆数に比例する。曲率半径の異なる形状が存在すると、金属原子はレイリー不安定性により、表面拡散しエネルギーの安定な曲率半径の大きい球形となろうとする。表面拡散の移動速度は、表面自己拡散係数に比例し、温度の逆数に反比例する。表面張力は、曲率半径の逆数に比例する。金属原子の表面拡散は、曲率半径が小さくなればなるほど起きやすくなる。
例えば、基板上に形成されたチタン(Ti)膜の表面に、電子線蒸着により金(Au)を成膜し、線幅20nm以下の電極を作製しようとすると、レイリー不安定性により電極形状が常温で変化してしまう。これは、金(Au)の常温における表面自己拡散係数が約10-13cm2/secと高いことに起因するものと考えられる(C. Alonso, C. Salvarezzo, J. M. Vara, and A. J. Arvia, "The Evaluation of Surface Diffusion Coefficients of Gold and Platinum Atoms at Electrochemical Interfaces from Combined STM-SEM Imaging and Electrochemical Techniques", J. Electrochem. Soc. Vol. 137, No. 7, 2161 (1990))。
そこで、ナノギャップ電極100は、第1電極層104a及び第2電極層104bを形成する第1金属の表面自己拡散係数が、第1金属粒子106a及び第2金属粒子106bを形成する第2金属の表面自己拡散係数よりも小さい組み合わせを適用する。別言すれば、第1電極層104a及び第2電極層104bを第1金属で形成し、第1金属粒子106a及び第2金属粒子106bを第2金属で形成する場合において、第1金属と第2金属との金属結合が存在する表面における第2金属の表面自己拡散係数が、第2金属の表面自己拡散係数よりも小さくなる組み合わせを適用する。このような組み合わせにより、第2金属の表面拡散が抑制され、第1金属粒子106a及び第2金属粒子106bを、半球状の形態を有し、独立した粒子として形成することができる。
第1金属と第2金属の組み合わせの一例は、第1金属として白金(Pt)を用い、第2金属として金(Au)を用いることである。具体的には、第1電極層104a及び第2電極層104bを白金(Pt)で形成し、第1金属粒子106a及び第2金属粒子106bを金(Au)で形成することが好ましい一態様として例示される。
すなわち、常温における表面自己拡散係数が10−13cm/secである金(Au)と、表面自己拡散係数が約10−18cm/secである白金(Pt)とを組み合わせることで、レイリー不安定性の影響を解消し、構造的に安定なナノギャップ電極100を得ることができる。すなわち、電極材料として好適な金(Au)を使用しつつ、金(Au)に対して表面自己拡散係数が小さい白金(Pt)を組み合わせることで、金(Au)の成長過程における表面自己拡散を抑制し、金ナノ粒子の形状安定性を大幅に改善することができる。白金(Pt)は、融点が1768℃と高く、耐熱性に優れ、硬質であり、化学的にも安定であり、耐久性が高いという特性を有する。また、白金(Pt)は、金(Au)と金属結合を形成するので、白金(Pt)表面に金(Au)の粒子を成長させる過程で、金(Au)の表面拡散が抑制され、半球状表面を有する金(Au)粒子を安定的に存在させることが可能となる。
また、金(Au)の表面自己拡散係数10-13cm2/secであり、白金(Pt)の表面自己拡散係数が約10-18cm2/secと5桁小さく、金(Au)と白金(Pt)との合金が存在するため、白金(Pt)表面上の金(Au)原子の表面自己拡散係数は、白金を金で置き換えた場合の金(Au)原子の表面自己拡散係数と比較して小さくなる。したがって、白金(Pt)で形成される電極層104の表面における、金(Au)で形成される金属粒子106横方向(面内方向)拡散が抑制されることが期待される。
仮に、第1金属で形成される第1電極層104a及び第2電極層104bの表面における、第2金属の横方向拡散係数が大きい場合、第2金属で形成される金属粒子は大粒径化し、粒同士が繋がってしまうことが問題となる。このような状況が生じると、ナノギャップ電極の形状がナノデバイスの特性に影響を与え、所望の特性が得られなくなるという不具合が生じる。
一方、本実施形態で例示されるように、第2金属(金(Au))で形成される金属粒子106は、第1金属(白金(Pt))で形成される第1電極層104a及び第2電極層104bの表面で、横方向の拡散が抑制されることとなるので、大粒径化が抑制され、小さな半球状の粒子となる。例えば、金(Au)で形成される第1金属粒子106a及び第2金属粒子106bは、白金(Pt)で形成される第1電極層104a及び第2電極層104bの表面で、平面視において、一端から他端までの幅が20nm以下、好ましくは15nm以下、より好ましくは10nm以下となり、その形状を安定的に保持することが可能となる。また、このような第1金属粒子106a及び第2金属粒子106bは、曲率半径が12nm以下であることが好ましい。
図1A、図1B、及び図1Cは、このような第1金属粒子106aが第1電極層104aの一端部に配置され、同様に第2金属粒子106bが第2電極層104bの一端部に配置される態様を示す。第1金属粒子106a及び第2金属粒子106bは、平面視において一端から他端までの幅が20nm以下の大きさを有することにより、ナノギャップ電極100に隣接してゲート電極として機能する第3電極102c及び第4電極102dの一方又は双方を配置したとき、静電容量を大きくすることができる。このようなナノギャップ電極100を用いて単電子トランジスタを作製すると、ゲートバイアスによりドレイン電流を変調することが可能となる。
なお、本実施形態では、第1電極層104a及び第2電極層104bを形成する第1金属として白金(Pt)を用い、第1金属粒子106a及び第2金属粒子106bを形成する第2金属として金(Au)を用いる場合を例示するが、本発明はこれに限定されない。第1金属と第2金属とが合金を形成し、上記のような表面自己拡散係数の関係を満たすものであれば、他の金属材料を用いることもできる。
第1電極層104a及び第2電極層104bを形成する白金(Pt)層は絶縁表面に設けられる。第1電極層104a及び第2電極層104bは、白金(Pt)層と下地面との間に、他の金属層が設けられていてもよい。図1Cに示すように、白金(Pt)層の密着性を向上させるために、白金(Pt)層と下地面との間にチタン(Ti)層が設けられていてもよい。白金(Pt)層の密着性を向上させる層はチタン(Ti)に限定されず、クロム(Cr)、タンタル(Ta)等の他の遷移金属で形成される層が適用されてもよい。
ナノギャップ電極100は、一端から他端までの幅が20nm以下の大きさを有する第1金属粒子106aと第2金属粒子106bとが、対をなして間隙部に配置されることが好ましい。仮に、第1電極層104aと第2電極層104bのそれぞれの一端に複数の金属粒子が配置されてしまうと、ナノギャップ電極100の間隙部に配置する金属ナノ粒子又は機能分子をうまく制御することができなくなってしまう。また、ゲート電極として用いる第3電極102c及び第4電極102dの一方又は双方を配置する場合に、ナノギャップ電極100の間隙部に配置する金属ナノ粒子又は機能分子にゲートバイアスを作用させることが困難になってしまう。
図1Bは、幅W1を有する矩形の第1電極層104a及び第2電極層104bを示す。ナノギャップ電極100は、第1電極層104aの一端に一つの第1金属粒子106aが配置され、第2電極層104bの一端に一つの第2金属粒子106bが配置されるようにするために、第1電極層104a及び第2電極層104bの幅W1は20nm以下、好ましくは15nm以下とすることが好ましい。第1電極層104a及び第2電極層104bの幅をこの数値範囲とすることで、第1電極層104a及び第2電極層104bの一端に形成される金属粒子の数をそれぞれ一つに制御することができる。仮に、第1電極層104a及び第2電極層104bの幅を20nm以上にすると、金属粒子106が一端に複数個並置される確率が増加するため、幅W1の値は20nm以下とすることが好ましい。
図1Cに示すように、第1金属粒子106a及び第2金属粒子106bの断面は半球状であり、湾曲状の表面を有している。そのため、第1金属粒子106aと第2金属粒子106bが相対する先端部分は、基板110の表面から離れて浮いているので、第3電極102c及び第4電極104dの一方又は双方に電圧を印加すると、強い電界が間隙部に作用する構造となる。
一方、ナノデバイスにおいて、間隙部(ギャップ内)に複数の単電子島の存在が許容される場合には、ナノギャップ電極の間隙部に対をなす金属粒子の組が複数組配置されていてもよい。
図2Aに示すように、第1電極層104a及び第2電極層104bの幅W2を20nmより大きい値とし、例えば、40nm又は40nm程度、好ましくは30nm又は30nm程度とし、膜厚を20nm以下、好ましくは15nm以下とすることで、第1金属粒子106a及び第2金属粒子106bに相当するそれぞれの金属粒子を、第1電極層104a及び第2電極層104bのそれぞれの幅方向に複数個配置することができる。また、図2Bに示すように、第1電極層104a及び第2電極層104bの膜厚T2を20nmより大きい値とし、例えば、40nm又は40nm程度、好ましくは30nm又は30nm程度とし、幅を20nm以下、好ましくは15nm以下とすることで、第1金属粒子106a及び第2金属粒子106bに相当するそれぞれの金属粒子を、第1電極層104a及び第2電極層104bの厚さ方向に複数個配置することができる。さらに、図示しないが、第1電極層104a及び第2電極層104bの幅をW2とし、膜厚をT2とすることで、金属粒子を、第1電極層104a及び第2電極層104bの幅方向に複数個配置し、かつ第1電極層104a及び第2電極層104bの厚さ方向にも複数個配置することができる。別言すれば、第1電極層104a及び第2電極層104bの寸法を、無電解メッキにより生成される金属粒子のサイズより大きく設定し、複数の金属粒子が並置しえる寸法に形成することで、核発生位置を直接的に制御しなくても、その端部に生成される第1金属粒子106a及び第2金属粒子106bの数を複数個に制御することも可能となる。
ナノギャップ電極において、第1電極層104a及び第2電極層104bのそれぞれの端部に複数の金属粒子の配置が許容される場合には、第1電極層104a及び第2電極層104bの幅及び膜厚を適宜設定すればよい。例えば、第1電極層104a及び第2電極層104bの幅をW1とし、膜厚をT2としてもよいし、幅をW2とし、膜厚をT1としてもよいし、幅をW2とし、膜厚をT2としてもよい。
第1電極層104a及び第2電極層104bの形状は、矩形状に限定されるものではない。例えば、図3Aに示すように、第1電極層104a及び第2電極層104bは、矩形状のパターンの先端が丸く面取りされた形状を有していてもよい。また、図3Bに示すように、第1電極層104a及び第2電極層104bは、矩形状のパターンの先端が鋭角に尖っていてもよい。図3A及び図3Bに示す場合、第1電極層104a及び第2電極層104bの最大幅は20nmより大きな値を有していてもよい。いずれの場合においても、第1電極層104a及び第2電極層104bは、金属粒子106が設けられる一端部に、幅20nm以下、好ましくは15nm以下であって、膜厚が20nm以下、好ましくは15nm以下の領域が含まれていれば、第1電極層104a及び第2電極層104bのそれぞれの先端に、第1金属粒子106aと第2金属粒子106bとを配置することができる。
図4A及び図4Bは、本実施形態に係るナノギャップ電極100を、斜視図を用いて模式的に示す図である。図4Aは、絶縁表面を有する基板110の上に配置された、第1電極層104a、第2電極層104b、第3電極層104c、及び第4電極層104dを示す。第1電極層104aと第2電極層104bとは、それぞれの一端部が相対し、離間して配置される。第3電極層104cと第4電極層104dとは、第1電極層104aと第2電極層104bの間隙を挟むように配置される。これらの電極層の内、少なくとも第1電極層104a及び第2電極層104bは、前述のように白金(Pt)で形成されるか、白金(Pt)表面が露出するように配置される。
図4Bは、第1電極層104a、第2電極層104b、第3電極層104c、及び第4電極層104dの表面に、金属粒子が配置された態様を示す。無電解メッキ法を用いる場合、電極層の表面には複数の金属粒子が生成し得る。このうち、第1電極層104aと第2電極層104bとが相対し、間隙部を形成する一端部には、一対の金属粒子が配置される。具体的には、第1電極層104aの一端部には第1金属粒子106aが配置され、第2電極層104bの一端部には第2金属粒子106bが配置される。第1金属粒子106aと第2金属粒子106bとは、第1電極層104aと第2電極層104bとの間隙部に突出するように配置されるが、粒径が間隙の長さを超えない大きさに制御されることにより、相互に接触せず、離間して配置される。このように、第1電極層104aと第2電極層104bの一端部を20nm、好ましくは15nmの間隔を開けて配置し、さらに第1電極層104a及び第2電極層104bの端部に配置される第1金属粒子106a及び第2金属粒子106bの曲率半径を12nm以下となるように制御することで、別言すれば、第1金属粒子106a及び第2金属粒子106bは、平面視において電極層104の表面上において、一端から他端までの幅を20nm以下とすることで、間隙の長さ(ギャップ長)を10nm以下に制御することができる。
図4Bに示すような第1金属粒子106a及び第2金属粒子106bは、無電解メッキにより作製することができ、無電解メッキの自己停止機能により電極間隙を精密に制御することができる。なお、無電解メッキにより金属粒子を形成することにより、第1電極層104a及び第2電極層104bの表面には複数の金属粒子106が生成される。しかしながら、第1金属粒子106a及び第2金属粒子106bは、表面自己拡散の制御と、核生成頻度が低いことと、無電解メッキの自己停止機能により連続する被膜として形成されることはなく、個々の金属粒子は実質的に孤立した状態で配置される。第1電極層104a及び第2電極層104bのそれぞれ表面における、第1金属粒子106a及び第2金属粒子106bのそれぞれは、核形成の位置を制御しない限りランダムに配置されるが、幅20nm以下、好ましくは15nm以下で形成された第1電極層104a及び第2電極層104bの一端部では優先的に核形成が進み、確実に第1金属粒子106a及び第2金属粒子106bを配置することができる。
本実施形態によれば、ナノギャップ電極100の間隙部に、離間して配置される第1金属粒子106aと第2金属粒子106bの一端から他端までの幅を20nm以下とし、その間隔を10nm以下で配置することができる。
なお、図1Aに示すように、第1電極102aは第1パッド108aと接続され、第2電極102bは、第2パッド108bと接続されていてもよい。第1パッド108a及び第2パッド108bは任意の構成であり、適宜設けられていればよい。
1−2.ナノギャップ電極の作製方法
1−2−1.作製工程
ナノギャップ電極100の作製方法を、図面を参照して説明する。図5Aは、金属膜を形成する段階を示す。ナノギャップ電極100を作製するための基板としては、絶縁表面を有することが好ましく、微細なパターンを形成するために、平坦性に優れ、反りの小さいことが望まれる。例えば、基板110として、酸化シリコン膜等の第1絶縁層112が表面に形成されたシリコンウェハを好適に用いることができる。シリコンウェハの表面に熱酸化で形成された第1絶縁層112は緻密であり、膜厚の均一性に優れるため適している。また、基板110として、石英基板、無アルカリガラス基板、アルミナ、ジルコニア等の絶縁性を有する酸化物材料で形成されるセラミック基板等を用いることができる。
第1絶縁層112の上面には、金属層114が形成される。図5Aは、金属層114として、第1金属層114aと第2金属層114bとを作製する段階を示す。例えば、第1金属層114aはチタン(Ti)で形成され、第2金属層114bは白金(Pt)で形成される。金属粒子を付着させる母体となる部分は第2金属層114bによって形成される。第1金属層114aは必須の構成ではなく、第2金属層114bの下地面との密着性を高めるために適宜設けられる。第1金属層114a及び第2金属層114bは、電子線蒸着法、スパッタリング法等の薄膜作製技術を用いて作製される。第1金属層114aとしてチタン(Ti)膜を2nm〜10nm、例えば5nmの厚みに、第2金属層114bとして白金(Pt)膜を、5nm〜20nm、例えば10nmの厚みに形成される。
図5Bは、第1金属層114a、第2金属層114bをパターニングしてナノスケールの間隙(ギャップ)を有する第1電極層104a及び第2電極層104bを作製する段階を示す。第1金属層114a及び第2金属層114bのパターニングはフォトリソグラフィ又は電子線リソグラフィ技術を用いて行われる。すなわち、レジストマスクを作製し、第1金属層114a及び第2金属層114bをエッチングすることにより、第1電極層104a及び第2電極層104bが作製される。また、図示しないが、第1金属層114a及び第2金属層114bの作製に先立って、基板110上にレジストマスクを形成しておき、その後、第1金属層114a及び第2金属層114bを形成し、レジストマスクを剥離することにより、第1金属層114a及び第2金属層114bをリフトオフし、第1電極層104a及び第2金属層114bを作製してもよい。第1電極層104aと第2電極層104bとの間隔L1は、20nm以下、好ましくは15nm以下、例えば、7.5nmで作製される。また、第1電極層104a及び第2電極層104bの幅は、20nm以下、好ましくは15nm以下、例えば、17nmで作製される。
図5Cは、第1金属粒子106a及び第2金属粒子106bを作製する段階を示す。第1金属粒子106a及び第2金属粒子106bは、無電解メッキ法により作製することが好ましい。無電解金メッキ法で用いる溶液および還元剤としては、有毒物質であるシアン化合物(cyanide)がよく知られている。しかし、本実施形態では、ヨードチンキを用いて無電解金メッキを行う。無電解金メッキでは、無電解メッキ液としては、ヨードチンキと金箔を溶かしたものと、還元剤はL(+)−アスコルビン酸(C686)を用いる。
無電解メッキを行うと、第1電極層104a及び第2電極層104bの表面に金属粒子106が成長する。第1金属粒子106a及び第2金属粒子106bは、第1電極層104a及び第2電極層104bの表面の任意の位置に成長し得る。しかし、第1電極層104a及び第2電極層104bのそれぞれの一端部は、20nm以下の幅で形成されることにより、端部で核形成が優先され、確実に金属粒子106を生成される。
無電解メッキの過程では、第1電極層104a及び第2電極層104bの表面にアスコルビン酸と金の1価のプラスイオンが存在し、アスコルビン酸が還元剤として作用するので、電子のある状態が形成される。このとき第1電極層104a及び第2電極層104bの表面では、表面自己触媒反応により、金イオンが還元されて金となり、メッキされる。それにより、図5Cに示すように、第1電極層104aと第2電極層104bのそれぞれの端部に、第1金属粒子106a及び第2金属粒子106bがそれぞれ成長する。しかし、第1金属粒子106a及び第2金属粒子106bが成長し大きくなると、2つの金属粒子の間隔が狭まってくる。そうすると、第1金属粒子106aと第2金属粒子106bとの間でヘルムホルツ層(電極表面に吸着した溶媒や溶質分子、溶質イオンの層)が形成され、金イオンが間隙の中に入っていけない状態が形成される。したがって、第1金属粒子106aと第2金属粒子106bとの間隔が狭くなるとメッキが進行しなくなる。すなわち、拡散律速の反応系を利用することで、自己停止機能が働いてギャップ間隔の制御をすることが可能となる。
第1金属粒子106a、第2金属粒子106bは半球状の形態で、第1電極層104a、第2電極層104bの表面に生成する。半球状表面を有する第1金属粒子106a及び第2金属粒子106bの一端から他端までの幅を20nm以下とすることが好ましい。また、第1金属粒子106a及び第2金属粒子106bの曲率半径は、12nm以下であることが好ましい。第1金属粒子106a及び第2金属粒子106bの一端から他端までの幅、曲率半径は、無電解メッキの処理時間により制御することが可能である。
第1電極層104a及び第2電極層104bとして白金(Pt)を用いた場合、白金(Pt)表面で還元され析出した金(Au)は、白金(Pt)と金属結合をする。それにより、白金(Pt)表面で金(Au)は横方向の拡散が抑制され、球状表面を形成するように成長する。
このように、従来ではあまり用いられない白金(Pt)表面への無電解金メッキを行うことにより、図5Cに示すように、第1金属粒子106aと第2金属粒子106bが近接し、間隙をもって配置されたナノギャップ電極100が作製される。第1金属粒子106aと第1電極層104a、及び第2金属粒子106bと第2電極層104bとは、実質的に、金(Au)と白金(Pt)とが金属結合しているので、第1金属粒子106a及び第2金属粒子106bのそれぞれは、安定的に第1電極層104a及び第2電極層104bのそれぞれの表面に配置される。
1−2−2.無電解メッキの原理
本実施形態で用いられる無電解メッキ液としては、ヨードチンキ液(ethanol溶媒にIとKIを溶かした溶液)に金箔を溶かしたものが用いられる。このような無電解メッキ液を用いると、金の飽和状態による化学反応を用いた自己触媒型の無電解金メッキを行うことができる。
この無電解メッキの原理は以下の通りである。ヨードチンキに溶かした金は飽和状態となり、次の平衡状態が成り立つ。
(1)
(2)
ヨードチンキ溶液の内では以下の平衡状態が成り立つ。
(3)
式(3)は吸熱反応であり、溶液を加熱することで平衡は右に傾く。そこで、I、I が発生し、式(1)と式(2)の反応より三価の金イオン(Au3+)が生成される。この状態で、還元剤となる(+)−アスコルビン酸(C)を投入することで、()の還元反応によりI-イオンの割合が増加する。
この反応で電極を溶液に浸漬させると、化学平衡の式(1)と式(2)の反応は金が無電解メッキする左側の反応へ向かう。
白金電極表面の上で一価の金イオン(Au+)が還元されて核となる。また、核となる金表面では自己触媒型の無電解金メッキが進行する。このメッキ溶液でL(+)−アスコルビン酸は過飽和状態であるため、I3 -はI-に還元され続け、エッチングは抑制される。
上記のように、めっき浴中では、白金表面上での一価の金イオン(Au+)の還元による核形成無電解金メッキと、金(Au)核上の無電解金めっきの2つの反応が競争的に起こる。
1−2−3.分子定規無電解メッキ法
図5Cに示す第1金属粒子106a及び第2金属粒子106bを作製する段階において、分子定規無電解メッキ法が適用されてもよい。分子定規メッキ法とは、保護基である界面活性剤分子を分子定規として用いた無電解メッキ法であり、同様にナノギャップ電極100を作製することができる。
分子定規無電解メッキ法では、金(Au)を含有するヨードチンキ液と還元剤に加え、分子定規の機能を果たす界面活性剤を含む無電解メッキ液が用いられる。界面活性剤としては、例えば、臭化アルキルトリメチルアンモニウム、ハロゲン化アルキルトリメチルアンモニウム、塩化アルキルトリメチルアンモニウム、ヨウ化アルキルトリメチルアンモニウム、臭化ジアルキルジメチルアンモニウム、塩化ジアルキルジメチルアンモニウム、ヨウ化ジアルキルジメチルアンモニウム、臭化アルキルベンジルジメチルアンモニウム、塩化アルキルベンジルジメチルアンモニウム、ヨウ化アルキルベンジルジメチルアンモニウム、アルキルアミン、N−メチル−1−アルキルアミン、N−メチル−1−ジアルキルアミン、トリアルキルアミン、オレイルアミン、アルキルジメチルホスフィン、トリアルキルホスフィン、アルキルチオール等を用いることができる。
界面活性剤は、無電解メッキの過程で析出される金属粒子に化学吸着する。界面活性剤はアルキル鎖を有し、このアルキル鎖が第1金属粒子106aと第2金属粒子106bの間隙(ナノギャップ間)を交互嵌合で埋めることにより、無電解メッキが自己停止する。この無電解メッキ法では、界面活性剤のアルキル鎖の長さを変えることで間隙の長さ(ギャップ長)を制御することができる。すなわち、アルキル鎖長を長くすると、ナノギャップ電極の間隙の長さ(ギャップ長)を長くすることができる。
このように、間隙部に少なくとも一対の金属粒子を有するナノギャップ電極は、分子定規無電解メッキ法によっても作製することができる。分子定規無電解メッキ法を用いれば、界面活性剤のアルキル鎖長により、ナノギャップ電極の間隙の長さ(ギャップ長)を制御することができる。
本実施形態によれば、無電解メッキ法を用いることで、ナノギャップ電極の電極間隔(ギャップ)を精密に制御することが可能となる。より具体的には、白金(Pt)表面に、無電解金メッキを行うことで、10nm以下の電極間隔(ギャップ)を有するナノギャップ電極を作製することができる。さらに、無電解メッキ液として、無毒性のヨードチンキと金箔を溶かしたものと、還元剤はL(+)−アスコルビン酸(C686)を用いることで、室温において一度に大量にナノギャップ電極を作製することができる。
第2実施形態
本実施形態は、第1実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス200aは、単電トランジスタとして動作する構成を有する。
2−1.ナノデバイスの構造1
図6Aは、ナノデバイス200aの平面図を示し、図6Bは、B1−B2間に対応する断面構造を示す。ナノデバイス200aは、基板110上に配置され、第1絶縁層112と、ナノギャップ電極100(第1電極102a及び第2電極102b)と、ナノギャップ電極100の間隙部に隣接するように配置された第3電極102c及び第4電極102dを含む。第1電極102aは、第1電極層104aと第1金属粒子106aを含んで構成され、第2電極102bは、第2電極層104bと第2金属粒子106bを含んで構成される。本実施形態において、第1金属粒子106aと第2金属粒子106bとの間隔は、5nm以下であることが好ましい。
ナノデバイス200aは、さらに、自己組織化単分子膜(SAM:Self-Assembled Monolayer)118を含む。自己組織化単分子膜118は、少なくとも第1電極102a及び第2電極102bを覆うように設けられる。別言すれば、自己組織化単分子膜118は、少なくとも第1金属粒子106a及び第2金属粒子106bの表面を覆うように設けられる。
自己組織化単分子膜118は、第1金属粒子106a及び第2金属粒子106bを形成する金属原子に化学吸着する第1官能基と、第1官能基に結合する第2官能基を含む。第1官能基は、チオール基、ジチオカルバメート基、キサンテート基の何れかの基である。第2官能基は、アルカン、アルケン、アルカン又はアルケンの水素原子の一部又は全部をフッ素に置換したもの、アミノ基、ニトロ基、アミド基の何れかの基である。
例えば、自己組織化単分子膜118は、アルカンチオールを自己組織化させた単分子膜で形成される。自己組織化単分子膜118は、撥水性があり、表面を安定に保つように作用する。自己組織化単分子膜118のアルカンチオールの中に少数のアルカンジチオール(Alkane dithiol)が混在されている。アルカンジチオールは,アルカン鎖の両端に硫黄(S)を含む結合基チオールを配置したものであり、アルカンチオール単分子膜の所々に硫黄(S)が存在する形となる。アルカンチオールの中にアルカンジチオールを混入させるには、アルカンジチオールの溶液にアルカンチオール自己組織化単分子膜118で被覆された電極を浸漬し、アルカンチオールの一部をアルカンジチオールで置換することにより実現される。
ナノデバイス200aは、第1電極102aと第2電極102bの間隙に金属ナノ粒子116を含む。金属ナノ粒子116は、数ナノメートルの直径を有する粒子で、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、イリジウム(Ir)、白金(Pt)などが用いられる。金属ナノ粒子116は、自己組織化単分子と有機分子との反応により形成された自己組織化単分子混合膜が吸着し絶縁膜として設けられている。自己組織化単分子膜118を構成する分子の直鎖部分と結合するアルカンチオールなどの分子が周囲に結合している。第1電極102aと第2電極102bとの間隙部に導入される金属ナノ粒子116は、自己組織化単分子膜118のアルカンジチオールに含まれる硫黄(S)と化学結合し、安定した状態となる。
ナノデバイス200aは、自己組織化単分子膜118及び金属ナノ粒子116を埋設するように設けられた第2絶縁層120で覆われる。第2絶縁層120は、ナノデバイス200aの保護膜として用いられる。
基板110は、シリコンウェハ、石英基板、アルミナ基板、ジルコニア基板、無アルカリガラス基板等が用いられる。基板110として、シリコンウェハが用いられる場合、電極102を形成する表面の絶縁性を確保するために、第1絶縁層112が設けられることが好ましい。第1絶縁層112としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜等の無機絶縁膜で形成される。
第1電極102a、第2電極102b、第3電極102c、及び第4電極102dは、第1実施形態に示すものと同様の構造を有し、同様に作製される。
ナノデバイス200aは、単電子トランジスタとして動作する。すなわち、第1電極102aがソース電極、第2電極102bがドレイン電極、第3電極102c及び第4電極102dがゲート電極となる。本実施形態のナノデバイス200aは、第3電極102cと第4電極102dとに同じ電圧が印加される。ゲート電極として用いられる第3電極102c及び第4電極102dは、一方が省略されていてもよい。
第1電極102aと第2電極102bとの間隙部に配置される金属ナノ粒子116は、単電子島(「クーロン島」とも呼ばれる。)として機能する。ナノデバイス200aは、第1電極102aと第2電極102bとの間に、クーロンブロッケード現象を伴うトンネル効果による電子の流れが発現する。
ゲート電極として機能する第3電極102c及び第4電極102dと金属ナノ粒子116との間には第2絶縁層120が設けられている。別言すれば、第3電極102c及び第4電極102dは、金属ナノ粒子116から絶縁されている。第3電極102c及び第4電極102dはゲート電極として機能し、第1電極102aと第2電極102bとの間に流れる電流を変調することが可能となる。すなわち、ナノデバイス200aは、ソースとドレインの間にクーロンブロッケード現象を伴うトンネル効果による電流(ドレイン電流)が流れ、ゲートに印加する電圧によってドレイン電流を変調することが可能となる。
ナノデバイス200aは、金属ナノ粒子116を機能分子に置き換えることができる。すなわち、第1電極102aと第2電極102bの間隙部に機能分子を配置することができる。機能分子としてはπ共役系骨格を有する分子、オリゴマーが挙げられる。金属ナノ粒子116を機能分子に置き換えたとしても、同様にナノデバイス200aを動作させることができる。
2−2.ナノデバイスの構造2
図7A及び図7Bは、ナノデバイス200aの他の構造を示す。図7Aは、ナノデバイス200aの平面図を示し、図7Bは、B3−B4間に対応する断面構造を示す。図6A及び図6Bに示すナノデバイスとの相違は、第3電極102c、第4電極102dの構成にある。
図7Aに示すように、第3電極102c及び第4電極102dは、ナノギャップ電極100の間隙部と重畳するように配置される。図7Bに示すように、第3電極102cは第2絶縁層120の上層側に配置され、第4電極102dは、絶縁層104の下層側に配置される。このように、図7A及び図7Bに示すナノデバイス200aは、第3電極102c及び第4電極102dがナノギャップ電極100と同一平面内に存在するのではなく、絶縁層を挟んで異なる層の上側又は下側に配置されている。
図7A及び図7Bで示すナノデバイス200aは、第3電極102c及び第4電極102dがゲート電極として用いられる。第3電極102cと第1金属粒子106a及び第2金属粒子106bとの間隔は、第1絶縁層112と第1電極層104a及び第2電極層104bの膜厚によって調整することができる。また、第4電極102dと第1金属粒子106a及び第2金属粒子106bとの間隔は、第2絶縁層120の膜厚によって調整することができる。例えば、第1絶縁層112、第2絶縁層120の膜厚を薄くすることで、第3電極102c及び第4電極102dを第1金属粒子106a及び第2金属粒子106bに近接させることができる。第1電極層104a及び第2電極層104bの膜厚を薄くすることによっても同様である。第1絶縁層112及び第2絶縁層120は、プラズマCVD(Chemical Vapor Deposition)法等の気相成長法で作製され、第1電極層104a及び第2電極層104bは蒸着法又はスパッタリング法で作製されるので、薄膜化は可能である。
図7A及び図7Bに示すナノデバイス200aは、第3電極102c及び第4電極102dがゲート電極として用いられる。この場合、第1金属粒子106a及び第2金属粒子106bの、電極層104上における一端から他端までの幅を20nm以下とすることで、ゲート電圧により生じる電場を金属ナノ粒子116に作用させることができる。また、第1絶縁層112、第2絶縁層120を薄膜化することで、第3電極102c及び第4電極102dを金属ナノ粒子116に近接させることができ、ナノデバイス200aを低電圧で駆動することができる。
なお、図7A及び図7Bでは、第3電極102c及び第4電極102dの双方を示しているが、本実施形態はこれに限定されず、一方のみ(第3電極102cのみ、又は第4電極102dのみ)が設けられていてもよい。
本実施形態で述べるように、実施形態1で示すナノギャップ電極を用いることで、ナノデバイスの一つとして、単電子トランジスタを実現することができる。ナノギャップ電極の間隔の長さ(ギャップ長)は、無電解メッキの自己停止機能により精密に制御されるので、単電子トランジスタの特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、単電子素子の信頼性を高めることができる。
第3実施形態
本実施形態は、第1実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス200bは、論理演算素子として動作する構成を有する。
図8Aは、ナノギャップ電極によって実現されるナノデバイス200bの平面図を示し、図8Bは、C1−C2間に対応する断面構造を示す。本実施形態に係るナノデバイス200bは、ナノギャップ電極100(第1電極102a及び第2電極102b)と、ナノギャップ電極100の間隙(ギャップ)に配置された金属ナノ粒子116と、金属ナノ粒子116の電荷を調整するための第3電極102c、第4電極102d、及び第5電極122を有する。ナノデバイス200bは、第1電極102a及び第2電極102bがソース電極及びドレイン電極として用いられ、第3電極102c、第4電極102d、及び第5電極122がゲート電極として用いられる。
第2実施形態と同様に、自己組織化単分子膜118は、第1金属粒子106a及び第2金属粒子106bの表面に設けられていてもよく、金属ナノ粒子116は、自己組織化単分子膜118のアルカンジチオールに含まれる硫黄(S)と化学結合していてもよい。金属ナノ粒子116は、第2実施形態と同様に機能分子に置き換えられてもよい。
第1電極102a、第2電極102b、第3電極102c、及び第4電極102d、並びに金属ナノ粒子116は、第2実施形態におけるナノデバイス200aと同じ構造を有する。図8Aに示すように、第5電極122はナノギャップ電極100の間隙部を覆い、金属ナノ粒子116と重なる位置に配置される。また、図8Bに示すように、第5電極122は、第2絶縁層120上に配置される。
本実施形態におけるナノデバイス200bは、単電子トランジスタと同様の構造を有している。ナノデバイス200bは、金属ナノ粒子116で形成される単電子島への電荷を、ゲート電極に印加されるゲート電圧で変調することができる。これによりソース−ドレイン間(ナノギャップ電極100)に、電流が流れる状態と、電流が流れない状態との2つの状態が周期的に現れるという、所謂クーロンオシレーション現象が観察される。
3つのゲート電極を有するナノデバイス200bは、このような現象を利用して、排他的論理和(XOR:exclusive OR)、否定排他的論理和(XNOR:exclusive not OR)の動作をする論理演算素子として用いることができる。すなわち、ナノデバイス200bの3つのゲート電極に、論理値「0」と「1」に対応する電圧を印加することにより、XOR又はXNORの論理に応じた論理出力を得ることができる。このような論理演算を行うことのできるナノデバイス200bの動作の詳細は、国際公開第2014/142039号で開示される論理演算素子と同様である。
本実施形態に係るナノデバイス200bは、実施形態1で示すナノギャップ電極を用いることで、論理演算素子として動作させる場合であっても、動作の安定性、信頼性の向上を図ることができる。すなわち、ナノギャップ電極の間隙の長さ(ギャップ長)は、無電解メッキの自己停止機能により精密に制御されるので、論理演算素子の特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、論理演算素子の信頼性を高めることができる。
第4実施形態
本実施形態は、第1実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス200cは、電流電圧特性にヒステリシスを有し、メモリ素子として機能する構成を有する。
図9Aは、ナノデバイス200cの平面図を示し、図9Bは、D1−D2間に対応する断面構造を示す。ナノデバイス200cは、基板110上に設けられた第1絶縁層112と、第1絶縁層112上のナノギャップ電極100(第1電極102a及び第2電極102b)と、を含む。ナノギャップ電極100の構成は、第1実施形態におけるものと同様である。ナノデバイス200cは、第1金属粒子106a及び第2金属粒子106bの一方又は双方に、少なくとも一つのハロゲンイオン124が付着されている。
ハロゲンイオン124としては、臭素イオン,塩素イオン,ヨウ素イオン等が適用される。ハロゲンイオン124は、ナノギャップ電極100の間隙に存在し、電気伝導に影響を与える。また、ハロゲンイオン124は、第1電極102a及び第2電極102bの双方に均等の数で配置されるのではなく、いずれか一方の金属粒子に偏って配置される。
ハロゲンイオン124は、ナノギャップ電極100に電圧が印加されると価数が変化する。その結果として酸化還元反応が生じ、又は間隙に存在するハロゲンイオンの個数が変化する。それにより、伝導に寄与するハロゲンイオンの数が変化し、第1電極102aと第2電極102bとの間の導電性が変化する。他の解釈として、ナノギャップ電極100に電圧を印加することにより、ハロゲンイオン124がマイグレーションするため、導電性が変化したとも考えられる。このような現象によって、ナノギャップ電極100の電流電圧特性は、ヒステリシスを有することとなる。
そこで、ナノデバイス200cは、第1電極102aに印加する電圧として、書込電圧(Vwrite),読取電圧(Vread),消去電圧(Verase)を設定し、メモリ素子として動作させる。これら3種類の電圧の関係は、
(1) 書込電圧(Vwrite)<0<読取電圧(Vread)<消去電圧(Verase)
(2) または、書込電圧(Vwrite)>0>読取電圧(Vread)>消去電圧(Verase)
が成り立つように設定する。
上記のような動作電圧を設定することにより、ナノデバイス200cはメモリ素子として、書き込み、読み出し、消去の3つの機能を実現することができる。ナノデバイス200cは、ナノギャップ電極100に印加する電圧が低くても、間隙に(ギャップ内に)高電界を生じさせることができるので、ハロゲンイオン124の価数を容易に変化させることができる。ナノデバイス200cは、は高電圧を必要とせず、消費電力を削減することができる。
ハロゲンイオン124は、第1実施形態で示す無電解メッキ液に、ハロゲンイオンを含む界面活性剤を混入して無電解メッキを行うことで、ハロゲンイオン124をナノギャップ電極100に配置することができる。
本実施形態では、ナノデバイス200cによってメモリ素子を実現するためにナノギャップ電極を用いることで、動作の安定性、低電圧駆動、信頼性の向上を図ることができる。すなわち、ナノギャップ電極の間隙の長さ(ギャップ長)は、無電解メッキの自己停止機能により精密に制御されるので、メモリ素子の特性ばらつきを抑制することができる。さらに、ナノギャップ電極は熱的に安定であるので、メモリ素子の信頼性を高めることができる。
第5実施形態
本実施形態は、第1実施形態で示すナノギャップ電極を用いたナノデバイスの一例を示す。本実施形態で示すナノデバイス200dは、フローティングゲートを有し、メモリ素子として用いることができる。
図10は、本実施形態に係るナノデバイス200dの構成を示す。ナノデバイス200dは、第2実施形態におけるナノデバイス200aと同様の構造を有する。すなわち、ナノデバイス200dは、ナノギャップ電極100(第1電極102a及び第2電極102b)と、第3電極102cと、第4電極102dとを含む。ナノギャップ電極100は、第1金属粒子106a及び第2金属粒子106bを含み、少なくともこれらの金属粒子106の表面に自己組織化単分子膜118が設けられている。ナノギャップ電極100の間隙部(ギャップ)に金属ナノ粒子116が配置されている点も、第2実施形態と同様である。
ナノデバイス200dは、第4電極102dがゲート電極として用いられ、ゲート電圧Vgが印加されるように構成される。第3電極102cは、フローティングゲート電極として用いられ、スイッチ126を介してフローティング電圧Vfが印加されるように構成される。ナノギャップ電極100は、第1電極102aがソース電極として用いられ、電流計が接続される。第2電極102bにはドレイン電極として用いられ、ドレイン電圧Vdが印加されるように構成される。
ナノデバイス200dは、第1電極102a(ソース電極に相当)と第2電極102b(ドレイン電極に相当)の間に電流を流し、第3電極102c(フローティングゲート電極に相当)にフローティング電圧Vfを印加した後、スイッチ126をオフしても第3電極102c(フローティングゲート電極に相当)に蓄えられた電荷で、金属ナノ粒子116の電荷の状態を記憶させておくことができる。また、第3電極102c(フローティングゲート電極に相当)に加える電圧により、金属ナノ粒子116の電荷状態を段階的に異ならせることができる。その結果として、ナノギャップ電極100間に流れる電流を段階的に異ならせることができる。よって、フローティングゲート電圧Vfを多段階に変化させることにより、金属ナノ粒子116の電荷状態を段階的に異ならせ、多値メモリとして用いることができる。
このような動作は、国際公開第2016/031836号で開示されているナノデバイスと同様である。しかしながら、本実施形態に係るナノデバイス200dは、第1実施形態で示すナノギャップ電極100を有することにより、素子特性のばらつきを抑え、耐熱性に優れ、信頼性を高めることができる。
第6実施形態
本実施形態は、第2実施形態乃至第5実施形態で例示されるナノデバイスと、MOSトランジスタ等の電子デバイスが形成された集積回路を示す。
図11は、本実施形態に係る集積回路202の一態様を示す。集積回路202は、半導体基板128にトランジスタ、ダイオード等の電子デバイスが設けられ、配線によって電子デバイスが接続され、所定の機能を有する回路が形成される。図11では、電子デバイスの一例としてMOSトランジスタ130を示す。
MOSトランジスタ130は、層間絶縁膜132で埋設される。ナノデバイス200とMOSトランジスタ130の間は、層間絶縁膜が何層か積層され、多層配線が形成されていてもよい。図11では、MOSトランジスタ130の側から、第1層間絶縁膜132a、第2層間絶縁膜132bが積層された構造を示す。ナノデバイス200の下地面となる第2層間絶縁膜132bは、第1実施形態で説明される第1絶縁層112に対応するものとなり、無機絶縁膜で形成されていることが好ましい。例えば、第2層間絶縁膜132bは、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜等の無機絶縁膜で形成されていることが好ましい。また、第2層間絶縁膜132bの上面は、化学的機械研摩(CMP)等の手法により平坦化されていることが好ましい。
第2層間絶縁膜132bの上層側には、ナノデバイス200が設けられる。ナノデバイス200は、第2層間絶縁膜132bを貫通する配線134により、例えば、MOSトランジスタ130と電気的に接続される。
ナノデバイス200の種類は用途に応じて適宜選択される。すなわち、ナノデバイス200としては、第2実施形態で示す単電子トランジスタ、第3実施形態で示す論理演算素子、第4実施形態に示すメモリ素子、第5実施形態で示すフローティングゲートを備えたメモリ素子等、用途に応じて各種の構造集積回路202に適用することができる。例えば、第2実施形態に係るナノデバイス200aを用いることで、低消費電力で動作する集積回路を実現することができる。また、第4実施形態のナノデバイス200c、第5実施形態のナノデバイス200dを用いてメモリセルを形成することができる。
ナノデバイス200は、さらに第2絶縁層120で埋設される。第2絶縁層120の上層には、さらに多層化された配線、バンプなどが形成されてもよい。第1実施形態で述べたように、ナノデバイス200を構成するナノギャップ電極100は、高い耐熱性を有するので、半導体集積回路のプロセスの中に組み入れることができる。例えば、第1実施形態で説明されるようなナノギャップ電極の作製は、メタライゼーションプロセスの中で行うことができる。
本実施形態で示すように、ナノデバイスは、半導体集積回路を構成する素子の一つとして用いることができる。
本実施例は、ナノギャップ電極の作製例について示す。ナノギャップ電極の作製工程は、電極の基体となる白金電極を作製する段階と、白金電極の表面に無電解金メッキを施す段階とを有する。
1.白金(Pt)電極の作製
本実施例は、第1電極102a及び第2電極102bを、白金(Pt)を用いて作製する一例を示す。本実施例では、第1乃至第4電極を白金電極というものとする。
白金電極を作製する基板として、表面に酸化シリコン膜が形成されたシリコンウェハを用いた。基板は、アセトン、エタノールを用いた超音波洗浄、紫外線(UV)オゾン処理等により洗浄を行い、清浄な表面を形成した。
基板の表面(酸化シリコン膜の表面)に、電子線レジスト溶液(ZEP-520A(日本ゼオン株式会社)とZEP-A(日本ゼオン株式会社)を混合したレジスト溶液)をスピナで塗布してレジスト膜を形成し、さらにプレベークを行った。レジスト膜が形成された基板を電子線描画装置(ELIONIX製 ELS-7500EX)にセットし、レジスト膜に電子線描画を行い、電極を形成するためのパターンが形成されたレジスト膜を形成した。その後、現像処理を行い、描画部分(電極パターンに対応する部分)が開口するレジストパターンを形成した。
次に、パターンが形成されたレジスト膜の上から、電子線蒸着装置(島津製作所製 E-400EBS)を用いてチタン(Ti)膜を形成し、さらに白金(Pt)膜を成膜した。チタン(Ti)膜は白金(Pt)膜の密着性を改善するために形成した。チタン(Ti)膜の膜厚は3nmとし、白金(Pt)膜の膜厚は10nmとした。
チタン(Ti)膜と白金(Pt)膜が積層された基板を剥離液(ZDMAC(日本ゼオン株式会社製))に浸漬して静置させた、バブリングを行うことで、パターンが形成されたレジスト膜を剥離した。チタン(Ti)膜と白金(Pt)膜が積層された金属層は、レジスト膜の剥離と共にリフトオフした。これによって、レジスト膜の開口パターンの部分に金属層が残存し、他の部分はレジスト膜と共に剥離され取り除かれた。このようにして、基板上に、白金電極(より正確には、チタン/白金が積層された電極)を作製した。
次いで、電気的特性測定用のコンタクトパッドの作製を行った。白金電極が形成された基板を洗浄した後、ポジレジストを塗布し、プレベークを行ってレジスト膜を形成した。レジスト膜をマスクアライナ(ミカサ株式会社製 MA-20)で露光し、現像を行って、プローブコンタクト用のパッドに対応する開口パターン有するレジスト膜を形成した。
電子線蒸着装置(島津製作所製 E-400EBS)を用い、チタン(Ti)膜と白金(Pt)膜が積層された金属層を形成した。その後、レジスト膜を剥離すると共に、金属層をリフトオフして、プローブコンタクト用のパッドを形成した。
このようにして作製された白金(Pt)電極を、走査電子顕微鏡(Scanning Electron Microscope:SEM)で観察した結果を図12Aに示す。SEM像からは、間隙の長さ(ギャップ長)がナノスケールである白金電極が形成されていることが確認された。
2.金属粒子の形成
白金(Pt)電極上に、金属粒子を形成した。金属粒子の材料としては金(Au)を用いた。金(Au)粒子は、白金(Pt)電極上に、無電解メッキ法により作製した。以下に白金(Pt)電極上におけるヨウ素無電解金メッキ法によるナノギャップ電極の作製手順の詳細を示す。
2−1.無電解メッキ液の作製
無電解メッキ液を作製した。純度99.99%の金(Au)箔を容器に入れ、ヨードチンキを加えて攪拌し、その後静置させた。さらに、L(+)−アスコルビン酸(C686)を加え、加熱後静置させた。静置させた溶液は遠心分離機で分離させた。遠心分離後の溶液の上澄みを採取し、L(+)−アスコルビン酸(C686)が入った別の容器に加えて加熱し、攪拌した。その後、静置して無電解メッキに用いる金(Au)を含有するヨードチンキ液を作製した。
2−2.無電解メッキ
無電解金メッキを施す前に、白金電極の洗浄を行った。洗浄は、アセトンおよびエタノールにより行った。洗浄後、窒素ブローで表面を乾燥させ、UV−オゾン処理により表面の有機物を取り除いた。
無電解金メッキの前処理を行った。白金(Pt)電極の前処理として、表面を酸で処理した。
メッキ浴に超純水と金(Au)を含有するヨードチンキ液を入れ、無電解メッキ液の濃度を調整した。メッキ浴に、金(Au)を含有するヨードチンキ液8μlに対し、超純水を8ml加えた。白金電極が形成された基板を10秒間浸漬させた。メッキ浴から取り出された基板は、超純水でリンスした後、エタノールとアセトンで順次ボイルした。その後、ブローをして基板を乾燥させた。
このようにして作製された試料のSEM像を図12Bに示す。SEM像から明らかなように、白金(Pt)電極の表面に金粒子が成長していることが観察される。
表1は、無電解メッキ前後の白金電極の寸法を測長SEMで評価した結果を示す。白金電極の間隙の長さ(ギャップ長)が17.8nmであるのに対し、無電解メッキ後の間隙の長さ(ギャップ長)は2nmであることが測定された。また、白金電極の幅は、17nmから20nmに変化した。また、ギャップ部の金粒子の曲率半径は10nm以下であることが観察された。
また、図12Bに示すSEM像からは、白金電極上に付着した複数の金粒子が、一つひとつが孤立していることが観察された。白金電極の間隙(先端部分)には、一対の金粒子が形成され、間隙(ギャップ)を形成していることが観察された。
実施例1の結果によれば、白金電極に、無電解金メッキを施すことで、金粒子でナノギャップが形成されるナノギャップ電極を作製できることが確認された。
本実施例は、無電解メッキの処理条件依存性について示す。無電解メッキの条件として、無電解メッキ液の濃度と、処理時間について比較評価した。
実施例1で作製した金(Au)を含有するヨードチンキ液を用い、超純水で希釈する濃度を変えて評価を行った。調整された無電解メッキ液は、8μlの原液を8mlの超純水で希釈した条件(以下、「条件1」とする。)と、10μlの原液を8mlの超純水で希釈した条件(以下、「条件2」とする。)の2水準について評価した。
図13A、図13B、図13Cに無電解メッキ液の濃度依存性を評価した結果を示す。図13Aは、白金電極の初期状態のSEM像を示し、図13Bは条件1の無電解メッキ液に10秒間浸漬させた試料、図13Cは条件2の無電解メッキ液に10秒間浸漬させた試料の、それぞれのSEM像を示す。
図13A、図13B、図13Cに示すSEM像によれば、無電解メッキ液の濃度が高い方が金(Au)の成長速度が速く、金粒子も大きく成長する傾向があることが確認された。条件1の無電解メッキ液を用いた場合、半球状の金粒子の生成が確認された。更に、条件1の無電解メッキ液の場合、ナノギャップ電極のギャップが維持されていることが観察され、自己停止機能が生じていることが確認された。また、半球状の金属粒子が、白金電極のエッジ部に優先的に生成される傾向が観察された。このことから、白金電極の形状を工夫することで、金粒子の生成位置を制御できることが推測された。一方、条件2の無電解メッキ液を用いた場合には、無電解メッキによる金粒子の成長速度が速く、粒径が大きくなる傾向が観察された。
次に、図14A、図14B、図14Cに、条件1の無電解メッキ液で、無電解メッキの処理時間を変化させたときの結果を示す。図14Aは、白金電極の初期状態を示し、図14Bは無電解メッキを10秒間行った試料、図14Cは無電解メッキを20秒間行った試料の、それぞれのSEM像を示す。
図14Bに示す無電解メッキの処理時間が10秒間の場合に比べ、20秒間行われた試料では、金(Au)の粒子が大きく成長していることが観察される。この結果から、無電解メッキを10秒間行うことで、金(Au)の粒子が大きく成長せず、孤立した状態で存在するナノギャップ電極が得られることが判明した。
さらに、図14Bと図14Cの比較から、無電解メッキの処理時間を増加させてもナノギャップが維持されていることが確認され、無電解メッキにおいて自己停止機能が働いていることが確認された。
条件1の無電解メッキ液を用いた場合には、白金表面において1つの金原子が還元され、その核が成長するとき、無電解メッキの時間を20秒にすると、隣接する核が繋がり半球状の金粒子の粒径が大きくなってしまう。このことは、白金表面において、一価の金イオンの還元が進行し続けており、半球状の金粒子が形成されることを示唆している。
本実施例の結果によれば、無電解メッキ液の濃度及び無電解メッキの処理時間を調整することで、自己停止機能を利用しつつ、ナノギャップ電極のギャップ間に導入するナノ粒子又は機能分子のサイズに合わせた間隙の長さ(ギャップ長)の制御が可能であることが示された。
本実施例は、白金電極上に無電解金メッキを施す前の前処理の硬化について評価した結果を示す。白金電極の作製条件は実施例1と同様である。
前処理の評価は、(1)前処理無し、(2)溶液A(超純水で希釈したHCl)による処理、(3)溶液B(超純水で希釈したHClO4)による処理、の3種類の条件で行った。
図15A、図15B、図15Cは、各条件で処理がなされた試料のSEM像であり、無電解金メッキ後の状態を示す。各試料において、無電解金メッキは、8μlのメッキ液を8mlの超純水で希釈したものを用い、10sec間行われている。図15Aは前処理無しの試料、図15Bは溶液Aで処理した試料、図15Cは溶液Bで処理した試料のSEM像を示す。
図15A、図15B、図15Cに示されるように、前処理の有無及び前処理条件の違いにより金粒子の異なる成長の状態が示された。図15Aに示す前処理無しの試料では、10nm〜40nmの比較的大きなサイズの金粒子が確認された。この条件では、金粒子がクラスタリングされていることが確認された。図15Bに示す溶液Aによる前処理では、無電解金メッキの速度が遅くなることが示された。溶液Aを用いると、金は白金表面上で半球形(Hemispheric)に核成長することが観測された。また、図15Cに示す溶液Bを用いた前処理では、白金(Pt)の表面上で均一な金(Au)の粒子の成長が観察された。溶液Bによる前処理では、溶液Aに比べてより短時間で均一な金(Au)の膜が形成されることが観察された。
本実施例によれば、白金電極上に無電解メッキを施す前の、前処理の有無及び前処理条件の違いにより、金(Au)の成長が異なることが確認された。前処理は、金粒子が成長するときの核形成に寄与すると考えられ、無電解メッキの速度を遅らせることにより、金粒子を分散させた状態で成長できることが確認された。
本実施例は、ナノギャップ電極の耐熱性を評価した結果を示す。実施例1で作製されるナノギャップ電極を200℃、2時間の熱処理を行い、熱処理前後の形状変化をSEMで観察した。
図16Aは、熱処理前の試料のSEM像を示し、図16Bは、熱処理後のSEM像を示す。白金電極上に無電解金メッキで部分的に金粒子を成長させたナノギャップ電極は、200℃、2時間の熱処理で変化は見られているものの、間隙部の金粒子は熱処理前と同じ状態で存在していることが観察された。熱処理前の図16Aと、熱処理後の図16BのSEM像を詳細に比較すると、金粒子の粒径に変化が無いものと、粒径が変化しているものが、第1電極102a及び第2電極102b上に存在する。
一方、第1電極102a及び第2電極102bよりも幅の広い、第1パッド108a及び第2パッド108b上の金粒子は、熱処理後に粒が確認できない状況となっている。第1パッド108a及び第2パッド108b上の金粒子は、離間して配置されづらく、金原子が拡散することにより、金粒子の形状が変化し、白金電極表面が金粒子で覆われた構造になっている。このことから、電極幅は、金粒子の形成過程に影響を与えることが明らかである。
また、第1電極102a及び第2電極102b上の金粒子の粒径が変化しているものは、隣接する金粒子と白金電極表面で接触しており、金原子はレイリー不安定性により、表面自己拡散し、エネルギーの安定な曲率半径の大きい球形となろうとする。このとき、隣接する金粒子の一方は、他方の金粒子に取り込まれるため、粒径の大きい金粒子と、金粒子の消滅が同時に観察されている。
他方、相互に接触せず、白金電極表面で離間して配置されている金粒子は、粒径に変化が無く、構造を保っている。特に、間隙部の金粒子が熱処理前と同じ状態で存在していることは重要であり、間隙部の金粒子は離間して配置される傾向が強いことを示唆している。
さらに、200℃の熱処理でも形状変化しないことは、金粒子が白金電極の白金と固溶化することを促し、固溶強化により金粒子よりもさらに強固な、固溶粒子を形成することができる。
一方、白金電極を、金電極に代えて無電解金メッキを行ったナノギャップ電極では、200℃の熱処理によって電極構造が壊れてしまうことが報告されている(V. M. Serdio, et al., Nanoscale, 4, (2012), p.7161)。このことから、本実施例で作製されたナノギャップ電極は、熱的に安定であることが確認された。
[参考例]
無電解金メッキが施されたチタン(Ti)/白金(Pt)ナノギャップ電極(以下、「試料1」とする)と、チタン(Ti)/金(Au)ナノギャップ電極(以下、「試料2」)について耐熱性の評価をした。なお、試料1及び試料2は共に、無電解メッキによって金が電極表面に均一に形成された構造を有している。耐熱性試験は、400℃、2時間で行った。
図17Aは、試料1の熱処理前のSEM像を示し、図17Bは、熱処理後のSEM像を示す。この結果より、試料1では400℃、2時間の熱処理によっても構造が維持されていることが確認された。図17Cは、試料2の熱処理前のSEM像を示し、図17Dは、熱処理後のSEM像を示す。試料2では、400℃、2時間の熱処理によって電極が消失していることが観察された。このことから、試料1に対して、試料2の構造は耐熱性が劣ることが確認された。
上記の結果を考察すると、白金(Pt)上に無電解メッキされた金(Au)原子は、白金(Pt)原子との間に金属−金属結合を形成すると考えられ、白金(Pt)−金(Au)結合は、金(Au)−金(Au)結合よりも結合エネルギーが大きいため、ナノギャップ電極の形状を維持できると考えられる。
さらに、金―白金界面を形成するに留まらず、金と白金が合金を作り、金粒子が固溶化することによって、固溶強化した、金―白金粒子を形成し、白金上金粒子よりもさらに耐熱性が高く、強固な間隙構造を作製することができる。
さらに、無電解メッキによって金(Au)が均一に形成されたナノギャップ電極よりも、金粒子が分散して形成されたナノギャップ電極の方が、白金電極表面の存在により、金―白金結合に起因して、金の表面自己拡散が発生しにくくなるため、金粒子の曲率半径が小さく、より構造的には安定であることが考えられる。すなわち、強固な間隙構造を得るには、金粒子が隣接する金粒子と白金表面上において相互に接触せず、離間して配置されていることが重要である。したがって、スイチング動作を行うトランジスタ等の能動素子においては、本実施例のように、白金電極上に金(Au)粒子が分散したナノギャップ電極が適していると考えられる。
実施例5として、以下の要領で、分子定規無電解メッキ法を用いてナノギャップ電極を作製した。
第1電極層104a及び第2電極層104bが作製される。次に、無電解メッキ液を用意した。分子定規として25ミリモルの臭化アルキルトリメチルアンモニウム(Alkyltrimethylammonium Bromide)を28ミリリットル測る。そこに、塩化金酸水溶液50ミリモルを120マイクロリットル測り入れる。酸として酢酸を1ミリリットル加え、還元剤となるL(+)−アスコルビン酸(Ascorbic acid)を0.1モル、3.6ミリリットル加え、よく撹拌してメッキ液とした。
実施例5では、臭化アルキルトリメチルアンモニウムとして、C12TAB分子を用いた。
既に作製した、第1電極102a及び第2電極102b付きの基板を無電解メッキ液に3分、6分、10分程度浸漬した。これにより、実施例5の分子定規無電解メッキ法により間隙を有する電極を作製した。
図18Aは、EBリソグラフィ技術を用い、第1電極102a及び第2電極層102bを作製し、分子定規無電解メッキをおこなったSEM像を示す。分子定規無電解金メッキが3分間行われた場合には、若干半球状の無電解金メッキが成長している。図18Bは、分子定規無電解金メッキを6分間行った場合であり、間隙部分に分子定規無電解金粒子が成長し、間隙長が分子定規により狭くなっている。図18Cは、分子定規無電解金メッキを10分間行った場合であり、分子定規電解メッキが進行し、白金電極表面を覆う金メッキ層が形成されている。分子定規による間隙制御機構により、第1電極102a及び第2電極層102bには、分子定規の分子長に起因した間隙が形成されている。
上記より、分子定規無電解金メッキ法を用いると半球状無電解金メッキにより金粒子が対向した間隙を形成することが可能であり、分子定規により間隙長を精密に制御することが可能となることが示された。
100・・・ナノギャップ電極、102・・・電極、104・・・電極層、106・・・金属粒子、108・・・パッド、110・・・基板、112・・・絶縁層、114・・・金属層、116・・・金属ナノ粒子、118・・・自己組織化単分子膜、120・・・絶縁層、122・・・電極、124・・・ハロゲンイオン、126・・・スイッチ、128・・・半導体基板、130・・・MOSトランジスタ、132・・・層間絶縁膜、134・・・配線、200・・・ナノデバイス、202・・・集積回路

Claims (23)

  1. 第1電極層と、前記第1電極層の先端部に配置された第1金属粒子とを有する第1電極と、
    第2電極層と、前記第2電極層の先端部に配置された第2金属粒子を有する第2電極と、を含み、
    前記第1金属粒子と前記第2金属粒子とは間隙を持って相対して配置され、
    前記第1電極層及び前記第2電極層は前記先端まで20nm以下の均一の幅を有し、膜厚が20nm以下であり、
    前記第1金属粒子及び前記第2金属粒子の一端から他端までの幅が20nm以下であり、
    前記第1金属粒子と前記第2金属粒子との間隙の長さが10nm以下であり、
    前記第1電極層及び前記第2電極層の表面に、前記第1金属粒子及び前記第2金属粒子に加え、複数の他の金属粒子を含み、
    前記第1金属粒子及び前記第2金属粒子、並びに前記複数の他の金属粒子は、それぞれが前記第1電極層及び前記第2電極層の表面において相互に接触せず、離間しており、
    前記第1電極層及び前記第2電極層が白金で形成され、前記第1金属粒子及び前記第2金属粒子並びに前記他の金属粒子が金であることを特徴とするナノギャップ電極。
  2. 前記第1電極層及び前記第2電極層は上面及び側面を有し、
    記第1金属粒子及び前記第2金属粒子は、それぞれ前記上面及び前記側面に接する、請求項1に記載のナノギャップ電極。
  3. 前記第1金属粒子及び前記第2金属粒子が半球状である、請求項2に記載のナノギャップ電極。
  4. 前記第1金属粒子及び前記第2金属粒子の曲率半径が12nm以下である、請求項3に記載のナノギャップ電極。
  5. 前記第1金属粒子が前記第1電極層の先端部分からせり出して配置され、前記第2金属粒子が前記第2電極層の先端部分からせり出して配置されている、請求項4に記載のナノギャップ電極。
  6. 前記第1電極層前記第1金属粒子、及び前記第2電極層前記第2金属粒子は、それぞれが前記接する界面で、前記白金と前記とが金属結合を形成している、請求項2に記載のナノギャップ電極。
  7. 絶縁表面を有する基板上に、先端まで20nm以下の均一の幅を有し膜厚が20nm以下である第1電極層及び第2電極層を、それぞれの先端が対向し且つ離隔するように形成し、
    前記第1電極層及び前記第2電極層が形成された基板を、金属イオンを含む電解液に還元剤が混入された無電解メッキ液に浸漬し、前記第1電極層及び前記第2電極層の少なくとも先端部分にそれぞれ金属粒子を形成することを含み、
    前記第1電極層及び前記第2電極層を形成する第1金属と前記無電解メッキ液に含まれる前記第1金属とは異なる第2金属とを金属結合させ、前記金属粒子の一端から他端までの幅が10nm以下の大きさに成長させ、前記第1電極層の先端部分に形成された金属粒子と前記第2電極層の先端部分に形成された金属粒子との間の間隙の長さを10nm以下に形成し、かつ前記第1電極層の先端部分に形成された金属粒子及び前記第2電極層の先端部分に形成された金属粒子に加え、前記第1電極層及び前記第2電極層の表面に複数の金属粒子を離隔して形成することを含み、
    前記第1金属が白金であり、前記第2金属が金であることを特徴とするナノギャップ電極の作製方法。
  8. 前記金属粒子は、前記第1電極層及び前記第2電極層のそれぞれの先端部分の上面及び側面に接するように形成する、請求項に記載のナノギャップ電極の作製方法。
  9. 前記金属粒子を半球状に形成する、請求項に記載のナノギャップ電極の作製方法。
  10. 前記金属粒子の曲率半径が12nm以下となるように形成する、請求項に記載のナノギャップ電極の作製方法。
  11. 前記第1電極層及び前記第2電極層と、前記金属粒子とがそれぞれ前記接する界面で、前記第1金属と前記第2金属とが金属結合を形成するように形成する、請求項に記載のナノギャップ電極の作製方法。
  12. 前記金属粒子を、白金と金の固溶体で形成する、請求項に記載のナノギャップ電極の作製方法。
  13. 前記無電解メッキ液が、L(+)−アスコルビン酸、金、及びヨードチンキを含む、請求項に記載のナノギャップ電極の作製方法。
  14. 前記無電解メッキ液が、800倍以上に希釈されている、請求項に記載のナノギャップ電極の作製方法。
  15. 前記第1電極層及び前記第2電極層が形成された基板を前記無電解メッキ液に含浸する前に、前記第1電極層及び前記第2電極層の表面を酸で処理を行う、請求項に記載のナノギャップ電極の作製方法。
  16. 請求項1乃至のいずれか一項に記載のナノギャップ電極と、
    金属ナノ粒子又は機能分子と、
    を含み、
    前記金属ナノ粒子又は前記機能分子は、前記第1金属粒子と前記第2金属粒子の間隙に配置されていることを特徴とするナノデバイス。
  17. 前記第1電極及び前記第2電極の上方に設けられ、前記金属ナノ粒子又は前記機能分子を埋設する絶縁層を有する、請求項16に記載のナノデバイス。
  18. 前記第1金属粒子及び前記第2金属粒子との間隙部に隣接し、前記第1金属粒子及び前記第2金属粒子と絶縁されて配置され、前記絶縁層に被覆される第3電極を含む、請求項17に記載のナノデバイス。
  19. 前記第1金属粒子及び前記第2金属粒子との間隙部に隣接し、前記第1金属粒子及び前記第2金属粒子と絶縁され、前記第3電極に対向して配置され、前記絶縁層に被覆される第4電極を含む、請求項18に記載のナノデバイス。
  20. 前記絶縁層上に、前記金属ナノ粒子又は機能分子と重畳する第5電極を有する、請求項19に記載のナノデバイス。
  21. 前記金属ナノ粒子又は機能分子に代えて、ハロゲンイオンが配置された、請求項16に記載のナノデバイス。
  22. 前記第3電極及び前記第4電極の一方を、フローティングゲート電極として用い、前記金属ナノ粒子又は機能分子の電荷状態を制御する、請求項19に記載のナノデバイス。
  23. 請求項16乃至22のいずれか一項に記載のナノデバイスと、電子デバイスとが半導体基板上に設けられた集積回路。
JP2020503629A 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス Active JP6763595B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018038092 2018-03-02
JP2018038092 2018-03-02
PCT/JP2019/007937 WO2019168123A1 (ja) 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

Publications (2)

Publication Number Publication Date
JPWO2019168123A1 JPWO2019168123A1 (ja) 2020-07-30
JP6763595B2 true JP6763595B2 (ja) 2020-09-30

Family

ID=67805380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020503629A Active JP6763595B2 (ja) 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

Country Status (5)

Country Link
US (1) US20200395453A1 (ja)
JP (1) JP6763595B2 (ja)
CN (1) CN111989775A (ja)
TW (1) TWI772618B (ja)
WO (1) WO2019168123A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019226716A1 (en) * 2018-05-21 2019-11-28 Innovasion Labs, Inc. Parallel integrated nano components (pinc) & related methods and devices
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device
CN114846130A (zh) * 2019-12-03 2022-08-02 国立研究开发法人科学技术振兴机构 纳米孔结构体及包含纳米孔结构体的碱基序列分析装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235879A (ja) * 2004-02-18 2005-09-02 National Institute Of Advanced Industrial & Technology ソース電極とドレイン電極間の空隙をチオールもしくはジスルフィド分子被覆金属微粒子で処理したナノスケール電界効果素子
JP2006261328A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
JP2006265648A (ja) * 2005-03-24 2006-10-05 Hitachi Chem Co Ltd 無電解金めっき液再調製方法、無電解金めっき方法及び金イオン含有液
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
WO2007091364A1 (ja) * 2006-02-06 2007-08-16 Matsushita Electric Industrial Co., Ltd. 単電子半導体素子の製造方法
CN106206685B (zh) * 2011-03-08 2019-12-24 国立研究开发法人科学技术振兴机构 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
JP5674220B2 (ja) * 2012-02-28 2015-02-25 独立行政法人科学技術振興機構 ナノデバイス及びその製造方法
EP2991118B1 (en) * 2013-03-09 2023-02-22 Japan Science and Technology Agency Method of controlling a logical operation element
WO2014142040A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 電子素子
CN105474398B (zh) * 2013-09-06 2018-11-13 国立研究开发法人科学技术振兴机构 电极对、其制作方法、器件用基板以及器件
JP6443699B2 (ja) * 2014-08-29 2018-12-26 国立研究開発法人科学技術振興機構 ナノデバイス
EP3121853B1 (en) * 2015-07-23 2022-01-19 ams AG Method of producing an optical sensor at wafer-level and optical sensor
WO2017132567A1 (en) * 2016-01-28 2017-08-03 Roswell Biotechnologies, Inc. Massively parallel dna sequencing apparatus
CA3053103A1 (en) * 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing

Also Published As

Publication number Publication date
JPWO2019168123A1 (ja) 2020-07-30
US20200395453A1 (en) 2020-12-17
TWI772618B (zh) 2022-08-01
TW201945274A (zh) 2019-12-01
CN111989775A (zh) 2020-11-24
WO2019168123A1 (ja) 2019-09-06

Similar Documents

Publication Publication Date Title
JP6763595B2 (ja) ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
JP4825863B2 (ja) グラフェンナノデバイスの製造
Samanta et al. Understanding of multi-level resistive switching mechanism in GeOx through redox reaction in H2O2/sarcosine prostate cancer biomarker detection
CN104303313B (zh) 纳米器件及其制作方法
Tyagi et al. Molecular electrodes at the exposed edge of metal/insulator/metal trilayer structures
US20130026434A1 (en) Memristor with controlled electrode grain size
Zhitenev et al. Chemical modification of the electronic conducting states in polymer nanodevices
JPWO2009041239A1 (ja) ニッケル薄膜およびその形成方法ならびに強磁性ナノ接合素子およびその製造方法ならびに金属細線およびその形成方法
Park et al. Controlled synthesis of Ni/CuOx/Ni nanowires by electrochemical deposition with self-compliance bipolar resistive switching
JP2011096714A (ja) 金属ナノ粒子を有する抵抗変化メモリ
JP2008124188A (ja) 電極構造体及びその製造方法、並びに電子デバイス
US20070128744A1 (en) Self-assembly of molecules and nanotubes and/or nanowires in nanocell computing devices, and methods for programming same
JP2011187509A (ja) 電子素子基板及びその製造方法
US11380861B2 (en) Monomolecular transistor
Tanaka et al. High-density assembly of nanocrystalline silicon quantum dots
Tokuda et al. Selective growth of Ag nanowires on Si (111) surfaces by electroless deposition
KR102123955B1 (ko) 전자 소자
EP2991118B1 (en) Method of controlling a logical operation element
JP2011176041A (ja) 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法
KR101627289B1 (ko) 자성 나노입자를 포함하는 전자소자 및 이의 제조방법
Tabib-Azar et al. Non-volatile solid-electrolyte memory devices: Electronic versus optical latent image formation in silver and copper halides
EP2030241A2 (en) Molecular electronic devices and methods of fabricating same
CN105789039A (zh) 减小顶栅石墨烯场效应晶体管欧姆接触的方法
KR100654468B1 (ko) 나노입자가 흡착된 소자 및 그 제조방법
Carrara 2 Molecular components for electronics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200317

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200407

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200904

R150 Certificate of patent or registration of utility model

Ref document number: 6763595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250