CN111989775A - 纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米器件 - Google Patents

纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米器件 Download PDF

Info

Publication number
CN111989775A
CN111989775A CN201980025414.0A CN201980025414A CN111989775A CN 111989775 A CN111989775 A CN 111989775A CN 201980025414 A CN201980025414 A CN 201980025414A CN 111989775 A CN111989775 A CN 111989775A
Authority
CN
China
Prior art keywords
electrode
metal
electrode layer
metal particles
nanogap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980025414.0A
Other languages
English (en)
Inventor
真岛豊
崔伦永
权雅璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research Institute For Science And Technology
Japan Science and Technology Agency
Original Assignee
National Research Institute For Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research Institute For Science And Technology filed Critical National Research Institute For Science And Technology
Publication of CN111989775A publication Critical patent/CN111989775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种纳米间隙电极，包括：第一电极，所述第一电极包括第一电极层和第一金属粒子，所述第一金属粒子配置在第一电极层的一个端部上；以及第二电极，所述第二电极包括第二电极层和第二金属粒子，所述第二金属粒子配置在第二电极层的一个端部上。第一金属粒子与第二金属粒子之间具有间隙且第一金属粒子与第二金属粒子相对地配置，第一金属粒子及第二金属粒子的一端至另一端的最大宽度为小于等于10nm，第一金属粒子与第二金属粒子之间的间隙的长度为小于等于10nm。

Description

纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米 器件
技术领域
提供一种具有纳米级间隙间隔的电极、其制造方法以及具有纳米间隙电极的纳米器件。
背景技术
半导体集成电路根据摩尔定律，集成度呈指数函数地增加。但是，据说半导体集成电路的微细化技术正在逐渐接近极限。面对这样的技术进步的极限，正使用自下而上的方法而非自上而下的方法来进行用于实现新电子器件的研究，所述自下而上的方法为由作为物质最小单位的原子或结构所定义的分子构成器件的方法，所述自上而下的方法为对材料进行加工和微细化的方法。例如，对于利用化学镀的自行停止功能的纳米间隙电极、以及纳米间隙电极之间配置有金属纳米粒子的纳米器件的研究正在进行中(参见非专利文献1～15)。
现有技术文献
非专利文献
非专利文献1：Victor M.Serdio、Shuhei Takeshita、Yasuo Azuma、ToshiharuTeranishi、Yutaka Majima、“Self―terminated Nanogap Electrodes by ElectrolessGold Plating”、第61次应用物理学会春季学术演讲会、17p-F11-10、(2014年)
非专利文献2：大沼悠人、东康男、真岛丰、“电极宽度窄的纳米间隙电极的制备”、第62届应用物理学会春季学术演讲会14p-A20-6、(2015年)
非专利文献3：越村将臣、东康男、真岛康男、真岛丰、《化学镀金纳米间隙电极的初始电极膜厚依赖性》、第63届应用物理学会春季学术演讲会演讲予稿集、21a-S323―8、(2016年)
非专利文献4：Pipit Uky Vivitasari1、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、“Molecular Single―Electron TransistorDevice using Sn-Porphyrin Protected Gold Nanoparticles”、第63届应用物理学会春季学术演讲会演讲予稿集、21a―S323―9、(2016年)
非专利文献5：Chun Ouyang、Yousoo Kim、Kohei Hashimoto、Hayato Tsuji、Eiichi Nakamura、Yutaka Majima、“Coulomb Staircase on Rigid Carbon-bridgedOligo(phenylenevinylene)between Electroless Au Plated Nanogap Electrodes”、第63届应用物理学会春季学术演讲会演讲予稿集、21a―S323―11、(2016年)
非专利文献6：Yoonyoung Choi、Yasuo Azuma、Yutaka Majima、“Single-ElectronTransistors made by Pt-based Narrow Line Width Nanogap Electrodes”、第77届应用物理学会秋季学术演讲会讲演予稿集、13a-C42-2、(2016年)
非专利文献7：东康男、大沼悠人、坂本雅典、寺西利治、真岛丰、《纳米粒子单电子晶体管中的栅电容的纳米间隙电极形状依赖性》、第77届应用物理学会秋季学术演讲会演讲予稿集、13a-C42-3、(2016年)
非专利文献8：Yoon Young Choi、Yasuo Azuma、Yutaka Majima、“Single-Electron Transistor based on Platinum Nanogap Electrodes”、KJF InternationalConference on Organic Materials for Electronics and Photonics、PS-004、(2016年)
非专利文献9：Yoon Young Choi、Yasuo Azuma、Yutaka Majima、“Robust Pt-based Nanogap Electrodes for Single-Electron Transistors”、第64届应用物理学会春季学术演讲会演讲予稿集、14p-E206-7、(2017年)
非专利文献10：Ain Kwon、Yoon Young Choi、Yasuo Azuma、Yutaka Majima、“AuElectroless-Plated Nanogap Electrodes on Pt Surface”、第64届应用物理学会春季学术演讲会演讲予稿集、14p-E206-8、(2017年)
非专利文献11：越村将臣、杨小智、东康男、曾根正人、真岛丰、“铂上电解镀金纳米间隙电极”、第64届应用物理学会春季学术演讲会演讲予稿集、15p-P5-3、(2017年)
非专利文献12：居藤悠马、Chun Ouyang、桥本康平、辻勇人、中村荣一、真岛丰、“碳桥联低聚亚苯基亚乙烯基单分子线晶体管”、第64届应用物理学会春季学术演讲会讲演予稿集、14a-E206-2
非专利文献13：浦山修平、Seung Joo Lee、津田知拓、高野辽、新谷亮、野崎京子、真岛丰、《醌型稠环寡糖单分子德瓦斯的电传导》、第64届应用物理学会春季学术演讲会演讲予稿集、14a-E206-3、(2017年)
非专利文献14：Pipit Uky Vivitasari、Yoon Young Choi、Ain Kwon、YasuoAzuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima、“Gate Oscillationof Chemically Assembled Single-Electron Transistor Using 2nm AuNanoparticle”、第78届应用物理学会秋季学术演讲会演讲予稿集、7a-PB1-4、(2017年)
非专利文献15：Victor M.Serdio V.、Yasuo Azuma、Shuhei Takeshita、TaroMuraki、Toshiharu Teranishi、Yutaka Majima。“Robust nanogap electrodes by self―terminating electroless gold plating”，Nanoscale，(2012年)、4、p.7161
发明内容
发明所要解决的技术课题
本发明的目的之一在于更精确地控制纳米间隙电极的间隙部分的间隔(缝隙间隔)。本发明的目的在于提供一种纳米间隙电极，其中由栅电极形成的电场有效地作用于间隙部分中。
课题解决手段
本发明的一个实施方式涉及的纳米间隙电极，包括：第一电极，所述第一电极包括第一电极层和第一金属粒子，所述第一金属粒子配置在第一电极层的一个端部上；第二电极，所述第二电极包括第二电极层和第二金属粒子，所述第二金属粒子配置在第二电极层的一个端部上。第一金属粒子与第二金属粒子之间具有间隙、且第一金属粒子与第二金属粒子相对地配置。第一金属粒子及第二金属粒子的一端至另一端的宽度为小于等于20nm。第一金属粒子与第二金属粒子之间的间隙的长度为小于等于10nm。
本发明的一个实施方式涉及的纳米间隙电极的制造方法，包括：在具有绝缘表面的基板上形成一第一电极层和一第二电极层，所述第一电极层和所述第二电极层各自的一端以相互之间具有间隙且相对地形成；以及将形成有有第一电极层和第二电极层的基板浸渍在化学镀液中，以分别在第一电极层的至少前端部分以及第二电极层的至少前端部分形成金属粒子，所述化学镀液为在含有金属离子的电解液中混入有还原剂的化学镀液。使形成第一电极层及第二电极层的金属与化学镀液中所含的金属进行金属键合，并使金属粒子的一端至另一端的宽度生长为小于等于20nm的大小。将第一电极层的前端所形成的金属粒子与第二电极层的前端所形成的金属粒子之间的间隙的长度为小于等于10nm。
本发明的实施方式涉及的纳米器件包括：第一电极，所述第一电极包括第一电极层和第一金属粒子，所述第一金属粒子配置在第一电极层的一个端部上；第二电极，所述第二电极包括第二电极层和第二金属粒子，所述第二金属粒子配置在第二电极层的一个端部上；以及金属纳米粒子或功能分子。第一电极和第二电极以第一金属粒子与第二金属粒子相对的方式配置并具有间隙。金属纳米粒子或功能分子配置在第一金属粒子与第二金属粒子之间的间隙中。第一金属粒子以及第二金属粒子的一端至另一端的宽度为20nm，第一金属粒子与第二金属粒子之间的间隙的长度为小于等于10nm。
发明效果
根据本发明的一个实施方式，在具有金属粒子的纳米间隙电极中，当通过化学镀形成金属粒子时，通过显示自行停止功能，可以将间隙部分的间隔设置为小于等于10nm，同时将金属粒子的一端到另一端的宽度设置为小于等于20nm。
附图说明
图1A示出了根据本发明的一个实施方式的纳米间隙电极的俯视图；
图1B示出了根据本发明的一个实施方式的纳米间隙电极的部分放大图；
图1C示出了根据本发明的一个实施方式的纳米间隙电极的剖视图；
图2A示出了根据本发明的一个实施方式的纳米间隙电极的俯视图；
图2B示出了根据本发明的一个实施方式的纳米间隙电极的剖视图；
图3A为根据本发明的一个实施方式的纳米间隙电极的间隙部分的结构，示出了电极的尖端被倒圆角的形状；
图3B为根据本发明一个实施方式的纳米间隙电极的间隙部分的结构，示出了电极的尖端调整为锐角的形状；
图4A为本发明的一个实施方式的纳米间隙电极的示意图，示出了形成有电极层的状态；
图4B为本发明的一个实施方式的纳米间隙电极的示意图，示出了在电极层的表面配置有金属粒子的状态；
图5A为说明根据本发明的一个实施方式的纳米间隙电极的制造方法的剖视图，并且示出了形成金属层的步骤；
图5B为说明本发明的一个实施方式的纳米间隙电极的制造方法的剖视图，示出了形成电极层的步骤；
图5C为根据本发明的一个实施方式的纳米间隙电极的制造方法的剖视图，并且示出了配置金属粒子的步骤；
图6A示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的俯视图；
图6B示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的剖视图；
图7A示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的俯视图；
图7B示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的剖视图；
图8A示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的俯视图；
图8B示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的剖视图；
图9A示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的俯视图；
图9B示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的剖视图；
图10示出了根据本发明的一个实施方式的具有纳米间隙电极的纳米器件的俯视图；
图11示出了根据本发明的一个实施方式的设置有具有纳米间隙电极的纳米器件的集成电路的剖视图；
图12A示出了在实施例一中形成金粒子之前的纳米间隙电极的SEM图像；
图12B示出了在实施例一中形成有金粒子的纳米间隙电极的SEM图像；
图13A示出了实施例二中化学镀处理前的纳米间隙电极的SEM图像；
图13B示出了在实施例二中用条件一的化学镀液处理的纳米间隙电极的SEM图像；
图13C示出了在实施例二中用条件二的化学镀液处理的纳米间隙电极的SEM图像；
图14A示出了实施例二中化学镀处理前的纳米间隙电极的SEM图像；
图14B示出了实施例二中用条件一的化学镀液处理10秒的纳米间隙电极的SEM图像。
图14C示出了实施例二中用条件一的化学镀液处理20秒的纳米间隙电极的SEM图像；
图15A示出了实施例三中在未进行预处理的条件下制造的纳米间隙电极的SEM图像。
图15B示出了实施例三中通过使用溶液A的预处理制造的纳米间隙电极的SEM图像；
图15C示出了实施例三中通过使用溶液B的预处理制造的纳米间隙电极的SEM图像；
图16A示出了对实施例四所制造的纳米间隙电极的耐热性进行评价的样品的热处理前的SEM像；
图16B示出了通过对实施例四所制造的纳米间隙电极的耐热性进行评价的样品的热处理后的SEM图像；
图17A示出了对参考例的样品的耐热性进行评价的结果，并示出了样品一(钛(Ti)/铂(Pt)纳米间隙电极)热处理前的SEM图像；
图17B示出了对参考例的样品的耐热性进行评价的结果，并示出了样品一(钛(Ti)/铂(Pt)纳米间隙电极)热处理后的SEM图像；
图17C示出了对参考例的样品的耐热性进行评价的结果，并示出了样品二(钛(Ti)/金(Au)纳米间隙电极)热处理前的SEM图像；
图17D示出了对参考例的样品的耐热性进行评价的结果，并示出了样品二(钛(Ti)/金(Au)纳米间隙电极)热处理后的SEM图像；
图18A示出了对实施例五所制造的纳米间隙电极进行分子尺规化学镀3分钟后的样品的SEM像；
图18B示出了对实施例五所制造的纳米间隙电极进行分子尺规化学镀金6分钟的样品的SEM像。
图18C示出了对实施例五所制造的纳米间隙电极进行分子尺规化学镀金10分钟的样品的SEM像。
附图标记说明
100纳米间隙电极，102电极，104电极层，106金属粒子，108焊盘，110基板，112绝缘层，114金属层，116金属纳米粒子，118自组装单分子膜，120绝缘层，122电极间绝缘膜，124导线，126开关，128半导体基板，130MOS晶体管，132层间绝缘膜，134布线，200纳米器件，202集成电路。
具体实施方式
以下，参照附图等说明本发明的实施方式。然而，本发明可以以多种不同的方式来实施，但不应被解释为仅限于下面所述的实施例的描述。附图中为使说明更加清楚，与实际方式相比，可以具有示意性地表示各部分的宽度、厚度、形状等的情形。然而，这只是一个例子，并不限制对本发明的解释。另外，在本说明书和各个图中，对于与已经出现的图中相关的前述要素相同的要素，可以用相同的附图标记(或者在数字后附加a、b等的附图标记)来表示，并且适当省略详细说明。并且，对于各个要素标注“第一”、“第二”的文字是为了区分各个要素而使用的便利性标识，在未有特殊说明的情况下，不具有额外的意义。
在本说明书中，在没有特别说明的情况下，纳米间隙电极是指一对电极之间具有间隙部(缝隙)，且间隙部的间隙的长度(缝隙长度)为小于等于10nm，例如为1nm～10nm的长度。
在本说明书中，纳米器件是指包括纳米间隙电极的结构的器件。
第一实施方式
参照附图将对纳米间隙电极的结构和制造方法进行说明。
1-1纳米间隙电极的结构
图1A示出了根据本实施方式的纳米间隙电极100的俯视图。图1B表示虚线所包围的区域R的放大图。图1C示出了A1至A2之间的对应的剖视结构。在对于纳米间隙电极100的结构的以下描述中将参考上述图。
纳米间隙电极100中，第一电极102a的一个端部和第二电极102b的一个端部相对地配置且具有间隙。图1A示出了第一电极102a和第二电极102b呈矩形，并且各自的长度方向的一端相对地配置且具有纳米级间隙的状态。图1B示出了纳米间隙电极100的间隙部分的细节。第一电极102a构成为包括第一电极层104a和第一金属粒子106a。第二电极102b构成为包括第二电极层104b和第二金属粒子106b。第一金属粒子106a和第二金属粒子106b例如优选为通过化学镀形成的金属粒子，并且第一金属粒子106a和第二金属粒子106b分别紧贴在第一电极层104a的表面和第二电极层106b的表面上。第一金属粒子106a与第一电极层104a导通，第二金属粒子106b与第二电极层104b导通。此外，电极层是通过使金属膜等具有导电性的薄膜图案化而成型为能够作为电极发挥功能的形状的电极层。
图1B将第一电极层104a和第二电极层104b之间的间隔作为L1，并将第一金属粒子106a和第二金属粒子106b的间隔作为L2示出。即，L1表示配置金属粒子之前的纳米间隙电极的初始状态下的间隙的长度(缝隙长度)，L2表示配置金属粒子之后的纳米间隙电极的实际间隙的长度(缝隙长度)。纳米间隙电极100中，第一金属粒子106a和第二金属粒子106b之间所形成的间隙的长度(缝隙长度)L2优选为小于等于10nm。
纳米间隙电极100的间隙的长度(缝隙长度)L2被设为小于等于10nm，然而在适用于于纳米器件的情况下，可以根据其用途适当地调节。例如，当通过使用纳米间隙电极100构成用于供隧道电流流过的纳米器件时，间隙的长度(缝隙长度)L2优选为小于等于10nm，并且在适用于产生库仑阻塞的纳米器件的情况下，间隙的长度(缝隙长度)L2优选为小于等于5nm。
对于纳米间隙电极100间隙的长度(缝隙长度)、即第一金属粒子106a与第二金属粒子106b分离的距离，第一可以通过第一电极层104a和第二金属层114b的配置来控制。在此意义上，第一电极层104a和第二电极层104b的各个端部(前端部)的间隔L1为小于等于20nm、优选以小于等于15nm的间隔配置。
对于纳米间隙电极100的间隙长度(缝隙长度)，第二可以根据第一金属粒子106a和第二金属粒子106b所配置的位置来控制。第一金属粒子106a和第二金属粒子106b通过化学镀法形成。此时，通过使第一电极层104a和第二电极层104b的宽度W1为小于等于20nm、优选为小于等于15nm，可以使金属粒子优先在前端部生长。
第一电极层104a和第二电极层104b的膜厚T1可适当地设定，可以为小于等于20nm、优选可以为小于等于15nm。由此可以对第一电极层104a的一个端部和第二电极层104b的一个端部上配置的金属粒子的数量进行控制。另外，在将栅电极配置在纳米间隙电极100的下层侧以及上层侧的情况下，通过使第一电极层104a和第二电极层104b的膜厚T1为小于等于20nm、优选为小于等于15nm，可以使栅电压所产生的电场可靠地作用于间隙部。
即使使纳米间隙电极100的间隙长度(缝隙长度)为10nm左右，在第一电极层104a和第二电极层104b的宽度宽的情况下，在纳米器件上影响工作特性也成为问题。例如，在具有纳米间隙电极的单电子晶体管中，存在如下问题，即配置在间隙部分中的单电子岛被宽度宽的电极层电屏蔽，并且难以受到栅极电压所产生的电场的作用。
但是，通过将第一电极层104a和第二电极层104b的膜厚和宽度在本实施方式的范围内，在包括纳米间隙电极100和栅电极的纳米器件中，可以使栅电压所产生的电场可靠地作用于间隙部。另外，还可以对第一电极层104a的一个端部和第二电极层104b的一个端部上配置的金属粒子的数量进行控制。
纳米间隙电极100的间隙的长度(缝隙长度)可进一步根据第一金属粒子106a和第二金属粒子106b的大小来控制。通过将第一金属粒子106a和第二金属粒子106b较大地形成，使间隙的长度(缝隙长度)变小，通过将第一金属粒子106a和第二金属粒子106b较小地形成，使间隙的长度(缝隙长度)变大。另外，如后述地，第一金属粒子106a和第二金属粒子106b通过在化学镀中显现自行停止功能，可防止相互接触，从而可以对间隙的长度(缝隙长度)进行控制。
第一金属粒子106a及第二金属粒子106b在第一电极层104a以及第二电极层104b的各自表面上设置成一个块体(或者岛状的区域)。第一金属粒子106a及第二金属粒子106b具有如滴落在疏水性表面上的液滴般的半球状外观形状。在此，半球状是指具有连续曲面的球状表面，但不限于真正的球状表面。优选地，纳米间隙电极100不会使第一金属粒子106a及第二金属粒子106b的粒径变大。另外，第一电极层104a上的第一金属粒子106a以及第二电极层104b上的第二金属粒子106b在俯视方向上的一端至另一端的宽度期望为小于等于20nm，优选为小于等于15nm，更优选为小于等于10nm。此外，第一金属粒子106a及第二金属粒子106b的宽度是指在第一电极层104a及第二电极层104b各自的表面观测到的孤立金属粒子的最大宽度。
纳米间隙电极100中，第一金属层114a及第二金属层114b由第一金属制成，第一金属粒子106a以及第二金属粒子106b由第二金属制成。第一金属和第二金属的组合可被适当选择，优选为在第一金属和第二金属之间形成金属键，而形成合金的组合。通过如上所述的组合，可以将第一金属粒子106a以及第二金属粒子106b以与其它金属粒子孤立的状态分别设置在第一电极层104a以及第二电极层104b的各自表面上。
另外，第一金属粒子106a以及第二金属粒子106b也可以是由第一金属和第二金属制成的固溶体。第一金属粒子106a及第二金属粒子106b通过形成固溶体而实现固溶强化，从而可以提高纳米间隙电极100的机械稳定性。
从导电率、化学稳定性和表面形成自组装单分子膜的能力的观点来看，金(Au)适合用作形成纳米间隙电极的金属材料。然而，已知，金(Au)在处于纳米级时熔点低下，且因瑞利不稳定性而使其变得不稳定，导致形状发生变化。例如，已知，当金(Au)成为直径小于等于10nm的纳米粒子时，其形状不能以单独粒子来保持。另外，将具有纳米间隙电极的纳米器件应用于工业需要热稳定性。例如，在半导体集成电路的制造工艺中，纳米间隙电极需要400℃左右的耐热性。因此，纳米间隙电极不仅需要精确控制间隙的长度(缝隙长度)，而且需要具备热稳定性。
在此，具有纳米级曲率半径的金属表面的表面能与曲率半径的倒数成正比。当存在曲率半径不同的形状时，金属原子因瑞利不稳定性而存在表面扩散成具有大曲率半径且能量稳定的球状的趋势。表面扩散的移动速度与表面自扩散系数成正比、且与温度的倒数成反比。表面张力与曲率半径的倒数成正比。曲率半径越小，金属原子的表面扩散会越容易发生。
例如，当通过电子束蒸镀对基板上所形成的钛(Ti)膜的表面进行金(Au)的成膜，从而制造线宽为小于等于20nm的电极时，在常温下因瑞利不稳定性导致电极形状发生变化。这可以被认为是因为金(Au)在常温下的表面自扩散系数高达约10-13cm2/sec(C.Salvarezzo,J.Vara and A.J.Arvia)，「The Evaluation of SurfacefusionCoefficients of Gold and Platinum toms Electrochemical Interfaces from STM-SEM Imaging and Electrochemical Techniques」)J.电子制品Soc.Vol.137,No.7,2161(1990))。
因此，纳米间隙电极100适用如下组合，用于形成第一电极层104a及第二电极层104b的第一金属的表面自扩散系数小于用于第一金属粒子106a及第二金属粒子106b的第二金属的表面自扩散系数。换言之，在第一电极层104a以及第二电极层104b由第一金属制成、且第一金属粒子106a以及第二金属粒子106b由第二金属制成的情况下，适用如下组合，对于第一金属与第二金属的金属键所存在的表面上的第二金属的表面自扩散系数，其小于第二金属的表面自扩散系数。通过如上所述的组合，可抑制第二金属的表面扩散，从而可以使第一金属粒子106a及第二金属粒子106b具有半球状的形态且形成为单独的粒子。
作为第一金属与第二金属的组合的一个示例，作为第一金属使用铂(Pt)，作为第二金属使用金(Au)。具体来说，作为优选的一个方式可以示列出第一电极层104a以及第二电极层104b由铂(Pt)制成，第一金属粒子106a以及第二金属粒子106b由金(Au)制成。
即，通过将在常温下的表面自扩散系数为10-13cm2/sec的金(Au)和表面自扩散系数约为10-18cm2/sec的铂(Pt)进行组合，可以消除瑞利不稳定性的影响，并且可以获得结构稳定的纳米间隙电极100。即，通过在使用合适的金(Au)作为电极材料的同时，将相对于金(Au)的表面自扩散系数小的铂(Pt)进行组合，可以抑制金(Au)生长过程中的表面自扩散，并且可以显著地提高金纳米粒子的形状稳定性。铂(Pt)具有熔点高达1768℃、耐热性好、坚硬、化学稳定、耐久性高的特性。此外，由于铂(Pt)与金(Au)形成金属键，因此在铂(Pt)的表面上生长金(Au)粒子的过程中，可以抑制金(Au)的表面扩散，并可以使具有半球状表面的金(Au)粒子稳定地存在。
此外，金(Au)的表面自扩散系数为10-13cm2/sec，铂(Pt)的表面自扩散系数约为比金小五位数的10-18cm2/sec，且存在金(Au)与铂(Pt)的合金。因此，铂(Pt)表面上的金(Au)原子的表面自扩散系数与用金取代铂时的金(Au)原子的表面自扩散系数相比较小。因此，可以期望在由铂(Pt)制成的电极层104的表面上，抑制由金(Au)制成的金属粒子106的横向(平面方向)扩散。
假设在由第一金属制成的第一电极层104a及第二电极层104b的表面上的第二金属的横向扩散系数大的情况下，使由第二金属形成的金属粒子的粒径变大，引起粒子彼此之间相连的问题。在发生这种情况时，纳米间隙电极的形状会影响纳米器件的特性，从而引发不能获得所需特性的缺陷。
另一方面，如本实施方式所述地，在由第一金属(铂)制成的第一电极层104a及第二电极层104b的表面上，由第二金属(金(Au))制成的金属粒子106的横向扩散受到抑制。其结果，抑制金属粒子106的粒径变大，从而使金属粒子106成为小的半球状粒子。例如，在由铂(Pt)制成的第一电极层104a及第二电极层104b表面上，由金(Au)制成的第一金属粒子106a及第二金属粒子106b在俯视方向上的一端至另一端的宽度为小于等于20nm，优选为小于等于15nm，更优选为小于等于10nm，从而稳定地保持其形状。另外，如上所述的第一金属粒子106a以及第二金属粒子106b的曲率半径优选为小于等于12nm。
图1A、图1B和图1C示出了如上所述的第一金属粒子106a配置在第一电极层104a的一个端部，同样地第二金属粒子106b配置在第二电极层104b的一个端部的形态。第一金属粒子106a及第二金属粒子106b在俯视方向上的一端至另一端的宽度为小于等于20nm的大小。在配置有与该纳米间隙电极100相邻且作为栅电极发挥功能的第三电极102c和第四电极102d中的一者或两者时，可以增大静电容量。当使用如上所述的纳米间隙电极100制造单电子晶体管时，可以通过栅极偏置来调制漏极电流。
另外，在本实施方式中虽然示列了作为形成第一电极层104a以及第二电极层104b的第一金属使用铂(Pt)，并作为形成第一金属粒子106a以及第二金属粒子106b的第二金属使用金(Au)的情况，本发明并不限定于此。如果第一金属与第二金属形成合金，且满足如上所述的表面自扩散系数的关系，则也可以使用其它金属材料。
形成第一电极层104a以及第二电极层104b的铂(Pt)层设置在绝缘表面上。对于第一电极层104a及第二电极层104b，也可以在铂(Pt)层和基底面之间设置有其它金属层。为了提高铂(Pt)层的粘附性，也可以在铂(Pt)层和基底面之间设置有钛(Ti)层。用于提高铂(Pt)层的粘附性的层不限于钛(Ti)，可以适用由诸如铬(Cr)、钽(Ta)等其它过渡金属制成的层。
优选地，纳米间隙电极100将具有一端至另一端的宽度为小于等于20nm的大小的第一金属粒子106a和第二金属粒子106b成对地配置在间隙部中。假设在第一电极层104a和第二电极层104b各自的一端上配置有多个金属粒子时，无法良好地控制纳米间隙电极100的间隙部中配置的金属纳米粒子或功能分子。另外，在配置有用作栅电极的第三电极102c和第四电极102d中的一者或者两者的情况下，使栅极偏置难以在纳米间隙电极100的间隙部中配置的金属纳米粒子或者功能分子上起作用。
图1B示出了具有宽度W1的矩形的第一电极层104a以及第二电极层104b。纳米间隙电极100优选在第一电极层104a的一端配置有一个第一金属粒子106a，并在第二电极层104b的一端配置有一个第二金属粒子106b。为了获得如上所述的结构，第一电极层104a及第二电极层104b的宽度W1优选为小于等于20nm，进一步为小于等于15nm。通过将第一电极层104a及第二电极层104b的宽度设定在该数值范围内，可以将第一电极层104a以及第二电极层104b的一端上所形成的金属粒子的数量分别控制为一个。假设第一电极层104a及第二电极层104b的宽度为大于等于20nm，则会使一端并排有多个金属粒子106的概率增加，因此优选将宽度W1的值设定为小于等于20nm。
如图1C所示，第一金属粒子106a及第二金属粒子106b的截面为半球状且具有弯曲状的表面。因此，第一金属粒子106a与第二金属粒子106b相对的前端部分从基板110的表面分离而悬浮。通过该结构，在向第三电极102c和第四电极104d中的一者或两者施加电压时，能够使强电场作用于间隙部。
另一方面，在纳米器件中，当在间隙部(缝隙中)中允许存在多个单电子岛的情况下，也可以在纳米间隙电极的间隙部中配置有成对的多组金属粒子。
如图2A所示，将第一电极层104a及第二电极层104b的宽度W2设定为大于20nm的值。例如，将第一电极层104a及第二电极层104b的宽度W2设定为40nm或40nm左右，优选为30nm或30nm左右。通过将第一电极层104a及第二电极层104b的膜厚设定为小于等于20nm、优选为小于等于15nm，从而能够将相当于多个第一金属粒子106a及第二金属粒子106b的各个金属粒子在第一电极层104a及第二电极层104b的各自的宽度方向上配置多个。另外，如图2B所示，将第一电极层104a及第二电极层104b的膜厚T2设为大于20nm的值。例如，第一电极层104a及第二电极层104b的膜厚T2为40nm或40nm左右，优选为30nm或30nm左右。第一电极层104a及第二电极层104b的宽度为小于等于20nm，优选为小于等于15nm。由此，能够在第一电极层104a及第二电极层104b的厚度方向上配置有多个相当于第一金属粒子106a及第二金属粒子106b的各自的金属粒子。进而，虽然未图示，但通过将第一电极层104a及第二电极层104b的宽度设定为W2、且将膜厚设定为T2，能够在第一电极层104a及第二电极层104b的宽度方向上配置有多个金属粒子，同时能够在第一电极层104a及第二电极层104b的厚度方向上配置有多个金属粒子。换言之，通过将第一电极层104a及第二电极层104b的尺寸设定为大于通过化学镀所生成的金属粒子的尺寸，并形成为多个金属粒子能够并列设置的尺寸，从而在不直接控制成核位置的情况下，也能够控制第一电极层104a及第二电极层104b的端部上生成的第一金属粒子106a及第二金属粒子106b的数量。
在纳米间隙电极中，在第一电极层104a及第二电极层104b的各自的端部上允许配置有多个金属粒子的情况下，只需要适当设定第一电极层104a及第二电极层104b的宽度及膜厚即可。例如，可以将第一电极层104a及第二电极层104b的宽度设定为W1、膜厚设定为T2，也可以将宽度设定为W2、厚度设定为T1，也可以将宽度设定为W2、膜厚设定为T2。
第一电极层104a及第二电极层104b的形状并不局限于矩形状。例如，如图3A所示，第一电极层104a及第二电极层104b可以具有矩形形状的图案的前端被倒圆角的形状。另外，如图3B所示，第一电极层104a及第二电极层104b可以使矩形形状的图案的前端尖锐化成锐角。在如图3A和图3B所示的情况下，第一电极层104a及第二电极层104b的最大宽度可以具有大于20nm的值。即使在任意情况下，第一电极层104a及第二电极层104b的设置有金属粒子106的一个端部上包括有，宽度为小于等于20nm、优选为小于等于15nm、且膜厚为小于等于20nm、优选为小于等于15nm的区域时，可以在第一电极层104a和第二电极层104b的各自前端上设置第一金属粒子106a和第二金属粒子106b。
图4A和图4B是利用立体图示意性地示出了根据本实施方式的纳米间隙电极100的图。图4A示出了具有绝缘表面的基板110上所配置的第一电极层104a、第二电极层104b、第三电极层104c以及第四电极层104d。第一电极层104a和第二电极层104b各自的一个端部相对且间隔地配置。第三电极层104c与第四电极层104d以夹设有第一电极层104a和第二电极层104b的间隙的方式配置。在所述电极层内、至少第一电极层104a及第二电极层104b由如上所述的铂(Pt)制成、或以露出铂(Pt)表面的方式配置。
图4B示出了在第一电极层104a、第二电极层104b、第三电极层104c以及第四电极层104d的表面上配置有金属粒子的形态。当使用化学镀方法时，可以在电极层的表面上生成多个金属粒子。其中，在第一电极层104a和第二电极层104b相对且形成有间隙部的一个端部上配置有一对金属粒子。具体来说，在第一电极层104a的一个端部上配置有第一金属粒子106a，在第二电极层104b的一个端部上配置有第二金属粒子106b。第一金属粒子106a与第二金属粒子106b被配置为突出至第一电极层104a与第二电极层104b之间的间隙部，但通过使粒径控制在不超过间隙长度的大小，因此第一金属粒子106a与第二金属粒子106b相互不接触而分离地配置。如上所述，通过将第一电极层104a与第二电极层104b的一个端部以间隔开20nm、优选地以间隔开15nm的间隔配置，并使第一电极层104a及第二电极层104b的端部上所配置的第一金属粒子106a及第二金属粒子106b的曲率半径为小于等于12nm，从而可以使间隙的长度(缝隙长度)控制为小于等于10nm。换言之，在俯视方向上的电极层104的表面上，通过将第一金属粒子106a及第二金属粒子106b的一端至另一端的宽度设定为小于等于20nm，从而可以使间隙的长度(缝隙长度)控制为小于等于10nm。
如图4B所示的第一金属粒子106a及第二金属粒子106b可以通过化学镀制造，并可以通过化学镀的自行停止功能来精确地控制电极间隙。另外，通过化学镀形成金属粒子，在第一电极层104a以及第二电极层104b的表面上生成多个金属粒子106。但是，第一金属粒子106a以及第二金属粒子106b由于表面自扩散的控制、低核生成频率、化学镀的自行停止功能，不会形成为连续的覆膜。也就是说，第一金属粒子106a以及第二金属粒子106b各自金属粒子实质上以孤立的状态配置。在第一电极层104a以及第二电极层104b各自的表面上，只要不控制成核位置，则第一金属粒子106a以及第二金属粒子106b，会被随机配置。但是，通过将第一电极层104a及第二电极层104b的宽度设定为小于等于20nm、优选设定为小于等于15nm，从而可以在前端优先实现成核，进而可以确保配置第一金属粒子106a及第二金属粒子106b。
根据本实施方式，在纳米间隙电极100的间隙部中，间隔配置的第一金属粒子106a和第二金属粒子106b的一端至另一端的宽度可以设定为小于等于20nm，其间隔可以设置为小于等于10nm。
另外，如图1A所示，第一电极102a可以与第一焊盘108a连接，第二电极102b可以与第二焊盘108b连接。第一焊盘108a及第二焊盘108b为任意结构，只要适当设置即可。
1-2 纳米间隙电极的制造方法
1-2-1 制造工艺
参照附图描述纳米间隙电极100的制造方法。图5A示出了形成金属膜的步骤。用于制造纳米间隙电极100的基板优选具有绝缘表面。此外，为了形成精细图案，期望基板具有优异的平坦度和小的翘曲。例如，作为基板110，可以适当地使用硅晶圆，该硅晶圆的表面上形成有氧化硅膜等第一绝缘层112。由于通过热氧化形成在硅晶圆的表面上的第一绝缘层112为致密且其膜厚均匀性优异，因此为合适的。另外，作为基板110，可以使用石英基板、无碱玻璃基板、由氧化铝、氧化锆等具有绝缘性的氧化物材料制成的陶瓷基板等。
在第一绝缘层112的上表面上形成有金属层114。图5A示出了制备第一金属层114a和第二金属层114b作为金属层114的步骤。例如，第一金属层114a由钛(Ti)制成、且第二金属层114b由铂(Pt)制成。作为附着有金属粒子的母体的部分通过第二金属层114b形成。第一金属层114a并非为必要的结构，为提高与第二金属层114b的基底面的密合性而可以适当设置。第一金属层114a及第二金属层114b使用电子束蒸镀法、溅射法等薄膜制备工艺技术来制备。将钛(Ti)膜形成为2nm～10nm、例如形成为5nm的厚度作为第一金属层114a，将铂(Pt)膜形成为5nm～20nm、例如形成为10nm的厚度作为第二金属层114b。
图5B示出了将第一金属层114a、第二金属层114b图形化而制备具有纳米级间隙(缝隙)的第一电极层104a以及第二电极层104b的步骤。第一金属层114a及第二金属层114b的图案化利用光刻或电子束光刻技术来进行。即，通过制备光刻胶掩模，并对第一金属层114a及第二金属层114b进行蚀刻，从而制备第一电极层104a及第二电极层104b。另外，虽然未图示，但在制备第一金属层114a及第二金属层114b之前，可以在基板110上形成光刻胶掩模，其后可以形成第一金属层114a及第二金属层114b。通过剥离光刻胶掩膜而使第一金属层114a及第二金属层114b剥离，从而可以制备第一电极层104a及第二金属层114b。将第一电极层104a与第二电极层104b之间的间隔L1制成为小于等于20nm、优选为小于等于15nm、例如小于等于7.5nm。另外，将第一电极层104a及第二电极层104b的宽度制成为小于等于20nm、优选为小于等于15nm、例如为17nm。
图5C示出了制备第一金属粒子106a以及第二金属粒子106b的步骤。第一金属粒子106a及第二金属粒子106b优选通过化学镀法来制备。作为化学镀金法中使用的溶液和还原剂，有毒物质氰化物(cyanide)是众所周知的。然而，在本实施方式中，使用碘酒进行化学镀金。在化学镀金中，使用溶解有碘酒与金箔的溶液作为化学镀液，使用L(+)-抗坏血酸(C6H8O6)作为还原剂。
通过执行化学镀，在第一电极层104a以及第二电极层104b的表面上生长金属粒子106。可以通过在第一电极层104a及第二电极层104b的表面上的任意位置上进行生长而获得第一金属粒子106a以及第二金属粒子106b。但是，由于将第一电极层104a以及第二电极层104b各自的一个端部形成为小于等于20nm的宽度，因此优先在端部成核，从而确保生成金属粒子106。
在化学镀的过程中，在第一电极层104a及第二电极层104b的表面上，存在有抗坏血酸以及金的一价正离子。此时，抗坏血酸作为还原剂发挥作用，因此在第一电极层104a及第二电极层104b的表面上形成有存在电子的状态。在第一电极层104a及第二电极层104b的表面上，通过表面自行催化反应使金离子还原成金而实现镀金。由此，如图5C所示，在第一电极层104a和第二电极层104b各自的端部上分别生长有第一金属粒子106a以及第二金属粒子106b。但是，当第一金属粒子106a以及第二金属粒子106b生长而变大后，两个个金属粒子之间的间隔会变窄。在此情况下，在第一金属粒子106a与第二金属粒子106b之间形成有亥姆霍层兹层(吸附于电极表面的溶剂/溶质分子或溶质离子层)，从而形成为金离子无法进入间隙的状态。因此，在第一金属粒子106a和第二金属粒子106b之间的间隔变窄时，不会进行镀覆。即，通过使用扩散速率控制反应系统，能够使自行停止功能发挥作用以控制缝隙间隔。
第一金属粒子106a和第二金属粒子106b以半球状的形态形成，在第一电极层104a和第二电极层104b的表面上。优选将具有半球状表面的第一金属粒子106a以及第二金属粒子106b的一端至另一端的宽度设定为小于等于20nm。另外，第一金属粒子106a及第二金属粒子106b的曲率半径优选为小于等于12nm。第一金属粒子106a以及第二金属粒子106b的一端至另一端的宽度以及曲率半径可以根据化学镀的处理时间来控制。
当使用铂(Pt)作为第一电极层104a以及第二电极层104b的情况下，在铂(Pt)的表面上还原析出的金(Au)与铂(Pt)进行金属键合。由此，金(Au)在铂(Pt)的表面上的横向扩散被抑制，并且金(Au)以形成球状表面的方式生长。
如上所述，通过对现有中不经常使用的铂(Pt)的表面进行化学镀金，如图5C所示地使第一金属粒子106a与第二金属粒子106b靠近，制造出具有间隙地配置的纳米间隙电极100。对于第一金属粒子106a和第一电极层104a、以及第二金属粒子106b和第二电极层104b，实质上通过金(Au)与铂(Pt)进行金属键合，从而使第一金属粒子106a及第二金属粒子106b分别稳定地配置在第一电极层104a及第二电极层104b各自的表面上。
1-2-2 化学镀原理
作为本实施方式中使用的化学镀液，可以使用在碘酒溶液(在乙醇溶剂中溶解有I2及KI2-的溶液)中溶解有金箔的溶液。通过使用如上所述的化学镀液，可以进行使用由金的饱和状态引起化学反应的自催化型化学镀金。
所述化学镀的原理如下。碘酒中所溶解的金达到饱和状态，达到以下平衡状态。
[化学式1]
Figure BDA0002720100860000221
[化学式2]
Figure BDA0002720100860000222
在碘酒溶液中，达到以下平衡状态。
[化学式3]
Figure BDA0002720100860000231
式(3)为吸热反应，通过加热溶液使平衡趋向右侧。因此，生成I-、I3-，通过式(1)和式(2)的反应生成三价金离子(Au3+)。在该状态下，通过加入作为还原剂的L(+)-抗坏血酸(C6H8O6)，通过式(3)的还原反应，增加I-离子的比例。
[化学式4]
Figure BDA0002720100860000232
当通过该反应将电极浸入到溶液中时，化学平衡式(1)和式(2)的反应转化为化学镀金的左侧的反应。
在铂电极的表面上，一价金离子(Au+)被还原并成核。此外，在成核的金的表面上进行自催化型化学镀金。由于L(+)-抗坏血酸在该镀液中处于过饱和状态，因此I3-被连续还原为I-，从而抑制蚀刻。
如上所述，在镀槽中，通过在铂的表面上还原一价金离子(Au+)使成核化学镀金与金(Au)核上化学镀金的两种反应激烈地发生。
1-2-3 分子尺规化学镀法
在制备图5C中所示的第一金属粒子106a以及第二金属粒子106b的步骤，可以适用分子尺规化学镀法。分子尺规镀覆法是使用作为保护基团的表面活性剂分子作为分子尺规的化学镀法，同样地可以制造纳米间隙电极100。
在分子尺规化学镀法中，加入含有金(Au)的碘酒溶液和还原剂，并且使用化学镀液，该化学镀液中含有发挥分子尺规功能的表面活性剂。作为表面活性剂，可以使用例如烷基三甲基溴化铵、烷基三甲基卤化铵、烷基三甲基氯化铵、烷基三甲基碘化铵、二烷基二甲基溴化铵、二烷基二甲基氯化铵、二烷基二甲基碘化铵、烷基苄基二甲基溴化铵、烷基苄基二甲基氯化铵、烷基苄基二甲基碘化铵、烷基胺、N-甲基-1-烷基胺、N-甲基-1-二烷基胺、三烷基胺、油胺、烷基二甲基膦、三烷基膦、烷基硫醇等。
将表面活性剂化学吸附在化学镀过程中所析出的金属粒子上。表面活性剂具有烷基链，该烷基链通过交互嵌合而埋入到第一金属粒子106a与第二金属粒子106b之间的间隙(纳米缝隙间)，使化学镀自行停止。在这种化学镀方法中，可以通过改变表面活性剂的烷基链的长度来控制间隙的长度(缝隙长度)。即，在加长烷基链长度时，可以加长纳米间隙电极间隙的长度(缝隙长度)。
如上所述，在间隙部中具有至少一对金属粒子的纳米间隙电极也可以通过分子尺规化学镀法来制造。在使用分子标化学镀法时，可以根据表面活性剂的烷基链长度来控制纳米间隙电极的间隙的长度(缝隙长度)。
根据本实施方式，通过使用化学镀法，可以精确地控制纳米间隙电极的电极间隔(缝隙)。更具体地说，通过在铂(Pt)的表面上进行化学镀金，可以制造具有小于等于10纳米的电极间隔(缝隙)的纳米间隙电极。此外，通过使用溶解有无毒碘酒和金箔的溶液作为化学镀液、以及L(+)-抗坏血酸(C6H8O6)作为还原剂，可以在室温下一次性地大量地制造纳米间隙电极。
第二实施方式
本实施方式示出了使用第一实施方式所述的纳米间隙电极的纳米器件的一个例子。本实施方式所述的纳米器件200a具有作为单电晶体管操作的结构。
2-1 纳米器件的结构1
图6A示出了纳米器件200a的俯视图，图6B示出了对应于B1-B2之间的剖视结构。纳米器件200a包括配置在基板110上的如下结构，包括第一绝缘层112、纳米间隙电极100(第一电极102a和第二电极102b)、以及与纳米间隙电极100的间隙部相邻地配置的第三电极102c和第四电极102d。第一电极102a包括第一电极层104a和第一金属粒子106a，第二电极102b包括第二电极层104b和第二金属粒子106b。在本实施方式中，第一金属粒子106a与第二金属粒子106b之间的间隔优选为小于等于5nm。
纳米器件200a还包括自组装单分子膜(SAM：Self-Assembled Monolayer)118。自组装单分子膜118设置为至少覆盖第一电极102a和第二电极102b。换言之，自组装单分子膜118设置为至少覆盖第一金属粒子106a和第二金属粒子106b的表面。
自组装单分子膜118包括第一官能团和第二官能团，该第一官能团化学吸附在用于形成第一金属粒子106a和第二金属粒子106b的金属原子上，第二官能团与第一官能团键合。第一官能团是硫醇基、二硫代氨基甲酸酯基和黄原酸酯基中任一个基。第二官能团是烷、烯、将烷或烯的氢原子中的一部分或全部置换为氟的物质、氨基、硝基和酰胺基中的任一个基。
例如，自组装单分子膜118通过自组装烷硫醇的单分子膜形成。自组装单分子膜118具有拒水性且起到稳定地保持表面的作用。在自组装单分子膜118的烷硫醇中混合有少量的烷二硫醇(Alkane dithiol)。烷二硫醇是在烷链的两端配置有含有硫(S)的键合基团即硫醇的物质，并且硫(S)存在于烷硫醇单分子膜的各个位置。在烷硫醇中混入烷二硫醇是通过如下来实现的，即通过在烷二硫醇溶液中浸渍覆有烷硫醇自组装单分子膜118的电极，用烷二巯硫醇取代烷硫醇的一部分来实现。
纳米器件200a包括位于第一电极102a和第二电极102b之间的间隙中的金属纳米粒子116。金属纳米粒子116是直径为几纳米的粒子，且使用金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、铱(Ir)、铂(Pt)等。金属纳米粒子116吸附有自组装单分子混合膜而被用作绝缘膜设置，自组装单分子混合膜通过自组装单分子和有机分子之间的反应来形成。与用于构成自组装单分子膜118的分子的直链部分键合的烷硫醇等分子在自组装单分子膜118的周围键合。引入到第一电极102a与第二电极102b之间的间隙部的金属纳米粒子116与自组装单分子膜118的烷二硫醇所含的硫(S)发生化学键合，从而成为稳定状态。
纳米器件200a上覆盖有第二绝缘层120，该第二绝缘层120设置为嵌入有自组装单分子膜118和金属纳米粒子116。第二绝缘层120可以用作纳米器件200a的保护膜。
基板110使用硅晶圆、石英基板、氧化铝基板、氧化锆基板、无碱玻璃基板等。作为基板110，在使用硅晶圆的情况下，为了确保形成电极102的表面的绝缘性，优选设置有第一绝缘层112。作为第一绝缘层112，利用氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜或氧化镁膜等无机绝缘膜形成。
第一电极102a、第二电极102b、第三电极102c以及第四电极102d具有与第一实施方式所述的结构相同的结构，且与第一实施方式相同地制造。
纳米器件200a作为单电子晶体管操作。即，第一电极102a为源电极、第二电极102b为漏电极、第三电极102c以及第四电极102d为栅电极。本实施方式的纳米器件200a向第三电极102c和第四电极102d施加相同的电压。用作栅电极的第三电极102c和第四电极102d中的一者可以被省略。
配置在第一电极102a和第二电极102b之间的间隙部的金属纳米粒子116作为单电子岛(也称为"库仑岛")发挥功能。纳米器件200a在第一电极102a和第二电极102b之间显现有由伴随库伦阻塞现象的隧穿效应引发的电子流。
作为栅电极发挥功能的第三电极102c以及第四电极102d与金属纳米粒子116之间设置有第二绝缘层120。换言之，第三电极102c和第四电极102d与金属纳米粒子116电绝缘。第三电极102c以及第四电极102d作为栅电极发挥功能，可以对第一电极102a和第二电极102b之间流动的电流进行调制。即，在纳米器件200a中，由伴随库仑阻塞现象的隧穿效应引发的电流(漏极电流)在源电极和漏电极之间流动，并且可以通过施加到栅极的电压来调制漏极电流。
纳米器件200a可以用功能分子代替金属纳米粒子116。即，可以在第一电极102a与第二电极102b之间的间隙部中配置有功能分子。作为功能分子，可以举例出具有π共轭骨架的分子/低聚物。即使用功能分子取代金属纳米粒子116，也可以同样地使纳米器件200a操作。
2-2纳米器件的结构2
图7A和图7B示出了纳米器件200a的另一结构。图7A示出了纳米器件200a的俯视图，图7B示出了对应于B3-B4之间的剖视结构。与图6A及图6B所示的纳米器件的不同之处在于第三电极102c、第四电极102d的结构。
如图7A所示，第三电极102c和第四电极102d配置为与纳米间隙电极100的间隙部重叠。如图7B所示，第三电极102c配置在第二绝缘层120的上层侧，第四电极102d配置在绝缘层104的下层侧。如上所述，图7A和图7B中所示的纳米器件200a中，第三电极102c和第四电极102d不位于与纳米间隙电极100相同的平面上，而是其间假设有绝缘层并配置在不同层的上侧或下侧。
图7A和图7B中所示的纳米器件200a中，第三电极102c以及第四电极102d用作栅电极。第三电极102c与第一金属粒子106a和第二金属粒子106b之间的间隔可以通过第一绝缘层112与第一电极层104a和第二电极层104b的膜厚来调整。另外，第四电极102d与第一金属粒子106a和第二金属粒子106b之间的间隔可以通过第二绝缘层120的膜厚来调整。例如，通过使第一绝缘层112和第二绝缘层120的膜厚变薄，可以使第三电极102c及第四电极102d与第一金属粒子106a以及第二金属粒子106b靠近。通过使第一电极层104a以及第二电极层104b的膜厚变薄也同样使第三电极102c及第四电极102d与第一金属粒子106a以及第二金属粒子106b靠近。第一绝缘层112及第二绝缘层120通过等离子体CVD(Chemical VaporDeposition)法等气相沉积法制成，第一电极层104a及第二电极层104b通过蒸镀法或溅射法制成，因此可以实现薄膜化。
图7A和图7B中所示的纳米器件200a中，第三电极102c和第四电极102d用作栅电极。在这种情况下，在电极层104上，通过将第一金属粒子106a以及第二金属粒子106b的一端至另一端的宽度设定为小于等于20nm，可以使栅极电压所产生的电场作用于金属纳米粒子116。另外，通过对第一绝缘层112、第二绝缘层120进行薄膜化，可以使第三电极102c及第四电极102d与金属纳米粒子116靠近，从而可可在低电压下驱动纳米器件200a。
另外，在图7A和图7B中，虽然示出了第三电极102c和第四电极102d两者，但本实施方式并不限于此，还可以仅设置一个(仅第三电极102c或者第四电极102d)。
如本实施方式所述地，通过使用第一实施方式所述的纳米间隙电极，可以实现作为纳米器件之一的单电子晶体管。纳米间隙电极的间隔长度(缝隙长度)通过化学镀的自行停止功能来精确控制。其结果，可以抑制单电子晶体管的特性偏差。此外，由于纳米间隙电极对热稳定，因此可以提高单个电子器件的可靠性。
第三实施方式
本实施方式示出了使用第一实施方式所述的纳米间隙电极的纳米器件的一个例子。本实施方式所述的纳米器件200b具有作为逻辑运算器件操作的结构。
图8A示出了由纳米器件实现的纳米器件200b的俯视图。图8B示出了对应于图8A所示的C1-C2之间的剖视结构。本实施方式涉及的纳米器件200b具有纳米间隙电极100(第一电极102a和第二电极102b)、配置在纳米间隙电极100的间隙(缝隙)中的金属纳米粒子116、用于调整金属纳米粒子116的电荷的第三电极102c、第四电极102d以及第五电极122。纳米器件200b中，第一电极102a及第二电极102b可以用作源电极及漏电极。另外，纳米器件200b中，第三电极102c、第四电极102d以及第五电极122b用作栅电极。
与第二实施方式相同地，自组装单分子膜118可以设置在第一金属粒子106a和第二金属粒子106b的表面上。金属纳米粒子116可以与自组装单分子膜118的烷二硫醇中所含的硫(S)化学键合。金属纳米粒子116可以以与第二实施方式相同的方式用功能分子取代。
第一电极102a、第二电极102b、第三电极102c、第四电极102d以及金属纳米粒子116具有与第二实施方式的纳米器件200a相同的结构。如图8A所示，第五电极122覆盖纳米间隙电极100的间隙部，且配置在与金属纳米粒子116重叠的位置。另外，如图8B所示，第五电极122配置在第二绝缘层120上。
本实施方式中的纳米器件200b具有与单电子晶体管相同的结构。纳米器件200b可以通过施加到栅电极的栅极电压，对金属纳米粒子116所形成的单电子岛的电荷进行调制。由此，在源电极与漏电极间(纳米间隙电极100)观察到周期性地出现电流流动状态和电流不流动状态这两种状态的所谓库仑振荡现象。
对于具有三个栅电极的纳米器件200b，可以利用如上所述现象，用作用于执行排他逻辑和(XOR:exclusive OR)、否定排他逻辑和(XNOR:exclusive not OR)动作的逻辑运算器件。即，在纳米器件200b的三个栅电极上，通过施加与逻辑值“0”和“1”对应的电压，可以响应于XOR或XNOR逻辑的逻辑输出。能够执行如上所述逻辑运算的纳米器件200b的详细操作与国际公开号2014/142039所公开的逻辑运算器件的详细操作相同。
本实施方式涉及的纳米器件200b通过使用第一实施方式所述的纳米间隙电极，即使在作为逻辑运算器件操作时，也能够谋求提高操作的稳定性和可靠性。即，纳米间隙电极的间隙的长度(缝隙长度)通过化学镀的自行停止功能来精确控制，因此可以抑制逻辑运算器件的特性偏差。此外，由于纳米间隙电极对热稳定，因此可以提高逻辑运算器件的可靠性。
第四实施方式
本实施方式示出了使用第一实施方式所述的纳米间隙电极的纳米器件的一个例子。本实施方式所述的纳米器件200c在电流-电压特性中具有迟滞，并且具有作为存储器件发挥功能的结构。
图9A示出了纳米器件200c的俯视图，图9B示出了对应于D1-D2之间的剖视结构。纳米器件200c包括设置在基板110上的第一绝缘层112以及位于第一绝缘层112上的纳米间隙电极100(第一电极102a和第二电极102b)。纳米间隙电极100的结构与第一实施例中的结构相同。纳米器件200c在第一金属粒子106a和第二金属粒子106b中的一个或两个上附着有至少一个卤素离子124。
作为卤素离子124，可以使用溴离子、氯离子或碘离子等。卤素离子124存在于纳米间隙电极100的间隙中，并且影响导电性。另外，卤素离子124并非以均等数量配置在第一电极102a和第二电极102b的两者上，而是配置为偏置于其中任意一者的金属粒子上。
当向纳米间隙电极100施加电压时，卤素离子124的价态发生变化。其结果，会发生氧化还原反应，或者使间隙中存在的卤素离子的数量发生变化。由此，使对导电有贡献的卤素离子的数量发生变化，进而使第一电极102a与第二电极102b之间的导电性发生变化。作为另一种解释，可以认为，通过向纳米间隙电极100施加电压而使卤素离子124发生迁移，因此导电性会发生变化。通过这种现象，纳米间隙电极100的电流-电压特性具有迟滞。
因此，纳米器件200c中，设定写入电压(Vwrite)、读取电压(Vread)、擦除电压(Verase)作为施加到第一电极102a的电压，并使纳米器件200c作为存储器件操作。所述三种电压的关系设定为如下关系成立:
(1)写入电压(Vwrite)<0<读取电压(Vread)<擦除电压(Verase)
(2)或写入电压(Vwrite)>0>读取电压(Vread)>擦除电压(Verase)
通过设置上述的工作电压，纳米器件200c可以作为内存器件实现写入、读取、擦除三种功能。即使施加到纳米间隙电极100的电压低下，纳米器件200c也可以在间隙(缝隙中)中产生高电场。因此，纳米器件200c可以容易地改变卤素离子124的化合价。纳米器件200c不需要高电压，因此可以降低功耗。
卤素离子124可通过将含有卤素离子的表面活性剂混合到第一实施方式所述的化学镀液中，并进行化学镀，从而可以将卤素离子124配置在纳米间隙电极100上。
在本实施例中，为实现通过纳米器件200c实现存储器件，使用纳米间隙电极。本实施方式的纳米器件200c能够谋求提高操作稳定性、低电压驱动和可靠性。纳米间隙电极的间隙的长度(缝隙长度)通过化学镀的自行停止功能来精确控制，因此可以抑制内存器件的特性偏差。此外，由于纳米间隙电极对热稳定，因此可以提高存储器件的可靠性。
第五实施方式
本实施方式示出了使用第一实施方式所述的纳米间隙电极的纳米器件的一个例子。本实施方式所述的纳米器件200d具有浮栅，并且可以用作存储器件。
图10示出本实施方式涉及的纳米器件200d的结构。纳米器件200d具有与第二实施方式中的纳米器件200a相同的结构。即，纳米器件200d包括纳米间隙电极100(第一电极102a和第二电极102b)、第三电极102c以及第四电极102d。纳米间隙电极100包括第一金属粒子106a以及第二金属粒子106b，至少在上述金属粒子106的表面上设置有自组装单分子膜118。金属纳米粒子116配置在纳米间隙电极100的间隙部(缝隙)中的这一点也与第二实施方式相同。
纳米器件200d中，第四电极102d用作栅电极，且构成为施加栅极电压Vg。第三电极102c用作浮栅电极，且构成为通过开关126施加浮动电压Vf。纳米间隙电极100中，第一电极102a用作源电极，且与电流表连接。第二电极102b用作漏电极，且构成为施加漏极电压Vd。
纳米器件200d在第一电极102a(相当于源电极)与第二电极102b(相当于漏电极)之间流动有电流的状态下，向第三电极102c(相当于浮栅电极)施加浮动电压Vf。在此之后，即使关闭开关126，纳米器件200d也可以通过第三电极102c(相当于浮栅电极)所存储的电荷，保持金属纳米粒子116的电荷状态。另外，根据施加到第三电极102c(相当于浮栅电极)的电压，可以使金属纳米粒子116的电荷状态阶段性地不同。作为其结果，可以使在纳米间隙电极100之间流动的电流阶段性地不同。因此，通过将浮动电压Vf以多阶段地发生变化，使金属纳米粒子116的电荷状态阶段性地不同，并且可以将其用作多值存储器。
如上所述的操作与国际公开号2016/031836所公开的纳米器件相同。然而，本实施方式涉及的纳米器件200d通过具有第一实施方式所述的纳米间隙电极100，从而能够抑制了器件特性的偏差、使耐热性优异、并提高可靠性。
第六实施方式
本实施方式示出了由第二实施方式至第五实施方式例示的纳米器件和形成有MOS晶体管等电子器件的集成电路。
图11示出了本实施方式涉及的集成电路202的一个方式。集成电路202在半导体基板128上设置有晶体管、二极管等电子装置，集成电路202通过布线与该电子装置连接，并形成有具有预定功能的电路。图11示出了将MOS晶体管130作为电子器件的一个例子。
利用层间绝缘膜132嵌入MOS晶体管130。在纳米器件200与MOS晶体管130之间设置有多层的层间绝缘膜。可以在层间绝缘膜之间形成有多层布线。图11中示出了从MOS晶体管130侧层叠有第一层间绝缘膜132a、第二层间绝缘膜132b的结构。构成为纳米器件200的基底面的第二层间绝缘膜132b与第一实施方式中所描述的第一绝缘层112相对应，并优选通过无机绝缘膜形成。例如，第二层间绝缘膜132b通过氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氧化镁膜等无机绝缘膜形成。另外，优选通过化学机械研磨(CMP)等方法对第二层间绝缘膜132b的上表面进行平坦化。
在第二层间绝缘膜132b上的上层侧设置有纳米器件200。纳米器件200通过贯通第二层间绝缘膜132b的布线134，与例如MOS晶体管130电连接。
根据用途适当地选择纳米器件200的种类。即，可以将第二实施方式所述的单电子晶体管、第三实施方式所述的逻辑运算器件、第四实施方式所述的存储器件、第五实施方式所述的具备浮栅的存储器件等根据用途的各种结构作为纳米器件适用于集成电路202。例如，通过使用第二实施方式涉及的纳米器件200a，能够实现以低功耗操作的集成电路。此外，可以通过使用第四实施方式的纳米器件200c和第五实施方式的纳米器件200d来形成存储单元。
还利用第二绝缘层120嵌入纳米器件200。在第二绝缘层120的上层上，还可以形成有多层的布线、凸点等。如第一实施方式所述地，构成纳米器件200的纳米间隙电极100具有高耐热性，因此可以并入到半导体集成电路的工艺中。例如，如第一实施例所述的纳米间隙电极的制造可以在金属化工艺中进行。
如本实施方式所述，纳米器件可以用作构成半导体集成电路的器件之一。
实施例一
本实施例示出了有关纳米间隙电极的制造示例。纳米间隙电极的制造工艺包括制造用作电极的基体的铂电极的步骤、以及在铂电极的表面上施加化学镀金的步骤。
1.铂(Pt)电极的制造
本实施例示出了使用铂(Pt)制造第一电极102a以及第二电极102b的一个例子。在本实施例中，将第一电极至第四电极称为铂电极。
作为用于制造铂电极的基板，使用在其表面上形成有氧化硅膜的硅晶圆。通过使用丙酮和乙醇的超声波清洗、紫外线(UV)臭氧处理等对基板进行清洗，从而形成清洁的表面。
用旋转器将电子束光阻溶液(混合有ZEP-520A(日本ZEON株式会社)和ZEP-A(日本ZEON株式会社)的光阻溶液)涂敷在基板的表面(氧化硅膜的表面)上而形成光阻膜，并进行预烘烤。将形成有光阻膜的基板设置在电子束光刻装置(由ELIONIX制造的ELS-7500EX)中，对光阻膜进行电子束光刻，并形成其上形成有用于形成电极的图案的光阻膜。然后，进行显影处理，形成具有开口的图案部分(与电极图案对应的部分)的光阻图案。
然后，使用电子束蒸镀装置(岛津制造所制造的E-400EBS)从形成有图案的光阻膜的上侧形成钛(Ti)膜，并且进一步形成铂(Pt)膜。形成钛(Ti)膜是为了提高铂(Pt)膜的附着性。将钛(Ti)膜的膜厚设定为3nm，并将铂(Pt)膜的膜厚设定为10nm。
将层叠有钛(Ti)膜和铂(Pt)膜的基板浸渍到剥离液(ZDMAC(由日本Zeon株式会社制造))中并使其静置发泡从而剥离形成有图案的光阻膜。层叠有钛(Ti)膜和铂(Pt)膜的金属层随光阻膜的剥离而一同被剥离。由此，在光阻膜的开口图案的一部分中残留有金属层，且其余一部分与光阻膜一同被剥离而去除。因此，在基板上制造有铂电极(更准确地说，层叠有钛/铂的电极)。
然后，制造用于测量电特性的接触焊盘。在对形成有铂电极的基板进行清洗之后，涂敷正性光阻并进行预烘烤而形成光阻膜。用掩模对准器(由三笠株式会社制造的MA-20)对光阻膜进行曝光并显影，从而形成具有与用于探针接触的焊盘相对应的开口图案的光阻膜。
利用电子束蒸镀装置(岛津制造的E-400EBS)形成层叠有钛(Ti)膜和铂(Pt)膜的金属层。此后，剥离光阻膜的同时剥离金属层，从而形成用于探针接触的焊盘。
用扫描电子显微镜(Scanning Electron Microscope:SEM)观察如上所述制造的铂(Pt)电极的结果在图12A中示出。从SEM图像中确认到形成有间隙的长度(缝隙长度)为纳米级的铂电极。
2.金属粒子的形成
在铂(Pt)电极上形成金属粒子。使用金(Au)作为金属粒子的材料。通过化学镀法在铂(Pt)电极上制备金(Au)粒子。以下示出了在铂(Pt)电极上用碘化学镀金法制造纳米间隙电极的详细步骤。
2-1化学镀液的制备
制造化学镀液。将纯度为99.99％的金(Au)箔放入容器中，加入碘酒进行搅拌，然后静置。进一步加入L(+)-抗坏血酸(C6H8O6)，加热后静置。静置过的溶液用离心机分离。提取离心分离过的溶液的上清液，并将其加入到另一个装有L(+)-抗坏血酸(C6H8O6)的容器中，加热并搅拌。然后，静置，从而制备用于化学镀的含金(Au)碘酒液。
2-2化学镀
在执行化学镀金之前，对铂电极进行清洗。用丙酮和乙醇进行清洗。清洗后，利用氮气吹扫对表面进行干燥，用UV―臭氧处理去除表面的有机物。
执行化学镀金的预处理。作为铂(Pt)电极的预处理，利用酸对表面进行处理。
在镀槽中加入超纯水和含金(Au)的碘酒液，调节化学镀液的浓度。在镀槽中，向8微升含金(Au)的碘酒液中加入8毫升超纯水。将形成有铂电极的基板浸渍10秒。对从镀槽中取出的基板用超纯水冲洗，然后用乙醇和丙酮依次煮沸。之后，进行吹扫而对基板进行干燥。
如上所述制造的样品的SEM图像在图12B中示出。如SEM图像中明确示出地，观察到在铂(Pt)电极表面上生长有金粒子。
表1示出了用长度测量SEM对化学镀前后的铂电极尺寸进行评价的结果。对于铂电极的间隙的长度(缝隙长度)为17.8nm，测量出化学镀后的间隙的长度(缝隙长度)为2nm。另外，铂电极的宽度从17nm变为20nm。此外，观察到间隙部的金粒子的曲率半径为小于等于10。
[表1]
Figure BDA0002720100860000361
此外，从图12B所示的SEM图像中，观察到附着在铂电极上的多个金粒子中的每一个都是孤立的。观察到，在铂电极的间隙(前端部分)中形成有一对金粒子，并且形成有间隙(缝隙)。
根据实施例一的结果确认到，通过对铂电极进行化学镀金，能够制造出利用金粒子形成有纳米间隙的纳米间隙电极。
实施例二
本实施例示出了化学镀的处理条件依赖性。作为化学镀的条件，对化学镀液的浓度和处理时间进行了比较评价。
使用在实施例一中制备的含金(Au)的碘酒液，通过改变用超纯水稀释的浓度进行了评价。以用8ml超纯水稀释8μl原液的条件(以下称为“条件一”)以及用8ml超纯水稀释10μl的原液的条件(以下为“条件二”)的两个等级对调节后的化学镀液进行了评价。
对化学镀液浓度依赖性的评价结果在图13A，图13B和图13C中示出。图13A示出了铂电极的初始状态的SEM图像，图13B示出了在条件一的化学镀液中浸渍10秒的样品的SEM图像，图13C示出了在条件二的化学镀液中浸渍10秒的样品的SEM图像。
根据图13A，图13B和图13C所示的SEM图像确认到，浓度高的化学镀液中金(Au)的生长速度较快，并且金粒子也有生长较大的趋势。在使用条件一的化学镀液的情况下，确认到形成有半球状的金粒子。进一步地，在条件一的化学镀液的情况下，观察到保持了纳米间隙电极的间隙，并确认到产生了自行停止功能。另外，观察到在铂电极的边缘部上具有优先形成有半球状金属粒子的趋势。由此推测，通过设计铂电极的形状，可以控制金粒子的生成位置。另一方面，在使用条件二的化学镀液的情况下，观察到通过化学镀，金粒子的生长速度快，并且粒径尺寸有增大的趋势。
其次，图14A，14B和14C示出了在条件一的化学镀液中改变化学镀处理时间的结果。图14A示出了铂电极的初始状态，图14B示出了进行了10秒化学镀的样品的SEM图像，图14C示出了进行了20秒化学镀的样品的SEM图像。
与图14B所示的化学镀处理时间为10秒的情况相比，在进行20秒的样品中观察到金(Au)粒子的生长较大。该结果表明，通过进行10秒的化学镀，可以获得金(Au)粒子生长但未变大且以孤立状态存在的纳米间隙电极。
此外，从图14B和图14C的对比中可以确认，即使增加化学镀的处理时间，纳米间隙也会保持不变，并且自行停止功能在化学镀中起作用。
使用条件一的化学镀液的情况下，在铂表面上的一个金原子被还原，在其核生长时，将化学镀层的时间使设定20秒时，相邻的核相连接而导致半球状金粒子的粒径增大。这表明，一价金离子的还原在铂表面继续进行，从而形成半球状金粒子。
本实施例的结果显示，通过调整化学镀液的浓度及化学镀处理时间，可以控制间隙的长度(缝隙长度)，以配合纳米间隙电极间隙所引入的纳米粒子或功能分子的尺寸，同时利用自关闭功能。
实施例三
本实施例示出了对于铂电极上施加化学镀金之前的预处理中的硬化的评价结果。铂电极的制备条件与实施例一相同。
预处理的评价是在如下三种条件下进行的：(1)未经过预处理；(2)利用溶液A(用超纯水稀释过的HCl)进行处理；(3)利用溶液B(用超纯水稀释过的HClO4)进行处理。
图15A，15B和15C示出了在各个条件下进行处理的样品的SEM图像，并且示出了化学镀金之后的状态。在各个样品中，使用通过将8微升的镀液用8毫升超纯水进行稀释的镀液，进行10秒的化学镀金处理。图15A示出未进行预处理的样品的SEM图像，图15B为示出用溶液A处理的样品的SEM图像，图15C为用溶液B处理的样品的SEM图像。
如图15A，15B和15C所示，根据预处理的进行与否和预处理条件的不同，显示了金粒子的不同生长状态。在图15A所示的未进行预处理的样品中，发现了10nm至40nm的相对较大尺寸的金粒子。在该条件下，确认了金粒子聚类。在图15B所示的溶液A的预处理中，化学镀金的速度变慢。使用溶液A时，观察到金在铂表面呈半球状(Hemispheric)地核生长。另外，在使用图15C所示的溶液B的预处理中，观察到金(Au)粒子在铂(Pt)表面上均匀生长。在利用溶液B的预处理中，观察到与使用溶液A相比，在更短的时间内形成均匀的金(Au)膜。
根据本实施例，在对铂电极进行化学镀之前，根据预处理的进行与否和预处理条件的不同，确认到金(Au)的生长不同。预处理被认为有助于金粒子生长时的成核，并且使化学镀的速度迟缓，从而可以使金粒子在分散状态下生长。
实施例四
本实施例示出了对于纳米间隙电极的耐热性的评价结果。在实施例一中制造的纳米间隙电极在200℃下热处理2小时，并通过SEM观察热处理前后的形状变化。
图16A示出了热处理前的样品的SEM图像，图16B示出了热处理后的SEM图像。利用化学镀金在铂电极上部分地生长金粒子的纳米间隙电极在200℃下热处理2小时后发生变化，但观察到间隙部的金粒子以与热处理前相同的状态存在。对热处理前的图16A和热处理后的图16B的SEM图像进行详细比较，可以看出，在第一电极102a和第二电极102b上存在着粒度不变的金粒子和粒度发生变化的金属粒子。
另一方面，对于比第一电极102a以及第二电极102b宽的第一焊盘108a以及第二焊盘108b上的金粒子，在热处理后成为无法确认到该粒子的状态。第一焊盘108a及第二焊盘108b上的金粒子由于难以分离配置且金原子发生扩散，因此金粒子形状发生变化，使铂电极表面构成为被金粒子覆盖的结构。因此，很明显，电极宽度会影响金粒子的形成过程。
另外，在第一电极102a以及第二电极102b上的金粒子的粒径发生变化的情况下，相邻的金粒子在铂电极表面上发生接触，金原子由于瑞利不稳定性而使其进行表面自扩散，将要成为能量稳定且曲率半径大的球状。此时，由于相邻金粒子中的一个金粒子被另一个金粒子拉拢，同时可以观察到粒径大的金粒子和金粒子的消失。
另一方面，彼此不接触且在铂电极表面上分离配置的金粒子的粒径没有发生变化且保持结构。尤其，间隙部中的金粒子以与热处理前相同的状态存在是重要的，这表明间隙部中的金粒子具有强烈的分离配置的趋势。
此外，即使在200℃的热处理中也未发生形状变化，这促进了金粒子与铂电极中的铂的固溶化，并且通过固溶强化可以形成比金粒子更坚固的固溶粒子。
另一方面，有报告称，在铂电极代替金电极进行用化学镀金而形成的纳米间隙电极中，会因200℃下的热处理而导致破坏电极结构(V.M.Serdio，et al.，Nanoscale，4，(2012)，p.7161)。由此，确认到，在本实施例中制造的纳米间隙电极对热稳定。
[参考例]
对实施化学镀金的钛(Ti)/铂(Pt)纳米间隙电极(以下称为“样品一”)和钛(Ti)/金(Au)纳米间隙电极(以下称为“样品二”)的耐热性进行了评价。此外，样品一和样品二都具有通过化学镀在电极表面上均匀地形成金的结构。耐热性试验在400℃下进行了2小时。
图17A示出了热处理前的样品一的SEM图像，图17B示出了热处理后的SEM图像。结果表明，即使在400℃下对样品1热处理2小时，样品一的结构仍保持不变。图17C示出了热处理前的样品二的SEM图像，图17D示出了热处理后的SEM图像。通过在400℃下对样品二热处理2小时，观察到样品二的电极消失。由此，确认到，样品二的结构的耐热性低于样品一的耐热性。
考虑到上述结果，认为在铂(Pt)上进行化学镀的金(Au)原子与铂(Pt)原子之间形成金属-金属键，并且由于铂(Pt)-金(Au)键具有比金(Au)-金(Au)键更大的键能，因此可以维持纳米间隙电极的形状。
此外，不仅形成有金-铂界面，而且通过金和铂的合金化，使金粒子固溶化，从而形成固溶强化的金-铂粒子，并且可以制造具有比铂上的金粒子更高的耐热性和更坚固的间隙结构。
此外，与通过化学镀形成均匀的金(Au)的纳米间隙电极相比，由于金粒子被分散形成的纳米间隙电极存在于铂电极表面而使金-铂键合，从而难以发生金的表面自扩散，因此可以认为金粒子其曲率半径小，且在结构上更稳定。即，为了获得坚固的间隙结构，重要的是在铂表面上金粒子不与相邻的金粒子相互接触，而是分离配置。因此，认为金(Au)粒子分散在铂电极上的纳米间隙电极适合于执行开关操作的晶体管等有源器件。
实施例五
作为实施例五，通过使用分子尺规化学镀方法制造纳米间隙电极。
制备第一电极层104a及第二电极层104b。然后，准备化学镀液。用28毫升25毫摩尔的烷基三甲基溴化铵(Alkyltrimethylammonium Bromide)作为分子尺规进行测量。在此，测量120微升50毫摩尔的氯金酸水溶液。加入1毫升乙酸作为酸、0.1摩尔、3.6毫升L(+)-抗坏血酸(Ascorbic acid)作为还原剂，加以搅拌制成镀液。
在实施例五中，C12TAB分子用作烷基三甲基溴化铵。
将已制备的具有第一电极102a及第二电极102b的基板浸渍在化学镀液中3分钟、6分钟、10分钟左右。由此，通过实施例五的分子尺规化学镀法制造具有间隙的电极。
图18A示出了使用EB光刻技术制造第一电极102a和第二电极层102b、并进行分子尺规化学镀的SEM图像。当进行分子尺规化学镀金3分钟时，生长出多个半球状的化学镀金。图18B示出了进行分子尺规化学镀金6分钟后，分子尺规化学镀金粒子在间隙部中增长，间隙长度因分子尺规而变窄。图18C示出了进行10分钟的分子化学镀金的情况，并且进行分子化学镀金而形成覆盖铂电极表面的镀金层。因分子尺规引起的间隙控制机制，在第一电极102a及第二电极层102b处形成有由分子尺规的分子长所形成的间隙。如上所述，当使用分子尺规化学镀金方法时，显示出可以通过半球状化学镀金形成金粒子彼此相对的间隙，并且可以通过分子尺规精确地控制间隙长度。

Claims (27)

1.一种纳米间隙电极，其特征在于，包括：
第一电极，所述第一电极包括第一电极层和第一金属粒子，所述第一金属粒子配置在所述第一电极层的一个端部上；以及
第二电极，所述第二电极包括第二电极层和第二金属粒子，所述第二金属粒子配置在所述第二电极层的一个端部上，
所述第一金属粒子与所述第二金属粒子之间具有间隙、且所述第一金属粒子与所述第二金属粒子相对地配置，
所述第一金属粒子的一端至另一端的宽度以及所述第二金属粒子的一端至另一端的宽度小于等于20nm，
所述第一金属粒子与所述第二金属粒子之间的间隙的长度小于等于10nm。
2.根据权利要求1所述的纳米间隙电极，其特征在于，
在所述第一电极的表面上，除了包括有所述第一金属粒子之外，还包括有多个其它金属粒子，在所述第二电极的表面上，除了包括有所述第二金属粒子之外，还包括有多个其它金属粒子，
在所述第一电极的表面上，所述第一金属粒子与所述多个其它金属粒子非相互接触而分离，在所述第二电极的表面上，所述第二金属粒子与所述多个其它金属粒子非相互接触而分离。
3.根据权利要求1或2所述的纳米间隙电极，其特征在于，
所述第一金属粒子和所述第二金属粒子为半球状。
4.根据权利要求1或2所述的纳米间隙电极，其特征在于，
用于形成所述第一电极层和所述第二电极层的第一金属的表面自扩散系数比用于形成所述第一金属粒子和所述第二金属粒子的第二金属的表面自扩散系数小。
5.根据权利要求4所述的纳米间隙电极，其特征在于，
位于所述第一金属与所述第二金属之间存在金属键合的表面上的所述第二金属的表面自扩散系数比第二金属的表面自扩散系数小。
6.根据权利要求4所述的纳米间隙电极，其特征在于，
所述第一金属与所述第二金属是形成合金的组合。
7.根据权利要求6所述的纳米间隙电极，其特征在于，
所述第一金属粒子以及所述第二金属粒子是所述第一金属与所述第二金属的固溶体。
8.根据权利要求4所述的纳米间隙电极，其特征在于，
所述第一金属为铂，所述第二金属为金。
9.根据权利要求4所述的纳米间隙电极，其特征在于，
所述第一电极层和所述第二电极层包括设置在绝缘表面上的钛层和位于该钛层上的铂层。
10.根据权利要求1所述的纳米间隙电极，其特征在于，
所述第一电极层的所述一个端部的宽度和所述第二电极层的所述一个端部的宽度小于等于20nm。
11.根据权利要求1所述的纳米间隙电极，其特征在于，
所述第一电极层的一个端部的膜厚和所述第二电极层的一个端部的膜厚小于等于20nm。
12.一种纳米间隙电极的制造方法，其特征在于，所述纳米间隙电极的制造方法包括：
在具有绝缘表面的基板上形成第一电极层和第二电极层，所述第一电极层和所述第二电极层各自的一端以相互之间具有间隙且相对地形成；以及
将形成有所述第一电极层和所述第二电极层的基板浸渍在化学镀液中，以分别在所述第一电极层的至少前端部分以及所述第二电极层的至少前端部分形成金属粒子，所述化学镀液为在含有金属离子的电解液中混入有还原剂的化学镀液，
使形成所述第一电极层及所述第二电极层的金属与所述化学镀液中所含的金属进行金属键合，并使所述金属粒子的一端至另一端的宽度生长为小于等于10nm的大小，将所述第一电极层的前端所形成的金属粒子与所述第二电极层的前端所形成的金属粒子之间的间隙的长度形成为小于等于10nm。
13.根据权利要求12所述的纳米间隙电极的制造方法，其特征在于，
在所述第一电极层的表面和所述第二电极层的表面上离散地形成多个金属粒子。
14.根据权利要求12或13所述的纳米间隙电极的制造方法，其特征在于，
将所述金属粒子形成为半球状。
15.根据权利要求12或13所述的纳米间隙电极的制造方法，其特征在于，
所述第一电极层和所述第二电极层由铂制成，用含有金离子的化学镀液进行化学镀。
16.根据权利要求15所述的纳米间隙电极的制造方法，其特征在于，
所述金属粒子以铂与金的固溶体形成。
17.根据权利要求12所述的纳米间隙电极的制造方法，其特征在于,
将所述第一电极层的一个端部的宽度和所述第二电极层的一个端部的宽度形成为小于等于20nm。
18.根据权利要求12所述的纳米间隙电极的制造方法，其特征在于，
将所述第一电极层的一个端部的膜厚和所述第二电极层的一个端部的膜厚形成为小于等于20nm。
19.根据权利要求12所述的纳米间隙电极的制造方法，其特征在于，
在将形成有所述第一电极层和所述第二电极层的基板浸渍在所述化学镀液中之前，利用酸对所述第一电极层的表面和所述第二电极层的表面进行处理。
20.一种纳米器件，其特征在于，所述纳米器件包括：
第一电极，所述第一电极包括第一电极层和第一金属粒子，所述第一金属粒子配置在所述第一电极层的一个端部上；
第二电极，所述第二电极包括第二电极层和第二金属粒子，所述第二金属粒子配置在所述第二电极层的一个端部上；以及
金属纳米粒子或功能分子，
所述第一电极与所述第二电极以所述第一金属粒子与所述第二金属粒子相对的方式配置，并具有间隙，
所述金属纳米粒子或所述功能分子配置在所述第一金属粒子与所述第二金属粒子之间的间隙中，
所述第一金属粒子以及所述第二金属粒子的一端至另一端的宽度小于等于10nm，
所述第一金属粒子与所述第二金属粒子之间的间隙的长度小于等于10nm。
21.根据权利要求20所述的纳米器件，其特征在于，
所述纳米器件包括绝缘层，所述绝缘层设置在所述第一电极的上方和所述第二电极的上方，并且嵌入有所述金属纳米粒子或所述功能分子。
22.根据权利要求21所述的纳米器件，其特征在于，
所述纳米器件包括被所述绝缘层覆盖的第三电极，所述第三电极与所述第一金属粒子与所述第二金属粒子之间的间隙部相邻，并与所述第一金属粒子和所述第二金属粒子绝缘地配置。
23.根据权利要求22所述的纳米器件，其特征在于，
所述纳米器件包括被所述绝缘层覆盖的第四电极，所述第四电极与所述第一金属粒子与所述第二金属粒子之间的间隙部相邻，并与所述第一金属粒子和所述第二金属粒子绝缘，所述第四电极与所述第三电极相对地配置。
24.根据权利要求23所述的纳米器件，其特征在于，
所述纳米器件包括第五电极，所述第五电极在所述绝缘层上与所述金属纳米粒子或功能分子重叠。
25.根据权利要求20所述的纳米器件，其特征在于，
所述纳米器件配置有卤素离子来代替金属纳米粒子或功能分子。
26.根据权利要求23所述的纳米器件，其特征在于，
所述第三电极和所述第四电极中的一者用作浮栅电极，以用于控制所述金属纳米粒子或功能分子的电荷状态。
27.一种集成电路，其特征在于，所述集成电路的半导体基板上设置有根据权利要求20至26中任一项所述的纳米器件、以及电子器件。
CN201980025414.0A 2018-03-02 2019-02-28 纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米器件 Pending CN111989775A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-038092 2018-03-02
JP2018038092 2018-03-02
PCT/JP2019/007937 WO2019168123A1 (ja) 2018-03-02 2019-02-28 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

Publications (1)

Publication Number Publication Date
CN111989775A true CN111989775A (zh) 2020-11-24

Family

ID=67805380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980025414.0A Pending CN111989775A (zh) 2018-03-02 2019-02-28 纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米器件

Country Status (5)

Country Link
US (1) US20200395453A1 (zh)
JP (1) JP6763595B2 (zh)
CN (1) CN111989775A (zh)
TW (1) TWI772618B (zh)
WO (1) WO2019168123A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2019272661A1 (en) * 2018-05-21 2021-01-21 Innovasion Labs Pinc, Inc. Parallel integrated nano components (PINC) and related methods and devices
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device
EP4071228A4 (en) * 2019-12-03 2023-12-06 Japan Science and Technology Agency NANOPORE STRUCTURE AND BASE SEQUENCE ANALYSIS DEVICE COMPRISING A NANOPORE STRUCTURE

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235879A (ja) * 2004-02-18 2005-09-02 National Institute Of Advanced Industrial & Technology ソース電極とドレイン電極間の空隙をチオールもしくはジスルフィド分子被覆金属微粒子で処理したナノスケール電界効果素子
JP2006265648A (ja) * 2005-03-24 2006-10-05 Hitachi Chem Co Ltd 無電解金めっき液再調製方法、無電解金めっき方法及び金イオン含有液
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
JP4054881B2 (ja) * 2006-02-06 2008-03-05 松下電器産業株式会社 単電子半導体素子の製造方法
WO2014142040A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 電子素子
CN104303313A (zh) * 2012-02-28 2015-01-21 独立行政法人科学技术振兴机构 纳米器件及其制作方法
KR20150130439A (ko) * 2013-03-09 2015-11-23 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 논리 연산 소자
WO2016031836A1 (ja) * 2014-08-29 2016-03-03 国立研究開発法人科学技術振興機構 ナノデバイス
CN106206685A (zh) * 2011-03-08 2016-12-07 国立研究开发法人科学技术振兴机构 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
WO2017132567A1 (en) * 2016-01-28 2017-08-03 Roswell Biotechnologies, Inc. Massively parallel dna sequencing apparatus
CA3053103A1 (en) * 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261328A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
KR102150053B1 (ko) * 2013-09-06 2020-08-31 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전극쌍, 그 제작 방법, 디바이스용 기판 및 디바이스
EP3121853B1 (en) * 2015-07-23 2022-01-19 ams AG Method of producing an optical sensor at wafer-level and optical sensor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235879A (ja) * 2004-02-18 2005-09-02 National Institute Of Advanced Industrial & Technology ソース電極とドレイン電極間の空隙をチオールもしくはジスルフィド分子被覆金属微粒子で処理したナノスケール電界効果素子
JP2006265648A (ja) * 2005-03-24 2006-10-05 Hitachi Chem Co Ltd 無電解金めっき液再調製方法、無電解金めっき方法及び金イオン含有液
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
JP4054881B2 (ja) * 2006-02-06 2008-03-05 松下電器産業株式会社 単電子半導体素子の製造方法
CN106206685A (zh) * 2011-03-08 2016-12-07 国立研究开发法人科学技术振兴机构 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
CN104303313A (zh) * 2012-02-28 2015-01-21 独立行政法人科学技术振兴机构 纳米器件及其制作方法
WO2014142040A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 電子素子
KR20150130439A (ko) * 2013-03-09 2015-11-23 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 논리 연산 소자
WO2016031836A1 (ja) * 2014-08-29 2016-03-03 国立研究開発法人科学技術振興機構 ナノデバイス
WO2017132567A1 (en) * 2016-01-28 2017-08-03 Roswell Biotechnologies, Inc. Massively parallel dna sequencing apparatus
CA3053103A1 (en) * 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing

Also Published As

Publication number Publication date
JP6763595B2 (ja) 2020-09-30
WO2019168123A1 (ja) 2019-09-06
TW201945274A (zh) 2019-12-01
TWI772618B (zh) 2022-08-01
JPWO2019168123A1 (ja) 2020-07-30
US20200395453A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US20200395453A1 (en) Nanogap electrode and method of making the same, and nano-device having a nanogap electrode
KR101572228B1 (ko) 나노 갭 길이를 가지는 전극 구조의 제작 방법 및 그것에 의해 얻어지는 나노 갭 길이를 가지는 전극 구조, 및 나노 디바이스
US20070252131A1 (en) Method of interconnect formation using focused beams
KR101985347B1 (ko) 나노 디바이스 및 그 제조 방법
Song et al. Self-assembled nanostructured resistive switching memory devices fabricated by templated bottom-up growth
JP2006222428A (ja) 多孔性物質を用いた不揮発性ナノチャンネルメモリ素子
Zhitenev et al. Chemical modification of the electronic conducting states in polymer nanodevices
US20130026434A1 (en) Memristor with controlled electrode grain size
Tyagi et al. Molecular electrodes at the exposed edge of metal/insulator/metal trilayer structures
Balliou et al. Low-dimensional polyoxometalate molecules/tantalum oxide hybrids for non-volatile capacitive memories
Conklin et al. Controlling Polarization Dependent Reactions to Fabricate Multi‐Component Functional Nanostructures
JP2008124188A (ja) 電極構造体及びその製造方法、並びに電子デバイス
US11380861B2 (en) Monomolecular transistor
KR102123955B1 (ko) 전자 소자
Rao et al. Bottom-up meets top down: An integrated approach for nano-scale devices
Tabib-Azar et al. Non-volatile solid-electrolyte memory devices: Electronic versus optical latent image formation in silver and copper halides
Yu Seed-Mediated Crystallization of Charge-Transfer Complexes and Their Applications for Gas Sensing
Haque Single-electron Transport Spectroscopy Studies Of Magnetic Molecules And Nanoparticles
Di Spigna Electronica Devices and Interface Strategies for Nanotechnology
Janes et al. Circuit characteristics of molecular electronic components
Vanoni Electronic transport, field effect and doping in pentacene nanorods and monolayer thin film prepared by combination of nano-fabrication and self-assembly
Lei One-dimensional nanomaterials: Synthesis and applications
Xu Electron transport in atomic and molecular wires
Rinaldi et al. Nano-Bio Electronic Devices Based on DNA Bases and Proteins
Kane Nanoparticle necklace network arrays exhibiting room temperature single-electron switching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination