TW201945274A - 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置 - Google Patents

Abstract

目的之一在於：對熱更為穩定，更為精準控制奈米縫隙電極之間隙部的間隔（縫隙間隔）。奈米縫隙電極包含具有第1電極層與配置於第1電極層之一端部之第1金屬粒子的第1電極，以及具有第2電極層與配置於第2電極層之一端部之第2金屬粒子的第2電極。第1金屬粒子與第2金屬粒子相對配置並帶有間隙，第1金屬粒子及第2金屬粒子之自一端至另一端的最大幅寬為20 nm以下，第1金屬粒子與第2金屬粒子之間隙的長度為10 nm以下。

Description

奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置

本發明係關於具有奈米尺度之縫隙間隔的電極及其製作方法，以及具有奈米縫隙電極的奈米裝置。

半導體積體電路中，已遵循摩爾定律（Moore’s law）使積體度呈指數函數增大。然而，半導體積體電路的微細化技術據說已逐漸逼近極限。面對此種技術上進步的極限，已發展使用由下而上（bottom-up）之手法而非由上而下（top-down）之手法實現嶄新電子裝置的研究，所述由下而上之手法係自物質最小單位之原子或結構所定義之分子來構成裝置，所述由上而下之手法係將材料加工而微細化。舉例而言，已發展利用化學鍍之自停功能之奈米縫隙電極、於奈米縫隙電極之間配置有金屬奈米粒子之奈米裝置的研究（參照非專利文獻1～15。）。

『非專利文獻』
《非專利文獻1》：Victor M. Serdio、Shuhei Takeshita、Yasuo Azuma、Toshiharu Teranishi、Yutaka Majima，「Self-terminated Nanogap Electrodes by Electroless Gold Plating」，第61屆應用物理學會春季學術演講會，17p-F11-10，（2014年）
《非專利文獻2》：大沼悠人、東康男、真島豐，「電極幅寬狹窄之奈米縫隙電極的製作（電極幅の狭いナノギャップ電極の作製）」，第62屆應用物理學會春季學術演講會，14p-A20-6，（2015年）
《非專利文獻3》：越村將臣、東康男、真島豐，「化學鍍金奈米縫隙電極的初始電極膜厚相依性（無電解金メッキナノギャップ電極の初期電極膜厚依存性）」，第63屆應用物理學會春季學術演講會會議論文集，21a-S323-8，（2016年）
《非專利文獻4》：Pipit Uky Vivitasari1、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima，「Molecular Single-Electron Transistor Device using Sn-Porphyrin Protected Gold Nanoparticles」，第63屆應用物理學會春季學術演講會會議論文集，21a-S323-9，（2016年）
《非專利文獻5》：Chun Ouyang、Yousoo Kim、Kohei Hashimoto、Hayato Tsuji、Eiichi Nakamura、Yutaka Majima，「Coulomb Staircase on Rigid Carbon-bridged Oligo (phenylenevinylene) between Electroless Au Plated Nanogap Electrodes」，第63屆應用物理學會春季學術演講會會議論文集，21a-S323-11，（2016年）
《非專利文獻6》：Yoonyoung Choi、Yasuo Azuma、Yutaka Majima，「Single-Electron Transistors made by Pt-based Narrow Line Width Nanogap Electrodes」，第77屆應用物理學會秋季學術演講會會議論文集，13a-C42-2，（2016年）
《非專利文獻7》：東康男、大沼悠人、坂本雅典、寺西利治、真島豐，「在奈米粒子單電子電晶體中之閘極電容的奈米縫隙電極形狀相依性（ナノ粒子単電子トランジスタにおけるゲート容量のナノギャップ電極形状依存性）」，第77屆應用物理學會秋季學術演講會會議論文集，13a-C42-3，（2016年）
《非專利文獻8》：Yoon Young Choi、Yasuo Azuma、Yutaka Majima，「Study of Single-Electron Transistor based on Platinum Nanogap Electrodes」，KJF International Conference on Organic Materials for Electronics and Photonics，PS-004，（2016年）
《非專利文獻9》：Yoon Young Choi、Yasuo Azuma、Yutaka Majima，「Robust Pt-based Nanogap Electrodes for Single-Electron Transistors」，第64屆應用物理學會春季學術演講會會議論文集，14p-E206-7，（2017年）
《非專利文獻10》：Ain Kwon、Yoon Young Choi、Yasuo Azuma、Yutaka Majima，「Au Electroless-Plated Nanogap Electrodes on Pt Surface」，第64屆應用物理學會春季學術演講會會議論文集，14p-E206-8，（2017年）
《非專利文獻11》：越村將臣、Yoon Young Choi、東康男、曾根正人、真島豐，「鉑上電鍍金的奈米縫隙電極（白金上電解金メッキナノギャップ電極）」，第64屆應用物理學會春季學術演講會會議論文集，15p-P5-3，（2017年）
《非專利文獻12》：居藤悠馬、Chun Ouyang、橋本康平、辻勇人、中村榮一、真島豐，「碳交聯寡聚伸苯乙烯單分子線電晶體（炭素架橋オリゴフェニレンビニレン単分子ワイヤトランジスタ）」，第64屆應用物理學會春季學術演講會會議論文集，14a-E206-2
《非專利文獻13》：浦山修平、Seung Joo Lee、津田知拓、高野遼、新谷亮、野崎京子、真島豐，「醌型稠環寡聚矽呃單分子裝置的電氣傳導（キノイド型縮環オリゴシロール単分子デバイスの電気伝導）」，第64屆應用物理學會春季學術演講會會議論文集，14a-E206-3，（2017年）
《非專利文獻14》：Pipit Uky Vivitasari、Yoon Young Choi、Ain Kwon、Yasuo Azuma、Masanori Sakamoto、Toshiharu Teranishi、Yutaka Majima，「Gate Oscillation of Chemically Assembled Single-Electron Transistor Using 2 nm Au Nanoparticle」，第78屆應用物理學會秋季學術演講會會議論文集，7a-PB1-4，（2017年）
《非專利文獻15》：Victor M. Serdio V.、Yasuo Azuma、Shuhei Takeshita、Taro Muraki、Toshiharu Teranishi、Yutaka Majima，「Robust nanogap electrodes by self-terminating electroless gold plating」，Nanoscale，（2012年），4，p.7161

本發明之目的之一在於：對熱更為穩定，更為精準控制奈米縫隙電極之間隙部的間隔（縫隙間隔）。並且，本發明之目的之一在於：提供藉由閘極電極形成於間隙部之電場會有效作用的奈米縫隙電極。

本發明之一實施型態相關之奈米縫隙電極，包含具有第1電極層與配置於第1電極層之一端部之第1金屬粒子的第1電極，以及具有第2電極層與配置於第2電極層之一端部之第2金屬粒子的第2電極。第1金屬粒子與第2金屬粒子相對配置並帶有間隙，第1金屬粒子及第2金屬粒子之自一端至另一端的幅寬為20 nm以下，第1金屬粒子與第2金屬粒子之間隙的長度為10 nm以下。

本發明之一實施型態相關之奈米縫隙電極之製作方法，其包含：於具有絕緣表面的基板上以各自之一端相對並帶有間隙的方式形成第1電極層與第2電極層，將形成有第1電極層及第2電極層的基板浸漬於在包含金屬離子的溶液混入有還原劑的化學鍍液，於第1電極層及第2電極層之至少末端部分分別形成金屬粒子。包含：使形成第1電極層及第2電極層的金屬與化學鍍液所包含的金屬形成金屬鍵結，使金屬粒子之自一端至另一端的幅寬成長為20 nm以下的大小，將形成於第1電極層之末端的金屬粒子與形成於第2電極層之末端的金屬粒子之間的間隙之長度形成為10 nm以下。

本發明之一實施型態相關之奈米裝置，其包含：具有第1電極層與配置於第1電極層之一端部之第1金屬粒子的第1電極、具有第2電極層與配置於第2電極層之一端部之第2金屬粒子的第2電極，以及金屬奈米粒子或功能分子。第1電極與第2電極以第1金屬粒子與第2金屬粒子相對的方式配置並帶有間隙，金屬奈米粒子或功能分子配置於第1金屬粒子與第2金屬粒子之間隙，第1金屬粒子及第2金屬粒子之自一端至另一端的幅寬為20 nm，第1金屬粒子與第2金屬粒子之間隙的長度為10 nm以下。

根據本發明之一實施型態，在具有金屬粒子的奈米縫隙電極中，藉由以化學鍍形成金屬粒子時顯現自停功能，可將金屬粒子之自一端至另一端的幅寬做成20 nm以下，同時將間隙部之間隔做成10 nm以下。

以下參照圖式等，同時說明本發明之實施型態。惟本發明能以多種相異態樣實施，並非受以下示例之實施型態之記載內容限定解釋者。圖式為使說明更為明確，相比於實際態樣，針對各部的幅寬、厚度、形狀等有示意表現的情形，但終究為一例，並非限定本發明之解釋者。並且，在本說明書與各圖中，有時會對與相關於已出現之圖而於前已述者同樣的構件，標註相同符號（或於數字之後標註a、b等之符號），適時省略詳細的說明。再者，對於各構件標註「第1」、「第2」之文字，係用以區別各構件之便宜上的標識，除非特別說明，否則沒有額外的意義

在本說明書中，所謂奈米縫隙電極，除非特別註記，否則定為係指於一對電極間具有間隙部（縫隙）且間隙部之間隙的長度（縫隙長度）為10 nm以下，例如1 nm～10 nm之長度者。

在本說明書中，所謂奈米裝置，定為係謂包含奈米縫隙電極之構造的裝置者。

第1實施型態

茲參照圖式說明本發明之一實施型態相關之奈米縫隙電極的結構及製作方法。

1-1.奈米縫隙電極的結構

圖1A繪示本實施型態相關之奈米縫隙電極100的俯視圖，圖1B繪示以虛線圍繞之區域R的放大圖，圖1C繪示對應於A1―A2間的截面結構。針對奈米縫隙電極100的結構，在以下之說明中，做成參照此些圖式者。

奈米縫隙電極100中，第1電極102a及第2電極102b之一端部配置成相對並帶有間隙。圖1A揭示如下狀態：第1電極102a及第2電極102b係矩形形狀，各自的長邊方向之一端配置成對向並帶有奈米尺度之間隙。圖1B揭示奈米縫隙電極100之間隙部的細節。第1電極102a包含第1電極層104a與第1金屬粒子106a而構成，第2電極102b包含第2電極層104b與第2金屬粒子106b而構成。第1金屬粒子106a及第2金屬粒子106b，舉例而言，以藉由化學鍍形成者為佳，設置成分別密接於第1電極層104a及第2電極層106b之表面。第1金屬粒子106a係與第1電極層104a導通，第2金屬粒子106b係與第2電極層104b導通。此外，所謂電極層，係謂將金屬膜等具有導電性的薄膜圖案化而成形為得發揮作為電極之功能的形狀者。

圖1B揭示將第1電極層104a與第2電極層104b的間隔定為L1，將第1金屬粒子106a與第2金屬粒子106b的間隔定為L2。亦即，L1係配置金屬粒子前之奈米縫隙電極之初始狀態之間隙的長度（縫隙長度），L2表示配置金屬粒子後之奈米縫隙電極之實際之間隙的長度（縫隙長度）。奈米縫隙電極100以由第1金屬粒子106a與第2金屬粒子106b形成之間隙的長度（縫隙長度）L2為10 nm以下為佳。

奈米縫隙電極100之間隙的長度（縫隙長度）L2雖做成10 nm以下，但在對於奈米裝置之應用中，可依其用途適當調整。舉例而言，在使用奈米縫隙電極100構成穿隧電流流通之奈米裝置的情況下，以將間隙的長度（縫隙長度）L2做成10 nm以下為佳，在應用於顯現庫侖阻斷之奈米裝置的情況下，以將間隙的長度（縫隙長度）L2做成5 nm以下為佳。

奈米縫隙電極100之間隙的長度（縫隙長度），亦即第1金屬粒子106a與第2金屬粒子106b分開的距離，第一，可藉由第1電極層104a與第2金屬層114b的配置來控制。其意謂第1電極層104a與第2電極層104b之各自之端部（末端部）的間隔L1以在20 nm以下──以15 nm以下為佳──的間隔配置為佳。

奈米縫隙電極100之間隙的長度（縫隙長度），第二，可藉由第1金屬粒子106a及第2金屬粒子106b所配置的位置來控制。第1金屬粒子106a及第2金屬粒子106b係藉由化學鍍法形成。此時，藉由將第1電極層104a及第2電極層104b的幅寬W1做成20 nm以下──以15 nm以下為佳──可使金屬粒子優先在末端部成長。

第1電極層104a及第2電極層104b的膜厚T1亦可適當設定，但做成20 nm以下──以15 nm以下為佳──即可。藉此，可控制配置於第1電極層104a及第2電極層104b之一端部的金屬粒子之數量。並且，在將閘極電極配置於奈米縫隙電極100之下層側及上層側的情況下，將第1電極層104a及第2電極層104b的膜厚T1做成20 nm以下──以15 nm以下為佳──藉此可使由閘極電壓產生之電場確實作用於間隙部。

假使將奈米縫隙電極100之間隙的長度（縫隙長度）做成10 nm程度，若第1電極層104a及第2電極層104b的幅寬為寬，則在奈米裝置中會對運作特性產生影響一事亦成為問題。舉例而言，在具有奈米縫隙電極的單電子電晶體，配置於間隙部的單電子島會因寬幅之電極層而受到電氣上的遮蔽，可能會發生變得難以受到由閘極電壓產生之電場的作用等問題。

然而，藉由將第1電極層104a及第2電極層104b的膜厚及幅寬做成在本實施型態的範圍內，變得能在具備奈米縫隙電極100與閘極電極的奈米裝置中，使由閘極電壓產生於間隙部之電場確實作用。並且，亦可控制配置於第1電極層104a及第2電極層104b之一端部的金屬粒子之數量。

奈米縫隙電極100之間隙的長度（縫隙長度）可進一步藉由第1金屬粒子106a及第2金屬粒子106b的大小來控制。藉由將第1金屬粒子106a及第2金屬粒子106b形成為大，可減小間隙的長度（縫隙長度），藉由形成為小，可增大間隙的長度（縫隙長度）。此外，第1金屬粒子106a及第2金屬粒子106b如後所述，在化學鍍中使自停功能顯現，藉此防止相互接觸，變得能控制間隙的長度（縫隙長度）。

第1金屬粒子106a及第2金屬粒子106b係在第1電極層104a及第2電極層104b之各自之表面設置為一個塊狀物（或島狀的區域）。第1金屬粒子106a及第2金屬粒子106b具有如滴在疏水性表面之水滴般之半球狀的外觀形狀。於此，所謂半球狀，定為係謂曲面連續的球狀表面者，而非受限於真正的球表面者。奈米縫隙電極100以第1金屬粒子106a及第2金屬粒子106b未大粒徑化為佳。並且，第1電極層104a上之第1金屬粒子106a及第2電極層104b上之第2金屬粒子106b，期望於俯視視角下，自一端至另一端的幅寬為20 nm以下，以15 nm以下為佳，以10 nm以下為較佳。此外，第1金屬粒子106a及第2金屬粒子106b的幅寬，定為意謂在第1電極層104a及第2電極層104b之各自之表面上所觀測之孤立的金屬粒子之最大幅寬者。

奈米縫隙電極100中，第1金屬層114a及第2金屬層114b以第1金屬形成，第1金屬粒子106a及第2金屬粒子106b以第2金屬形成。第1金屬與第2金屬的組合得適當選擇，但以第1金屬與第2金屬形成金屬鍵結或形成合金的組合為佳。藉由此種組合，可於第1電極層104a及第2電極層104b之各自之表面，將第1金屬粒子106a及第2金屬粒子106b，以分別孤立於其他金屬粒子的狀態設置。

並且，第1金屬粒子106a及第2金屬粒子106b亦可係由第1金屬與第2金屬形成之固溶體。藉由第1金屬粒子106a及第2金屬粒子106b形成固溶體而固溶強化，可提高奈米縫隙電極100之機械上之穩定性。

作為用以形成奈米縫隙電極之金屬材料，金（Au）就導電率、化學上之穩定性、在表面上之自組裝化單分子膜形成能的觀點而言令人覺得合適。然而，已知金（Au）若成為奈米尺度則熔點會下降，因瑞立不穩定性而變得不穩定，形狀會有所變化。舉例而言，已知金（Au）若成為直徑10 nm以下之奈米粒子，則無法保持形狀為個別的粒子。另一方面，對於將具有奈米縫隙電極之奈米裝置應用於產業，要求要有熱的穩定性。舉例而言，奈米縫隙電極要求要有在半導體積體電路之製造流程中之400℃程度的耐熱性。因此，奈米縫隙電極不僅要求要精準控制間隙的長度（縫隙長度），還要求要具備熱的穩定性。

於此，具有奈米尺度之曲率半徑的金屬表面之表面能量，正比於曲率半徑之倒數。若存在有曲率半徑相異之形狀，則金屬原子會因瑞立不穩定性，而有表面擴散成為能量穩定之大曲率半徑的球形之趨勢。表面擴散的移動速度，正比於表面自擴散係數，反比於溫度之倒數。表面張力正比於曲率半徑之倒數。金屬原子的表面擴散若曲率半徑變得愈小則變得愈容易發生。

舉例而言，若欲在形成於基板上之鈦（Ti）膜的表面，藉由電子束蒸鍍來形成金（Au）膜，製作線寬20 nm以下之電極，則電極形狀會因瑞立不穩定性而在常溫下發生變化。此事可認為係起因於：金（Au）在常溫下之表面自擴散係數約為10⁻¹³ cm² ／sec之高（C. Alonso, C. Salvarezzo, J. M. Vara, and A. J. Arvia, “The Evaluation of Surface Diffusion Coefficients of Gold and Platinum Atoms at Electrochemical Interfaces from Combined STM-SEM Imaging and Electrochemical Techniques”, J. Electrochem. Soc. Vol. 137, No. 7, 2161 (1990)）。

於是，奈米縫隙電極100適用「形成第1電極層104a及第2電極層104b之第1金屬之表面自擴散係數，較形成第1金屬粒子106a及第2金屬粒子106b之第2金屬之表面自擴散係數還小」的組合。換言之，在以第1金屬形成第1電極層104a及第2電極層104b並以第2金屬形成第1金屬粒子106a及第2金屬粒子106b的情況下，適用「在存在有第1金屬與第2金屬的金屬鍵結之表面上之第2金屬之表面自擴散係數，變得較第2金屬之表面自擴散係數還小」的組合。藉由此種組合，第2金屬之表面擴散受到抑制，可將第1金屬粒子106a及第2金屬粒子106b形成為具有半球狀之型態並獨立的粒子。

第1金屬與第2金屬的組合之一例，係使用鉑（Pt）作為第1金屬，使用金（Au）作為第2金屬。具體而言，示例以鉑（Pt）形成第1電極層104a及第2電極層104b並以金（Au）形成第1金屬粒子106a及第2金屬粒子106b作為良佳的一態樣。

亦即，藉由組合在常溫下之表面自擴散係數為10⁻¹³ cm² ／sec的金（Au）與表面自擴散係數約為10⁻¹⁸ cm² ／sec的鉑（Pt），可消除瑞立不穩定性的影響，獲得結構上穩定的奈米縫隙電極100。亦即，藉由使用合適的金（Au）作為電極材料，同時組合相對於金（Au）之表面自擴散係數為小的鉑（Pt），可抑制在金（Au）之成長過程中之表面自擴散，大幅改善金奈米粒子的形狀穩定性。鉑（Pt）具有熔點高達1768℃、耐熱性優異、質地硬、化學上亦穩定、耐久性高這樣的特性。並且，鉑（Pt）由於與金（Au）形成金屬鍵結，故在鉑（Pt）表面使金（Au）之粒子成長的過程中，金（Au）之表面擴散受到抑制，變得能使具有半球狀表面之金（Au）粒子穩定存在。

並且，由於金（Au）之表面自擴散係數為10⁻¹³ cm² ／sec，鉑（Pt）之表面自擴散係數約為10⁻¹⁸ cm² ／sec，小了5個位數，並存在有金（Au）與鉑（Pt）的合金，故鉑（Pt）表面上之金（Au）原子之表面自擴散係數，會小於以金取代鉑的情形中之金（Au）原子之表面自擴散係數。因此，可期待在以鉑（Pt）形成之電極層104的表面上，以金（Au）形成之金屬粒子106之橫向（面內方向）擴散受到抑制。

假使在第1金屬形成之第1電極層104a及第2電極層104b的表面上，第2金屬之橫向擴散係數為大的情況下，以第2金屬形成之金屬粒子會大粒徑化，粒子彼此會連在一起而成為問題。若此種狀況發生，則奈米縫隙電極之形狀會對奈米裝置之特性產生影響，而發生缺陷：變得無法獲得期望之特性。

另一方面，如本實施型態所示例，以第2金屬（金（Au））形成之金屬粒子106，在以第1金屬（鉑（Pt））形成之第1電極層104a及第2電極層104b的表面上，橫向之擴散會受到抑制，故大粒徑化受到抑制，而成為小半球狀的粒子。舉例而言，以金（Au）形成之第1金屬粒子106a及第2金屬粒子106b，在以鉑（Pt）形成之第1電極層104a及第2電極層104b的表面，於俯視視角下，自一端至另一端的幅寬成為20 nm以下，以15 nm以下為佳，以10 nm以下為較佳，變得能夠穩定保持其形狀。並且，此種第1金屬粒子106a及第2金屬粒子106b，以曲率半徑為12 nm以下為佳。

圖1A、圖1B及圖1C繪示如下的態樣：此種第1金屬粒子106a配置於第1電極層104a之一端部，同樣地，第2金屬粒子106b配置於第2電極層104b之一端部。第1金屬粒子106a及第2金屬粒子106b藉由在俯視視角下自一端至另一端的幅寬具有20 nm以下的大小，可在配置鄰接於奈米縫隙電極100而發揮作為閘極電極之功能的第3電極102c及第4電極102d之一者或二者時，增大靜電電容。若使用此種奈米縫隙電極100製作單電子電晶體，則變得能夠藉由閘極偏壓來調變汲極電流。

此外，在本實施型態，雖示例使用鉑（Pt）作為形成第1電極層104a及第2電極層104b之第1金屬，並使用金（Au）作為形成第1金屬粒子106a及第2金屬粒子106b之第2金屬的情形，但本發明並不受限於此。只要係第1金屬與第2金屬形成合金並滿足如上所述之表面自擴散係數的關係者，亦可使用其他金屬材料。

形成第1電極層104a及第2電極層104b之鉑（Pt）層設置於絕緣表面。第1電極層104a及第2電極層104b亦可於鉑（Pt）層與基材面之間設置有其他金屬層。如圖1C所示，為了提升鉑（Pt）層之密合性，亦可於鉑（Pt）層與基材面之間設置有鈦（Ti）層。提升鉑（Pt）層之密合性的層不受限於鈦（Ti），亦可適用以鉻（Cr）、鉭（Ta）等其他過渡金屬形成之層。

奈米縫隙電極100中，以具有自一端至另一端的幅寬為20 nm以下之大小的第1金屬粒子106a與第2金屬粒子106b成對配置於間隙部為佳。假使第1電極層104a與第2電極層104b之各自的一端配置有多個金屬粒子，則會變得無法妥善控制配置於奈米縫隙電極100之間隙部的金屬奈米粒子或功能分子。並且，在配置作為閘極電極使用之第3電極102c及第4電極102d之一者或二者的情況下，使閘極偏壓作用於配置於奈米縫隙電極100之間隙部的金屬奈米粒子或功能分子一事會變得困難。

圖1B繪示具有幅寬W1之矩形的第1電極層104a及第2電極層104b。奈米縫隙電極100為了於第1電極層104a之一端配置一個第1金屬粒子106a，於第2電極層104b之一端配置一個第2金屬粒子106b，第1電極層104a及第2電極層104b之幅寬W1以做成20 nm以下──以15 nm以下為佳──為佳。藉由將第1電極層104a及第2電極層104b的幅寬做成此數值範圍，可將形成於第1電極層104a及第2電極層104b之一端的金屬粒子之數量分別控制成一個。假使將第1電極層104a及第2電極層104b的幅寬做成20 nm以上，則會增加金屬粒子106於一端並陳多個的機率，故幅寬W1之值以做成20 nm以下為佳。

如圖1C所示，第1金屬粒子106a及第2金屬粒子106b之截面係半球狀，具有彎曲狀的表面。因此，第1金屬粒子106a與第2金屬粒子106b相對的末端部分自基板110之表面浮離，故若於第3電極102c及第4電極104d之一者或二者施加電壓，則會成為強電場作用於間隙部的結構。

另一方面，在奈米裝置中，在於間隙部（縫隙內）容許有多個單電子島之存在的情況下，亦可於奈米縫隙電極之間隙部配置多組成對的金屬粒子組。

如圖2A所示，將第1電極層104a及第2電極層104b的幅寬W2做成大於20 nm的值，例如做成40 nm或40 nm左右，以30 nm或30 nm左右為佳，將膜厚做成20 nm以下，以15 nm以下為佳，藉此可將相當於第1金屬粒子106a及第2金屬粒子106b之各個金屬粒子於第1電極層104a及第2電極層104b之各自的幅寬方向配置多個。並且，如圖2B所示，將第1電極層104a及第2電極層104b的膜厚T2做成大於20 nm的值，例如做成40 nm或40 nm左右，以30 nm或30 nm左右為佳，將幅寬做成20 nm以下，以15 nm以下為佳，藉此可將相當於第1金屬粒子106a及第2金屬粒子106b之各個金屬粒子於第1電極層104a及第2電極層104b之厚度方向配置多個。再者，雖未圖示，但藉由將第1電極層104a及第2電極層104b的幅寬做成W2並將膜厚做成T2，可將金屬粒子於第1電極層104a及第2電極層104b的幅寬方向配置多個，且亦於第1電極層104a及第2電極層104b的厚度方向配置多個。換言之，藉由將第1電極層104a及第2電極層104b的尺寸設定成大於由化學鍍生成之金屬粒子的尺寸，並形成為多個金屬粒子得並陳的尺寸，即使不直接控制核產生位置，亦能夠將生成於其端部之第1金屬粒子106a及第2金屬粒子106b的數量控制成多個。

在奈米縫隙電極中，在於第1電極層104a及第2電極層104b之各自的端部容許有多個金屬粒子之配置的情況下，將第1電極層104a及第2電極層104b的幅寬及膜厚適當設定即可。舉例而言，可將第1電極層104a及第2電極層104b的幅寬做成W1，將膜厚做成T2，亦可將幅寬做成W2，將膜厚做成T1，還可將幅寬做成W2，將膜厚做成T2。

第1電極層104a及第2電極層104b的形狀並非受限於矩形形狀者。舉例而言，如圖3A所示，第1電極層104a及第2電極層104b亦可具有矩形形狀之圖案的末端取圓角的形狀。並且，如圖3B所示，第1電極層104a及第2電極層104b中，矩形形狀之圖案的末端亦可尖化為銳角。在圖3A及圖3B所示之情況下，第1電極層104a及第2電極層104b的最大幅寬亦可具有大於20 nm的值。即使在任何情況下，第1電極層104a及第2電極層104b只要於設置有金屬粒子106之一端部包含幅寬為20 nm以下，以15 nm以下為佳，膜厚為20 nm以下，以15 nm以下為佳的區域，即可於第1電極層104a及第2電極層104b之各自的末端，配置第1金屬粒子106a與第2金屬粒子106b。

圖4A及圖4B係使用立體圖繪示本實施型態相關之奈米縫隙電極100的示意圖。圖4A繪示配置於具有絕緣表面之基板110之上的第1電極層104a、第2電極層104b、第3電極層104c及第4電極層104d。第1電極層104a與第2電極層104b之各自的一端部相對，並分開配置。第3電極層104c與第4電極層104d以包夾第1電極層104a與第2電極層104b之間隙的方式配置。此些電極層之內，至少第1電極層104a及第2電極層104b係如前所述以鉑（Pt）形成，或以鉑（Pt）表面露出的方式配置。

圖4B繪示於第1電極層104a、第2電極層104b、第3電極層104c及第4電極層104d之表面配置有金屬粒子的態樣。在使用化學鍍法的情況下，得於電極層之表面生成多個金屬粒子。其中，在第1電極層104a與第2電極層104b相對而形成間隙部之一端部，配置有一對金屬粒子。具體而言，於第1電極層104a之一端部配置有第1金屬粒子106a，於第2電極層104b之一端部配置有第2金屬粒子106b。第1金屬粒子106a與第2金屬粒子106b雖以突出至第1電極層104a與第2電極層104b的間隙部的方式配置，但粒徑可控制於不超過間隙之長度的大小，藉此分開配置而相互不接觸。藉由如此將第1電極層104a與第2電極層104b的一端部分開20 nm──以15 nm為佳──的間隔而配置，再來，將配置於第1電極層104a及第2電極層104b之端部的第1金屬粒子106a及第2金屬粒子106b之曲率半徑控制成12 nm以下，換言之，藉由第1金屬粒子106a及第2金屬粒子106b於俯視視角下在電極層104之表面上將自一端至另一端的幅寬做成20 nm以下，可將間隙的長度（縫隙長度）控制於10 nm以下。

如圖4B所示之第1金屬粒子106a及第2金屬粒子106b可藉由化學鍍製作，可藉由化學鍍之自停功能精準控制電極間隙。此外，藉由透過化學鍍形成金屬粒子，可於第1電極層104a及第2電極層104b之表面生成多個金屬粒子106。然而，第1金屬粒子106a及第2金屬粒子106b不會因表面自擴散之控制、核生成頻率為低一事與化學鍍之自停功能而形成為連續的被膜，各個金屬粒子可以實質上孤立的狀態配置。在第1電極層104a及第2電極層104b之各自的表面上，第1金屬粒子106a及第2金屬粒子106b之各個只要在不控制成核之位置即可隨機配置，但在形成為幅寬為20 nm以下──以15 nm以下為佳──之第1電極層104a及第2電極層104b之一端部會優先進行成核，可確實配置第1金屬粒子106a及第2金屬粒子106b。

根據本實施型態，可於奈米縫隙電極100之間隙部，將分開配置之第1金屬粒子106a與第2金屬粒子106b之自一端至另一端的幅寬做成20 nm以下，將其間隔配置為10 nm以下。

此外，如圖1A所示，第1電極102a亦可與第1墊108a接續，第2電極102b亦可與第2墊108b接續。第1墊108a及第2墊108b係任意的構造，適當設置即可。

1-2.奈米縫隙電極之製作方法

1-2-1.製作工序

茲參照圖式說明奈米縫隙電極100之製作方法。圖5A繪示形成金屬膜的階段。作為用以製作奈米縫隙電極100的基板，以具有絕緣表面為佳，為了形成微細圖案，期望平坦性優異，翹曲為小。舉例而言，可合適使用於表面形成有氧化矽膜等第1絕緣層112的矽晶圓作為基板110。於矽晶圓之表面以熱氧化形成之第1絕緣層112緻密，膜厚之均勻性優異，因而適合。並且，可使用以石英基板、無鹼玻璃基板、氧化鋁、氧化鋯等具有絕緣性之氧化物材料形成之陶瓷基板等作為基板110。

於第1絕緣層112之上面形成有金屬層114。圖5A繪示製作第1金屬層114a與第2金屬層114b作為金屬層114的階段。舉例而言，第1金屬層114a係以鈦（Ti）形成，第2金屬層114b係以鉑（Pt）形成。成為使金屬粒子附著之母體的部分，係由第2金屬層114b所形成。第1金屬層114a並非必要的構造，可為了提高第2金屬層114b之與基材面的密合性而適當設置。第1金屬層114a及第2金屬層114b可使用電子束蒸鍍法、濺射法等薄膜製作技術來製作。將鈦（Ti）膜形成為2 nm～10 nm──例如5 nm──之厚度作為第1金屬層114a，將鉑（Pt）膜形成為5 nm～20 nm──例如10 nm──之厚度作為第2金屬層114b。

圖5B繪示將第1金屬層114a、第2金屬層114b圖案化而製作具有奈米尺度之間隙（縫隙）之第1電極層104a及第2電極層104b的階段。第1金屬層114a及第2金屬層114b之圖案化可使用光微影或電子束微影技術來進行。亦即，製作光阻遮罩，蝕刻第1金屬層114a及第2金屬層114b，藉此製作第1電極層104a及第2電極層104b。並且，雖未圖示，但亦可於第1金屬層114a及第2金屬層114b的製作之前，於基板110上先形成好光阻遮罩，之後形成第1金屬層114a及第2金屬層114b，剝離光阻遮罩，藉此提離第1金屬層114a及第2金屬層114b，製作第1電極層104a及第2金屬層114b。第1電極層104a與第2電極層104b的間隔L1可製作成20 nm以下，以15 nm以下為佳，例如7.5 nm。並且，第1電極層104a及第2電極層104b的幅寬可製作成20 nm以下，以15 nm以下為佳，例如17 nm。

圖5C繪示製作第1金屬粒子106a及第2金屬粒子106b的階段。第1金屬粒子106a及第2金屬粒子106b以藉由化學鍍法來製作為佳。作為在化學鍍金法所使用之溶液及還原劑，係為有毒物質的氰化物（cyanide）已廣為人知。然而，在本實施型態，使用碘酒進行化學鍍金。在化學鍍金，作為化學鍍液，使用溶解有碘酒與金箔者，而還原劑則使用L(+)-抗壞血酸（C₆ H₈ O₆ ）。

若進行化學鍍，則金屬粒子106會於第1電極層104a及第2電極層104b的表面成長。第1金屬粒子106a及第2金屬粒子106b得於第1電極層104a及第2電極層104b之表面的任意位置成長。然而，第1電極層104a及第2電極層104b之各自的一端部，藉由形成為20 nm以下的幅寬，優先在端部成核，確實生成金屬粒子106。

在化學鍍金之過程，於第1電極層104a及第2電極層104b之表面存在抗壞血酸與金之1價的正離子，由於抗壞血酸會作為還原劑發揮作用，故形成有電子的狀態。此時在第1電極層104a及第2電極層104b之表面，藉由表面自催化反應，金離子會還原成金而鍍覆。藉此，如圖5C所示，於第1電極層104a與第2電極層104b之各自的端部，第1金屬粒子106a及第2金屬粒子106b分別成長。然而，若第1金屬粒子106a及第2金屬粒子106b成長而變大，則2個金屬粒子之間隔會變窄。若然，會在第1金屬粒子106a與第2金屬粒子106b之間形成亥姆霍茲層（吸附於電極表面之溶劑或溶質分子、溶質離子的層），形成金離子不能進入間隙之中的狀態。因此，第1金屬粒子106a與第2金屬粒子106b之間隔變窄，鍍覆便不再進行。亦即，藉由利用擴散控制之反應系統，使自停功能作動而做縫隙間隔之控制一事成為可能。

第1金屬粒子106a、第2金屬粒子106b以半球狀的型態，於第1電極層104a、第2電極層104b之表面生成。以將具有半球狀表面之第1金屬粒子106a及第2金屬粒子106b之自一端至另一端的幅寬做成20 nm以下為佳。並且，第1金屬粒子106a及第2金屬粒子106b之曲率半徑以12 nm以下為佳。第1金屬粒子106a及第2金屬粒子106b之自一端至另一端的幅寬、曲率半徑，能藉由化學鍍的處理時間來控制。

在使用鉑（Pt）作為第1電極層104a及第2電極層104b的情況下，在鉑（Pt）表面還原而析出之金（Au）會與鉑（Pt）進行金屬鍵結。藉此，在鉑（Pt）表面，金（Au）之橫向的擴散受到抑制，以形成球狀表面的方式成長。

如此一來，藉由對於在以往不常使用之鉑（Pt）表面進行化學鍍金，如圖5C所示，第1金屬粒子106a與第2金屬粒子106b會接近，製作配置成帶有間隙的奈米縫隙電極100。第1金屬粒子106a與第1電極層104a，及第2金屬粒子106b與第2電極層104b，由於金（Au）與鉑（Pt）實質上金屬鍵結，故第1金屬粒子106a及第2金屬粒子106b之各自會穩定配置於第1電極層104a及第2電極層104b之各自的表面。

1-2-2.化學鍍之原理

作為在本實施型態所使用之化學鍍液，可使用於碘酒液（於乙醇溶劑溶解I₂ 與KI的溶液）溶解有金箔者。若使用此種化學鍍液，則可進行「使用依於金之飽和狀態的化學反應」的自催化型化學鍍金。

此化學鍍之原理係如下所述。溶解於碘酒之金成為飽和狀態，下二平衡狀態成立。

『化1』
（1）

『化2』
（2）

在碘酒溶液之內，以下平衡狀態成立。

『化3』
（3）

式（3）係吸熱反應，藉由將溶液加熱，平衡會傾向往右。於是，產生I⁻ 、I₃ ⁻ ，藉由式（1）與式（2）之反應，生成三價的金離子（Au^{3 ＋} ）。在此狀態下，藉由放入成為還原劑的L(+)-抗壞血酸（C₆ H₈ O₆ ），透過式（4）之還原反應會增加I⁻ 離子的比例。

『化4』
（4）

若在此反應使電極浸漬於溶液，則化學平衡之式（1）與式（2）之反應會朝向金進行化學鍍之左側的反應。

在鉑電極表面之上，一價的金離子（Au^＋ ）會還原成核。並且，在成核之金表面進行自催化型化學鍍金。在此鍍液，由於L(+)-抗壞血酸為過飽和狀態，故I₃ ⁻ 持續還原成I⁻ ，蝕刻受到抑制。

如上所述，在鍍槽中，在鉑表面上之一價的金離子（Au^＋ ）之還原所致之成核化學鍍金與金（Au）核上之化學鍍金的2個反應會競相發生。

1-2-3.分子尺規化學鍍法

在製作圖5C所示之第1金屬粒子106a及第2金屬粒子106b的階段中，亦可適用分子尺規化學鍍法。所謂分子尺規鍍法，係使用係為保護基之界面活性劑分子作為分子尺規的化學鍍法，同樣可製作奈米縫隙電極100。

在分子尺規化學鍍法，加入含有金（Au）的碘酒液與還原劑，可使用包含界面活性劑的化學鍍液，所述界面活性劑發揮作為分子尺規之功能。作為界面活性劑，可使用例如：溴化烷基三甲銨、鹵化烷基三甲銨、氯化烷基三甲銨、碘化烷基三甲銨、溴化二烷基二甲銨、氯化二烷基二甲銨、碘化二烷基二甲銨、溴化烷基苄基二甲銨、氯化烷基苄基二甲銨、碘化烷基苄基二甲銨、烷基胺、N-甲基-1-烷基胺、N-甲基-1-二烷基胺、三烷基胺、油胺、烷基二甲基膦、三烷基膦、烷硫醇等。

界面活性劑在化學鍍的過程化學吸附於所析出之金屬粒子。界面活性劑具有烷鏈，此烷鏈透過交互嵌合來填埋第1金屬粒子106a與第2金屬粒子106b的間隙（奈米縫隙間），藉此令化學鍍自停。在此化學鍍法，可藉由改變界面活性劑之烷鏈的長度來控制間隙之長度（縫隙長度）。亦即，若加長烷鏈長度，則可加長奈米縫隙電極之間隙的長度（縫隙長度）。

如此於間隙部具有至少一對金屬粒子的奈米縫隙電極，亦可藉由分子尺規化學鍍法來製作。若使用分子尺規化學鍍法，則可藉由界面活性劑之烷鏈長度來控制奈米縫隙電極之間隙的長度（縫隙長度）。

根據本實施型態，藉由使用化學鍍法，變得能夠精準控制奈米縫隙電極之電極間隔（縫隙長度）。更具體而言，藉由於鉑（Pt）表面進行化學鍍金，可製作具有10 nm以下之電極間隔（縫隙）的奈米縫隙電極。再者，藉由使用溶解有無毒性之碘酒與金箔者作為化學鍍液，而還原劑使用L(+)-抗壞血酸（C₆ H₈ O₆ ），可在室溫下一次大量製作奈米縫隙電極。

第2實施型態

本實施型態揭示使用在第1實施型態所示之奈米縫隙電極的奈米裝置之一例。在本實施型態所示之奈米裝置200a，具有作為單電子電晶體運作的構造。

2-1.奈米裝置的結構1

圖6A繪示奈米裝置200a的俯視圖，圖6B繪示對應於B1―B2間的截面結構。奈米裝置200a配置於基板110上，包含第1絕緣層112、奈米縫隙電極100（第1電極102a及第2電極102b）與以鄰接於奈米縫隙電極100之間隙部的方式配置之第3電極102c及第4電極102d。第1電極102a包含第1電極層104a與第1金屬粒子106a而構成，第2電極102b包含第2電極層104b與第2金屬粒子106b而構成。在本實施型態中，第1金屬粒子106a與第2金屬粒子106b的間隔以5 nm以下為佳。

奈米裝置200a更包含自組裝化單分子膜（SAM：Self-Assembled Monolayer）118。自組裝化單分子膜118以至少覆蓋第1電極102a及第2電極102b的方式設置。換言之，自組裝化單分子膜118以至少覆蓋第1金屬粒子106a及第2金屬粒子106b之表面的方式設置。

自組裝化單分子膜118包含化學吸附於形成第1金屬粒子106a及第2金屬粒子106b之金屬原子的第1官能基與鍵結於第1官能基的第2官能基。第1官能基係硫醇基、二硫胺甲酸酯基、黃原酸酯基之任一基。第2官能基係烷、烯、將烷或烯之氫原子之一部分或全部取代為氟者、胺基、硝基、醯胺基之任一基。

舉例而言，自組裝化單分子膜118係由已使烷硫醇自組裝化的單分子膜所形成。自組裝化單分子膜118具有撥水性，以穩定保持表面的方式作用。於自組裝化單分子膜118之烷硫醇之中混有少數的烷二硫醇（Alkane dithiol）。烷二硫醇係於烷鏈之兩端配置有包含硫（S）的鍵結基（硫醇）者，成為於烷硫醇單分子膜之各處存在硫（S）的形式。於烷硫醇之中使烷二硫醇混入，係藉由將經烷硫醇自組裝化單分子膜118被覆的電極浸漬於烷二硫醇之溶液，以烷二硫醇取代烷硫醇之一部分來實現。

奈米裝置200a於第1電極102a與第2電極102b的間隙包含金屬奈米粒子116。金屬奈米粒子116係具有數奈米之直徑的粒子，可使用金（Au）、銀（Ag）、銅（Cu）、鎳（Ni）、鐵（Fe）、鈷（Co）、釕（Ru）、銠（Rh）、鈀（Pd）、銥（Ir）、鉑（Pt）等。金屬奈米粒子116吸附於由自組裝化單分子與有機分子之反應形成的自組裝化單分子混合膜，而設置成絕緣膜。與構成自組裝化單分子膜118之分子的直鏈部分鍵結的烷硫醇等分子鍵結於周圍。導入於第1電極102a與第2電極102b之間隙部的金屬奈米粒子116係與自組裝化單分子膜118之烷二硫醇所包含之硫（S）化學鍵結，成為穩定的狀態。

奈米裝置200a受到以埋設自組裝化單分子膜118及金屬奈米粒子116的方式設置之第2絕緣層120所覆蓋。第2絕緣層120可作為奈米裝置200a的保護膜使用。

基板110可使用矽晶圓、石英基板、氧化鋁基板、氧化鋯基板、無鹼玻璃基板等。在使用矽晶圓作為基板110的情況下，為了確保形成電極102之表面的絕緣性，以設置第1絕緣層112為佳。作為第1絕緣層112，可由氧化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鎂膜等無機絕緣膜所形成。

第1電極102a、第2電極102b、第3電極102c及第4電極102d具有與第1實施型態所示者同樣的結構，並比照製作。

奈米裝置200a運作為單電子電晶體。亦即，第1電極102a成為源極電極，第2電極102b成為汲極電極，第3電極102c及第4電極102d成為閘極電極。本實施型態之奈米裝置200a中，於第3電極102c與第4電極102d施加相同的電壓。作為閘極電極使用之第3電極102c及第4電極102d，亦可省略其中一者。

配置於第1電極102a與第2電極102b之間隙部的金屬奈米粒子116，發揮作為單電子島（亦稱作「庫侖島」。）的功能。奈米裝置200a於第1電極102a與第2電極102b之間，顯現伴隨庫侖阻斷現象之穿隧效應所致之電子的流通。

於作為閘極電極發揮功能的第3電極102c及第4電極102d與金屬奈米粒子116之間設置有第2絕緣層120。換言之，第3電極102c及第4電極102d絕緣於金屬奈米粒子116。第3電極102c及第4電極102d發揮作為閘極電極的功能，變得能夠調變流通於第1電極102a與第2電極102b之間的電流一事成為可能。亦即，奈米裝置200a中，於源極與汲極之間流通有伴隨庫侖阻斷現象之穿隧效應所致之電流（汲極電流），變得能夠依施加於閘極之電壓來調變汲極電流。

奈米裝置200a中，可將金屬奈米粒子116取代為功能分子。亦即，可於第1電極102a與第2電極102b之間隙部配置功能分子。作為功能分子，可列舉具有π共軛系骨架的分子、寡聚物。即使將金屬奈米粒子116取代為功能分子，亦同樣可使奈米裝置200a運作。

2-2.奈米裝置的結構2

圖7A及圖7B繪示奈米裝置200a的其他結構。圖7A繪示奈米裝置200a的俯視圖，圖7B繪示對應於B3―B4間的截面結構。與圖6A及圖6B所示之奈米裝置相異點在於第3電極102c、第4電極102d的構造。

如圖7A所示，第3電極102c及第4電極102d係以與奈米縫隙電極100之間隙部重疊的方式配置。如圖7B所示，第3電極102c配置於第2絕緣層120之上層側，第4電極102d配置於絕緣層104之下層側。如此一來，圖7A及圖7B所示之奈米裝置200a中，第3電極102c及第4電極102d係包夾絕緣層而配置於相異層之上側或下側，並非存在於與奈米縫隙電極100同一平面內者。

在圖7A及圖7B所示之奈米裝置200a中，第3電極102c及第4電極102d可作為閘極電極使用。第3電極102c與第1金屬粒子106a及第2金屬粒子106b的間隔，可藉由第1絕緣層112與第1電極層104a及第2電極層104b的膜厚來調整。並且，第4電極102d與第1金屬粒子106a及第2金屬粒子106b的間隔可藉由第2絕緣層120的膜厚來調整。舉例而言，藉由薄化第1絕緣層112、第2絕緣層120的膜厚，可使第3電極102c及第4電極102d接近第1金屬粒子106a及第2金屬粒子106b。藉由薄化第1電極層104a及第2電極層104b的膜厚亦然。第1絕緣層112及第2絕緣層120係藉由電漿CVD（Chemical Vapor Deposition）法等氣相沉積法製作，第1電極層104a及第2電極層104b係藉由蒸鍍法或濺射法製作，故能薄膜化。

圖7A及圖7B所示之奈米裝置200a中，第3電極102c及第4電極102d可作為閘極電極使用。在此情況下，藉由將第1金屬粒子106a及第2金屬粒子106b在電極層104上之自一端至另一端的幅寬做成20 nm以下，可使由閘極電壓產生之電場作用於金屬奈米粒子116。並且，藉由將第1絕緣層112、第2絕緣層120薄膜化，可使第3電極102c及第4電極102d接近金屬奈米粒子116，可以低電壓驅動奈米裝置200a。

此外，在圖7A及圖7B，揭示第3電極102c及第4電極102d之二者，但本實施型態不受限於此，亦可僅設置其中一者（僅第3電極102c或僅第4電極102d）。

如在本實施型態所述，藉由使用在實施型態1所示之奈米縫隙電極，可實現單電子電晶體作為奈米裝置之一者。奈米縫隙電極之間隔的長度（縫隙長度）可藉由化學鍍之自停功能精準控制，故可抑制單電子電晶體之特性參差。再者，奈米縫隙電極對熱穩定，故可提高單電子元件之可靠性。

第3實施型態

本實施型態揭示使用在第1實施型態所示之奈米縫隙電極的奈米裝置之一例。在本實施型態所示之奈米裝置200b具有作為邏輯運算元件運作的構造。

圖8A繪示藉由奈米縫隙電極實現之奈米裝置200b的俯視圖，圖8B繪示對應於C1―C2間的截面結構。本實施型態相關之奈米裝置200b具有奈米縫隙電極100（第1電極102a及第2電極102b）、配置於奈米縫隙電極100之間隙（縫隙）的金屬奈米粒子116，與用以調整金屬奈米粒子116之電荷的第3電極102c、第4電極102d及第5電極122。奈米裝置200b中，第1電極102a及第2電極102b可作為源極電極及汲極電極使用，第3電極102c、第4電極102d及第5電極122可作為閘極電極使用。

如同第2實施型態，自組裝化單分子膜118亦可設置於第1金屬粒子106a及第2金屬粒子106b的表面，金屬奈米粒子116亦可與自組裝化單分子膜118之烷二硫醇所包含之硫（S）化學鍵結。金屬奈米粒子116亦可如同第2實施型態，為功能分子所取代。

第1電極102a、第2電極102b、第3電極102c及第4電極102d，以及金屬奈米粒子116，具有與在第2實施型態中之奈米裝置200a相同的結構。如圖8A所示，第5電極122覆蓋奈米縫隙電極100之間隙部，配置於與金屬奈米粒子116重疊的位置。並且，如圖8B所示，第5電極122配置於第2絕緣層120上。

在本實施型態中之奈米裝置200b，具有與單電子電晶體同樣的結構。奈米裝置200b可將朝向以金屬奈米粒子116形成之單電子島的電荷，以施加於閘極電極之閘極電壓來調變。藉此，觀察到於源極―汲極間（奈米縫隙電極100）電流流通的狀態與電流不流通的狀態之2個狀態會週期性表現的所謂庫侖振盪現象。

具有3個閘極電極的奈米裝置200b，可利用此種現象作為進行互斥或（XOR：exclusive OR）、反互斥或（XNOR：exclusive not OR）之運作的邏輯運算元件使用。亦即，藉由於奈米裝置200b之3個閘極電極施加對應於邏輯值「0」與「1」的電壓，可獲得相應於XOR或XNOR之邏輯的邏輯輸出。可進行此種邏輯運算之奈米裝置200b的運作細節，係如同在國際專利公開第2014/142039號所揭露之邏輯運算元件。

本實施型態相關之奈米裝置200b藉由使用在實施型態1所示之奈米縫隙電極，即使在使之作為邏輯運算元件運作的情況下，仍可圖求提升運作之穩定性、可靠性。亦即，奈米縫隙電極之間隙的長度（縫隙長度）可藉由化學鍍的自停功能精準控制，故可抑制邏輯運算元件之特性參差。再者，奈米縫隙電極對熱穩定，故可提高邏輯運算元件之可靠性。

第4實施型態

本實施型態揭示使用在第1實施型態所示之奈米縫隙電極的奈米裝置之一例。在本實施型態所示之奈米裝置200c於電流電壓特性具有遲滯，具有發揮作為記憶體元件之功能的構造。

圖9A繪示奈米裝置200c的俯視圖，圖9B繪示對應於D1―D2間的截面結構。奈米裝置200c包含設置於基板110上的第1絕緣層112與第1絕緣層112上的奈米縫隙電極100（第1電極102a及第2電極102b）。奈米縫隙電極100的構造如同在第1實施型態中者。奈米裝置200c中，於第1金屬粒子106a及第2金屬粒子106b之一者或二者附著有至少一個鹵素離子124。

作為鹵素離子124，可適用溴離子、氯離子、碘離子等。鹵素離子124存在於奈米縫隙電極100的間隙，對電氣傳導產生影響。並且，鹵素離子124並非以均等之數量配置於第1電極102a及第2電極102b之二者，而係偏置於其中任一金屬粒子。

若於奈米縫隙電極100施加有電壓，則鹵素離子124的價數會變化。作為其結果，氧化還原反應會發生，或存在於間隙之鹵素離子的個數會變化。藉此，貢獻於傳導之鹵素離子的數量會變化，第1電極102a與第2電極102b之間的導電性會變化。作為其他解釋，亦可認為藉由於奈米縫隙電極100施加電壓，鹵素離子124會遷移，故導電性有所變化。藉由此種現象，奈米縫隙電極100之電流電壓特性變得具有遲滯。

於是，奈米裝置200c中，設定寫入電壓（Vwrite）、讀取電壓（Vread）、抹除電壓（Verase）作為施加於第1電極102a的電壓，使之運作為記憶體元件。此3種電壓的關係設定成以如下方式成立：
（1）寫入電壓（Vwrite）＜0＜讀取電壓（Vread）＜抹除電壓（Verase），或
（2）寫入電壓（Vwrite）＞0＞讀取電壓（Vread）＞抹除電壓（Verase）。

藉由設定如上所述之運作電壓，奈米裝置200c可實現寫入、讀出、抹除之3個功能作為記憶體元件。奈米裝置200c即使施加於奈米縫隙電極100之電壓為低，於間隙（於縫隙內）仍可使高電場產生，故可輕易使鹵素離子124的價數變化。奈米裝置200c不需要高電壓，即可削減消耗電力。

鹵素離子124藉由於在第1實施型態所示之化學鍍液混入包含鹵素離子的界面活性劑來進行化學鍍，可將鹵素離子124配置於奈米縫隙電極100。

在本實施型態，為了藉由奈米裝置200c實現記憶體元件而使用奈米縫隙電極，藉此可圖求提升運作之穩定性、低電壓驅動、可靠性。亦即，奈米縫隙電極之間隙的長度（縫隙長度）可藉由化學鍍的自停功能更為精準控制，故可抑制記憶體元件之特性參差。再者，奈米縫隙電極對熱穩定，故可提高記憶體元件之可靠性。

第5實施型態

本實施型態揭示使用在第1實施型態所示之奈米縫隙電極的奈米裝置之一例。在本實施型態所示之奈米裝置200d具有浮動閘極，可作為記憶體元件使用。

圖10繪示本實施型態相關之奈米裝置200d的構造。奈米裝置200d具有如同在第2實施型態中之奈米裝置200a的結構。亦即，奈米裝置200d包含奈米縫隙電極100（第1電極102a及第2電極102b）、第3電極102c與第4電極102d。奈米縫隙電極100包含第1金屬粒子106a及第2金屬粒子106b，於至少此些金屬粒子106之表面設置有自組裝化單分子膜118。於奈米縫隙電極100之間隙部（縫隙）配置有金屬奈米粒子116這點，亦如同第2實施型態。

奈米裝置200d中，第4電極102d可作為閘極電極使用，以可施加閘極電壓Vg的方式構成。第3電極102c可作為浮動閘極電極使用，中介開關126以可施加浮動電壓Vf的方式構成。奈米縫隙電極100中，第1電極102a可作為源極電極使用，可接續有電流計。於第2電極102b可作為汲極電極使用，亦以可施加汲極電壓Vd的方式構成。

奈米裝置200d中，於第1電極102a（相當於源極電極）與第2電極102b（相當於汲極電極）之間流通電流，於第3電極102c（相當於浮動閘極電極）施加浮動電壓Vf後，即使將開關126斷開，仍可藉由蓄積於第3電極102c（相當於浮動閘極電極）的電荷，使金屬奈米粒子116之電荷的狀態先儲存好。並且，藉由施加於第3電極102c（相當於浮動閘極電極）的電壓，可使金屬奈米粒子116的電荷狀態分段式相異。作為其結果，可使流通於奈米縫隙電極100間的電流分段式相異。據此，藉由使浮動閘極電壓Vf多階段變化，可使金屬奈米粒子116之電荷狀態分段式相異，作為多值記憶體使用。

此種運作，如同國際專利公開第2016/031836號所揭露之奈米裝置。然而，本實施型態相關之奈米裝置200d藉由具有在第1實施型態所示之奈米縫隙電極100，可抑制元件特性之參差、耐熱性優異、提高可靠性。

第6實施型態

本實施型態揭示在第2實施型態乃至第5實施型態所示例之奈米裝置與形成有MOS電晶體等電子裝置的積體電路。

圖11繪示本實施型態相關之積體電路202的一態樣。積體電路202係於半導體基板128設置有電晶體、二極體等電子裝置，藉由佈線接續電子裝置，形成有具有指定功能的電路。在圖11中，揭示MOS電晶體130作為電子裝置之一例。

MOS電晶體130係以層間絕緣膜132埋設。奈米裝置200與MOS電晶體130之間亦可堆疊有數層層間絕緣膜，形成有多層佈線。在圖11中，揭示自MOS電晶體130之側，堆疊有第1層間絕緣膜132a、第2層間絕緣膜132b的結構。成為奈米裝置200之基材面的第2層間絕緣膜132b，會成為對應於在第1實施型態所說明之第1絕緣層112者，以由無機絕緣膜所形成為佳。舉例而言，第2層間絕緣膜132b以由氧化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鎂膜等無機絕緣膜所形成為佳。並且，第2層間絕緣膜132b之上面以藉由化學機械研磨（CMP）等手法來平坦化為佳。

於第2層間絕緣膜132b之上層側，設置有奈米裝置200。奈米裝置200係藉由貫通第2層間絕緣膜132b之佈線134，與例如MOS電晶體130電性接續。

奈米裝置200之種類可因應用途而適當選擇。亦即，可將在第2實施型態所示之單電子電晶體、在第3實施型態所示之邏輯運算元件、在第4實施型態所示之記憶體元件、在第5實施型態所示之具備浮動閘極之記憶體元件等，作為奈米裝置200適用於積體電路202。舉例而言，藉由使用第2實施型態相關之奈米裝置200a，可實現以低消耗電力運作之積體電路。並且，可使用第4實施型態之奈米裝置200c、第5實施型態之奈米裝置200d形成記憶體單元。

奈米裝置200可進一步以第2絕緣層120埋設。於第2絕緣層120之上層亦可進一步形成有經多層化之佈線、凸塊等。如在第1實施型態所述，構成奈米裝置200之奈米縫隙電極100具有高耐熱性，故可組入半導體積體電路之流程之中。舉例而言，如在第1實施型態所說明之奈米縫隙電極的製作，可在金屬化流程之中進行。

如在本實施型態所示，奈米裝置可作為構成半導體積體電路的元件之一使用。

『實施例1』

本實施例揭示奈米縫隙電極之製作例。奈米縫隙電極之製作工序具有：製作成為電極之基體之鉑電極的階段與於鉑電極之表面施以化學鍍金的階段。

1.鉑（Pt）電極之製作

本實施例揭示使用鉑（Pt）製作第1電極102a及第2電極102b之一例。在本實施例，將第1乃至第4電極稱作鉑電極。

使用於表面形成有氧化矽膜的矽晶圓作為製作鉑電極之基板。基板進行了使用丙酮、乙醇之超音波清洗、透過紫外線（UV）臭氧處理等清洗，形成清淨的表面。

於基板之表面（氧化矽膜之表面），以旋轉機塗布電子束光阻溶液（將ZEP-520A（日本瑞翁股份有限公司）與ZEP-A（日本瑞翁股份有限公司）混合的光阻溶液）而形成光阻膜，進一步進行預烘。將形成有光阻膜之基板裝設於電子束描繪設備（ELIONIX製ELS-7500EX），於光阻膜進行電子束描繪，形成「形成有用以形成電極之圖案」的光阻膜。之後，進行顯影處理，形成描繪部分（對應於電極圖案之部分）有開口的光阻圖案。

隨後，自形成有圖案的光阻膜之上，使用電子束蒸鍍設備（島津製作所製之E-400EBS）形成鈦（Ti）膜，進一步形成鉑（Pt）膜。鈦（Ti）膜係為了改善鉑（Pt）膜之密合性而形成。鈦（Ti）膜之膜厚做成3 nm，鉑（Pt）膜之膜厚做成10 nm。

進行將堆疊有鈦（Ti）膜與鉑（Pt）膜的基板浸漬於剝離液（ZDMAC（日本瑞翁股份有限公司製））並使之靜置的發泡，藉此將形成有圖案的光阻膜剝離。堆疊有鈦（Ti）膜與鉑（Pt）膜的金屬層，會在光阻膜之剝離的同時提離。藉此，於光阻膜之開口圖案之部分會殘存有金屬層，其他部分會連同光阻膜剝離而去除。以如此方式操作，於基板上製作鉑電極（更正確而言，堆疊有鈦／鉑的電極）。

隨後，進行電氣特性量測用之接觸墊的製作。清洗形成有鉑電極的基板後，塗布正型光阻，進行預烘而形成光阻膜。將光阻膜以光罩對準曝光機（MIKASA股份有限公司製之MA-20）曝光，進行顯影，形成具有對應於探針接觸用的墊之開口圖案的光阻膜。

使用電子束蒸鍍設備（島津製作所製之E-400EBS）形成堆疊有鈦（Ti）膜與鉑（Pt）膜的金屬層。之後，在剝離光阻膜的同時提離金屬層，形成探針接觸用的墊。

將以如此方式操作而製作之鉑（Pt）電極以掃描式電子顯微鏡（Scanning Electron Microscope：SEM）觀察的結果繪示於圖12A。由SEM影像確認到形成有間隙的長度（縫隙長度）係奈米尺度的鉑電極。

2.金屬粒子之形成

於鉑（Pt）電極上形成金屬粒子。作為金屬粒子之材料係使用金（Au）。金（Au）粒子係在鉑（Pt）電極上藉由化學鍍法來製作。以下揭示在鉑（Pt）電極上之藉由碘化學鍍金法之奈米縫隙電極之製作程序的細節。

2-1.化學鍍液之製作

製作了化學鍍液。將純度99.99%的金（Au）箔置入容器，加入碘酒並攪拌，之後使之靜置。再來，加入L(+)-抗壞血酸（C₆ H₈ O₆ ），加熱後使之靜置。以離心分離機使已靜置的溶液分離。採取離心分離後之溶液的上清液，加進另一個放有L(+)-抗壞血酸（C₆ H₈ O₆ ）的容器，加熱並攪拌之。之後，將之靜置，製作含有使用於化學鍍之金（Au）的碘酒液。

2-2.化學鍍

在施以化學鍍金之前，進行鉑電極之清洗。清洗係藉由丙酮及乙醇來進行。清洗後，以氮氣吹拂使表面乾燥，藉由UV―臭氧處理去除表面之有機物。

進行化學鍍金的前處理。以酸來處理表面，作為鉑（Pt）電極的前處理。

於鍍槽置入含有超純水與金（Au）的碘酒液，調整化學鍍液的濃度。於鍍槽，對含有金（Au）之碘酒液8 μL加入超純水8 mL。使形成有鉑電極之基板浸漬10秒鐘。自鍍槽取出的基板，在以超純水潤洗後，依序以乙醇與丙酮煮沸。之後，進行吹拂使基板乾燥。

將以如此方式操作而製作之試樣的SEM影像繪示於圖12B。如SEM影像所明示：觀察到在鉑（Pt）電極之表面上，金粒子已成長。

表1揭示以臨界尺寸SEM（CD-SEM）評價化學鍍前後之鉑電極之尺寸的結果。量測到相對於鉑電極之間隙的長度（縫隙長度）為17.8 nm，化學鍍後之間隙的長度（縫隙長度）為2 nm。並且，鉑電極之幅寬自17 nm變化為20 nm。並且，觀察到縫隙部之金粒子的曲率半徑為10 nm以下。

『表1』

並且，自圖12B所示之SEM影像觀察到附著於鉑電極上之多個金粒子個個孤立。於鉑電極之間隙（末端部分）觀察到形成有一對金粒子，並形成間隙（縫隙）。

根據實施例1的結果，確認到藉由於鉑電極施以化學鍍金，可製作以金粒子形成有奈米縫隙的奈米縫隙電極。

『實施例2』

本實施例揭示化學鍍之處理條件相依性。比較評價作為化學鍍之條件的化學鍍液之濃度與處理時間。

使用在實施例1製作之含有金（Au）的碘酒液，改變以超純水稀釋之濃度並進行評價。經調整之化學鍍液，係針對將8 μL之原液以8 mL之超純水稀釋的條件（以下稱作「條件1」。）與將10 μL之原液以8 mL之超純水稀釋的條件（以下稱作「條件2」。）之2個等級評價。

於圖13A、圖13B、圖13C繪示評價化學鍍液之濃度相依性的結果。圖13A繪示鉑電極之初始狀態的SEM影像，圖13B繪示使之浸漬於條件1之化學鍍液10秒鐘之試樣的SEM影像，圖13C繪示使之浸漬於條件2之化學鍍液10秒鐘之試樣的SEM影像。

根據圖13A、圖13B、圖13C所示之SEM影像，確認到有化學鍍液之濃度為高則金（Au）的成長速度快速，金粒子亦大幅成長的傾向。在使用條件1之化學鍍液的情況下，確認到有半球狀之金粒子的生成。再者，在條件1之化學鍍液的情況下，觀察到奈米縫隙電極之縫隙受到維持，確認到自停功能發生。並且，觀察到半球狀之金屬粒子有在鉑電極之邊緣部優先生成的傾向。由此事可推測，藉由在鉑電極的形狀下工夫，可控制金粒子的生成位置。另一方面，在使用條件2之化學鍍液的情況下，觀察到有化學鍍所致之金粒子之成長速度快速，粒徑變大的傾向。

其次，於圖14A、圖14B、圖14C繪示在條件1之化學鍍液使化學鍍之處理時間變化時的結果。圖14A繪示鉑電極的初始狀態，圖14B繪示經進行化學鍍10秒鐘之試樣的SEM影像，圖14C繪示經進行化學鍍20秒鐘之試樣的SEM影像。

相比於圖14B所示之化學鍍之處理時間為10秒鐘的情形，在進行了20秒鐘的試樣，觀察到金（Au）之粒子大幅成長。由此結果判定，藉由進行化學鍍10秒鐘，可獲得金（Au）之粒子不會大幅成長而以孤立之狀態存在的奈米縫隙電極。

再者，由圖14B與圖14C之比較，確認到即使增加化學鍍之處理時間，仍維持有奈米縫隙，確認到在化學鍍中自停功能有所作動。

在使用條件1之化學鍍液的情況下，在鉑表面上還原有1個金原子，若在其核成長時，將化學鍍之時間定於20秒鐘，則鄰接之核會相連而半球狀之金粒子的粒徑會變大。此事默示在鉑表面上，一價之金離子之還原持續進行，形成有半球狀之金粒子一事。

根據本實施例之結果，揭示藉由調整化學鍍液之濃度及化學鍍之處理時間，能利用自停功能，同時控制間隙之長度（縫隙長度），所述間隙之長度匹配於導入至奈米縫隙電極之縫隙間的奈米粒子或功能分子之尺寸。

『實施例3』

本實施例揭示針對於鉑電極上施以化學鍍金前之前處理之固化評價的結果。鉑電極之製作條件係如同實施例1。

前處理的評價係在（1）無前處理、（2）透過溶液A（以超純水稀釋之HCl）處理、（3）透過溶液B（以超純水稀釋之HClO₄ ）處理之3種條件下進行。

圖15A、圖15B、圖15C係在各條件下完成處理之試樣的SEM影像，繪示化學鍍金後的狀態。在各試樣中，化學鍍金係使用將8 μL之鍍液以8 mL之超純水稀釋者，進行10 sec。圖15A繪示無前處理之試樣的SEM影像，圖15B繪示經溶液A處理之試樣的SEM影像，圖15C繪示經溶液B處理之試樣的SEM影像。

如圖15A、圖15B、圖15C所示，依前處理之有無及前處理條件之差異，揭示有金粒子之相異的成長狀態。在圖15A所示之無前處理之試樣，確認到10 nm～40 nm之較大尺寸的金粒子。在此條件，確認到金粒子有所簇集。在圖15B所示之透過溶液A之前處理，揭示有化學鍍金之速度變慢一事。若使用溶液A，則觀測到金在鉑表面上成核為半球形（Hemispheric）。並且，在圖15C所示之使用溶液B的前處理，觀察到在鉑（Pt）之表面上，均勻的金（Au）之粒子之成長。在透過溶液B之前處理，觀察到相比於溶液A以更短時間形成均勻的金（Au）之膜。

根據本實施例，確認到依在鉑電極上施以化學鍍前的前處理之有無及前處理條件之差異，金（Au）之成長相異。前處理被認為對金粒子成長時之成核有所貢獻，確認到藉由延緩化學鍍之速度，可在使金粒子分散之狀態下成長。

『實施例4』

本實施例揭示評價奈米縫隙電極之耐熱性的結果。對在實施例1製作之奈米縫隙電極進行200℃、2小時的熱處理，以SEM觀察熱處理前後之形狀變化。

圖16A繪示熱處理前之試樣的SEM影像，圖16B繪示熱處理後的SEM影像。於鉑電極上以化學鍍金使金粒子局部成長的奈米縫隙電極，在200℃、2小時的熱處理下看見變化，但間隙部之金粒子觀察到以與熱處理前相同之狀態存在一事。若詳細比較熱處理前之圖16A與熱處理後之圖16B的SEM影像，於金粒子之粒徑無變化者與粒徑有所變化者皆存在於第1電極102a及第2電極102b上。

另一方面，幅寬較第1電極102a及第2電極102b還寬之第1墊108a及第2墊108b上之金粒子，變得有下述情況：在熱處理後無法確認到有顆粒。第1墊108a及第2墊108b上之金粒子因難以分開配置，金原子擴散，而金粒子之形狀有所變化，成為鉑電極表面被金粒子覆蓋的結構。由此事可知，電極幅寬會對於金粒子之形成過程產生影響。

並且，第1電極102a及第2電極102b上之金粒子之粒徑有所變化者，與鄰接之金粒子在鉑電極表面接觸，金原子因瑞立不穩定性，而有表面自擴散成為能量穩定之曲率半徑之大小的球形之趨勢。此時，由於鄰接之金粒子之其中一者被吸入另一金粒子，故同時觀察到粒徑大的金粒子與金粒子之消滅。

另一方面，相互不接觸並在鉑電極表面分開配置之金粒子保持結構，粒徑無變化。尤其，間隙部之金粒子在與熱處理前相同的狀態下存在一事係為重要，默示間隙部之金粒子有強烈之分開配置的傾向。

再者，即使在200℃之熱處理仍不會形狀變化一事，可促進金粒子係與鉑電極之鉑固溶化一事，藉由固溶強化形成較金粒子還更強固的固溶粒子。

另一方面，已報告在將鉑電極代替成金電極進行化學鍍金的奈米縫隙電極，會因200℃之熱處理而電極結構損壞（V. M. Serdio, et al., Nanoscale, 4, (2012), p.7161）。由此事確認到在本實施例製作之奈米縫隙電極對熱穩定。

［參考例］

針對經施以化學鍍金的鈦（Ti）／鉑（Pt）奈米縫隙電極（以下稱作「試樣1」），與鈦（Ti）／金（Au）奈米縫隙電極（以下稱作「試樣2」），進行耐熱性的評價。此外，試樣1及試樣2一同藉由化學鍍，具有金於電極表面均勻形成的結構。耐熱性試驗在400℃進行2小時。

圖17A繪示試樣1之熱處理前的SEM影像，圖17B繪示熱處理後的SEM影像。藉由此結果，確認到在試樣1即使透過400℃之熱處理2小時，亦可維持結構。圖17C繪示試樣2之熱處理前的SEM影像，圖17D繪示熱處理後的SEM影像。在試樣2，觀察到因400℃之熱處理2小時而電極消失。由此可確認到，相對於試樣1，試樣2之結構的耐熱性低劣。

若探討上述結果，則化學鍍於鉑（Pt）上之金（Au）原子被認為於與鉑（Pt）原子之間形成金屬―金屬鍵結，鉑（Pt）―金（Au）鍵結被認為具有較金（Au）―金（Au）鍵結還大的鍵結能量，故可維持奈米縫隙電極之形狀。

再者，不僅止於形成金―鉑界面，藉由金與鉑做出合金，金粒子固溶化，可形成固溶強化的金―鉑粒子，製作耐熱性較鉑上金粒子還更高、強固的間隙結構。

再者，相較於因化學鍍而金（Au）均勻形成的奈米縫隙電極，金粒子分散形成的奈米縫隙電極係依鉑電極表面的存在而金―鉑鍵結，因而金之表面自擴散變得更難發生，故被認為金粒子之曲率半徑為小，結構上更為穩定。亦即，對於獲得強固的間隙結構，在金粒子與鄰接之金粒子在鉑表面上分開配置而相互不接觸一事係為重要。因此，在進行切換動作之電晶體等主動元件中，認為以如本實施例般金（Au）粒子分散於鉑電極上之奈米縫隙電極為合適。

『實施例5』

藉由以下之要領使用分子尺規化學鍍法製作奈米縫隙電極作為實施例5。

製作第1電極層104a及第2電極層104b。其次，準備化學鍍液。量出28毫升之25毫莫耳的溴化烷基三甲銨（Alkyltrimethylammonium Bromide）作為分子尺規。此時，量入50毫莫耳的氯金酸水溶液120微升。加入乙酸1毫升作為酸，加入成為還原劑之0.1莫耳的L(+)-抗壞血酸（Ascorbic acid）3.6毫升，妥善攪拌做成鍍液。

在實施例5，使用C12TAB分子作為溴化烷基三甲銨。

將既已製作之附有第1電極102a及第2電極102b的基板浸漬於化學鍍液3分鐘、6分鐘、10分鐘程度。藉此，透過實施例5之分子尺規化學鍍法，製作具有間隙的電極。

圖18A繪示使用EB微影技術製作第1電極102a及第2電極層102b並進行分子尺規化學鍍的SEM影像。在經進行分子尺規化學鍍金3分鐘的情況下，若干半球狀之化學鍍金成長。圖18B係已進行分子尺規化學鍍金6分鐘的情形，於間隙部分成長有分子尺規無電金粒子，間隙長度因分子尺規而變得狹窄。圖18C係已進行分子尺規化學鍍金10分鐘的情形，進行分子尺規電鍍形成有覆蓋鉑電極表面之金鍍層。藉由分子尺規所致之間隙控制機制，於第1電極102a及第2電極層102b形成有起因於分子尺規之分子長度的間隙。

由上述可知，若使用分子尺規化學鍍金法，則能藉由半球狀化學鍍金形成金粒子對向的間隙，變得能夠藉由分子尺規精準控制間隙長度。

100‧‧‧奈米縫隙電極

102‧‧‧電極

104‧‧‧電極層

106‧‧‧金屬粒子

108‧‧‧墊

110‧‧‧基板

112‧‧‧絕緣層

114‧‧‧金屬層

116‧‧‧金屬奈米粒子

118‧‧‧自組裝化單分子膜

120‧‧‧絕緣層

122‧‧‧電極

124‧‧‧鹵素離子

126‧‧‧開關

128‧‧‧半導體基板

130‧‧‧MOS電晶體

132‧‧‧層間絕緣膜

134‧‧‧佈線

200‧‧‧奈米裝置

202‧‧‧積體電路

〈圖1A〉繪示本發明之一實施型態相關之奈米縫隙電極的俯視圖。

〈圖1B〉繪示本發明之一實施型態相關之奈米縫隙電極的部分放大圖。

〈圖1C〉繪示本發明之一實施型態相關之奈米縫隙電極的剖面圖。

〈圖2A〉繪示本發明之一實施型態相關之奈米縫隙電極的俯視圖。

〈圖2B〉繪示本發明之一實施型態相關之奈米縫隙電極的剖面圖。

〈圖3A〉係本發明之一實施型態相關之奈米縫隙電極之間隙部的結構，繪示電極之末端取圓角的形狀。

〈圖3B〉係本發明之一實施型態相關之奈米縫隙電極之間隙部的結構，繪示電極之末端調整成銳角的形狀。

〈圖4A〉係本發明之一實施型態相關之奈米縫隙電極的示意圖，繪示形成有電極層的狀態。

〈圖4B〉係本發明之一實施型態相關之奈米縫隙電極的示意圖，繪示於電極層之表面配置有金屬粒子的狀態。

〈圖5A〉係說明本發明之一實施型態相關之奈米縫隙電極之製作方法的剖面圖，繪示形成金屬層的階段。

〈圖5B〉係說明本發明之一實施型態相關之奈米縫隙電極之製作方法的剖面圖，繪示形成電極層的階段。

〈圖5C〉係說明本發明之一實施型態相關之奈米縫隙電極之製作方法的剖面圖，繪示配置金屬粒子的階段。

〈圖6A〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的俯視圖。

〈圖6B〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的剖面圖。

〈圖7A〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的俯視圖。

〈圖7B〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的剖面圖。

〈圖8A〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的俯視圖。

〈圖8B〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的剖面圖。

〈圖9A〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的俯視圖。

〈圖9B〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的剖面圖。

〈圖10〉繪示具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置的俯視圖。

〈圖11〉繪示設置有具有本發明之一實施型態相關之奈米縫隙電極之奈米裝置之積體電路的剖面圖。

〈圖12A〉繪示在實施例1中形成金粒子前之奈米縫隙電極的SEM影像。

〈圖12B〉繪示在實施例1中已形成金粒子之奈米縫隙電極的SEM影像。

〈圖13A〉繪示在實施例2中化學鍍處理前之奈米縫隙電極的SEM影像。

〈圖13B〉繪示在實施例2中經條件1之化學鍍液處理之奈米縫隙電極的SEM影像。

〈圖13C〉繪示在實施例2中經條件2之化學鍍液處理之奈米縫隙電極的SEM影像。

〈圖14A〉繪示在實施例2中化學鍍處理前之奈米縫隙電極的SEM影像。

〈圖14B〉繪示在實施例2中經條件1之化學鍍液處理10秒鐘之奈米縫隙電極的SEM影像。

〈圖14C〉繪示在實施例2中經條件1之化學鍍液處理20秒鐘之奈米縫隙電極的SEM影像。

〈圖15A〉繪示在實施例3中以無前處理之條件製作之奈米縫隙電極的SEM影像。

〈圖15B〉繪示在實施例3中以使用溶液A之前處理製作之奈米縫隙電極的SEM影像。

〈圖15C〉繪示在實施例3中以使用溶液B之前處理製作之奈米縫隙電極的SEM影像。

〈圖16A〉繪示評價在實施例4製作之奈米縫隙電極之耐熱性的試樣之熱處理前的SEM影像。

〈圖16B〉繪示評價在實施例4製作之奈米縫隙電極之耐熱性的試樣之熱處理後的SEM影像。

〈圖17A〉繪示評價參考例之試樣之耐熱性的結果，繪示試樣1（鈦（Ti）／鉑（Pt）奈米縫隙電極）之熱處理前的SEM影像。

〈圖17B〉繪示評價參考例之試樣之耐熱性的結果，繪示試樣1（鈦（Ti）／鉑（Pt）奈米縫隙電極）之熱處理後的SEM影像。

〈圖17C〉繪示評價參考例之試樣之耐熱性的結果，繪示試樣2（鈦（Ti）／金（Au）奈米縫隙電極）之熱處理前的SEM影像。

〈圖17D〉繪示評價參考例之試樣之耐熱性的結果，繪示試樣2（鈦（Ti）／金（Au）奈米縫隙電極）之熱處理後的SEM影像。

〈圖18A〉繪示已進行在實施例5製作之奈米縫隙電極之分子尺規化學鍍金3分鐘之試樣的SEM影像。

〈圖18B〉繪示已進行在實施例5製作之奈米縫隙電極之分子尺規化學鍍金6分鐘之試樣的SEM影像。

〈圖18C〉繪示已進行在實施例5製作之奈米縫隙電極之分子尺規化學鍍金10分鐘之試樣的SEM影像。

Claims (27)

1. 一種奈米縫隙電極，其特徵在於，包含：第1電極，具有第1電極層與配置於前述第1電極層之一端部之第1金屬粒子；以及第2電極，具有第2電極層與配置於前述第2電極層之一端部之第2金屬粒子；其中前述第1金屬粒子與前述第2金屬粒子相對配置並帶有間隙，前述第1金屬粒子及前述第2金屬粒子之自一端至另一端的幅寬為20 nm以下，前述第1金屬粒子與前述第2金屬粒子之間隙的長度為10 nm以下。
2. 如請求項1所述之奈米縫隙電極，其中於前述第1電極及前述第2電極之表面除了前述第1金屬粒子及前述第2金屬粒子以外還包含多個其他金屬粒子，前述第1金屬粒子與前述第2金屬粒子在第1電極及前述第2電極之表面上，與前述多個其他金屬粒子相互分開而不接觸。
3. 如請求項1或2所述之奈米縫隙電極，其中前述第1金屬粒子及前述第2金屬粒子係半球狀。
4. 如請求項1或2所述之奈米縫隙電極，其中形成前述第1電極層及前述第2電極層之第1金屬之表面自擴散係數，較形成前述第1金屬粒子及前述第2金屬粒子之第2金屬之表面自擴散係數還小。
5. 如請求項4所述之奈米縫隙電極，其中存在有前述第1金屬與前述第2金屬之金屬鍵結的表面之前述第2金屬之表面自擴散係數，較第2金屬之表面自擴散係數小。
6. 如請求項4所述之奈米縫隙電極，其中前述第1金屬與前述第2金屬係形成合金的組合。
7. 如請求項6所述之奈米縫隙電極，其中前述第1金屬粒子及前述第2金屬粒子係前述第1金屬與前述第2金屬的固溶體。
8. 如請求項4所述之奈米縫隙電極，其中前述第1金屬係鉑，前述第2金屬係金。
9. 如請求項4所述之奈米縫隙電極，其中前述第1電極層及前述第2電極層包含設置於絕緣表面的鈦層與前述鈦層之上的鉑層。
10. 如請求項1所述之奈米縫隙電極，其中前述第1電極層及前述第2電極層之前述一端部的幅寬為20 nm以下。
11. 如請求項1所述之奈米縫隙電極，其中前述第1電極層及前述第2電極層之一端部的膜厚為20 nm以下。
12. 一種奈米縫隙電極之製作方法，其特徵在於包含：於具有絕緣表面的基板上以各自之一端相對並帶有間隙的方式形成第1電極層與第2電極層；以及將形成有前述第1電極層及前述第2電極層的基板浸漬於在包含金屬離子的電解液混入有還原劑的化學鍍液，於前述第1電極層及前述第2電極層之至少末端部分分別形成金屬粒子；其中使形成前述第1電極層及前述第2電極層的金屬與前述化學鍍液所包含的金屬形成金屬鍵結，使前述金屬粒子之自一端至另一端的幅寬成長為20 nm以下的大小，將形成於前述第1電極層之末端的金屬粒子與形成於前述第2電極層之末端的金屬粒子之間的間隙的長度形成為10 nm以下。
13. 如請求項12所述之奈米縫隙電極之製作方法，其中於前述第1電極層及前述第2電極層的表面離散形成多個金屬粒子。
14. 如請求項12或13所述之奈米縫隙電極之製作方法，其中將前述金屬粒子形成為半球狀。
15. 如請求項12或13所述之奈米縫隙電極之製作方法，其中藉由鉑形成前述第1電極層及前述第2電極層，以包含金離子的化學鍍液進行化學鍍。
16. 如請求項15所述之奈米縫隙電極之製作方法，其中以鉑與金的固溶體形成前述金屬粒子。
17. 如請求項12所述之奈米縫隙電極之製作方法，其中將前述第1電極層及前述第2電極層之一端部的幅寬形成為20 nm以下。
18. 如請求項12所述之奈米縫隙電極之製作方法，其中將前述第1電極層及前述第2電極層之一端部的膜厚形成為20 nm以下。
19. 如請求項12所述之奈米縫隙電極之製作方法，其中於將形成有前述第1電極層及前述第2電極層的基板浸漬於前述化學鍍液之前，對前述第1電極層及前述第2電極層之表面以酸進行處理。
20. 一種奈米裝置，其特徵在於包含：第1電極，具有第1電極層與配置於前述第1電極層之一端部之第1金屬粒子；第2電極，具有第2電極層與配置於前述第2電極層之一端部之第2金屬粒子；以及金屬奈米粒子或功能分子；其中前述第1電極與前述第2電極以前述第1金屬粒子與前述第2金屬粒子相對的方式配置並帶有間隙，前述金屬奈米粒子或前述功能分子配置於前述第1金屬粒子與前述第2金屬粒子之間隙，前述第1金屬粒子及前述第2金屬粒子之自一端至另一端的幅寬為20 nm以下，前述第1金屬粒子與前述第2金屬粒子之間隙的長度為10 nm以下。
21. 如請求項20所述之奈米裝置，其具有絕緣層，設置於前述第1電極及前述第2電極之上方，埋設前述金屬奈米粒子或前述功能分子。
22. 如請求項21所述之奈米裝置，其包含第3電極，配置成鄰接於前述第1金屬粒子及前述第2金屬粒子之間隙部，與前述第1金屬粒子及前述第2金屬粒子絕緣，並為前述絕緣層所被覆。
23. 如請求項22所述之奈米裝置，其包含第4電極，配置成鄰接於前述第1金屬粒子及前述第2金屬粒子之間隙部，與前述第1金屬粒子及前述第2金屬粒子絕緣，對向於前述第3電極，並為前述絕緣層所被覆。
24. 如請求項23所述之奈米裝置，其具有第5電極，於前述絕緣層上與前述金屬奈米粒子或功能分子重疊。
25. 如請求項20所述之奈米裝置，其配置有鹵素離子代替前述金屬奈米粒子或功能分子。
26. 如請求項23所述之奈米裝置，其中將前述第3電極及前述第4電極之其中一者做為浮動閘極電極使用，控制前述金屬奈米粒子或功能分子的電荷狀態。
27. 一種積體電路，其係於半導體基板上設置有如請求項20乃至26之任一項所述之奈米裝置與電子裝置者。