WO2016031836A1 - ナノデバイス - Google Patents

ナノデバイス Download PDF

Info

Publication number
WO2016031836A1
WO2016031836A1 PCT/JP2015/073917 JP2015073917W WO2016031836A1 WO 2016031836 A1 WO2016031836 A1 WO 2016031836A1 JP 2015073917 W JP2015073917 W JP 2015073917W WO 2016031836 A1 WO2016031836 A1 WO 2016031836A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
gate
gate electrode
nanodevice
Prior art date
Application number
PCT/JP2015/073917
Other languages
English (en)
French (fr)
Inventor
真島　豊
寺西　利治
伸也 加納
詠樹 青山
Original Assignee
国立研究開発法人科学技術振興機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人科学技術振興機構 filed Critical 国立研究開発法人科学技術振興機構
Priority to JP2016545560A priority Critical patent/JP6443699B2/ja
Priority to US15/507,530 priority patent/US10170547B2/en
Publication of WO2016031836A1 publication Critical patent/WO2016031836A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors

Definitions

  • the present invention relates to a nanodevice in which nanoparticles are provided between nanogap electrodes and the charge state of the nanoparticles is controlled.
  • a device composed of a pair of electrodes facing each other so as to have a nanogap and arranging nanoparticles and molecules in the nanogap has a switching function and a memory function, and thus is promising as a new device.
  • the present inventors assembled a single-electron transistor (SET) by introducing chemically synthesized gold nanoparticles into a nano-gap electrode produced by electroless gold plating, and operated at room temperature. (Non-patent Document 1).
  • Non-Patent Document 4 reports a single-electron memory operation in a transistor having a structure in which a poly-Si ultrathin thin wire and a gate electrode cross each other through an oxide film.
  • Poly-Si has a structure in which crystal grains of several nm are spread, and when a gate voltage is applied, the poly-Si crystal grains are filled with electrons, a percolation path is connected, and current flows between the source and drain. Begins to flow. Further, when a high voltage is applied as the gate voltage, electrons are trapped in the accumulation dots, and the conductance of the current path is changed by the Coulomb repulsion between the electrons, resulting in a memory effect.
  • an object of the present invention is to provide a nanodevice capable of controlling the charge state of nanoparticles.
  • a voltage applied to the floating gate is between a peak state voltage and a bottom state voltage of Coulomb oscillation.
  • a gate voltage that provides a peak current in one cycle of coulomb oscillation and a gate voltage that provides an adjacent peak current The nanodevice according to [1], wherein values corresponding to both ends of a certain voltage section obtained by dividing the potential difference ⁇ V into two equal parts, three equal parts, or four equal parts are set.
  • the plurality of gate electrodes include one or more side gate electrodes on the same surface as the nanogap electrode.
  • the nanogap electrode and the nanoparticles are covered with an insulating layer,
  • a control gate electrode is provided at a position facing the nanoparticles with the floating gate electrode interposed therebetween,
  • the one electrode and the other electrode are arranged with the nanoparticles interposed therebetween, As the plurality of gate electrodes, the side gate electrode and the floating gate electrode are arranged across the nanoparticles, The nanodevice according to [1], wherein a control gate electrode is disposed so as to face the nanoparticles with the floating gate electrode interposed therebetween. [10] The nanodevice according to [9], wherein the one electrode, the other electrode, the side gate electrode, the floating gate electrode, and the control gate electrode are arranged on the same plane.
  • the charge state of the nanoparticles can be arbitrarily controlled, and a multi-value memory can be configured with one nanodevice.
  • a logic operation element that can be rewritten by one nanodevice can be configured. Therefore, according to the present invention, application to a power-saving single-electron flash memory and a logical operation element is expected.
  • the drain voltage V d and the gate voltage V g1, V g2, V top -gate is a diagram schematically showing a differential conductance of the drain current I when set to each value.
  • the first side gate voltage V G1 (V) is a diagram showing a drain current V D (mV) and differential conductance mapping (Stability diagram) when the second side gate voltage V G2 (V) is swept, respectively.
  • FIG. 6A is a diagram illustrating the Coulomb oscillation characteristics, where FIG. 5A is the drain current I DS (pA) dependence on the voltage applied to the first side gate when the second side gate is set to 0 V, and FIG. The drain current I DS (pA) dependence on the voltage applied to the second side gate when is set to 0V is shown. It is the figure which expanded the origin vicinity of FIG. 11 (A). Voltage V G1 applied to the first side gate 25 mV, a diagram obtained by extracting the case of 95mV. Is a view showing a Coulomb oscillation characteristics in after the measurement shown in FIG.
  • (A) is the drain current I DS (pA) dependence on the voltage applied to the first side gate when the second side gate to 0V
  • (B) shows the drain current I DS (pA) dependence on the voltage applied to the second side gate when the first side gate is set to 0V. It is the figure which performed charge forming with the 1st side gate, and measured the Coulomb oscillation characteristic with the 2nd side gate voltage. The input dependence of the pulse width of the second side gate voltage is shown.
  • (A), (B), and (C) show the cases where the pulse width is 5 seconds, 0.5 seconds, and 0.05 seconds, respectively.
  • FIG. 1 It is a figure which shows the time dependence of the drain current at the time of performing charge forming with a side gate, a solid line shows the drain current of a nanodevice, and a broken line shows a side gate voltage.
  • A), (B), (C) is a figure which respectively shows the Coulomb diamond characteristic with respect to three gate voltages in the nanodevice of FIG. It is a figure showing that a pulse train is applied with respect to three gate voltages, and a nano device shows XOR operation.
  • the drain current V D (mV) and the differential conductance mapping when the first side gate voltage V FG (V) and the second side gate voltage V CG (V) are respectively swept ( It is a figure which shows a stability diagram.
  • nanodevices prepared in Example 4 is a diagram showing a Coulomb oscillation when the gate electrode of the second input was swept independently, switch off in a state in which 0V is being applied to the (A) is, V FG
  • the I DS -V CG characteristics when the floating gate electrode is in a floating state are shown
  • (B) is a diagram showing the I DS -V FG characteristics when the voltage V CG is 0V.
  • the nanodevice produced in Example 4 it is a figure which shows the time dependence of an electric current when the voltage of the charge forming of a floating electrode is set to 30mV, 45mV, and 100mV as a floating gate.
  • (B) is the figure which plotted the differential value of the drain current after 20V pulse application to a control gate on the two-dimensional plane of a drain voltage and a side gate voltage. It is a figure which shows the change of the drain current accompanying the repeated input of a write signal and an erase signal.
  • FIG. 2 shows one embodiment of the nanodevice shown in FIG. 1, (A) is a cross-sectional view, and (B) is a plan view.
  • the nanodevice 10 includes a substrate 1, an insulating layer 2, a nanogap electrode 5 provided on the insulating layer 2, and a self-assembled monolayer 6 provided on the nanogap electrode 5.
  • Metal nanoparticles 7 provided between the nano gaps with the self-assembled monolayer 6 interposed therebetween, and a plurality of gate electrodes provided on the insulating layer 2 so as to intersect the arrangement direction of the nano gap electrodes 5 9 (9A, 9B).
  • the plurality of gate electrodes 9 are all side gate electrodes, and one of the side gate electrodes 9B functions as a floating gate electrode.
  • the nanogap electrode 5 (5A, 5B) is composed of seed electrodes 3A, 3B composed of one or more layers and plating electrodes 4A, 4B.
  • the at least one side gate electrode 9A among the plurality of gate electrodes 9 is connected by wiring so that a gate voltage can be applied. As shown in FIG. 1, one end of a switch 11 is connected to the other side gate electrode 9B, and a floating voltage Vf can be applied to the floating electrode so as to have a certain potential.
  • the number of gate electrodes 9 is set by a combination of side gate electrodes 9A and 9B and a top gate electrode 9C provided on the insulating layer 2 so as to intersect with the arrangement direction of the nanogap electrodes.
  • the numbers of the side gate electrodes 9A and 9B and the top gate electrode 9C are appropriately set according to the use of the nanodevice 10A.
  • the second insulating layer 8 is formed on the nanogap electrode 5, the metal nanoparticles 7, and the side gate electrodes 9 ⁇ / b> A and 9 ⁇ / b> B, and the top gate is formed on the second insulating layer 8.
  • An electrode 9C is formed.
  • the bottom gate electrode 9D is formed on the substrate 1, and a potential can be applied by the substrate 1.
  • at least one of the plurality of gate electrodes 9 is used as a floating gate electrode.
  • the drain current becomes a different value. Therefore, as shown in FIG. 4B, by setting the gate voltage within a certain range of, for example, 1 (V) to 4 (V), a drain current corresponding to the range flows. Therefore, a plurality of states can be held according to the value of the floating gate voltage Vf.
  • the nanodevice according to the embodiment of the present invention includes an input gate used as a signal input terminal among the plurality of gates 9 and a control gate for applying a floating voltage for performing a rewrite operation. By applying a voltage to the control gate, the charge state of the nanoparticles is changed and the operation of the single electron transistor is reversed.
  • Various logic operation processes such as XOR and XNOR are realized by using three input gates, for example.
  • e is an elementary charge.
  • the value of ⁇ V depends on the arrangement relationship between the metal nanoparticles and one electrode and the other electrode, and also the arrangement relationship between the two side gate electrodes and the top gate electrode and / or the bottom gate electrode. Therefore, the value of ⁇ V is dependent on the arrangement of the three gate electrodes, each three gate electrodes, the value of ⁇ V which corresponds to one cycle of the Coulomb oscillation of the drain current I d is different.
  • the bottom column of the logical correspondence table shows the Coulomb oscillation for one cycle (the horizontal axis is the gate voltage, the vertical axis is the drain current), and the black circle ( ⁇ ) indicates the current output state of “0”, the white circle ( ⁇ ) indicates a current output state of “1”.
  • a potential difference of ⁇ V / 2 is used as a potential difference corresponding to a state of “0” and “1” of the input gate voltage, and the input is “0” side and the output is “0”.
  • the voltage region in the left half of the Coulomb oscillation for the period is used as a voltage to be applied to each gate electrode.
  • the top gate voltage and one side gate voltage are input as “0”, and ⁇ V is set to four values as the value of the other side gate voltage corresponding to the input of “0”.
  • ⁇ V is set to four values as the value of the other side gate voltage corresponding to the input of “0”.
  • the gate voltage is set to a voltage value higher by ⁇ V / 4 than the set voltage value.
  • the input gate voltage is set so that the three gate voltages are gate voltages corresponding to the input of “1” and the output has a current peak value of “1”. Then, the output becomes “1” only when the inputs to the three gates are (0, 0, 0) and (1, 1, 1), otherwise the output becomes “0”, and the operation A Processing is done.
  • the gate voltage corresponding to operation C is set as follows. That is, for example, the top gate voltage corresponding to the input of “1” is divided into four equal parts of ⁇ V so that the positive current value of the peak current is the same on the positive and negative slopes of the peak current of the Coulomb oscillation. The voltage value on the slope is set, and the top gate voltage corresponding to the input of “0” is set to a voltage value lower by ⁇ V / 4 than the set voltage value.
  • the top gate voltage is set to the previously determined “0” input, and ⁇ V is set to be equal to four as the value of the one side gate voltage corresponding to the “1” input.
  • a value that is 3/4 times higher than ⁇ V is set to the voltage value on the positive slope of the peak current so that the divided value becomes the same current value on the positive and negative slopes of the peak current of Coulomb oscillation.
  • the top gate voltage corresponding to the input of “0” is set to a voltage value lower by ⁇ V / 4 than the set voltage value.
  • the top gate voltage and one side gate voltage are set to “0” input, the value of the other side gate voltage corresponding to the input “1” is set, and ⁇ V is divided into four equal parts.
  • the top gate voltage corresponding to the input of “0” is set to a voltage value lower than the set voltage value by ⁇ V / 4.
  • the gate voltage corresponding to operation D is set as follows. For example, as a top gate voltage corresponding to an input of “0”, a value obtained by dividing ⁇ V into four equal parts on the positive slope of the peak current so that the same current value is obtained on the positive and negative slopes of the peak current of the Coulomb oscillation. And the top gate voltage corresponding to the input of “1” is set to a voltage value higher by ⁇ V / 4 than the set voltage value. When "1" is input, the current value is the same as the same current value with a negative slope.
  • the following operations can also be performed on nanodevices. That is, when ⁇ V / 3 is used as a voltage difference between input “0” and input “1” and two gate voltages having a voltage difference of ⁇ V / 3 are added, a positive slope before the current peak of Coulomb oscillation is obtained. The drain voltage is adjusted so that the same current value is shown in the middle of the negative slope after the peak.
  • the top gate voltage and one side gate voltage are set to “0” inputs, and ⁇ V is set to three as the value of the other side gate voltage corresponding to the “0” input.
  • the voltage value on the positive slope of the peak current is set so that the equally divided values are the same on the positive and negative slopes of the peak current of the Coulomb oscillation, and the top corresponding to the input of “1”
  • the gate voltage is set to a voltage value higher by ⁇ V / 3 than the set voltage value.
  • the gate voltage corresponding to operation F is set as follows. For example, as a top gate voltage corresponding to an input of “0”, the value obtained by dividing ⁇ V into three equal parts has the same current value on the positive and negative slopes of the peak current of the Coulomb oscillation, on the negative slope of the peak current. The voltage value is set, and the top gate voltage corresponding to the input of “1” is set to a voltage value higher by ⁇ V / 3 than the set voltage value.
  • the top gate voltage is set to the previously determined “0” input, and ⁇ V is set as the third value as the value of the one side gate voltage corresponding to the “0” input.
  • ⁇ V is set as the third value as the value of the one side gate voltage corresponding to the “0” input.
  • the top gate voltage and one side gate voltage are set to “0” inputs, and ⁇ V is set to three as the value of the other side gate voltage corresponding to the “0” input.
  • ⁇ V is set to three as the value of the other side gate voltage corresponding to the “0” input.
  • the gate voltage corresponding to operation G as follows.
  • the top gate voltage corresponding to the input of “1” is set as follows. ⁇ V is divided into three equal parts so that the value obtained by dividing ⁇ V into three equal parts has the same value on the positive and negative slopes of the peak current of the Coulomb oscillation, and is set to a value on the positive slope of the peak current.
  • the top gate voltage corresponding to the input of “0” is set to a voltage value lower by ⁇ V / 3 than the set value.
  • the top gate voltage is set to the input of “0” determined previously, and the value of one side gate voltage corresponding to the input of “1” is set as follows. To do. ⁇ V is divided into three equal parts so that the value obtained by dividing ⁇ V into three equal parts has the same value on the positive and negative slopes of the peak current of the Coulomb oscillation, and is set to a value on the positive slope of the peak current.
  • the top gate voltage corresponding to the input of “0” is set to a voltage value lower by ⁇ V / 3 than the set value.
  • the other side gate voltage is set by setting the top gate voltage and one side gate voltage as “0” inputs, and setting the value of the other gate voltage corresponding to the “1” input as follows. To do. ⁇ V is divided into three equal parts so that the value obtained by dividing ⁇ V into three equal parts has the same value on the positive and negative slopes of the peak current of the Coulomb oscillation, and is set to a value on the positive slope of the peak current.
  • the top gate voltage corresponding to the input of “0” is set to a voltage value lower by ⁇ V / 3 than the set value.
  • the potential difference between High and Low for example, the voltage difference between “0” and “1” is ⁇ V / n, and n is set to an integer of 2 or more to set 3 Input logical operation processing can be realized.
  • the nanodevice according to the embodiment of the present invention performs various logical operation processes, the remaining gate electrode that is not used as a three-input gate electrode among the plurality of gate electrodes is used as a floating gate electrode, similarly to the inversion process in XOR.
  • the floating gate electrode is shifted to the + side or the ⁇ side by the magnitude of the voltage half the peak-to-peak voltage of the Coulomb oscillation of the floating gate electrode, and the switch is turned off to induce charge in the floating gate. This induced charge reverses the charge state of the metal nanoparticles.
  • Such a floating gate realizes a logic operation element that can be rewritten by a nanodevice.
  • the voltage applied to the floating gate does not need to be a voltage half the peak-to-peak voltage of Coulomb oscillation, and may be a voltage necessary to invert the charge state of the metal nanoparticles.
  • the factors that determine the voltage applied to the floating gate are as follows: first, the arrangement relationship between the metal nanoparticles and the nanogap electrode, second, the arrangement relationship between the metal nanoparticles and each gate electrode, and third, the floating gate of the gate. Whether the top gate is used or the bottom gate is used, and fourth, the thickness of the second insulating layer and the dielectric constant for providing the top gate are given. The influence of at least one of these factors receive.
  • First step A first insulating layer 2 is formed on a semiconductor substrate 1. In order to form the bottom gate electrode 9D, the semiconductor substrate 1 is etched to leave a portion to be the bottom gate electrode 9D.
  • Second step An adhesion layer that partially constitutes the seed electrodes 3A and 3B is formed on the first insulating layer 2.
  • Third step An electrode pair and a side electrode pair are formed by an electroless plating method, and then the gap length is narrowed so that the gap length becomes a predetermined value by a molecular ruler electroless plating method as necessary.
  • the nanogap electrode 5 having the seed electrodes 3A and 3B and the plating electrodes 4A and 4B is formed. Further, side gate electrodes 9A and 9B are formed during the second step and the third step.
  • Cat-CVD Catalytic Chemical Vapor Deposition
  • a nanodevice 20 according to an embodiment of the present invention includes a nanogap electrode 5 in which one electrode 5A and the other electrode 5B are provided so as to have a nanogap, and metal nanoparticles 7 provided between the nanogap, A plurality of gate electrodes 9, and at least one of the plurality of gate electrodes 9 functions as a floating gate electrode 9B.
  • one electrode 5A corresponds to the source electrode
  • the other electrode 5B corresponds to the drain electrode.
  • the nanodevice 20 according to the embodiment of the present invention further includes a control gate 12 as shown in FIG.
  • the control gate electrode 12 can be regarded as a kind of the gate electrode 9.
  • the control gate electrode 12 is used to change the charge state of the floating gate electrode 9B by applying a voltage, thereby controlling the charge state of the metal nanoparticles 7.
  • the charge state of the floating gate electrode 9B is controlled by turning on / off the switch 11, whereas in the form shown in FIG. 8, the charge state of the floating gate electrode 9B is transferred to the floating gate electrode 12.
  • the pulse voltage is controlled.
  • the pulse width and voltage of the pulse voltage for changing the charge state of the floating gate electrode depend on the structure and material of the floating gate electrode, the control gate electrode, the source electrode, the drain electrode, and the back gate electrode made of the Si substrate. , Depending on the capacitance and the resistance when a voltage is applied.
  • the floating gate electrode has a capacitance between each of the control gate electrode, source electrode, drain electrode, and back gate electrode. When a pulse voltage is applied to the control gate electrode, each capacitance A potential difference corresponding to From the electrode having the lowest resistance to the floating gate electrode, a charge that makes the potential difference with the electrode zero flows from the electrode to the floating gate electrode, and as a result, a charge is induced in the floating gate electrode. Become.
  • Ti and Au were deposited on the developed substrate by electron beam deposition.
  • An initial gold nanogap electrode having a gap length of 25 nm was produced by immersing the substrate in ZDMAC (manufactured by Nippon Zeon) and lifting off the resist. Thereafter, a contact pad for taking an electrical contact between the prober and the nanogap electrode was produced by photolithography and deposition of Ti and Au.
  • FIG. 11 is a diagram showing the Coulomb oscillation characteristics, where (A) shows the drain current I DS (pA) dependence on the voltage applied to the first side gate when the second side gate is set to 0 V, and (B) shows The drain current I DS (pA) dependence on the voltage applied to the second side gate when the first side gate is set to 0V is shown.
  • the drain voltage V D was 5 mV. It was found that periodic Coulomb oscillation was observed corresponding to the gate capacities C G1 and C G2 of the side gate electrodes with respect to Coulomb Island. From this point onward, V G1 is used as a floating gate voltage to adjust the charge state on the nanoparticles in a non-contact manner, and V G2 serves as a signal input terminal for observing Coulomb oscillation.
  • FIG. 14 is a diagram showing the Coulomb oscillation characteristics after the measurement shown in FIG. 13, and FIG. 14A shows the drain current I DS () with respect to the voltage applied to the first side gate when the second side gate is set to 0V. pA) dependence, (B) shows the drain current I DS (pA) dependence on the voltage applied to the second side gate when the first side gate is set to 0V.
  • the drain voltage V D was 5 mV.
  • the first gate voltage V G1 30 mV becomes the High state
  • V G1 100 mV becomes the Low state.
  • the voltage applied to at least one of the gate electrodes is changed by the half period of the Coulomb oscillation, and the charge state of the metal nanoparticles is reversed by bringing the gate electrode into a floating state.
  • the operation of the nanodevice 10 can be rewritten by using the gate electrode as a floating electrode.
  • Example 2 Another embodiment relating to the nanodevice 10 shown in FIG. 2 will be described.
  • the gold nanogap electrode 5 and the two side gate electrodes 9A and 9B were manufactured by the same manufacturing method as in Example 1.
  • a self-assembled monolayer 6 and gold nanoparticles 7 were introduced into the gold nanogap electrode 5 by the following procedure. First, the electrode was immersed in an ethanol solution of 1 mM octanethiol molecules for 24 hours and rinsed with ethanol. Thereafter, the electrode was immersed in an ethanol solution of 500 mM decanedithiol molecules for 24 hours, and the decanedithiol molecules were inserted into the octanethiol monomolecular film.
  • FIG. 17 is a diagram showing the time dependence of the drain current when charge forming is performed by the side gate, where the solid line indicates the drain current of the nanodevice, and the broken line indicates the side gate voltage.
  • the measurement temperature was 9K.
  • the drain current-gate voltage dependency of this element is shown in FIG.
  • the charge forming voltage Vf was increased stepwise by 1V from 0V to 4V, the drain current increased stepwise.
  • the nanodevice operates as a multi-valued memory by charge forming. After about 300 seconds, the drain current value is almost 12 hours after the voltage application probe is retracted while the charge forming voltage Vf is kept at 4 V and the side gate electrode is left floating.
  • FIG. 21A shows the I DS -V CG characteristics when the switch is turned off with 0 V applied to V FG and the floating gate electrode is brought into a floating state.
  • FIG. 21B shows the voltage V CG set to 0 V. I D -V FG characteristics are shown. Coulomb oscillation corresponding to the stability diagrams of FIGS. 21 to 20 is clearly observed. It was found that ⁇ V on the floating gate electrode side was 150 mV, and ⁇ V on the control gate side was 730 mV.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Read Only Memory (AREA)

Abstract

　金属ナノ粒子の電荷状態を制御可能なナノデバイスを提供する。ナノサイズのギャップを有するように一方の電極５Ａと他方の電極５Ｂとが配置されて成るナノギャップ電極５と、ナノギャップ電極５の間に設けられるナノ粒子７と、複数のゲート電極９と、を備え、複数のゲート電極９のうち少なくとも一つをフローティングゲート電極として用い、ナノ粒子７の電荷状態を制御する。これにより、多値メモリ、書き換え可能な論理演算処理が実現される。

Description

ナノデバイス
　本発明は、ナノギャップ電極間にナノ粒子を設け、そのナノ粒子の電荷状態を制御するナノデバイスに関する。
　ナノギャップを有するように対となる電極を向かい合わせ、そのナノギャップにナノ粒子や分子を配置して構成したデバイスは、スイッチング機能やメモリ機能を有するため、新たなデバイスとして有望視されている。本発明者らは、無電解金メッキにより作製したナノギャップ電極に対して化学的に合成した金ナノ粒子を導入して単電子トランジスタ（Single Electron Transistor:SET）を組み立て、常温で動作するＳＥＴ集積回路を構築することを目指している（非特許文献１）。また、５ｎｍ以下のギャップ長を有するナノギャップ電極を９０％の収率で作製することに成功し（非特許文献２）、さらに、界面活性剤分子をテンプレートとして用いた「分子定規無電解金メッキ法」（Molecular Ruler Electroless Gold Plating: MoREGP）を開発し、２ｎｍのギャップ長を有するナノギャップ電極を再現性良く作製する技術を確立してきた（特許文献１，非特許文献３）。
　一方、非特許文献４には、ポリＳｉ超薄膜細線とゲート電極とが酸化膜を介して互いに交差している構造のトランジスタにおいて、単電子メモリの動作について報告がなされている。ポリＳｉは数ｎｍの結晶粒が敷き詰められた構造を有しており、ゲート電圧を加えると、ポリＳｉ結晶粒に電子が満たされてゆき、パーコレーションパスがつながり、ソースとドレインとの間に電流が流れるようになる。さらにゲート電圧として高い電圧を加えると、蓄積ドットに電子が捕獲され、電子間のクーロン反発力により電流経路のコンダクタンスが変化して、メモリ効果が生じる。
　非特許文献５には、カーボンナノチューブをＳｉＮ膜で覆い、Ａｕドットとブロッキング層Ａｌ２Ｏ３を設けて、Ａｕドットを電荷蓄積ノードとして用い、その上に、トップゲートを設ける技術が開示されている。
国際公開２０１２／１２１０６７号
K. Maeda, Y. Majima et al., ACS Nano, 6, 2798 (2012) Victor M. Serdio V., Yutaka Majima et al., Nanoscale, 4, 7161 (2012) N. Okabayashi, Yutaka Majima et al., Appl. Phys. Lett., 100, 033101（2012） K. Uchida et al., IEEE Trans Electron Dev., 41, 1628(1994) Y. Fujii et al., Jpn. J. Appl. Phys., 51, 06FD11（2012） T. Teranishi et al., Adv. Mater. 13, 1699 (2001)
　しかしながら、金属ナノ粒子の電荷状態を制御することを一つのデバイスで実現することが難しく、金属ナノ粒子に誘起される電荷状態を素電荷の半分程度変化させることが難しい。
　そこで、本発明の目的は、上記課題に鑑み、ナノ粒子の電荷状態を制御可能なナノデバイスを提供することにある。
　本発明の課題を解決するために、以下の手段が講じられる。
［１］ナノサイズのギャップを有するように一方の電極と他方の電極とが配置されて成るナノギャップ電極と、
　上記ナノギャップ電極間に設けられるナノ粒子と、
　複数のゲート電極と、を備え、
　上記複数のゲート電極のうち少なくとも一つをフローティングゲート電極として用い、前記ナノ粒子の電荷状態を制御する、ナノデバイス。
［２］前記フローティングゲートに加える電圧は、クーロンオシレーションのピーク状態とボトム状態の電圧の間とする、前記［１］に記載のナノデバイス。
［３］前記フローティングゲートに加える電圧が、複数の階層に分かれることにより、前記一方の電極と前記他方の電極との間に流れる電流を段階的に異ならせる、前記［１］に記載のナノデバイス。
［４］前記フローティングゲートに加える電圧は、クーロンオシレーション特性のうち緩やかな傾き又は急峻な傾きの何れかを用いる、前記［３］に記載のナノデバイス。
［５］前記複数のゲート電極に印加される電圧のHighとLowの入力に相当する電位差として、一周期分のクーロンオシレーションにおけるピーク電流を与えるゲート電圧と、隣のピーク電流を与えるゲート電圧の電位差ΔＶの二等分、三等分又は四等分した或る一つの電圧区間の両端に相当する値が設定される、前記［１］に記載のナノデバイス。
［６］前記複数のゲート電極は、前記ナノギャップ電極と同一の面に有る一又は複数のサイドゲート電極からなる、前記［１］乃至［５］の何れかに記載のナノデバイス。
［７］前記ナノギャップ電極と前記ナノ粒子が絶縁層により覆われており、
　　前記複数のゲート電極は、サイドゲート電極及びトップゲート電極からなる、前記［１］乃至［５］の何れかに記載のナノデバイス。
［８］さらに、前記フローティングゲート電極を挟んで前記ナノ粒子と対向する位置に、コントロールゲート電極を備えており、
　前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲート電極の電荷状態を変化させ、前記ナノ粒子の電荷状態を制御する、前記［１］に記載のナノデバイス。
［９］前記一方の電極と前記他方の電極とが前記ナノ粒子を挟んで配置されており、
　前記複数のゲート電極として、前記サイドゲート電極と前記フローティングゲート電極とが前記ナノ粒子を挟んで配置されており、
　前記フローティングゲート電極を挟んで、前記ナノ粒子と対向するようにコントロールゲート電極が配置されている、前記［１］に記載のナノデバイス。
［１０］前記一方の電極、前記他方の電極、前記サイドゲート電極、前記フローティングゲート電極及び前記コントロールゲート電極が、同一面上に配置されている、前記［９］に記載のナノデバイス。
　本発明によれば、複数のゲート電極の少なくとも一つをフローティングゲート電極として用いるため、ナノ粒子の電荷状態を任意に制御することができ、一つのナノデバイスで多値メモリを構成したり、一つのナノデバイスで書き換え可能な論理演算素子を構成することができる。よって、本発明によれば、省電力な単電子フラッシュメモリ、論理演算素子への応用が期待される。
本発明の実施形態に係るナノデバイスの構成を模式的に示す図である。 図１に示すナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。 図２とは異なるナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の実施形態に係るナノデバイスを多値メモリとして活用する場合を説明するための図で、（Ａ）は或る値のドレイン電圧を印加したときのドレイン電流－ゲート電圧特性を示し、（Ｂ）はドレイン電流の時間特性を示す。 ３入力における真理値表を示す図である。 或るドレイン電圧において、各ゲート電圧に応じて流れるドレイン電流の波形を模式的に示す図である。 ドレイン電圧Ｖｄと各ゲート電圧Ｖｇ１，Ｖｇ２，Ｖｔｏｐ－ｇａｔｅを各値に設定したときのドレイン電流Ｉの微分コンダクタンスを模式的に示す図である。 本発明の実施形態に係るナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。 実施例で作製したサンプルにおいて、ドレイン電圧に対するドレイン電流を示す図である。 第１サイドゲート電圧ＶＧ１（Ｖ）、第２サイドゲート電圧ＶＧ２（Ｖ）をそれぞれ掃引したときのドレイン電流ＶＤ（ｍＶ）と微分コンダクタンスのマッピング（スタビリティダイアグラム）を示す図である。 クーロンオシレーション特性を示す図で、（Ａ）は第２サイドゲートを０Ｖにしたときの第１サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性、（Ｂ）は第１サイドゲートを０Ｖにしたときの第２サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性を示す。 図１１（Ａ）の原点付近を拡大した図である。 第１サイドゲートに印加する電圧ＶＧ１が２５ｍＶ，９５ｍＶである場合を抽出した図である。 図１３に示す測定をした後におけるクーロンオシレーション特性を示す図であり、（Ａ）は第２サイドゲートを０Ｖにしたときの第１サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性、（Ｂ）は第１サイドゲートを０Ｖにしたときの第２サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性を示す。 第１サイドゲートで電荷フォーミングを行い、第２サイドゲート電圧でクーロンオシレーション特性を測定した図である。 第２サイドゲート電圧のパルス幅の入力依存性を示し、（Ａ），（Ｂ），（Ｃ）はそれぞれパルス幅が５秒、０．５秒、０．０５秒の場合を示す。 サイドゲートで電荷フォーミングを行っているときのドレイン電流の時間依存性を示す図であり、実線はナノデバイスのドレイン電流、破線はサイドゲート電圧を示す。 （Ａ），（Ｂ），（Ｃ）は、図３のナノデバイスにおいて、３つのゲート電圧に対するクーロンダイヤモンド特性をそれぞれ示す図である。 ３つのゲート電圧に対してパルス列を印加して、ナノデバイスがＸＯＲ動作を示すことを表した図である。 実施例４で作製したナノデバイスにおいて、第１サイドゲート電圧ＶＦＧ（Ｖ）、第２サイドゲート電圧ＶＣＧ（Ｖ）をそれぞれ掃引したときのドレイン電流ＶＤ（ｍＶ）と微分コンダクタンスのマッピング（スタビリティダイアグラム）を示す図である。 実施例４で作製したナノデバイスにおいて、２入力のゲート電極をそれぞれ独立して掃引したときのクーロンオシレーションを示す図であり、（Ａ）は、ＶＦＧに０Ｖを印加した状態でスイッチを切り、フローティングゲート電極をフローティング状態にしたときのＩＤＳ－ＶＣＧ特性を示し、（Ｂ）は、電圧ＶＣＧを０ＶにしたときのＩＤＳ－ＶＦＧ特性を示す図である。 実施例４で作製したナノデバイスにおいて、フローティング電極の電荷フォーミングの電圧を３０ｍＶ，４５ｍＶ，１００ｍＶとしてフローティングゲートとして用いたときの電流の時間依存性を示す図である。 実施例５で作製したナノデバイスのＳＥＭ像と測定回路を示す図である。 実施例５で作製したナノデバイスのドレイン電流－ドレイン電圧特性を示す図である。 実施例５で作製したナノデバイスにおいて、コントロールゲートにパルス電圧を印加したときのドレイン電流－ゲート電圧特性を示す図である。 （Ａ）は、実施例５で作製したナノデバイスにおいて、フローティングゲート電圧に電荷が蓄積されていない状態でのドレイン電流の微分値をドレイン電圧及びサイドゲート電圧の二次元平面にプロットした図であり、（Ｂ）は、コントロールゲートに２０Ｖパルス印加後のドレイン電流の微分値をドレイン電圧及びサイドゲート電圧の二次元平面にプロットした図である。 書込信号、消去信号の繰り返し入力に伴うドレイン電流の変化を示す図である。
１０，１０Ａ，２０：ナノデバイス
１：基板（半導体基板）
２：第１の絶縁層（絶縁層）
３Ａ，３Ｂ：種電極（イニシャル電極）
４Ａ，４Ｂ：メッキ電極
５：ナノギャップ電極
５Ａ：一方の電極（ソース電極）
５Ｂ：他方の電極（ドレイン電極）
６：自己組織化単分子膜
７：金属ナノ粒子（金ナノ粒子）
８：第２の絶縁層（別の絶縁層）
９：ゲート電極
９Ａ：サイドゲート電極
９Ｂ：サイドゲート電極（フローティングゲート電極）
９Ｃ：トップゲート電極
９Ｄ：ボトムゲート電極 
１１：スイッチ
１２：コントロールゲート電極
　以下、図面を参照して本発明を実施するための形態について具体的に説明する。
　図１は、本発明の実施形態に係るナノデバイスの構成を模式的に示す図である。本発明の実施形態に係るナノデバイス１０は、ナノギャップを有するように一方の電極５Ａと他方の電極５Ｂとを設けて成るナノギャップ電極５と、前記ナノギャップ間に設けられる金属ナノ粒子７と、複数のゲート電極９と、を備えており、前記複数のゲート電極９の少なくとも一つをフローティングゲート電極９Ｂとして機能させる。
　図２は図１に示すナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。ナノデバイス１０は、具体的には、基板１と、絶縁層２と、その絶縁層２上に設けられたナノギャップ電極５と、ナノギャップ電極５上に設けた自己組織化単分子膜６と、自己組織化単分子膜６を介在してナノギャップ間に設けられた金属ナノ粒子７と、前記絶縁層２上にナノギャップ電極５の配列方向と交差するように設けられた複数のゲート電極９（９Ａ，９Ｂ）と、を備える。複数のゲート電極９は何れもサイドゲート電極であり、サイドゲート電極９Ｂの一つをフローティングゲート電極として機能させる。ナノギャップ電極５（５Ａ，５Ｂ）は、１又は２以上の層からなる種電極３Ａ，３Ｂと、メッキ電極４Ａ，４Ｂとから成る。
　複数のゲート電極９のうち少なくとも一つのサイドゲート電極９Ａには、ゲート電圧を加えることが出来るように配線接続されている。その他のサイドゲート電極９Ｂには、図１に示すようにスイッチ１１の一端が接続されており、フローティング電極にフローティング電圧Ｖｆを印加して或る電位となるようにすることができる。
　図３は図２とは異なるナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。ナノデバイス１０Ａは、具体的には、基板１と、絶縁層２と、その絶縁層２上に設けられたナノギャップ電極５と、ナノギャップ電極５上に設けた自己組織化単分子膜６と、自己組織化単分子膜６を介在してナノギャップ間に設けられた金属ナノ粒子７と、複数のゲート電極９とを備える。複数のゲート電極９は、図３に示す形態では図２に示す形態と異なり、サイドゲート電極９Ａ，９Ｂとトップゲート電極９Ｃとボトムゲート電極９Ｄとを備える。ゲート電極９の数は、前記絶縁層２上にナノギャップ電極の配列方向と交差するように設けられたサイドゲート電極９Ａ，９Ｂ及びトップゲート電極９Ｃとの組み合わせで設定される。サイドゲート電極９Ａ，９Ｂ及びトップゲート電極９Ｃの数はナノデバイス１０Ａの用途に応じて適宜設定される。
　図３に示すナノデバイス１０Ａでは、ナノギャップ電極５、金属ナノ粒子７及びサイドゲート電極９Ａ，９Ｂ上に第２の絶縁層８が形成されており、その第２の絶縁層８上にトップゲート電極９Ｃが形成されている。また、ボトムゲート電極９Ｄは基板１上に形成されており、基板１により電位を印加することができる。図３に示すナノデバイス１０Ａにおいても、複数のゲート電極の９のうち、少なくとも一つをフローティングゲート電極として用いる。
　複数のゲート電極９のうち少なくとも一つのゲート電極には、ゲート電圧を加えることが出来るように配線接続されている。その他のゲート電極には、スイッチの一端が接続されており、フローティング電極にフローティング電圧Ｖｆを印加したり、或る電位となるようにすることができる。以下の説明では図２に示す形態を主として説明するが、図３に示す形態であっても同様である。
　一方の電極５Ａとしてのソース電極には電流計が接続され、他方の電極５Ｂとしてドレイン電極にはドレイン電圧Ｖｄを印加することができるように構成され、ドレイン電圧によってナノギャップ電極間に流れる電流が計測される。
　図１乃至図３に示すナノデバイスは、ゲート電極９の少なくとも一つをフローティングゲート電極として用いるため、メモリ機能、論理演算機能等、各種の機能を有する。以下、順に説明する。
（メモリ機能）
　本発明の実施形態に係るナノデバイスでは、フローティングゲート電極にフローティング電圧Ｖｆを印加した後に、スイッチをＯＦＦしても、フローティングゲートに蓄えられた電荷で、金属ナノ粒子の電荷の状態を記憶させておくことができる。後述する実施例で示すように、現状で１２時間以上のリテンション特性が得られている。
（多値メモリ）
　本発明の実施形態に係るナノデバイスは、フローティングゲート電極に加える電圧により、金属ナノ粒子の電荷状態を段階的に異ならせることができ、その結果として、ナノギャップ電極間に流れる電流を段階的に異ならせることができる。よって、任意のゲート電圧を設定することにより、金属ナノ粒子の電荷状態を段階的に異ならせ、多数の状態を一つのメモリで表せ、多値メモリとして用いることができる。
　図４は、本発明の実施形態に係るナノデバイスを多値メモリとして活用する場合を説明するための図である。図４（Ａ）は或る値のドレイン電圧を印加したときのドレイン電流－ゲート電圧特性を示し、図４（Ｂ）はドレイン電流の時間特性を示す。図４（Ａ）の横軸はフローティングゲート電圧（Ｖ）、縦軸はドレイン電流（ｐＡ）である。図４（Ｂ）の横軸は時間（ｓｅｃ）、縦軸はドレイン電流（ｐＡ）である。図４（Ａ）において実線と点線は電圧のスイープの前後に相当する。金属ナノ粒子がクーロン島として作用するので、ドレイン電流－ゲート電圧特性にはクーロンオシレーションが観察される。クーロンオシレーションの傾斜のうち、上昇する部分、下降する部分の何れかを、任意の段階に分けることで、ドレイン電流が異なる値となる。従って、図４（Ｂ）に示すように、ゲート電圧を例えば、１（Ｖ）～４（Ｖ）の或る範囲内に設定することで、その範囲に対応したドレイン電流が流れる。よって、フローティングゲート電圧Ｖｆの値に応じて、複数の状態を保持することができる。
（メモリ安定性）
　本実施形態に係るナノデバイスでは、スイッチをＯＮ／ＯＦＦすることにより、フローティング状態を得ている。このスイッチの動作によって単電子トランジスタのメモリ動作に影響を与えない。
（単電子トランジスタの書き換え動作）
　本発明の実施形態に係るナノデバイスでは、複数のゲート９のうち、信号入力端子として用いる入力ゲートと、書き換え動作を行うフローティング電圧を印加するためのコントロールゲートと、を備える。コントロールゲートに電圧を印加することでナノ粒子の電荷状態を換え、単電子トランジスタの動作を反転させる。入力ゲートを例えば３入力とすることにより、ＸＯＲ，ＸＮＯＲなどの各種論理演算処理が実現される。
　３つの入力ゲートを有するナノデバイスが、論理演算処理をすることを説明する。図５は、３入力における真理値表を示す図であり、各論理動作をさせるためのゲート電圧の設定の仕方を併せて示してある。ナノデバイスは単電子トランジスタの構造を有しているため、ゲート電圧によって金属ナノ粒子からなる単電子島の電荷が変調し、その結果、電流が流れる状態と流れない状態の２つの状態が周期的に現れるという、所謂クーロンオシレーション現象が観察される。図６は或るドレイン電圧において、各ゲート電圧に応じて流れるドレイン電流の波形を模式的に示し、図７は、ドレイン電圧Ｖｄと各ゲート電圧Ｖｇ１，Ｖｇ２，Ｖｔｏｐ－ｇａｔｅを各値に設定したときのドレイン電流Ｉの微分コンダクタンスを模式的に示す図である。図７においては、ドレイン電流Ｉの微分コンダクタンスの大きさがメッシュの数に応じて大きくなるように示している。図６に示すように、クーロンオシレーション特性における電流波形は、ドレイン電圧Ｖｄと各ゲート電圧の２つの電圧方向に正の傾きと負の傾きを有する直線で外挿され、電流値はピークを持つ。
　図５に示すように、ピーク電流を与えるゲート電圧Ｖ１と右隣のピーク電流を与えるゲート電圧Ｖ２の差ΔＶ（＝Ｖ２－Ｖ１）が、１周期分のクーロンオシレーションに相当し、ゲート容量Ｃは、Ｃ＝ｅ／ΔＶで与えられる。ここで、ｅは素電荷である。このΔＶの値は、金属ナノ粒子と一方の電極及び他方の電極との配置関係、さらに、二つのサイドゲート電極とトップゲート電極及び／又はボトムゲート電極との配置関係に依存する。よって、ΔＶの値は、三つのゲート電極の配置に依存するので、三つのゲート電極毎に、ドレイン電流Ｉｄの１周期分のクーロンオシレーションに対応したΔＶの値が異なる。
（単電子トランジスタの書き換え動作その１：ＸＯＲとその反転動作）
　３つの入力ゲートを有するナノデバイスに対して排他的論理和（ＸＯＲ：exclusive or）の動作をさせる場合には、各ゲート電圧の値を次のように設定すればよい。ＸＯＲ動作では、３つの入力ゲートに印加される「０」の電圧と「１」の電圧の入力に相当する電圧の差が、ΔＶ／２（２分の１周期）に相当する電圧差となるようにドレイン電圧を調整する。そして、例えば「１」の入力に相当するトップゲート電圧を、クーロンオシレーションのピーク電流をとるゲート電圧とし、「０」の入力に相当するゲート電圧をΔＶ／２だけ小さい電圧値とする。トップゲート電圧は先に決めた「０」の入力にして、次に、一方のサイドゲート電圧は、ピーク電流をとるサイドゲート電圧を「１」の入力に相当するゲート電圧とし、「０」の入力に相当するゲート電圧をΔＶ／２だけ小さい電圧値とする。トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、さらに、他方のサイドゲート電圧は、ピーク電流をとるゲート電圧を「１」の入力に相当するゲート電圧とし、「０」の入力に相当するゲート電圧をΔＶ／２だけ小さい電圧値とする。その際、３つのゲート電圧が共に「１」の入力に相当するゲート電圧で、出力が「１」の電流ピーク値をとるように、入力のゲート電圧を設定する。
　３つのゲート電圧を全て「０」の状態とすると、電流は流れず出力は「０」となる。
　３つのゲート電極のいずれか１つのゲート電圧を「１」の状態とし、残りの２つのゲート電圧を「０」の状態とすると、ピーク電流が流れ、出力は「１」となる。
　３つのゲート電極のなかで、いずれか２つのゲート電圧を「１」の状態とし、残り１つのゲート電圧を「０」の状態とすると、ゲート電圧による単電子島への電荷誘起の重畳が起こり、１周期分のΔＶを印加した状態となるため、出力は「０」の状態となる。
　３つのゲート電圧を「１」の状態とすると、１．５周期分のΔＶを印加したことと等しいので出力は「１」となる。
　図５の論理対応表のＸＯＲの列では、上述した出力電流の結果を示す。出力結果で、「０」は電流が流れない状態又は小さい状態を示し、「１」は電流が流れる状態又は大きい状態を示す。
　論理対応表の最下欄には、１周期分のクーロンオシレーション（横軸はゲート電圧、縦軸がドレイン電流）を示しており、黒丸（●）印は「０」の電流出力状態、白丸（〇）印は「１」の電流出力状態を示している。ＸＯＲ動作では、ΔＶ／２の電位差を入力ゲート電圧の「０」と「１」の状態に相当する電位の差として用い、入力が「０」側で出力が「０」であることから、１周期分のクーロンオシレーションの左半分の電圧領域を各ゲート電極に印加する電圧として用いている。
　以上のように、ゲート電極の入力の組み合わせと出力との関係は、排他的論理和ＸＯＲ動作の出力となっている。よって、ナノデバイスでは、クーロンオシレーション特性と、複数のゲート電極による単電子島への電荷の誘起の重畳現象とにより、論理演算を実現することができる。
　本発明の実施形態に係るナノデバイスでは、複数のゲート電極のうち任意数の入力のゲート電極として用いていない残りのゲート電極をフローティングゲート電極として用い、フローティングゲート電極のクーロンオシレーションのピークｔｏピークの電圧の半分の電圧の大きさ分＋側又は－側にシフトさせ、スイッチをＯＦＦとして、フローティングゲートに電荷を誘起する。この誘起した電荷によって金属ナノ粒子の電荷状態が反転する。このようなフローティングゲートにより、ナノデバイスによって書き換え可能な論理演算回路が実現される。
　ここで、フローティングゲートに印加する電圧は、クーロンオシレーションのピークｔｏピークの電圧の半分の電圧である必要はなく、金属ナノ粒子の電荷状態を反転させるのに必要な電圧であればよい。フローティングゲートに印加する電圧を決める要素としては、第１に金属ナノ粒子とナノギャップ電極との配置関係、第２に金属ナノ粒子と各ゲート電極との配置関係、第３にゲートのうちフローティングゲートとしてトップゲートを用いるかボトムゲートを用いるか、第４に、トップゲートを設けるための第２の絶縁層の厚さ及び誘電率の値が挙げられ、これらの少なくとも一つ以上の要素の影響を受ける。
（単電子トランジスタの書き換え動作その２の前提として、その他の論理演算）
　ナノデバイスに対して排他的論理和の否定（ＸＮＯＲ：exclusive not OR）の動作をさせる場合について説明する。この場合、各ゲート電圧の値を次のように設定すればよい。すなわち、ＸＮＯＲ動作では、ＸＯＲと同様に「０」と「１」の状態の入力電圧の差が、ΔＶ／２に相当するゲート電圧差となるようにドレイン電圧を調整するが、３つのゲート電圧が共に「０」の入力に相当するゲート電圧で、出力が「１」の電流ピーク値をとるように、入力のゲート電圧を設定する。すると、ＸＯＲと同様な動作原理により、このゲート電圧の設定で、ＸＮＯＲの論理演算を実現することができる。このことは、１周期分のクーロンオシレーションの図の右半分の電圧領域を各ゲート電極に印加する電圧として用いていることになる。
　次に、ナノデバイスに対して、入力「０」と入力「１」の電圧差としてΔＶ／４（４分の１周期）を用い、ΔＶ／４の電圧差を有する２つのゲート電圧を加えた際に、クーロンオシレーションの電流ピーク手前の正のスロープとピーク後の負のスロープの途中の値で同一の電流値を示すように、ドレイン電圧を調節する。図４の４分の１周期の、クーロンオシレーション特性にあるように、ΔＶ／４ずつゲート電圧をずらすと、「０」、「１」、「１」、「０」と変化する。
　演算Ａの動作又は演算Ｃの動作をさせる場合について説明する。この場合、各ゲートの入力電圧値を、図５の４分の１周期のクーロンオシレーションの演算Ａに相当するゲート電圧に設定すればよい。すなわち、例えば、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるようにドレイン電圧を調節し、「０」の入力に相当するトップゲート電圧を、ピーク電流の負のスロープ上の電圧の値に設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「０」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値に設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「０」の入力に相当する他方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値に設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。
　３つのゲート電圧が共に「１」の入力に相当するゲート電圧で、出力が「１」の電流ピーク値をとるように、入力のゲート電圧を設定する。すると、３つのゲートへの入力が（０，０，０）及び（１，１，１）の場合のみ出力が「１」となり、それ以外の場合には出力が「０」となり、演算Ａの処理がなされる。
　逆に、演算Ｃに相当するゲート電圧を次のように設定する。すなわち、例えば「１」の入力に相当するトップゲート電圧を、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「１」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「１」の入力に相当する他方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　すると、３つのゲートへの入力が、（０，０，０）及び（１，１，１）の場合のみ出力が「０」となり、それ以外の場合には出力が「１」となって、演算Ｃの論理演算処理が実現される。
　次に、演算Ｂの動作又は演算Ｄの動作について説明する。この場合も、入力「０」と入力「１」の電圧差としてΔＶ／４を用い、ドレイン電圧を調整する。これにより、ピーク電流の正のスロープと負のスロープの途中の値で同一の値をとるようにする。演算Ｂに相当するゲート電圧を次のように設定する。
　例えば「１」の入力に相当するトップゲート電圧として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に対してΔＶの３／４倍高い値を設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「１」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に対してΔＶの３／４倍高い値を設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　さらに、他方のサイドゲート電圧については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「１」の入力に相当する他方のサイドゲート電圧の値とし、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に対してΔＶの３／４倍高い値を設定し、「０」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ低い電圧値に設定する。
　すると、入力で「０」の個数が０個又は１個の場合には出力が「０」となり、それ以外の場合には出力が「１」となって、演算Ｂの論理演算が実現される。
　逆に、演算Ｄに相当するゲート電圧を次のように設定する。例えば「０」の入力に相当するトップゲート電圧として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。「１」を入力した際には、負のスロープで前記の同一の電流値と同じ電流値となる。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「０」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「０」の入力に相当する他方のサイドゲート電圧の値として、ΔＶを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／４だけ高い電圧値に設定する。
　すると、入力で「０」の個数が０個又は１個の場合には出力が「１」となり、それ以外の場合には出力が「０」となって、演算Ｄの論理演算が実現される。
　ナノデバイスに対して次のような動作をさせることもできる。すなわち、入力「０」と入力「１」の電圧差としてΔＶ／３を用い、ΔＶ／３の電圧差を有する２つのゲート電圧を加えた際に、クーロンオシレーションの電流ピーク手前の正のスロープとピーク後の負のスロープの途中の値で同一の電流値を示すように、ドレイン電圧を調節する。
　演算Ｅに相当するゲート電圧を次のように設定する。例えば「０」の入力に相当するトップゲート電圧として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「０」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「０」の入力に相当する他方のサイドゲート電圧の値として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　すると、入力で「１」の個数が２個の場合のみ出力が「０」で、それ以外の場合は出力が「１」となる論理演算Ｅが実現される。
　逆に、演算Ｆに相当するゲート電圧を次のように設定する。例えば「０」の入力に相当するトップゲート電圧として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるよう、ピーク電流の負のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧をその設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「０」の入力に相当する一方のサイドゲート電圧の値として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「０」の入力に相当する他方のサイドゲート電圧の値として、ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値を設定し、「１」の入力に相当するトップゲート電圧を、その設定した電圧の値よりもΔＶ／３だけ高い電圧値に設定する。
　すると、入力で「１」の個数が１個の場合のみ出力が「０」となり、それ以外の場合には出力が「１」となる、演算Ｆの論理演算が実現される。
　演算Ｇに相当するゲート電圧を次のように設定する。例えば「１」の入力に相当するトップゲート電圧は次のように設定する。ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同じ値となるようにΔＶを三等分し、ピーク電流の正のスロープ上の値とする。「０」の入力に相当するトップゲート電圧をその設定した値よりもΔＶ／３だけ低い電圧値とする。
　次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「０」の入力にして、「１」の入力に相当する一方のサイドゲート電圧の値として次のように設定する。ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同じ値となるようにΔＶを三等分し、ピーク電流の正のスロープ上の値とする。「０」の入力に相当するトップゲート電圧をその設定した値よりもΔＶ／３だけ低い電圧値とする。
　さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイドゲート電圧を「０」の入力にして、「１」の入力に相当する他方のゲート電圧の値として次のように設定する。ΔＶを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同じ値となるようにΔＶを三等分し、ピーク電流の正のスロープ上の値とする。「０」の入力に相当するトップゲート電圧をその設定した値よりもΔＶ／３だけ低い電圧値とする。
　すると、入力で「１」の個数が１個又は２個の場合のみ出力が「１」となり、それ以外の場合には出力が「０」となる、演算Ｇの論理演算が実現される。
　以上説明したように、ナノデバイスは、ＨｉｇｈとＬｏｗの電位差、例えば「０」と「１」の電圧差をΔＶ／ｎとし、ｎを２以上の整数のそれぞれの値を設定することにより、３入力の論理演算処理を実現することができる。
　ここで、サイドゲート電極９Ａ，９Ｂからソース及びドレインの各電極となる一方の電極５Ａ，他方の電極５Ｂに対してリーク電流が流れると、ＯＮ／ＯＦＦ比が悪くなるので、好ましくない。よって、リーク電流が流れないようにギャップ長を大きくする必要がある。
（単電子トランジスタの書き換え動作その２：その他の論理演算での反転処理）
　本発明の実施形態に係るナノデバイスが各種論理演算処理を行うため、ＸＯＲでの反転処理と同様、複数のゲート電極のうち３入力のゲート電極として用いていない残りのゲート電極をフローティングゲート電極として用い、フローティングゲート電極のクーロンオシレーションのピークｔｏピークの電圧の半分の電圧の大きさ分＋側又は－側にシフトさせ、スイッチをＯＦＦとして、フローティングゲートに電荷を誘起する。この誘起した電荷によって金属ナノ粒子の電荷状態が反転する。このようなフローティングゲートにより、ナノデバイスによって書き換え可能な論理演算素子が実現される。
　ここで、フローティングゲートに印加する電圧は、クーロンオシレーションのピークｔｏピークの電圧の半分の電圧である必要はなく、金属ナノ粒子の電荷状態を反転させるのに必要な電圧であればよい。フローティングゲートに印加する電圧を決める要素としては、第１に金属ナノ粒子とナノギャップ電極との配置関係、第２に金属ナノ粒子と各ゲート電極との配置関係、第３にゲートのうちフローティングゲートとしてトップゲートを用いるかボトムゲートを用いるか、第４に、トップゲートを設けるための第２の絶縁層の厚さ及び誘電率の値が挙げられ、これらの少なくとも一つ以上の要素の影響を受ける。
（ナノデバイスの作製方法）
　本発明の各実施形態に係るナノデバイスの作製方法について、図３に示すナノデバイスを例にとって説明する。
　第１ステップ：半導体基板１上に第１の絶縁層２を形成する。なお、ボトムゲート電極９Ｄを形成するためには、半導体基板１をエッチングしてボトムゲート電極９Ｄとする部分を残しておく。
　第２ステップ：第１の絶縁層２上に、種電極３Ａ，３Ｂを部分的に構成する密着層を形成する。
　第３ステップ：無電解メッキ法により電極対とサイド電極の対とを形成し、その後必要に応じて分子定規無電解メッキ法によりギャップ長が所定の値になるようにギャップ長を狭める。第２ステップ及び第３ステップにより、種電極３Ａ，３Ｂとメッキ電極４Ａ，４Ｂとを有するナノギャップ電極５が形成される。また、第２ステップ及び第３ステップの際にサイドゲート電極９Ａ，９Ｂが形成される。
　第４ステップ：図３に一点破線で示すように、保護分子で覆われた金属ナノ粒子７をナノギャップ間に導入し、Ｃａｔ－ＣＶＤ（Catalytic Chemical Vapor Deposition，触媒化学気相成長）法や光ＣＶＤ法等を用いて第２の絶縁層８を形成する。その上でトップゲート電極９Ｃを形成する。
　具体的には、第２ステップにおいて、例えば、第１の絶縁層２上に最終のギャップ長よりも大きいギャップを有するように密着層を形成する。その後、種電極層を密着層上に間隔をあけて対を成すように形成しておく。このようにして、初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして用意する。
　次に、第３ステップにおいて、無電解メッキ法により電極対を形成する。その際、サンプルを無電解メッキ液に浸漬する。メッキ液に含まれる金属イオンの濃度に応じて、浸漬時間が設定される。サンプルをメッキ液に浸漬して一定時間経過すると、メッキ液を交換する。これにより、フラットな表面を形成することができる。フラットな表面は必ずしも平面に限らないが、段差のある部分では滑らかな曲面が含まれてもよい。ここで、フラットな平面とは、基準面に対して凹凸の高さ、深さが５ｎｍ以上３０ｎｍ以下であることを意味する。
　本発明の実施形態は、ゲート電極は３つである必要はなく、ゲート電極は４つ又はそれ以上でもよい。ゲート電極は配置位置に応じて、ボトムゲート電極、トップゲート電極、サイドゲート電極に区分けされる。各電極は所定の電圧が印加されれば材質等は問わない。
　三つ以上のゲート電極のうち、例えば四つのゲート電極、すなわち、二つのサイドゲート電極と一つのボトムゲート電極と一つのトップゲート電極のうち、任意の三つを電圧入力用に用い、残りの一つを電圧調整用の電極として用いる。二つのサイドゲート電極は、一方の電極と他方の電極との配設の軸に対して対称性を有するため、ボトムゲート電極及びトップゲート電極の何れか一方を電圧調整用の電極とすることが好ましい。電圧調整用の電極を例えば０Ｖに設定し、それを基準に、他のゲート電極に印加する電圧の値を設定することができる。
（コントロールゲート電極を備えたナノデバイス）
　図８は、本発明の実施形態に係るナノデバイスの一形態を示し、（Ａ）は断面図、（Ｂ）は平面図である。本発明の実施形態に係るナノデバイス２０は、ナノギャップを有するように一方の電極５Ａと他方の電極５Ｂとを設けて成るナノギャップ電極５と、ナノギャップ間に設けられる金属ナノ粒子７と、複数のゲート電極９と、を備えており、複数のゲート電極９の少なくとも一つをフローティングゲート電極９Ｂとして機能させる。例えば、一方の電極５Ａがソース電極に対応し、他方の電極５Ｂがドレイン電極に対応する。本発明の実施形態に係るナノデバイス２０は、さらに、図８に示すように、コントロールゲート１２を備えている。コントロールゲート電極１２は、ゲート電極９の一種とみなすことができる。
　一方の電極５Ａと他方の電極５Ｂとが金属ナノ粒子７を挟んで配置されており、複数のゲート電極９として、サイドゲート電極９Ａとフローティングゲート電極９Ｂとが金属ナノ粒子７を挟んで配置されている。コントロールゲート電極１２が、フローティングゲート電極９Ｂを挟んで、金属ナノ粒子７と対向するように配置されている。
　図８に示すように、一方の電極５Ａ、他方の電極５Ｂ、サイドゲート電極９Ａ、フローティングゲート電極９Ｂ及びコントロールゲート電極１２は、同一面上に配置されている。
　これらの電極が配置されている面は、図３（Ａ）に示した実施形態と同様、基板１上に設けた第１の絶縁層２の面である。第１の絶縁層２の上に一方の電極５Ａ、他方の電極５Ｂ、サイドゲート電極９Ａ、フローティングゲート電極９Ｂ及びコントロールゲート電極１２が配置されており、一方の電極５Ａと他方の電極５Ｂとのナノギャップの間に金属ナノ粒子７が配置されている。好ましくは、図３（Ａ）に示した実施形態と同様に、第２の絶縁層８が、一方の電極５Ａ、他方の電極５Ｂ、サイドゲート電極９Ａ、フローティングゲート電極９Ｂ、コントロールゲート電極１２及び金属ナノ粒子７をカバーするように配置されている。
　フローティングゲート電極９Ｂ及び／又はコントロールゲート電極１２は、第１の絶縁層２上に設けられている必要はなく、例えば、第２の絶縁層８上に設けて、各種の電極を水平方向のみならず垂直方向に各電極を配置してもよい。即ち、フローティングゲート電極９Ｂを第２の絶縁層８上に設ける際には、金属ナノ粒子７上にトップゲート構造のフローティングゲート電極９Ｂとしてもよい。さらに、第３の絶縁層を第２の絶縁層８及びトップゲート構造のフローティングゲート電極９Ｂ上に設け、第３の絶縁層上にコントロールゲート電極を設けてもよい。
　コントロールゲート電極１２は、電圧が印加されることにより、フローティングゲート電極９Ｂの電荷状態を変化させ、これにより金属ナノ粒子７の電荷状態を制御するために用いられる。図１に示す形態では、フローティングゲート電極９Ｂの電荷状態をスイッチ１１のＯＮ／ＯＦＦで制御しているのに対し、図８に示す形態では、フローティングゲート電極９Ｂの電荷状態をフローティングゲート電極１２へのパルス電圧により制御している。
　フローティングゲート電極の電荷状態を変化させるためのパルス電圧のパルス幅、電圧については、フローティングゲート電極、コントロールゲート電極、ソース電極、ドレイン電極、Ｓｉ基板からなるバックゲート電極の各構造及び材料に依存し、それに伴って形成される静電容量と電圧を加えた際の抵抗に依存する。フローティングゲート電極は、コントロールゲート電極、ソース電極、ドレイン電極、バックゲート電極の各間とそれぞれ静電容量を有していて、コントロールゲート電極にパルス電圧を印加した際には、それぞれの静電容量に対応した電位差が生じる。フローティングゲート電極との間の抵抗が一番低い電極から、その電極との電位差をゼロにするような電荷がその電極からフローティングゲート電極に流れ、結果としてフローティングゲート電極に電荷が誘起された状況となる。電位差がゼロになるとそれ以上の時間、パルス電圧を印加してもフローティングゲート電極の電荷は変化しない。したがって、パルス幅はフローティングゲート電極に電位差をゼロにする電荷を蓄積させる時間以上にしても、誘起電荷には変化がなく、その時間よりも短くすると、蓄積させる電荷量を制御できることになる。パルス電圧については、フローティングゲート電極に電荷を誘起させる伝導機構が非線形な伝導なので、電荷を動かすのに十分なパルス電圧とする必要がある。
　なお、ナノギャップ電極５、サイドゲート電極９Ａ、フローティングゲート電極９Ｂ及びコントロールゲート電極１２は、分子定規メッキ法によらず、電子線描画法及び電子線蒸着法並びにリフトオフプロセスにより作製しても良い。
（実施例１）
　実施例１として、図２に示すナノデバイス１０を次の要領で作製した。
　最初に、金ナノギャップ電極５を電子ビーム描画法(ＥＢＬ：Electron Beam Lithography)により作製した。第１の絶縁層２としてＳｉＯ２膜が形成された半導体基板１のＳｉ基板に対して、アセトン、エタノールによる超音波洗浄を行った。オゾン洗浄を行った後に、ポジ型レジストＺＥＰ－５２０ａとＺＥＰ－ａ（共に日本ゼオン製）を１：２で混合した溶液をスピンコートにより塗布した。レジストを塗布した基板を１８０℃２分間ベーキングした後、この基板にＥＢＬ描画を行い、ＺＥＰ－５２０(日本ゼオン製)により現像を行った。現像後の基板に、電子ビーム蒸着によりＴｉとＡｕを蒸着した。基板をＺＤＭＡＣ（日本ゼオン製）に浸漬し、レジストをリフトオフすることにより、ギャップ長２５ｎｍの初期金ナノギャップ電極を作製した。その後、プローバーとナノギャップ電極の電気的な接点を取るためのコンタクトパッドをフォトリソグラフィー、ＴｉとＡｕの蒸着により作製した。
　次に、ギャップ長１０ｎｍ程度の金ナノギャップ電極を無電解金メッキ法により形成した。詳細は非特許文献２に記載されているので省略する。ヨードチンキ、金箔、アスコルビン酸を混合した溶液に金ナノギャップ電極を浸漬させることで、初期金ナノギャップ電極を成長させ、ギャップ長約１０ｎｍの金ナノギャップ電極５Ａ，５Ｂと二つのサイドゲート電極９Ａ，９Ｂとを形成した。
　この金ナノギャップ電極に以下の手順で自己組織化単分子膜６と金ナノ粒子７を導入した。金ナノ粒子の作製法は非特許文献６で公開済みである。まず、金ナノギャップ電極を清浄にするために、アセトンとエタノールの煮沸洗浄を各１０分、酸素プラズマによるアッシング処理を計２０分行った。上記の洗浄後、金ナノギャップ電極表面の金の酸化膜除去のため、エタノール溶液に１時間浸漬させた。次に、ヘキサンチオール分子０．１ｍＭのエタノール溶液(４０℃)に電極を２４時間浸漬させ、自己組織化単分子膜６を形成する。その後、化学合成により作製したオクタンチオール／デカンジチオール混合膜保護金ナノ粒子のトルエン溶液に３０分浸漬させる。コア直径８．２ｎｍの金ナノ粒子溶液は、凝集体を分散させるために事前に１５０℃で５分間加熱させておく。金ナノ粒子のコア直径は８．２ｎｍであり、保護基中のデカンジチオール分子を介して金に化学吸着する。そのため、金ナノ粒子７はギャップ長１０ｎｍの金ナノギャップ電極５間に架橋して、単電子トランジスタの単電子島として動作する。これにより、実施例１のナノデバイス１０を作製した。
　作製したナノデバイス１０を、真空中９Ｋにおいて電気測定し、動作の書き換え可能な回路素子として動作させた。電気測定はプローバーを用いて行い、サイドゲート電極の電気的な接点を機械的に外せる(リトラクト)ようにした。
　図９は、実施例１で作製したサンプルにおけるドレイン電流－ドレイン電圧特性を示した図である。測定温度は９Ｋとした。横軸はドレイン電圧ＶＤ（Ｖ）、縦軸はドレイン電流ＩＤＳ（ｐＡ）である。グラフ中のＲ１、Ｒ２、Ｃ１、Ｃ２、Ｑ０は非特許文献３に記載した等価回路で、二重トンネル接合の電流電圧特性の理論式から求めた値を示している。実線は、上記のパラメータを用いて理論式を計算した結果であり、実験結果とよく一致することがわかる。これは、作製したサンプルが図２に示すような理想的な二重トンネル接合を形成していることによる。
　図１０は、第１サイドゲート電圧ＶＧ１（Ｖ）、第２サイドゲート電圧ＶＧ２（Ｖ）をそれぞれ掃引したときのドレイン電流ＶＤ（ｍＶ）と、微分コンダクタンス(ｄＩ／ｄＶ)のマッピング（スタビリティダイアグラム）を示す図である。横軸は各サイドゲートに印加する電圧（Ｖ）、縦軸はドレイン電圧ＶＤ（Ｖ）であり、濃淡がドレイン電流（ｎＡ）、ドレイン電流の微分コンダクタンス（ｎＳ）を示す。測定温度は９Ｋとした。ドレイン電極とソース電極との間のクーロン島を介した電流の抑制(クーロンブロッケード)に起因した、いわゆるクーロンダイヤモンドと呼ばれる平行四辺形状の電圧領域が観察される。このことから、作製したサンプルが単電子トランジスタとして動作していることが分かる。また、クーロンダイヤモンドの形状が、平行四辺形かつＶＧ１に対して周期的な構造をとっている。この結果も、作製したサンプルが１つのクーロン島のみ有した、図１に示すような理想的な単電子トランジスタ構造をとっていることを示唆している。
　図１１は、クーロンオシレーション特性を示す図で、（Ａ）は第２サイドゲートを０Ｖにしたときの第１サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性、（Ｂ）は第１サイドゲートを０Ｖにしたときの第２サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性を示す。なお、ドレイン電圧ＶＤは５ｍＶとした。クーロン島に対するサイドゲート電極のゲート容量ＣＧ１、ＣＧ２に対応して、周期的なクーロンオシレーションが観察されることが分かった。ここから先の図では、ＶＧ１をフローティングゲート電圧として用いてナノ粒子上の電荷状態を非接触で調整し、ＶＧ２はクーロンオシレーションを観察するための信号入力端子の役割としている。
　図１２は、図１１（Ａ）の原点付近を拡大した図である。横軸は第１サイドゲート電圧ＶＧ１（Ｖ）であり、縦軸はドレイン電流ＩＤＳ（ｐＡ）である。第２サイドゲート電圧を０Ｖとし、ドレイン電圧を５ｍＶとして、第１サイドゲートへの電圧印加を４回行い、その測定結果を重ねて示している。測定を繰り返しても、Ｌｏｗ状態(約０ｐＡ)とＨｉｇｈ状態（約２３０ｐＡ）付近が安定していることが分かった。これは、安定した論理演算動作に必要な条件である。
　図１３は第１サイドゲートに印加する電圧をパラメータとして、ドレイン電流の時間依存性を測定した結果を示す。第１サイドゲートに印加する電圧をそれぞれ２５ｍＶ，９５ｍＶとした後、電圧を印加するためのプローブをリトラクトした。ここではこのフローティングゲートへの帯電作業を電荷フォーミングと呼ぶ。即ち、電荷フォーミングとは、「ある所望のゲート電圧を電圧印加用のプローブに印加し、その電圧を維持したまま電圧印加用のプローブをゲート電極から引き離す（リトラクトする）」作業のことを意味している。これにより、ゲート電極に誘起された電荷がプローブと非接触の状態で保持される。上側の波形が、ＶＧ１＝９５ｍＶの場合のドレイン電流時間依存性であり、下側の波形が、ＶＧ１＝２５ｍＶの場合のドレイン電流時間依存性である。図１３より、図１２に示したＨｉｇｈ状態とＬｏｗ状態とが、電荷フォーミング後の時間特性においても区別できることが分かった。
　図１４は、図１３に示す測定をした後におけるクーロンオシレーション特性を示す図で、（Ａ）は第２サイドゲートを０Ｖにしたときの第１サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性、（Ｂ）は第１サイドゲートを０Ｖにしたときの第２サイドゲートに印加する電圧に対するドレイン電流ＩＤＳ（ｐＡ）依存性を示す。ドレイン電圧ＶＤは５ｍＶとした。図１１と比較して、ナノ粒子上の電荷状態が変化しているため、このクーロンオシレーションの場合、第1ゲート電圧ＶＧ１＝３０ｍＶでＨｉｇｈ状態となり、ＶＧ１＝１００ｍＶでＬｏｗ状態になる。
　図１５は、第１サイドゲートで電荷フォーミングを行い、第２サイドゲート電圧でクーロンオシレーション特性を測定した図である。第１サイドゲートに印加する電圧ＶＧ１は３０ｍＶ，１００ｍＶと固定し、電荷フォーミングを行った。ＶＧ１を、３０ｍＶから１００ｍＶに増加することにより、クーロンオシレーションを半周期シフトさせることができている。この結果から、電荷フォーミングにより金属ナノ粒子の電荷状態をちょうど０．５ｅ(ただし、ｅは素電荷)変化できることがわかった。このＶＧ１の条件下で、第２ゲート電圧を０Ｖと０．４Ｖの２値に振動させると、ナノデバイスの特性がＨｉｇｈ、Ｌｏｗとに振動することが予想される。
　図１６は、第２サイドゲート電圧のパルス幅の入力依存性を示し、（Ａ），（Ｂ），（Ｃ）はそれぞれパルス幅が５秒、０．５秒、０．０５秒の場合を示す。第１サイドゲート電圧ＶＧ１は３０ｍＶ、１００ｍＶの２ケースとし、電荷フォーミングを行った。その後、第２サイドゲートに０Ｖと０．４Ｖの２値をとるパルス電圧を入力した。
　図１６から、第１サイドゲート電圧ＶＧ１が３０ｍＶである場合と１００ｍＶである場合とを比較すると、第２サイドゲート電圧のパルス応答が、逆転していることが分かった。つまり、電荷フォーミング条件により、ナノデバイス１０のＶＧ２に対する動作が書き換えられている。また、パルス幅を５秒、０．５秒、０．０５秒の何れにおいても同様の結果を得ていることが分かり、回路の高速動作も期待できる。
　以上の実施例１から、ゲート電極の少なくとも一つに印加する電圧を、クーロンオシレーションの半周期分変化させ、そのゲート電極をフローティング状態にすることで、金属ナノ粒子の電荷状態を反転させることができることが分かった。また、そのゲート電極をフローティング電極として用いることにより、ナノデバイス１０の動作の書き換えが可能であることが分かった。
（実施例２）
　図２に示すナノデバイス１０に関する別の実施例を説明する。実施例１と同様な作製手法で、金ナノギャップ電極５および２つのサイドゲート電極９Ａ，９Ｂを作製した。この金ナノギャップ電極５に以下の手順で自己組織化単分子膜６と金ナノ粒子７を導入した。まず、オクタンチオール分子１ｍＭのエタノール溶液に電極を２４時間浸漬させ、エタノールでリンスをした。その後、デカンジチオール分子５００ｍＭのエタノール溶液に電極を２４時間浸漬させ、デカンジチオール分子をオクタンチオール単分子膜内に挿入した。これにより、オクタンチオールとデカンジチオールの混合した自己組織化単分子膜６を形成する。さらにエタノールでリンスした後、化学合成により作製したデカンチオール保護金ナノ粒子７のトルエン溶液に１６時間浸漬させる。直径６．２ｎｍの金ナノ粒子を、自己組織化単分子膜６中のデカンジチオール分子により金ナノギャップ電極５間に化学吸着させる。この素子にフローティングゲート電極を設け、電荷フォーミングにより素子をＯＮ／ＯＦＦできるようにした。これにより、実施例２としてのナノデバイス１０を作製した。
　図１７は、サイドゲートで電荷フォーミングを行っているときのドレイン電流の時間依存性を示す図であり、実線はナノデバイスのドレイン電流、破線はサイドゲート電圧を示す。測定温度は９Ｋとした。この素子のドレイン電流－ゲート電圧依存性は図４に示されている。ドレイン電圧はＶｄ＝６０ｍＶとしている。電荷フォーミング電圧Ｖｆを０Ｖから４Ｖまで１Ｖずつ段階的に増加させたところ、ドレイン電流が段階的に増加した。これにより、ナノデバイスが電荷フォーミングにより多値メモリとして動作していることが分かった。また、約３００秒経過したのちに、電荷フォーミング電圧Ｖｆを４Ｖに保ったまま電圧印加用のプローブをリトラクトし、サイドゲート電極をフローティング状態にしても、約１２時間、ドレイン電流の値は殆ど変化しないことが分かった。これは、金ナノ粒子上の電荷状態はフローティング状態のサイドゲート電極により長時間保持され、電荷フォーミングによるナノデバイスの動作書き換えが行えることを示唆している。約４３５００秒経過後、電荷フォーミング電圧をＶｆ＝０Ｖとして、リトラクトしていた電圧印加用のプローブをフローティングゲートに接地したところ、ドレイン電流が０ｐＡの初期状態に戻った。図４では、図１７の測定前後におけるナノデバイスのドレイン電流－ゲート電圧依存性が示されているが、測定前後で同じ特性を示している。
　この実施例２の結果から、電荷フォーミングによってナノデバイスの特性は劣化せず、なおかつ電荷フォーミング後のナノ粒子上の電荷状態は１２時間以上の保持時間を有することがわかった。
（実施例３）
　３入力のＸＯＲ、ＸＮＯＲなどの論理回路動作に必要な、図３に示す３つの入力ゲートを有するナノデバイス１０Ａの実施例を説明する。まず実施例２と同様の作製手法で、２つの入力ゲートを有するナノデバイスを作製した。ナノデバイス動作確認後、Ｃａｔ－ＣＶＤ法を用いて第２の絶縁層８となるＳｉ３Ｎ４層を５０ｎｍナノデバイス上に堆積させた。堆積プロセス時の基板温度は６５℃程度とした。最後に、Ｓｉ３Ｎ４層上にトップゲート電極９Ｃを設けた。金ナノギャップ電極５とサイドゲート電極９Ａ，９Ｂを作製した時と同じ条件でＥＢＬの重ね露光と電極蒸着を行い、金属ナノ粒子７の直上にトップゲート電極９Ｃを作製した。これにより、実施例３としてのナノデバイス１０Ａを作製した。
　図１８は、図３に示したナノデバイスの３つのゲート電極それぞれを用いて、クーロンダイヤモンド特性を観察した結果を示す図であり、図１８（Ａ），（Ｂ），（Ｃ）はゲート電極９Ａ、９Ｂ、９Ｃそれぞれにゲート電圧Ｖｇ１，Ｖｇ２、Ｖtop-gateを印加した場合を示している。測定温度は９Ｋで、使用した金属ナノ粒子のサイズと比較して妥当なナノデバイスの特性が得られている。図１９は動作結果を示す図であり、真理値表を付している。ナノ粒子上の電荷状態を０．５ｅシフトさせるだけの電圧、すなわちΔＶ/２でパルス列を作成しそれを３つのゲート電極に印加することで、ナノデバイスが３入力のＸＯＲ動作することを示している。この構造において、１つのゲート電極をフローティング電極として、０．５ｅシフトさせるような電荷フォーミングを行うと、残りの２電極を用いて、２入力のＸＯＲ論理回路を２入力のＸＮＯＲへと書き換えることが可能となる。
　以上の各実施例から、フローティングゲートにより金属ナノ粒子の電荷状態を任意に制御して、一つのナノデバイスで書き換え可能な論理演算処理を提供することができる。
（実施例４）
　実施例１と似通った作製方法で２つの入力ゲートを有する単電子トランジスタを作製した。実施例１と同様な作製方法で、金ナノギャップ電極５および２つのサイドゲート電極９を作製した。この金ナノギャップ電極に以下の手順で自己組織化単分子膜６と金ナノ粒子７を導入した。まず、ヘキサンチオール分子０．１ｍＭのエタノール溶液に電極を１５時間浸漬させ、エタノールでリンスをした。これにより、ヘキサンチオールの自己組織化単分子膜６を形成する。さらにエタノールでリンスした後、化学合成により作製したオクタンチオールとデカンジチオールが混合した保護基を有する金ナノ粒子７のトルエン溶液に０．５時間浸漬させる。直径８．２ｎｍの金ナノ粒子を、金ナノ粒子７中のデカンジチオール分子により金ナノギャップ電極５間に化学吸着させる。この素子にフローティングゲート電極を設け、電荷フォーミングにより素子をＯＮ／ＯＦＦできるようにした。これにより、実施例４としてのナノデバイス１０を作製した。
　図２０は、第１サイドゲート電圧（フローティング電圧）ＶＦＧ（Ｖ）、第２サイドゲート電圧（コントロール電圧）ＶＣＧ（Ｖ）をそれぞれ掃引したときのドレイン電流ＶＤ（ｍＶ）と、微分コンダクタンス(ｄＩ／ｄＶ)のマッピング（スタビリティダイアグラム）を示す図である。横軸は各サイドゲートに印加する電圧（Ｖ）、縦軸はドレイン電圧ＶＤ（Ｖ）であり、濃淡がドレイン電流（ｎＡ）、ドレイン電流の微分コンダクタンス（ｎＳ）を示す。測定温度は９Ｋとした。ドレイン電極とソース電極との間のクーロン島を介した電流の抑制（クーロンブロッケード）に起因した、いわゆるクーロンダイヤモンドと呼ばれる平行四辺形状の電圧領域が観察される。このことから、作製したサンプルが単電子トランジスタとして動作していることが分かる。また、クーロンダイヤモンドの形状が、平行四辺形かつＶＦＧ，ＶＣＧに対して周期的な構造をとっている。この結果も、作製したサンプルが１つのクーロン島のみ有した、図１に示すような理想的な単電子トランジスタ構造をとっていることを示唆している。
　２入力のゲート電極をそれぞれ独立して掃引した際のクーロンオシレーションを測定した。図２１（Ａ）は、ＶＦＧに０Ｖを印加した状態でスイッチを切り、フローティングゲート電極をフローティング状態にしたときのＩＤＳ－ＶＣＧ特性を示し、（Ｂ）は、電圧ＶＣＧを０ＶにしたときのＩＤ－ＶＦＧ特性を示す。図２１から図２０のスタビリティダイアグラムに呼応した、クーロンオシレーションが明瞭に観察されている。フローティングゲート電極側のΔＶは１５０ｍＶ、コントロールゲート側のΔＶは７３０ｍＶであることが分かった。
　フローティング電極の電荷フォーミングの電圧を３０ｍＶ，４５ｍＶ，１００ｍＶとしてフローティングゲートとして用いると、図２２に示すようにＶＣＧを０Ｖとしたときに、３値の電流値をとる多値メモリとして動作することが分かった。なお、ＶＦＧ＝３０ｍＶ、ＶＣＧ＝０Ｖの際に、この単電子トランジスタはピーク電流をとる。
　また、コントロールゲート電圧がΔＶ／２に相当する３６５ｍＶの際に、上記の３値を取るようにフローティングゲートのフォーミング電圧を選択することも可能である。すなわち、ピーク電流を発生させるＶＦＧ＝３０ｍＶに、ΔＶ／２に相当する７５ｍＶを足したＶＦＧ＝１０５ｍＶをフォーミング電圧とすると、ＶＣＧ＝３６５ｍＶでピーク電流を発生し、ＶＣＧ＝０ではオフになる。同様に、４５ｍＶ、１００ｍＶにそれぞれ７５ｍＶを足したＶＦＧ＝１２０ｍＶ、１７５ｍＶとすると、図２２のＶＦＧ＝４５ｍＶ，１００ｍＶに相当する電流値をＶＣＧ＝３６５ｍＶで得ることができる。ただし、ＶＦＧ＝１７５ｍＶの際には、ＶＣＧ＝０において、電流が０にならない。電流を０にするには次のようにすればよい。すなわち、ドレイン電圧を小さめにして、ΔＶ／２の電圧範囲で電流が０をとり続ける状態とし、ＶＣＧが０ｍＶと３６５ｍＶの範囲で、電流が０であり続けるようなＶＦＧを選択すればよい。
（実施例５）
　実施例５として、図８に示すコントロールゲート電極１２を備えたナノデバイス２０を次の要領で作成した。ＳｉＯ２層を設けたＳｉ基板上に、電子線描画法及び電子線蒸着法を用いて、ナノギャップ電極５、フローティングゲート電極９Ｂ、コントロールゲート電極１２及びサイドゲート電極９Ａを有する電極構造体を作製した。作製した電極構造体を、エタノール溶媒で濃度１ｍＭのオクタンチオール溶液に１２時間浸漬し、オクタンチオール自己組織化単分子膜を電極構造体の表面に作製した。その後、エタノール溶媒で濃度１ｍＭのデカンジチオール溶液に１２時間浸漬することでオクタンチオール分子を部分的にデカンジチオールに置換した混合自己組織化単分子膜の作製を行った。この試料をトルエン溶媒のＡｕナノ粒子溶液に浸漬することで、ナノギャップ電極間にＡｕナノ粒子を導入しナノデバイス２０としてのフローティングゲート電極付き単電子トランジスタの作製を行った。図２３は、実施例５で作製したナノデバイスのＳＥＭ像及び測定回路を示す図である。
　この構造では、ソース電極?ドレイン電極間にナノ粒子からなる単電子島があり、空間的に孤立したフローティングゲート電極９Ｂの一端がサイドゲート電極の代わりに単電子島に対向している。フローティングゲート電極９Ｂの他端には、コントロールゲート１２が対向している。このＳＥＭ像では、ギャップ間に３つの金属ナノ粒子７が観察されているが、一番上の金属ナノ粒子７を通じた電流のみが観察されている。他の２つの金属ナノ粒子は、クーロンボックス、即ち、金属ナノ粒子上に量子化した電子がドレイン電圧ならびにゲート電圧により、１つずつ加わっていき、単電子島として作用する金属ナノ粒子７に対して、これらのクーロンボックスの電荷は、単電子島と金属ナノ粒子７と間の静電容量に起因して、金属ナノ粒子７のオフセット電荷に影響を与えている。
　図２４は、実施例５で作製したナノデバイスのドレイン電流－ドレイン電圧（ＩＤ－ＶＤ）特性を示す図である。測定温度は９Ｋである。ドレイン電圧ＶＤ＝０の近傍において電流が流れなくなるクーロンブロッケード現象が明瞭に観察されている。図中、白丸（○）印は実験結果を示し、実線は図中のパラメータを用いて計算した理論曲線である。グラフ中のＲ１、Ｒ２、Ｃ１、Ｃ２、Ｑ０は非特許文献３に記載した等価回路で、二重トンネル接合の電流電圧特性の理論式から求めた値を示している。実線は、上記のパラメータを用いて理論式を計算した結果であり、実験結果とよく一致することがわかる。これは、作製したサンプルが理想的な二重トンネル接合を形成していることによる。
　図２５において、（１）で示す線は、この単電子トランジスタにおいて、ドレイン電圧ＶＤ＝４０ｍＶを印加した条件でサイドゲート電圧ＶＧ２を掃引した際のドレイン電流－サイドゲート電圧特性（ＩＤ－ＶＧ２特性）である。クーロンオシレーションと呼ばれるゲート変調現象が観察されている。サイドゲートによるピーク電圧を与える電圧の差ΔＶは１５Ｖであることから、サイドゲート容量は、１０．７ｚＦである。
　次にドレイン電極、ソース電極、サイドゲート電極、裏面Ｓｉ電極の全てを０Ｖとした上でコントロールゲート電極１２に対して＋２０Ｖをパルス幅０．５秒で印加した。その後コントロールゲート電圧を０Ｖとした上でＩＤ－ＶＧ２特性を測定した。その測定結果は図２５において（２）の線で示すようにＩＤ－ＶＧ２特性がＶＧ２軸の正方向に平行に７Ｖシフトしている。これは＋２０Ｖのコントロールゲート電極１２へのパルス電圧の印加に伴い、フローティングゲート電極９Ｂに電荷が誘起され、この電荷がコントロールゲート電圧を０Ｖにした後も保持され、単電子島のオフセットチャージが－０．４７ｅ、即ちほぼｅ／２だけ変化したことに相当する。ここで、ｅは素電荷である。このシフトは、ほぼΔＶの半周期分に相当する単電子島の電荷が変調されたことを意味する。
　次に、同様の手順によってコントロールゲート電極１２に対して－１５Ｖをパルス幅０．５ 秒（ｓ）で印加した。その後、コントロールゲート電圧を０Ｖとした上でＩＤ－ＶＧ２特性を測定した。その測定結果は図２５において（３）の線で示すように、ＩＤ－ＶＧ２特性がＶＧ２軸の負方向に平行に７Ｖシフトしている。この状態でのクーロンオシレーションによるＩＤ－ＶＧ２特性は、初期状態のクーロンオシレーションによるＩＤ－ＶＧ２特性と重なっている。よって、フローティングゲート電極９Ｂの電荷が初期状態と同じ状況に戻り、フローティングゲートの電荷により誘起される、単電子島のオフセット電荷が初期状態に戻っている。
　以上のように、コントロールゲート電極１２への＋２０Ｖのパルス電圧の印加により、フローティングゲート電極９Ｂには電荷が蓄積され、単電子島のオフセット電荷を素電荷の半分だけずらすことが可能で、－１５Ｖのパルス電圧の印加により、フローティングゲート電極９Ｂに蓄えられていた電荷が初期状態に戻り、単電子島のオフセット電荷が初期状態に戻ったことを意味している。サイドゲート電圧ＶＧ２が７Ｖの際の電流値は、初期状態では０Ａであり、正のパルス電圧印加後にはピーク電流となっている。よって、ナノデバイス２０は、フローティングゲートメモリとして動作すると共に、オンがオフに、オフがオンに入れ替わることから、書き換え可能な回路が構築されていることが分かる。
　図２６において、（Ａ）はフローティングゲート電極９Ｂに電荷が蓄えられていない状態においてドレイン電流の微分値ｄＩＤ/ｄＶＤをドレイン電圧ＶＤとサイドゲート電圧ＶＧ２の二次元平面にプロット(ｄＩＤ/ｄＶＤ－ＶＤ－ＶＧ２プロット)した結果である。単電子トランジスタにおいて観察されるクーロンダイヤモンドと呼ばれる菱形の形状が明瞭に観察されている。
　次に、ドレイン電極、ソース電極、サイドゲート電極、裏面Ｓｉ電極の全てを０Ｖとした上でコントロールゲート電極１２に対して＋２０Ｖをパルス幅０．５秒（ｓ）で印加し、その後コントロールゲート電圧を０Ｖとした上でｄＩＤ/ｄＶＤ－ＶＤ－ＶＧ２プロットを測定した。その結果、図２６（Ｂ）に示すようにクーロンダイヤモンドがＶＧ２軸の正方向に７Ｖ平行にシフトしている。このことは、クーロンオシレーションの実験結果と符合しており、＋２０Ｖのパルス電圧の印加に伴い、フローティングゲート電極に電荷が蓄積され、その電荷により単電子島であるＡｕナノ粒子のオフセット電荷が変化し、その状況が保たれている。
　ｄＩＤ／ｄＶＤ－ＶＤ－ＶＧ２プロットの測定時間は１３時間であることから、フローティングゲート電極に誘起・蓄積された電荷は極めて安定で、少なくとも１３時間以上保持されているといえる。
　次に、サイドゲート電圧ＶＧ２＝６．５Ｖを印加した条件において、コントロールゲート電極１２に＋２０Ｖと－１５Ｖとの電圧パルスをパルス幅１秒で交互に入力し、それぞれの電圧パルス印加直後におけるドレイン電流ＩＤをドレイン電圧ＶＤ＝４０ｍＶを印加した条件で測定した。図２７は、書込信号、消去信号の繰り返し入力に伴うドレイン電流の変化を示す図である。＋２０Ｖのパルスを印加した直後は２ｐＡ程度のドレイン電流ＩＤが観察されているのに対し、－１５Ｖのパルスを印加した直後におけるドレイン電流はＩＤ＝０となっている。
　よって、実施例５で作製したナノデバイスに係る単電子メモリ素子は、書込み及び消去が繰り返しできることが分かった。
　ナノデバイス２０では、＋２０Ｖと?１５Ｖの電圧パルスを加えることにより、フローティングゲート電極９Ｂの電荷を変化させることができた。フローティングゲート周りの構造の違いにより、同様の電圧を加えてもフローティングゲート電極の電荷を変化させることができないこともある。これは、フローティングゲートに電荷を誘起させる伝導機構に非線形性があり、わずかな構造の違いによって、伝導が起きる部分の電界強度などが異なるために、伝導が起きないことがあることを示している。このような場合は、さらに大きなパルス電圧を加えるなどして、動作させることが可能である。
　実施例５のナノデバイス２０は、９Ｋで動作している。これを室温で動作させるには、金属ナノ粒子７のコア粒径をさらに小さいものにして、常温でクーロンブロッケード現象が安定して観察できるようにすることが必要となる。
　本発明の実施形態及び実施例では、金属ナノ粒子を用いたが、半導体等のナノ粒子、分子でも適用することができる。
 

Claims (10)

  1. 　ナノサイズのギャップを有するように一方の電極と他方の電極とが配置されて成るナノギャップ電極と、
    　上記ナノギャップ電極間に設けられるナノ粒子と、
    　複数のゲート電極と、を備え、
    　上記複数のゲート電極のうち少なくとも一つをフローティングゲート電極として用い、前記ナノ粒子の電荷状態を制御する、ナノデバイス。
  2. 　前記フローティングゲートに加える電圧は、クーロンオシレーションのピーク状態とボトム状態の電圧の間とする、請求項１に記載のナノデバイス。
  3. 　前記フローティングゲートに加える電圧が、複数の階層に分かれることにより、前記一方の電極と前記他方の電極との間に流れる電流を段階的に異ならせる、請求項１に記載のナノデバイス。
  4. 　前記フローティングゲートに加える電圧は、クーロンオシレーション特性のうち緩やかな傾き又は急峻な傾きの何れかを用いる、請求項３に記載のナノデバイス。
  5. 　前記複数のゲート電極に印加される電圧のHighとLowの入力に相当する電位差として、一周期分のクーロンオシレーションにおけるピーク電流を与えるゲート電圧と隣のピーク電流を与えるゲート電圧との電位差ΔＶの二等分、三等分又は四等分した或る一つの電圧区間の両端に相当する値が設定される、請求項１に記載のナノデバイス。
  6. 　前記複数のゲート電極は、前記ナノギャップ電極と同一の面に有る一又は複数のサイドゲート電極からなる、請求項１乃至５の何れかに記載のナノデバイス。
  7. 　前記ナノギャップ電極と前記ナノ粒子が絶縁層により覆われており、
    　前記複数のゲート電極は、サイドゲート電極及びトップゲート電極からなる、請求項１乃至５の何れかに記載のナノデバイス。
  8. 　さらに、前記フローティングゲート電極を挟んで前記ナノ粒子と対向する位置に、コントロールゲート電極を備えており、
    　前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲート電極の電荷状態を変化させ、前記ナノ粒子の電荷状態を制御する、請求項１に記載のナノデバイス。
  9. 　前記一方の電極と前記他方の電極とが前記ナノ粒子を挟んで配置されており、
    　前記複数のゲート電極として、前記サイドゲート電極と前記フローティングゲート電極とが前記ナノ粒子を挟んで配置されており、
    　前記フローティングゲート電極を挟んで、前記ナノ粒子と対向するようにコントロールゲート電極が配置されている、請求項１に記載のナノデバイス。
  10. 　前記一方の電極、前記他方の電極、前記サイドゲート電極、前記フローティングゲート電極及び前記コントロールゲート電極が、同一面上に配置されている、請求項９に記載のナノデバイス。
     
PCT/JP2015/073917 2014-08-29 2015-08-25 ナノデバイス WO2016031836A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016545560A JP6443699B2 (ja) 2014-08-29 2015-08-25 ナノデバイス
US15/507,530 US10170547B2 (en) 2014-08-29 2015-08-25 Nanodevice

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-176634 2014-08-29
JP2014176634 2014-08-29

Publications (1)

Publication Number Publication Date
WO2016031836A1 true WO2016031836A1 (ja) 2016-03-03

Family

ID=55399722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/073917 WO2016031836A1 (ja) 2014-08-29 2015-08-25 ナノデバイス

Country Status (4)

Country Link
US (1) US10170547B2 (ja)
JP (1) JP6443699B2 (ja)
TW (1) TWI697454B (ja)
WO (1) WO2016031836A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019168123A1 (ja) * 2018-03-02 2019-09-06 国立研究開発法人科学技術振興機構 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
JP2021524666A (ja) * 2018-05-21 2021-09-13 イノベーション ラブス ピンク インコーポレイテッドＩｎｎｏｖａｓｉｏｎ Ｌａｂｓ Ｐｉｎｃ， Ｉｎｃ． 並列集積ナノ構成要素（ｐｉｎｃ）並びに関連方法及びデバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3408220A4 (en) * 2016-01-28 2019-09-04 Roswell Biotechnologies, Inc METHOD AND DEVICE FOR MEASURING ANALYTES USING LARGE CALCULAR MOLECULAR ELECTRONIC SENSOR ARRAYS
KR20180104127A (ko) 2016-01-28 2018-09-19 로스웰 바이오테크놀로지스 인코포레이티드 대량 병렬 ｄｎａ 시퀀싱 장치
CN109155354A (zh) 2016-02-09 2019-01-04 罗斯韦尔生物技术股份有限公司 电子无标签的dna和基因组测序
CN110520517A (zh) 2017-01-19 2019-11-29 罗斯威尔生命技术公司 包括二维层材料的固态测序装置
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
CN110546276A (zh) 2017-04-25 2019-12-06 罗斯威尔生命技术公司 用于分子传感器的酶电路
WO2018208505A1 (en) 2017-05-09 2018-11-15 Roswell Biotechnologies, Inc. Binding probe circuits for molecular sensors
CN111373049A (zh) 2017-08-30 2020-07-03 罗斯威尔生命技术公司 用于dna数据存储的进行性酶分子电子传感器
WO2019075100A1 (en) 2017-10-10 2019-04-18 Roswell Biotechnologies, Inc. METHODS, APPARATUS AND SYSTEMS FOR STORING DNA DATA WITHOUT AMPLIFICATION
US20210341415A1 (en) * 2020-05-04 2021-11-04 The Hong Kong Polytechnic University Dual-gate organic electrochemical transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175224A (ja) * 2003-12-11 2005-06-30 Nippon Telegr & Teleph Corp <Ntt> 電界型単電子箱多値メモリ回路およびその制御方法
US7465953B1 (en) * 2005-01-07 2008-12-16 Board Of Regents, The University Of Texas System Positioning of nanoparticles and fabrication of single election devices
WO2013129535A1 (ja) * 2012-02-28 2013-09-06 独立行政法人科学技術振興機構 ナノデバイス及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312378A (ja) * 1996-03-19 1997-12-02 Fujitsu Ltd 半導体装置及びその製造方法
JP4049988B2 (ja) * 2000-11-24 2008-02-20 株式会社東芝 論理回路
KR100866948B1 (ko) * 2003-02-07 2008-11-05 삼성전자주식회사 메모리 기능을 갖는 단전자 트랜지스터 및 그 제조방법
WO2007091364A1 (ja) * 2006-02-06 2007-08-16 Matsushita Electric Industrial Co., Ltd. 単電子半導体素子の製造方法
CN100468748C (zh) * 2006-11-01 2009-03-11 中国科学院半导体研究所 一种具有侧栅结构的硅基单电子记忆存储器及其制作方法
CN103563052B (zh) 2011-03-08 2016-08-17 独立行政法人科学技术振兴机构 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175224A (ja) * 2003-12-11 2005-06-30 Nippon Telegr & Teleph Corp <Ntt> 電界型単電子箱多値メモリ回路およびその制御方法
US7465953B1 (en) * 2005-01-07 2008-12-16 Board Of Regents, The University Of Texas System Positioning of nanoparticles and fabrication of single election devices
WO2013129535A1 (ja) * 2012-02-28 2013-09-06 独立行政法人科学技術振興機構 ナノデバイス及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019168123A1 (ja) * 2018-03-02 2019-09-06 国立研究開発法人科学技術振興機構 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
JPWO2019168123A1 (ja) * 2018-03-02 2020-07-30 国立研究開発法人科学技術振興機構 ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
CN111989775A (zh) * 2018-03-02 2020-11-24 国立研究开发法人科学技术振兴机构 纳米间隙电极、其制造方法以及具有纳米间隙电极的纳米器件
TWI772618B (zh) * 2018-03-02 2022-08-01 國立研究開發法人科學技術振興機構 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置
JP2021524666A (ja) * 2018-05-21 2021-09-13 イノベーション ラブス ピンク インコーポレイテッドＩｎｎｏｖａｓｉｏｎ Ｌａｂｓ Ｐｉｎｃ， Ｉｎｃ． 並列集積ナノ構成要素（ｐｉｎｃ）並びに関連方法及びデバイス

Also Published As

Publication number Publication date
TWI697454B (zh) 2020-07-01
US20170288017A1 (en) 2017-10-05
TW201619042A (zh) 2016-06-01
JP6443699B2 (ja) 2018-12-26
US10170547B2 (en) 2019-01-01
JPWO2016031836A1 (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6443699B2 (ja) ナノデバイス
Carroll et al. The genesis of molecular electronics
EP1939941B1 (en) Method of operating a switching element
Karmakar et al. Nano-electronics and spintronics with nanoparticles
KR101789405B1 (ko) 2단자 터널링 랜덤 액세스 메모리
JP2008536103A (ja) 静電的に制御された原子的な規模の導電性デバイス
Tang et al. Energy-band engineering for improved charge retention in fully self-aligned double floating-gate single-electron memories
KR101490109B1 (ko) 반도체 소자와 그의 제조 및 동작방법
KR102103603B1 (ko) 에너지-필터링된 냉전자 디바이스 및 방법
Panda et al. Nitrogen ion implanted ultrananocrystalline diamond films: A better electrostatic charge storage medium
JP6352243B2 (ja) 論理演算素子
JP5706077B2 (ja) 半導体素子とその製造及び動作方法
Tran et al. Fabrication of high temperature capacitively-and resistively-coupled single electron transistors using gold nanoparticles
Mallik et al. Thermally-driven Multilevel Non-volatile Memory with Monolayer MoS2 for Neuro-inspired Artificial Learning
Yin Transient Investigations of High-Field Conduction in Low-Dimensional Materials
富沢啓 Tunnel barrier formation in multi-wall carbon nanotubes
Nackashi Circuit and integration technologies for molecular electronics
JP2001077346A (ja) 単電子トランジスタおよびその製造方法
Baba et al. Gate tunable parallel double quantum dot in InAs double-nanowire junctions
Wong et al. Local doping of two-dimensional materials
Brady Overcoming Materials Challenges to Achieve Carbon Nanotube Array Transistors with Current Density Exceeding Si and GaAs
Tour et al. Molecular Computing: Integration of Molecules for Nanocomputing
Tomoda Study on planar-type ferromagnetic nanoscale devices fabricated by novel nanofabrication techniques
Li Charge storage and transport in single-walled carbon nanotube field-effect transistors
Bao Modeling of Electronic Transport in Molecular-Scale Devices

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15836653

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016545560

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15507530

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 15836653

Country of ref document: EP

Kind code of ref document: A1