CN103563052B - 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件 - Google Patents

具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件 Download PDF

Info

Publication number
CN103563052B
CN103563052B CN201280012185.7A CN201280012185A CN103563052B CN 103563052 B CN103563052 B CN 103563052B CN 201280012185 A CN201280012185 A CN 201280012185A CN 103563052 B CN103563052 B CN 103563052B
Authority
CN
China
Prior art keywords
nano
electrode
gap
gap length
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280012185.7A
Other languages
English (en)
Other versions
CN103563052A (zh
Inventor
真岛丰
寺西利治
村木太郎
田中大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to CN201610573266.4A priority Critical patent/CN106206685B/zh
Publication of CN103563052A publication Critical patent/CN103563052A/zh
Application granted granted Critical
Publication of CN103563052B publication Critical patent/CN103563052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Abstract

将使金属层（2A、2B）具有间隙且成对地配置的基板（1）浸渍于无电解镀液中，所述无电解镀液是在含有金属离子的电解液中混合还原剂和界面活性剂而制成。利用还原剂将金属离子还原，金属析出于金属层（2A、2B）且界面活性剂附着在金属的表面，形成将间隙的长度控制为纳米尺寸的电极（4A、4B）的对。由此，提供一种使用能够控制间隙长度的偏差且具有纳米间隙长度的电极结构的制作方法，并且利用该制作方法提供一种抑制间隙长度偏差的具有纳米间隙长度的电极结构和具备该电极结构的纳米器件。

Description

具有纳米间隙长度的电极结构的制作方法、通过该方法得到 的具有纳米间隙长度的电极结构和纳米器件
技术领域
本发明涉及具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件。
背景技术
当前的高度信息化社会由伴随CMOS微细化的VLSI的高集成化、以及DRAM、NAND闪存等半导体器件的急速发展支撑。通过提高集成密度、即最小加工尺寸的微细化，能够提高电子设备的性能和功能。但是，伴随着微细化，短沟道效应、速度饱和、量子效应等技术问题也变得显著。
为了解决上述问题，如多栅极结构、high-K栅极绝缘膜等这样追求微细化技术的极限的研究得到发展。还存在与这种推进自顶向下的微细化的研究不同的、以新的视点推进研究的领域。作为该研究领域，能够列举单电子电子学、分子纳米电子学。在单电子电子学的情况下，通过在将作为单电子岛的纳米粒子经由双隧道结组装入具有3端子结构的元件中，发现了作为使用栅极调制的器件的功能性，因此，单电子电子学是利用了由被封入电子的单电子岛、双隧道结所产生的量子效应的新的研究领域（非专利文献1）。此外，在分子纳米电子学的情况下，通过将功能性分子组装入元件中而发现了作为器件的功能性，因此，利用了基于分子尺寸的量子效应和分子固有功能的分子纳米电子学也是新的研究领域（非专利文献2和3）。在量子效应中最具代表性的隧道效应是指这样的效应：具有比势垒能量低的能量的电子的波动函数进入势垒中，如果势垒的宽度较窄则以有限的概率穿过势垒。隧道效应作为因器件微细化产生的漏电流的一个原因，是一种令人担忧的现象。单电子·分子纳米电子学是通过较好地控制该量子效应来发挥作为器件功能的研究领域，还被作为国际半导体技术发展路线图（International Technology Roadmap for Semiconductors；ITRS）的2009年度版的新探索元件中的主要技术之一进行了介绍，引起人们的关注（非专利文献4）。
此外，通过将纳米间隙的制造方法、通过该方法制作的纳米间隙电极与由上而下工艺（top-down process）组合，能够制造具有5nm以下的沟道长度的晶体管等仅通过由上而下工艺难以实现的元件。
在创制这样的器件方面，制作能得到与数纳米级的单电子岛·分子电接触这样的结构以及所谓的纳米间隙电极是很重要的。在至今为止公开的纳米间隙电极制作方法中存在各种问题。机械劈裂法（break-junction technique,非专利文献5和6）是通过机械应力使细线断裂的方法，虽然能够达到皮米级的精度，但是并不适合集成化。电迁移法（electromigration technique，非专利文献7和8）虽然是比较简单的方法，但成品率较低、且断线时纳米间隙间存在金属微粒子这些情况大多会成为测量上的问题。即使在其他方法中，也存在所谓的精度较好但不适合集成化、为了防止金的迁移而需要极低温、以及工艺时间较长等问题（非专利文献9～14）。
作为成品率较高的纳米间隙电极的制作方法，本发明人着眼于使用碘酊（iodinetincture）的自催化型无电解镀金法。关于这种镀法，至今为止，本发明人公开了一种在室温中以较高的成品率且简便地制作多个间隙长度为5nm以下的纳米间隙电极的方法（非专利文献15）。图28是表示利用使用了碘酊的自催化型无电解镀金法使纳米间隙长度为5nm以下时的纳米间隙长度的偏差的图。图28的横轴是间隙长度（Gap Separation）nm，纵轴是计数（Counts）。通过该方法得到的纳米间隙长度的标准偏差是1.7nm。
现有技术文献
非专利文献1：F.Kuemmeth,K.I.Bolotin,S.Shi,and D.C.Ralph,Nano Lett.,8,12(2008).
非专利文献2：M.H.Jo,J.E.Grose,K.Baheti,M.Deshmukh,J.J.Sokol,E.M.Rumberger,D.N.Hendrickson,J.R.Long,H.Park,and D.C.Ralph,Nano Letti.,6,2014(2006).
非专利文献3：Y.Yasutake,Z.Shi,T.Okazaki,H.Shinohara,and Y.Majima,NanoLett.5,1057(2005).
非专利文献4：ITRS Homepage,URL:HYPERLINK"http://www.itrs.net/"http://www.itrs.net/
非专利文献5：L.Gruter,M.T.Gonzalez,R.Huber,M.Calame,andC.Schonenberger,Small,1,1067(2005).
非专利文献6：J.J.Parks,A.R.Champagne,G.R.Hutchison,S.Flores-Torres,H.D.Abuna,and D.C.Ralph,Phys.Rev.Lett.,99,026001(2007).
非专利文献7：T.Taychatanapat,K.I.Bolotin,F.Kuemmeth,and D.C.Ralph,Nano.Lett.,7,652(2007).
非专利文献8：K.I.Bolotin,F.Kuemmeth,A.N.Pasupathy,and D.C.Ralph,Appl.Phys Lett,84,16(2004).
非专利文献9：S.Kubatkin,A.Danilov,M.Hjort,J.Cornil,J.L.Bredas,N.S.Hansen,P.Hedegard and T.Bjornholm,Nature,425,698(2003).
非专利文献10：K.Sasao,Y.Azuma,N.Kaneda,E.Hase,Y.Miyamoto,and Y.Majima,Jpn.J.Appl.Phys.,Part243,L337(2004).
非专利文献11：Y.Kashimura,H.Nakashima,K.Furukawa,and K.Torimitsu,ThinSolid Films,438-439,317(2003).
非专利文献12：Y.B.Kervennic,D.Vanmaekelbergh,L.P.Kouwenhoven andH.S.J.Van der Zant,Appl.Phys.Lett.,83,3782.(2003).
非专利文献13：M.E.Anderson,M.Mihok,H.Tanaka,L.P.Tan,M.K.Horn,G.S.McCarty,and P.S.Weiss,Adv.Mater.,18,1020(2006).
非专利文献14：R.Negishi,T.Hasegawa,K.Terabe,M.Aono,T.Ebihara,H.Tanaka,and T.Ogawa,Appl.Phys.Lett.,88,223111(2006).
非专利文献15：Y.Yasutake,K.Kono,M.Kanehara,T.Teranishi,M.R.Buitelaar,C.G.Smith,and Y.Majima,Appl.Phys.Lett.,91,203107(2007).
非专利文献16：Mallikarjuma N.Nadagouda,and Rajender S.Varma,AmericanChemical Soviety Vol.7,No.122582-2587(2007).
非专利文献17：H.Zhang,Y.Yasutake,Y,Shichibu,T.Teranishi,Y.manjima,Physical Review B72,205441,205441-1-205441-7,(2005).
非专利文献18：Yuhsuke Yasutake,Zujin Shi,Toshiya Okazaki,HisanoriShinohara,Yutaka Majima,Nano Letters Vol.5,No.61057-1060,(2005).
发明内容
发明要解决的课题
然而，在上述的使用碘酊的自催化型无电解镀金法中，具有较高生产率地制造像这样精确控制间隙长度且具有期望的间隙长度的间隙电极未必很容易。
因此，在本发明中，第一目的在于提供一种能够控制间隙长度偏差的具有纳米间隙长度的电极结构的制作方法，第二目的在于提供一种具有通过使用该制作方法将纳米间隙长度偏差得以抑制的纳米间隙长度的电极结构和具备该电极结构的器件。
用于解决课题的手段
本发明的发明人通过用界面活性剂分子的分子长度控制间隙长度，从而以高于现有的精度控制间隙长度的偏差，完成本发明。
具体而言，本发明的发明人着眼于将合成纳米粒子时的界面活性剂分子作为保护基使用的镀法。作为界面活性剂分子，例如能够使用烷基三甲基溴化铵（Alkyltrimethylammonium Bromide）。该界面活性剂分子具备直链的烷基链，在该烷基链中，附有以甲基置换了铵基的所有的氢而形成的三甲基铵N（CH3）3。
为了实现上述第一目的，本发明的具有纳米间隙长度的电极结构的制作方法的特征在于：将有间隙地且成对地配置有金属层的基板浸渍于通过在含有金属离子的电解液中混入还原剂和界面活性剂而制成的无电解镀液中，由此利用所述还原剂使所述金属离子还原，金属析出于所述金属层且所述界面活性剂附着在该金属的表面，形成将间隙的长度控制为纳米尺寸的电极对。
本发明的具有纳米间隙长度的电极结构的制作方法，包括：将金属层以具有间隙的方式成对地配置在基板的第一工序；以及将以具有间隙的方式成对地配置有所述金属层的基板浸渍于通过在含有金属离子的电解液中混入还原剂和界面活性剂而制成的无电解镀液中，由此利用所述还原剂使金属离子还原，金属析出于所述金属层且所述界面活性剂附着在该金属的表面，形成将间隙的长度控制为纳米尺寸的电极对的第二工序。
为了实现上述第二目的，本发明提供一种具有纳米间隙长度的电极结构或具备该电极结构的纳米器件，其中，排列配置有多个以设置纳米间隙地被配置的电极对，多个电极对的各间隙长度的标准偏差是0.5nm至0.6nm。
发明效果
根据本发明的具有纳米间隙长度的电极结构的制作方法，通过将在电极表面作为保护基的界面活性剂的分子作为分子尺使用的无电解镀法，能够制作用分子长度控制间隙长度的纳米间隙电极。
此外，根据本发明的方法，利用使用了碘酊的无电解镀法对通过由上而下工艺制作的初始的纳米间隙电极施镀，在将距离缩短了一定程度之后进行分子尺无电解镀，由此能够以较高的成品率且更精密地控制间隙长度。
通过本发明的制作方法得到的具有纳米间隙长度的电极结构，能够通过改变界面活性剂分子的分子长度来提供多个电极对，该多个电极对是各间隙长度的标准偏差为0.5nm～0.6nm、高精度地控制间隙长度且偏差较小的电极对。使用通过本发明得到的具有纳米间隙的电极结构，能够以良好的成品率制造二极管、隧道元件、热电子元件、热光伏器件等具有纳米间隙电极的纳米器件。
附图说明
图1是示意性表示本发明的第一实施方式涉及的电极结构的制作方法的剖视图。
图2是示意性表示图1所示的制作方法的俯视图。
图3是示意性表示通过图1所示的电极结构的制作方法得到的具有纳米间隙长度的电极的结构的图。
图4是示意性表示作为分子尺使用的界面活性剂分子CTAB的化学结构的图。
图5是相对于采用图1至图3所示的具有纳米间隙长度的电极结构的制作方法制作的电极，示意性表示基于使用了双硫醇分子的化学结合的单电子岛的设置工序的图。
图6是表示本发明的第三实施方式涉及的包含具有纳米间隙的电极结构的纳米器件的制作工序的俯视图。
图7是表示本发明的第三实施方式涉及的包含具有纳米间隙的电极结构的纳米器件的制作工序的剖视图。
图8是涉及实施例1至4的、制作出多个电极对之后观察到的SEM像的一部分。
图9（a）至图9（d）分别是通过将图8所示的带有初始纳米间隙电极的基板浸渍在分子尺镀液中制作出的纳米间隙电极的SEM像。
图10（a）、（b）是表示实施例1中制作的纳米间隙电极的例子的SEM像。
图11（a）、（b）是表示实施例2中制作的纳米间隙电极的例子的SEM像。
图12（a）、（b）是表示实施例3中制作的纳米间隙电极的例子的SEM像。
图13（a）、（b）是表示实施例4中制作的纳米间隙电极的例子的SEM像。
图14是表示实施例1中制作的具有间隙长度的多个电极对的表示间隙偏差的分布的图。
图15是表示实施例2中制作的具有间隙长度的多个电极对的表示间隙偏差的分布的图。
图16是表示实施例3中制作的具有间隙长度的多个电极对的表示间隙偏差的分布的图。
图17是表示实施例4中制作的具有间隙长度的多个电极对的表示间隙偏差的分布的图。
图18是使图14至图17所示的各个直方图重合而成的图。
图19是表示绘制界面活性剂分子2链长的长度和实际得到的平均值而成的曲线的图。
图20是表示界面活性剂中的碳数n与间隙长度之间的关系的图。
图21（a）至（c）是作为实施例5而制作的具有纳米间隙长度的电极的SEM像。
图22是表示实施例5中制作的各阶段的纳米间隙电极的直方图。
图23是示意性表示实施例6中制作的单电子器件的粒子导入状况的图。
图24表示实施例6中制作的单电子器件中液氮温度下的电流-电压特性，（a）是整体图，（b）是放大图。
图25是表示当以栅极电压作为参数时在实施例6中制作的单电子器件中液氮温度下的电流-电压特性的图。
图26是在实施例7中通过将带有初始纳米间隙电极的基板浸渍在分子尺镀液中制作的纳米间隙电极的SEM像。
图27是表示实施例7中制作的样本的间隙长度的直方图。
图28是涉及背景技术的、表示利用使用了碘酊的自催化型无电解镀金法使纳米间隙长度为5nm以下时的纳米间隙长度的偏差的图。
附图标记说明
1 基板
1A 半导体基板
1B 绝缘膜
2A、2B、2C、2D 金属层（初始电极）
3A、3B、3C、3D 金属层（通过施镀形成的电极）
4A、4B 电极
5 界面活性剂（分子尺）
5A、5B 自组装单分子膜
6 烷烃双硫醇
7 SAM混合膜
8 纳米粒子
8A 被施加烷基硫醇保护的金纳米粒子
10 纳米间隙电极
11 半导体基板
12 绝缘膜
13 基板
14A、14B 金属层
15 绝缘膜
16 金属膜
17 栅极绝缘膜
18B 金属层
20 栅极电极
21 源极
22 漏极
具体实施方式
下面，参照附图对本发明的实施方式进行说明。此外，在各图中，对相同或对应的部件使用相同的附图标记。
（具有纳米间隙长度的电极结构的制作方法）
下面，对本发明的第一实施方式涉及的具有纳米间隙长度的电极结构的制作方法（以下，简称为“电极结构的制作方法”）进行详细说明。图1是示意性表示本发明的第一实施方式涉及的电极结构的制作方法的剖视图，图2是示意性表示图1所示的制作方法的俯视图。
如图1（a）、图2（a）所示，使一对具有间隙L1的金属层2A、2B相对于在半导体基板1A上设置有绝缘膜1B的基板1隔开间隔地形成于基板1。
接着，将该基板1浸渍在无电解镀液中。该无电解镀液是在含有金属离子的电解液中混入还原剂和界面活性剂制作而成的。如果将基板1浸渍在无电解镀液中，则如图1（b）、图2（b）所示那样，金属离子被还原剂还原，金属析出在金属层2A、2B的表面，成为金属层3A和金属层3B，金属层3A与金属层3B的间隙变窄而成为距离L2，由于包含在无电解镀液中的界面活性剂化学吸附在通过该析出而形成的金属层3A、3B，所以界面活性剂将间隙的长度（简称为“间隙长度”）控制为纳米尺寸。
由于电解液中的金属离子被还原剂还原并且金属析出，所以这样的方法被分类为无电解镀法。通过该方法，通过施镀而在金属层2A、2B形成金属层3A、3B，得到电极4A、4B的对。利用在电极4A、4B表面使作为保护基的界面活性剂分子来作为分子尺（molecularruler）使用的无电解镀法（以下，称为“分子尺无电解镀法”），制作以使间隙长度为分子长度的方式控制而成的具有纳米间隙长度的电极对（以下，称为“纳米间隙电极”）10。
如图2（a）所示，在金属层2A和2B的两侧与金属层2A和2B一起形成有金属层2C和2D，如图2（b）所示，与金属层3A、3B一起，通过施镀在金属层2C和2D形成金属层3C和3D，由此也可以将各个金属层2C和金属层3C、金属层2D和金属层3D作为各侧边栅极电极使用。
图3是示意性表示通过图1所示的电极结构的制作方法得到的具有纳米间隙长度的电极的结构的图。说明本发明的实施方式的纳米间隙电极10的制作方法，并详细说明纳米间隙电极10。
在作为半导体基板1A的Si基板上，形成作为绝缘膜的硅氧化膜1B，在该基板1上形成作为金属层2A、2B的初始纳米间隙电极（第一工序）。金属层2A、2B也可以通过将在基板1由Ti、Cr、Ni等形成的密接层和在这些密接层上由Au、Ag、Cu等其他金属形成的层层叠而构成。
接着，在通过进行无电解镀法来形成作为金属层3A、3B的金属时，根据基于界面活性剂的分子5的分子尺，控制金属层3A、3B的生长（第二工序）。
通过该第二工序，控制金属层3A、3B的生长，其结果是，电极4A与电极4B的间隙被精密地控制为纳米尺寸，由此制作纳米间隙电极。图中的箭头示意性表示生长被抑制的状况。
在第一工序中，作为金属层2A、2B的初始纳米间隙电极通过例如电子束曝光法技术（以下，简称为“EB曝光技术”）制作。此时的间隙长度依赖于电子束曝光技术的性能、成品率，例如是20nm至100nm的范围。在该第一工序中，通过制作侧边栅极电极，能够利用无电解镀使栅极电极也同时生长，使栅极电极进一步接近单电子岛。
接着，对第二工序进行详细说明。
在作为混合溶液的镀液中，含有混入了实现分子尺功能的界面活性剂和要析出的金属的阳离子的水溶液，例如氯金（III）酸水溶液和还原剂。在该混合液中，优选如后述那样含有酸的混合液。
作为分子尺，例如使用作为界面活性剂的烷基三甲基溴化铵（Alkyltrimethylammonium Bromide）分子。作为烷基三甲基溴化铵，具体而言使用十烷基三甲基溴化铵(DTAB：Decyltrimethylammonium Bromide)、十二烷基三甲基溴化铵（LTAB：Lauryltrimethylammonium Bromide）、十四烷基三甲基溴化铵（MTAB：Myristyltrimethylammonium Bromide）、十六烷基三甲基溴化铵（CTAB：Cetyltrimethylammonium Bromide）。
除此以外，作为分子尺，还可以使用烷基三甲基卤化铵（alkyltrimethylammoniumhalide）、烷基三甲基氯化铵（alkyltrimethylammonium chloride）、烷基三甲基碘化铵（alkyltrimethylammonium iodide）、双烷基二甲基溴化铵、双烷基二甲基氯化铵、双烷基二甲基碘化铵、烷基苄基二甲基溴化铵、烷基苄基二甲基氯化铵、烷基苄基二甲基碘化铵、烷基胺、N-甲基-1-烷基胺、N-甲基-1-二烷基胺、三烷基胺、油胺、烷基二甲基膦、三烷基氧膦、烷基硫醇中的任一种。这里，作为长链脂肪族烷基，有己基、辛基、癸基、十二烷基、十四烷基、十六烷基、十八烷基等烷烃基、亚烃基等，但是只要是长链脂肪族烷基就能够期待相同的功能，因此不限于上述例子。
作为分子尺，除DDAB（N,N,N,N’,N’,N’-六甲基-1,10-溴化癸烷双胺）以外，还可以使用溴化六甲铵、N,N’-（1,20-二十烷叉基）二（三甲基铵）二溴化物(其中，二十烷基指“icosanediyl”，日文原文为“イコサンジイル”)、1,1’-（癸烷-1,10-二基）二（4-氮杂-1-氮杂二环[2.2.2]辛烷）二溴化物、丙基二三甲基氯化铵、1,1’-二甲基-4,4’-联吡啶阳离子二氯化物、1,1’-二甲基-4,4’-联吡啶阳离子二碘化物、1,1’-二乙基-4,4’-联吡啶阳离子二溴化物、1,1’-二庚基-4,4’-联吡啶阳离子二溴化物中的任一种。
作为电解液，使用在有机溶剂中溶解有氯金（III）酸水溶液、氯金（III）酸钠水溶液、氯金（III）酸钾水溶液、氯化金（III）水溶液、氯金（III）酸铵盐而成的溶液。这里，在铵盐中能够列举上述的铵盐，在有机溶剂中能够列举脂肪族碳化氢、苯、甲苯、氯甲烷、二氯甲烷、氯仿、四氯化碳等。
作为还原剂，能够列举抗坏血酸、肼、伯胺、仲胺、伯醇、仲醇、含有二醇的多元醇、亚硫酸钠、氯化羟铵硼氢化物盐、氢化铝锂、草酸、甲酸等。
还原力比较弱的例如抗坏血酸，通过使电极表面成为催化剂的自催化型的施镀能够实现还原到0价金的还原。如果还原力较强，则在电极以外发生还原，大量生成簇团。即，在溶液中生成金微粒，由于不能有选择地使金析出在电极上，故不优选。相反，如果是比抗坏血酸等更弱的还原剂，则自催化型的施镀反应无法进行。此外，簇团是指能够进行无电解镀的核位于表面而在该核上通过施镀形成的金的纳米粒子。
在上述的还原剂中，L（+）-抗坏血酸的还原作用较弱，进一步减少簇团的生成，并且将电极表面作为催化剂而将金还原为0价，因此适合作为还原剂使用。
在无电解镀液中，优选混入具有抑制簇团生成的作用的酸。这是因为能够使簇团在开始进行核形成的不稳定的状态下溶解。作为酸，能够使用盐酸、硝酸、乙酸。
图4是示意性表示作为分子尺使用的界面活性剂分子（CTAB）的化学结构的图。CTAB是C16、即具有16个碳结合而成的直链型烷基链长度的分子。除此以外，作为最佳方式的例子还有烷基链不同的衍生物、即具有烷基链C10的DTAB、具有C12的LTAB、具有C14的MTAB，也就是说作为最佳的实施方式可列举出上述4种分子。首字母L、M、C分别取自含义为十二烷基的Lauryl、含义为十四烷基的Myristyl、含义为十六烷基的Cetyl的首字母。
这里，关于对金属层2A、2B进行无电解镀、而金不会析出在SiO2上的理由进行说明。本发明的实施方式中的施镀是自催化型无电解镀金，因此在作为核的金电极表面析出。这是因为抗坏血酸的还原力较弱，所以能够以金电极为催化剂将金还原为0价。
此外，镀液的pH、温度虽然也依赖于界面活性剂的种类、特别是直链的碳数，但是大概是25℃～90℃的范围左右。pH的范围是2～3的范围左右。如果脱离该范围，则难以进行镀金，故不优选。
对本发明的第二实施方式涉及的具有纳米间隙长度的电极结构的制作方法进行说明。
在第二实施方式中，也与第一实施方式一样，在第一工序中，在带有绝缘膜1B的基板1上形成金属层2A、2B的对，此时，如上述那样使用EB曝光技术（EB光刻技术）在基板1上形成具有某种程度的间隙的金属层的对。该“程度”根据电子束曝光法技术的精度适当决定。
通过将金箔溶解在碘酊溶液中，使金溶解为[AuI4]-离子。这里，通过加入还原剂的L（+）-抗坏血酸，在金电极表面进行自催化型无电解镀金。
接着，利用碘无电解镀法形成金属层2A、2B的对。这样，能够使在基板1的一方的面侧排列的金属层2A、2B的对靠近，即能够缩短作为金属层2A、2B的初始电极的间隙长度。例如金属层2A和2B能够精度良好地隔开几nm至大约10nm的范围的间隔地形成。
然后，与第一实施方式一样，在第二工序中，将基板1浸渍在无电解镀液中。如第二实施方式所示，通过在第一工序中使金属层2A、2B的对靠近，能够缩短将基板1浸渍在无电解镀液中的时间、即施镀时间，能够抑制因形成金簇团而造成的成品率的下降。
与此相对，如果在第一工序中金属层2A、2B的对的间隙较大，则在第二工序中将基板1浸渍在混合溶液中的时间、即施镀时间就会变长。由于参照使用分子尺无电解镀法时的粒子的生长条件，因此施镀时间变长，会形成簇团。金簇团附着在作为电极的部分的外周面，由此使成品率下降。根据本发明的第二实施方式，能够抑制成品率的下降。
（具有纳米间隙长度的电极结构和使用该电极结构的器件）
接着，对通过本发明的第一和第二实施方式的具有纳米间隙长度的电极结构的制作方法得到的具有纳米间隙长度的电极结构进行说明。
本发明的实施方式涉及的具有纳米间隙长度的电极结构，是排列地配置有多个以设置有纳米间隙的方式被配置的电极对，且多个电极对的各间隙长度的标准偏差包括在规定范围内的电极结构。这里，规定范围是指如后述的实施例1那样标准偏差为0.5nm至0.6nm的范围。这样，间隙长度的偏差较小。
由此，在电极对是源极、漏极的情况下，通过在源极和漏极的侧面设置侧边栅极电极，能够效率良好地得到单电子器件等各种器件。沟道使用基板1的绝缘膜1B的热氧化膜等。
下面，作为单电子器件，对使用通过分子尺无电解镀法制作的纳米间隙电极10制作单电子器件进行说明。对使用具有以有机分子作为保护基的金纳米粒子的单电子器件进行说明，并且对通过无电解镀金法制作的金纳米间隙电极的有效性的评价也一并进行说明。作为其制作工序，首先说明将粒子固定在电极间的方法。
使用具有以有机分子作为保护基的金纳米粒子的单电子器件，是在如上述那样制作的金纳米间隙电极间，采用基于双硫醇分子（dithiol molecule）的烷基硫醇保护金纳米粒子的配位子交换，使金纳米粒子化学结合，由此固定在例如自组装单分子膜而获得的器件。在液氮温度下，观测库仑阻塞特性。
下面，进行具体说明。
图5是示意性表示对于如图1至图3所示那样制作的具有纳米间隙长度的电极结构的电极4A、4B，基于使用双硫醇分子的化学结合的单电子岛的设置工序的图。如图5（a）所示，在作为电极4A、4B的金电极表面，形成自组装单分子膜（Self-Assembled Monolayer：SAM）5A、5B。接着，如图5（b）所示，通过导入烷烃双硫醇6，烷烃双硫醇配位在SAM缺损部，形成包括SAM和烷基硫醇的SAM混合膜7。接着，导入被施加烷基硫醇保护的金纳米粒子8A。于是，如图5（c）所示，通过作为金纳米粒子8的保护基的烷基硫醇、与烷基硫醇及烷烃双硫醇的混合自组装单分子膜7中的烷烃双硫醇的配位子交换，使金纳米粒子8化学吸附在自组装单分子膜。
这样，在具有纳米间隙长度的电极之间，利用自组装单分子膜6A、6B，并通过化学吸附将纳米粒子8作为单电子岛导入，由此能够构成使用金纳米间隙电极的器件。
图1至图5所示的具有纳米间隙的电极结构是电极水平地排列的结构，但是本发明的实施方式也可以是纵向排列型的叠层型电极结构。
图6是表示本发明的第三实施方式涉及的具有纳米间隙的电极结构的器件制作工序的俯视图。图7是表示本发明的第三实施方式涉及的包含设置有纳米间隙的电极结构的器件的制作工序的剖视图。
首先，准备在Si等半导体基板11设置有SiO2等的绝缘膜12的基板13，在形成抗蚀膜之后，利用电子束曝光或光刻进行曝光来形成图案，以便形成作为栅极电极和漏极的图案。
接着，对作为栅极电极和源极的金、铜等金属进行蒸镀，并进行掀离。由此，形成作为栅极电极和源极的一部分的金属层14A、14B（参照图6（a）、图7（a））。此时，金属层14A与金属层14B的距离时L11。
接着，通过等离子体增强化学气相沉积（PECVD）将SiO2、SiN等的绝缘膜15层叠后，对作为漏极的金、铜等金属进行蒸镀，形成金属膜16（参照图6（b）、图7（b））。
然后，在形成抗蚀膜之后，利用电子束曝光或光刻进行曝光来形成图案，以便形成作为漏极的形状。
接着，通过反应离子蚀刻（Reactive Ion Etching，缩写为“RIE”）或化学干式蚀刻（Chemical Dry Etching，缩写为“CDE”）进行蚀刻，直到形成了作为漏极的一部分的金属层18B、栅极绝缘膜17为止。此时，以使金属层18B、绝缘膜成为漏极的形状的方式沿着纵向对基板13进行蚀刻，直到已形成的源极的表面露出。此外，在电子束曝光、光刻中，考虑到重叠曝光的偏差+α的大小，使漏极的大小比已形成的源极形状小。通过该工序，将层叠在作为栅极电极的一部分的金属层14A上的绝缘膜、金属层除去，作为栅极电极的一部分的金属层14A露出（参照图6（c）、图7（c））。
接着，仅采用分子尺无电解镀法或者该分子尺无电解镀法与碘无电解镀法组合，使源极与漏极之间的间隙变小。由于栅极绝缘膜17是约10nm左右的厚度，所以也可以仅采用分子尺无电解镀处理。通过分子尺无电解镀法，使作为漏极的一部分的金属层18B的边缘也沿着水平扩展的方向来生长镀层，作为源极的一部分的金属层14B向上地生长，作为栅极电极的一部分的金属层14A也朝向内侧生长（参照图6（d）、图7（d））。此时的已生长的膜部分分别由符号19A、19B、19C表示。由此，栅极电极20、源极21、漏极22的各电极间距离变窄，例如在图6（a）、图7（a）中，原本为距离L11的间隔变成L12。由此，栅极电容增加。
接着，按照参照图5所说明的要领，导入纳米粒子。
最后，形成钝化膜，打开源极、漏极、栅极电极的模具而完成。由此，能够形成单电子晶体管。
如上述说明的那样，通过分子尺镀形成纳米间隙电极的电极形状也可以是纵向排列型的叠层型电极形状。通过实施分子尺镀，能够使存在于源极/漏极之间的绝缘体的厚度变厚，能够减少漏电流。此外，存在于电极周围的纳米间隙的间隙长度能够由分子尺控制，故优选。
在上述说明中，虽然使用金作为电极材料，但是不限于金，也可以是其他金属。例如作为电极材料，也可以使初始电极的材料为铜。此时，初始电极利用电子束曝光法或光刻法形成铜电极，之后使铜电极表面成为氯化铜。然后，作为镀液，使用将抗坏血酸用作还原剂的氯化金溶液，用金覆盖铜电极表面。该方法例如在非专利文献16中被公开。具体而言，在氯金（III）酸水溶液中混入界面活性剂烷基三甲基溴化铵CnH2n+1[CH3]3N+·Br-，加入还原剂L（+）-抗坏血酸，在间隙电极上进行自催化型无电解镀金。然后，通过分子尺镀法，制作表面为金的纳米间隙电极。
下面，列举利用本发明的实施方式的具有纳米间隙长度的电极结构的制作方法而精度良好且精密地控制纳米间隙长度的实施例，对其进行具体说明。
实施例1
作为实施例1，按照以下的要领，利用第一实施方式中说明的分子尺无电解镀法，制作纳米间隙电极。
最初，准备在作为基板1A的硅基板上整面设置有作为绝缘膜1B的硅氧化膜的部件，在该基板1上涂布抗蚀剂，通过EB曝光技术，描绘作为间隙长度为30nm的金属层2A、2B的初始电极的图案。显影后，通过EB蒸镀来蒸镀2nm的Ti膜，在该Ti膜上蒸镀10nm的Au，由此制作出作为金属层2A、2B的初始的金纳米间隙电极。在同一基板1上设置多个金属层2A、2B的对。
接着，准备无电解镀液。作为分子尺，测量25毫摩尔的烷基三甲基溴化铵（ALKYLTRIMETHYLAMMONIUM BROMIDE）28毫升。这里，测量加入50毫摩尔的氯金酸水溶液120微升。作为酸，加入乙酸1毫升，加入作为还原剂的0.1摩尔、3.6毫升L（+）-抗坏血酸（ASCORBIC ACID），好好搅拌后制得镀液。
在实施例1中，使用DTAB分子作为烷基三甲基溴化铵。
将已经制作出的、带有金纳米间隙电极的基板在无电解镀液中浸渍30分左右。由此，通过实施例1的分子尺无电解镀法制作出具有纳米间隙长度的电极。
图8是利用EB曝光技术，在设置有作为绝缘膜1B的硅氧化膜（SiO2）的硅（Si）基板1A上，制作多对作为初始纳米间隙电极的电极2A、2B，是对其进行观察而得到的SEM像的一部分。基于SEM像，作为金属层2A、2B的初始电极的间隙长度为30nm。
接着，通过观察SEM的像，对作为实施例1而制作出的具有纳米间隙长度的电极测量长度。以20万倍的高倍率获取的SEM像中，1个像素的大小根据分辨率为0.5nm大小。在长度测量中，放大到能够进行1个像素大小的判断，通过提升对比度，使得间隙的高度、根据SEM特性的间隙的区域与基板1之差明确，由此进行长度测量。
图9是通过将图8所示的带有初始纳米间隙电极的基板浸渍在分子尺镀液中制作出的纳米间隙电极的SEM像。图9中的（a）、（b）、（c）和（d）分别是将一个基板上的多个对的一部分取出而成的像。
如图9（c）所示，在间隙间析出金，由吸附在该金的表面的分子尺抑制金的析出，选取等间隔地具有5nm以上的纳米间隙间的间隙宽度（图的左右方向）的纳米间隙，进行长度测量。
图9（a）是间隙长度为5nm以上的电极，图9（b）是认为间隙长度为5nm以下、但未进行生长的抑制的电极，在图9（d）中，表示超出基于分子尺的间隙生长抑制，且金属层3A与金属层3B、即源极与漏极接触的状态。
对于像这样测量长度所得到的各个分子尺，计算平均值和分散值。此外，使用这些值计算正态分布。根据测量长度所得到的数据的直方图和正态分布，能够确认依赖于分子尺的分子长度的纳米间隙电极的间隙长度精密控制。
图10是表示实施例1中制作的纳米间隙电极的例子的SEM像。图10（a）中，间隙长度是1.49nm，图10（b）中，间隙长度是2.53nm。
实施例2
在实施例2中，使用LTAB分子作为烷基三甲基溴化铵，除此以外与实施例1同样，通过分子尺无电解镀法制作出具有纳米间隙长度的电极。
图11是表示实施例2中制作的纳米间隙电极的例子的SEM像。图11（a）中，间隙长度是1.98nm，图11（b）中，间隙长度是2.98nm。
实施例3
在实施例3中，使用MTAB分子作为烷基三甲基溴化铵，除此以外与实施例1同样，通过分子尺无电解镀法制作出具有纳米间隙长度的电极。图12是表示实施例3中制作的纳米间隙电极的例子的SEM像。图12（a）中，间隙长度是3.02nm，图12（b）中，间隙长度是2.48nm。
实施例4
在实施例4中，使用CTAB分子作为烷基三甲基溴化铵，除此以外与实施例1同样，通过分子尺无电解镀法制作出具有纳米间隙长度的电极。图13是表示实施例4中制作的纳米间隙电极的例子的SEM像。图13（a）中，间隙长度是3.47nm，图13（b）中，间隙长度是2.48nm。
计算实施例1～实施例4中制作出的具有纳米间隙长度的电极的间隙长度的平均值和标准偏差。
在实施例1中，使用DTAB分子作为界面活性剂，25个具有间隙长度的电极的间隙长度平均为2.31nm，标准偏差为0.54nm。
在实施例2中，使用LTAB分子作为界面活性剂，44个具有间隙长度的电极的间隙长度平均为2.64nm，标准偏差为0.52nm。
在实施例3中，使用MTAB分子作为界面活性剂，50个具有间隙长度的电极的间隙长度平均为3.01nm，标准偏差为0.58nm。
在实施例4中，使用CTAB分子作为界面活性剂，54个具有间隙长度的电极的间隙长度平均为3.32nm，标准偏差为0.65nm。
图14是表示实施例1中制作的具有间隙长度的多个电极对的间隙偏差的分布图。图15是表示实施例2中制作的具有间隙长度的多个电极对的间隙偏差的分布图。图16是表示实施例3中制作的具有间隙长度的多个电极对的间隙偏差的分布图。图17是表示实施例4中制作的具有间隙长度的多个电极对的间隙偏差的分布图。图18是使分别由图14～图17所示的直方图叠加而成的图。无论哪一个分布都能够近似于正态分布。
从图18可知，观察到4个依赖于链长的平均值的峰值。图19是表示绘制界面活性剂分子2链长的长度和实际得到的平均值而成的曲线的图。图20是表示界面活性剂中的碳数n与间隙长度之间的关系的图。从该图可知，碳数n与间隙长度为线性关系。这样，可知间隙长度的平均值相对于界面活性剂的碳数是成线性的。由上述可知，通过分子尺无电解镀法制作出的纳米间隙电极依赖于分子尺的链长而被控制。此外，平均值的数值与2分子的链长相比偏离0.4nm左右，如图3所示的示意图那样可知通过1个或2个烷基链长的咬合来控制纳米间隙电极的生长。
然而，关于使用碘的无电解镀法，能够以90%的收益率（Yield）制作5nm以下的纳米间隙电极。此时的标准偏差为1.37nm。
如实施例1～实施例4所示那样，在使用分子尺的无电解镀法中，通过使界面活性剂吸附在生长表面，使得纳米间隙之间由界面活性剂填充。由此，在纳米间隙之间金属的析出自行停止，能够基于分子长度控制成间隙长度。而且，间隙长度的标准偏差被抑制为0.52nm至0.65nm，可知能够以非常高的精度进行控制。但是，其成品率是10%左右。其原因是，由于与使用碘酊的施镀相比，生长是非常缓慢的，所以容易产生簇团，簇团附着在电极部并导致短路的概率增加。
实施例5
因此，如本发明的第二实施方式说明的那样，使箔状的金在碘酊溶液中溶解成[AuI4]-离子。这里，通过加入L（+）-抗坏血酸，进行金电极表面的自催化型施镀。也就是说，利用自催化型的碘无电解镀法，对通过由上而下工艺制作的初始纳米间隙电极施镀，在将距离缩短了一定程度之后以更短的时间进行分子尺镀。于是，能够抑制金簇团的产生，还能够抑制因簇团附着在电极表面而导致的纳米间隙电极的收益率变差。由此，能够以较高的收益率（Yield）且更精密地控制间隙长度。图21是作为实施例5而制作的具有纳米间隙长度的电极的SEM像。图21（a）是初始电极（23.9nm）的SEM像，图21（b）是碘施镀之后的纳米间隙电极（9.97nm）的SEM像，图21（c）是使用DTAB作为分子尺进行施镀的纳米间隙电极（1.49nm）的SEM像。
图22是表示实施例5中制作的各阶段的纳米间隙电极的直方图的图。这样制作出的纳米间隙电极的生长，在纳米间隙达到分子尺长度时即自行地停止。即，等间隔地以5nm以上的宽度控制间隙，纳米间隙电极的成品率从10%飞跃地上升至37.9%。这样，可确认：通过对碘无电解镀之后的纳米间隙电极进行分子尺无电解镀能够提高成品率。
实施例6
制作在金纳米间隙电极间固定有金纳米粒子的单电子器件。通过对利用分子尺无电解镀法制作的纳米间隙电极进行氧等离子体灰化（Ashing by Oxygen Plasma），对附着在表面的分子进行灰化处理。接着，将样本在以成为1毫摩尔(日文原文：ミリモル)的方式将辛硫醇（C8S）混入乙醇溶液而成的溶液中浸渍12小时，并用乙醇冲洗2次。接着，在以成为5毫摩尔的方式混入癸二硫醇（C10S2）的乙醇溶液中浸渍7小时，并用乙醇冲洗2次。然后，在使由癸硫醇（C10S）保护的金纳米粒子分散在甲苯中并将浓度调节为0.5m摩尔的溶液中浸渍7小时，并且用甲苯冲洗2次。然后，使用乙醇冲洗2次。
图23是示意性表示实施例6中制作的单电子器件的粒子导入状况的图。如图23所示，单电子器件中，在漏极（D）与源极（S）相向的两侧设置有第一栅极电极（Gate1）和第二栅极电极（Gate2），在漏极与源极的纳米间隙之间配置有C10保护金纳米粒子8。
在实施例6中制作的单电子器件中，在从电极1、2至金纳米粒子之间，分别存在基于SAM（Self-Assembled Monolayer，自组装单分子膜）的沟道结。这与通过电阻与电容的并联连接使电极1、2与金纳米粒子接合是等价的。将电极1至金纳米粒子为止的沟道结中的电阻的值称为R1，从金纳米粒子至电极2之间的电阻称为R2。上述R1、R2的值一般被认为是基于SAM、即烷基硫醇·烷烃双硫醇的值。这里，本发明的发明人到目前为止报告了在碳数改变2个时SAM的电阻值大致变化1个数量级这样的情况（非专利文献17、18）。因此，基于根据理论拟合求出的R1、R2的值，能够计算由哪个分子进行接合。
不通过栅极电极进行调制，而在液氮温度下测量电流电压特性。图24表示未进行基于栅极的调制的电极1和电极2的电流电压特性，（a）是表示整体的电流电压特性的图，（b）是其放大图。可知当源极与漏极的电位差Vd在大致-0.2V至0.2V之间时没有电流流过。将其称为库仑阻塞现象，表示使电子通过介于沟道结的单电子岛、即金纳米粒子而产生的现象。此外，通过基于理论值进行的拟合，估算R1、R2的值是6.0GΩ、5.9GΩ，根据这些值认为双方均是辛硫醇的情况。这表示通过化学吸附进行的粒子导入没有成功。
接着，通过栅极电极进行调制来测量了电流电压特性。图25是表示未进行基于栅极电极的调制的电极1和电极2的电流电压特性的图。从图可知，如果施加栅极调制，则电子进入金的单电子岛的容易度会变化，能够观察到库仑阻塞的宽度变化的栅极调制效果。利用这样的调制效果被认为是单电子器件的动作，可知具有作为电极的有用性。如图25所示，能够使用栅极电极进行栅极调制，能够识别该电极的作为单电子器件的有用性。
实施例7
在实施例7中，使用溴化十烃季胺作为界面活性剂。与实施例1同样，制作初始的金纳米间隙电极。
接着，准备无电解镀液。作为分子尺，测量25毫摩尔的溴化十烃季胺（Decamethoniumbromide）28毫升。这里，测量加入50毫摩尔的氯金（III）酸水溶液120微升。作为酸，加入乙酸1毫升，加入0.1摩尔、3.6毫升的作为还原剂的L（+）-抗坏血酸（Ascorbicacid），好好搅拌后制得镀液。
将已制作的、带有金纳米间隙电极的基板在无电解镀液中浸渍30分钟左右。由此，通过实施例7的分子尺无电解镀法制作出具有纳米间隙长度的电极。
图26是通过将带有初始纳米间隙电极的基板浸渍在分子尺镀液中制作的纳米间隙电极的SEM像。可知：间隙长度变为1.6nm时，施镀的生长自行停止。
图27是表示实施例7中制作的样本的间隙长度的直方图。横轴是间隙长度nm，纵轴是计数。间隙长度的平均值是2.0nm。该值与实施例1～4相比是较小的值。样本数是64个，标准偏差是0.56nm，最小值是1.0nm，中央值是2.0nm，最大值是3.7nm。
实施例7中作为界面活性剂的溴化十烃季胺的分子长度是1.61nm，实施例4中作为界面活性剂的CTAB的分子长度是1.85nm，因此实施例7中分子长度较短，与纳米间隙的间隔变窄的情况相符合。从上述可知，利用界面活性剂的分子长度能够控制纳米间隙长度。
本发明不限定于本发明的实施方式和实施例，能够在权利要求的范围所记载的发明范围内进行各种变形，显然它们也包含在本发明的范围内。
产业上的可利用性
通过本发明的分子尺无电解镀法对间隙长度进行精密地控制的纳米间隙电极，由于电极间具有非常狭窄的间隔，所以通过使用该纳米间隙电极，在二极管、隧道元件、热电子元件、热光伏电子元件等需要纳米间隙电极的纳米器件的制造中起到重要的作用。

Claims (11)

1.一种具有纳米间隙长度的电极结构的制作方法，其特征在于：
将有间隙地且成对地配置有金属层的基板浸渍于通过在含有金属离子的电解液中混入还原剂和界面活性剂而制成的无电解镀液中，由此利用所述还原剂使所述金属离子还原，金属析出于所述金属层且所述界面活性剂附着在该金属的表面，形成将间隙的长度控制为纳米尺寸的电极对。
2.根据权利要求1所述的具有纳米间隙长度的电极结构的制作方法，其特征在于，包括：
将金属层以具有间隙的方式成对地配置在基板的第一工序；以及
将以具有间隙的方式成对地配置有所述金属层的基板浸渍于通过在含有金属离子的电解液中混入还原剂和界面活性剂而制成的无电解镀液中，由此利用所述还原剂使金属离子还原，金属析出于所述金属层且所述界面活性剂附着在该金属的表面，形成将间隙的长度控制为纳米尺寸的电极对的第二工序。
3.根据权利要求1或2所述的具有纳米间隙长度的电极结构的制作方法，其特征在于：所述界面活性剂包括具有与所述纳米间隙对应的烷基链长度的分子。
4.根据权利要求1或2所述的具有纳米间隙长度的电极结构的制作方法，其特征在于：通过所述界面活性剂来控制所述间隙长度。
5.根据权利要求1或2所述的具有纳米间隙长度的电极结构的制作方法，其特征在于：在所述无电解镀液中还包含盐酸、硫酸、乙酸中的任意一种。
6.根据权利要求2所述的具有纳米间隙长度的电极结构的制作方法，其特征在于：在所述第一工序中，通过电子束曝光法或光刻法形成所述金属层的对。
7.根据权利要求2所述的具有纳米间隙长度的电极结构的制作方法，其特征在于：在所述第一工序中，通过电子束曝光法和光刻法中的任一方法、以及碘无电解镀法形成所述金属层的对。
8.一种镀液在权利要求1-7任一权利要求所述的具有纳米间隙长度的电极结构的制作方法中的用途，其特征在于，
所述镀液是用于使成对的金属层彼此的间隙狭窄且使所述金属层生长，
所述镀液包含：含有金属离子的电解液、使所述金属离子还原的还原剂、以及界面活性剂，
所述界面活性剂控制所述金属层彼此的间隙。
9.根据权利要求8所述的用途，其特征在于，所述还原剂包含抗坏血酸。
10.根据权利要求8所述的用途，其特征在于，所述镀液还包含盐酸、硝酸、乙酸中的任意一种。
11.根据权利要求8所述的用途，其特征在于，所述界面活性剂为下述化合物中的其中之一：
烷基三甲基溴化铵；溴化十烃季胺；DDAB(N,N,N,N’,N’,N’-六甲基-1,10-溴化癸烷双胺)；溴化六甲铵；N,N’-(1,20-二十烷叉基)二(三甲基铵)二溴化物；1,1’-(癸烷-1,10-二基)二(4-氮杂-1-氮杂二环[2.2.2]辛烷)二溴化物；丙基二三甲基氯化铵、1,1’-二甲基-4,4’-联吡啶阳离子二氯化物；1,1’-二甲基-4,4’-联吡啶阳离子二碘化物；1,1’-二乙基-4,4’-联吡啶阳离子二溴化物；1,1’-二庚基-4,4’-联吡啶阳离子二溴化物。
CN201280012185.7A 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件 Active CN103563052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610573266.4A CN106206685B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-050894 2011-03-08
JP2011050894 2011-03-08
PCT/JP2012/055002 WO2012121067A1 (ja) 2011-03-08 2012-02-28 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610573266.4A Division CN106206685B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

Publications (2)

Publication Number Publication Date
CN103563052A CN103563052A (zh) 2014-02-05
CN103563052B true CN103563052B (zh) 2016-08-17

Family

ID=46798035

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280012185.7A Active CN103563052B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
CN201610573266.4A Active CN106206685B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610573266.4A Active CN106206685B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

Country Status (5)

Country Link
US (2) US20140054788A1 (zh)
JP (1) JP5942297B2 (zh)
KR (1) KR101572228B1 (zh)
CN (2) CN103563052B (zh)
WO (1) WO2012121067A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595604B2 (en) * 2013-03-09 2017-03-14 Japan Science And Technology Agency Electronic element
WO2014142039A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 論理演算素子
JP6283963B2 (ja) * 2013-09-06 2018-02-28 国立研究開発法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
KR102192973B1 (ko) * 2013-12-19 2020-12-18 에스케이이노베이션 주식회사 나노 구조체를 갖는 센서 및 그 제조 방법
US9725313B2 (en) * 2013-12-19 2017-08-08 Sk Innovation Co., Ltd. Method for fabricating NANO structure including dielectric particle supporters
US20150179738A1 (en) * 2013-12-19 2015-06-25 Sk Innovation Co., Ltd. Flexible nano structure
KR20150072292A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 플렉시블 기반 나노 구조체를 갖는 센서 및 그 제조 방법
US20150174613A1 (en) * 2013-12-19 2015-06-25 Sk Innovation Co., Ltd. Method for fabricating flexible nano structure
US9324628B2 (en) 2014-02-25 2016-04-26 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
JP6443699B2 (ja) 2014-08-29 2018-12-26 国立研究開発法人科学技術振興機構 ナノデバイス
US11624725B2 (en) * 2016-01-28 2023-04-11 Roswell Blotechnologies, Inc. Methods and apparatus for measuring analytes using polymerase in large scale molecular electronics sensor arrays
CN109328301B (zh) 2016-01-28 2021-03-12 罗斯韦尔生物技术股份有限公司 大规模并行dna测序装置
EP3414784B1 (en) 2016-02-09 2021-04-14 Roswell Biotechnologies, Inc Electronic label-free dna and genome sequencing
US10484590B2 (en) * 2016-03-04 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device
WO2018136148A1 (en) 2017-01-19 2018-07-26 Roswell Biotechnologies, Inc. Solid state sequencing devices comprising two dimensional layer materials
US10475793B2 (en) * 2017-04-24 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor cell and structure thereof
CN110546276A (zh) 2017-04-25 2019-12-06 罗斯威尔生命技术公司 用于分子传感器的酶电路
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
EP4023764A3 (en) 2017-05-09 2022-09-21 Roswell Biotechnologies, Inc. Binding probe circuits for molecular sensors
EP3676389A4 (en) 2017-08-30 2021-06-02 Roswell Biotechnologies, Inc PROCESSIVE ENZYMATIC MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
US11100404B2 (en) 2017-10-10 2021-08-24 Roswell Biotechnologies, Inc. Methods, apparatus and systems for amplification-free DNA data storage
KR101948072B1 (ko) * 2018-01-29 2019-02-14 주식회사 페타룩스 전자소자 제조방법
TWI772618B (zh) * 2018-03-02 2022-08-01 國立研究開發法人科學技術振興機構 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置
US10590541B2 (en) * 2018-06-15 2020-03-17 Rohm And Haas Electronic Materials Llc Electroless copper plating compositions and methods for electroless plating copper on substrates
CN112771202B (zh) * 2018-10-02 2023-02-24 国立研究开发法人科学技术振兴机构 异质外延结构，包含异质外延结构的金属叠层体，纳米间隙电极，及其制造方法
JP7228411B2 (ja) * 2019-03-06 2023-02-24 上村工業株式会社 無電解金めっき浴
CN111893527A (zh) * 2020-08-04 2020-11-06 淮南师范学院 纳米电极对及其制备方法
CN115132578B (zh) * 2022-09-01 2022-12-30 中国科学技术大学 一种具有纳米间隙的电极对及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845806A (zh) * 2003-09-05 2006-10-11 三菱麻铁里亚尔株式会社 金属微粒、含有该微粒的组合物及金属微粒的制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684572A (en) * 1970-07-13 1972-08-15 Du Pont Electroless nickel plating process for nonconductors
CN87100440B (zh) * 1987-01-27 1988-05-11 中国人民解放军装甲兵工程学院 在不导电材料上刷镀铜的方法
JP2819180B2 (ja) * 1990-02-22 1998-10-30 信康 土肥 すず―鉛―ビスマス合金めっき浴
US5282953A (en) * 1993-06-28 1994-02-01 Technic Incorporated Polyoxyalklene compounds terminated with ketone groups for use as surfactants in alkanesulfonic acid based solder plating baths
EP0865078A1 (en) * 1997-03-13 1998-09-16 Hitachi Europe Limited Method of depositing nanometre scale particles
JP4932094B2 (ja) * 2001-07-02 2012-05-16 日本リーロナール有限会社 無電解金めっき液および無電解金めっき方法
US7052616B2 (en) * 2001-08-14 2006-05-30 The Penn State Research Foundation Fabrication of molecular scale devices using fluidic assembly
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
AU2003224981A1 (en) * 2002-04-25 2003-11-10 General Electric Company Preparation of nanosized copper (i) compounds
US7166152B2 (en) * 2002-08-23 2007-01-23 Daiwa Fine Chemicals Co., Ltd. Pretreatment solution for providing catalyst for electroless plating, pretreatment method using the solution, and electroless plated film and/or plated object produced by use of the method
US7306823B2 (en) * 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
WO2006137891A2 (en) * 2004-09-29 2006-12-28 University Of Florida Research Foundation, Inc. Membrane with nanochannels for detection of molecules
KR100679704B1 (ko) * 2005-01-10 2007-02-06 한국과학기술원 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
JP4434023B2 (ja) * 2005-01-25 2010-03-17 セイコーエプソン株式会社 電子放出素子、電子放出素子の製造方法、及び電気光学装置、並びに電子機器
US7833904B2 (en) * 2005-06-16 2010-11-16 The Trustees Of Columbia University In The City Of New York Methods for fabricating nanoscale electrodes and uses thereof
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007091364A1 (ja) * 2006-02-06 2007-08-16 Matsushita Electric Industrial Co., Ltd. 単電子半導体素子の製造方法
KR100762258B1 (ko) * 2006-05-02 2007-10-01 한국표준과학연구원 나노갭 전극의 제조방법 및 이를 이용하여 제조된 나노갭소자
JP4379450B2 (ja) * 2006-08-22 2009-12-09 ソニー株式会社 電子デバイス及びその製造方法
JP5141943B2 (ja) * 2006-12-13 2013-02-13 独立行政法人科学技術振興機構 分子素子
JP2008192712A (ja) * 2007-02-01 2008-08-21 Japan Science & Technology Agency トンネル磁気抵抗素子
US8298620B2 (en) * 2008-05-13 2012-10-30 North Carolina Agricultural And Technical State University Methods of preparing thin films by electroless plating
JP5622360B2 (ja) * 2009-01-16 2014-11-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
JP5455415B2 (ja) * 2009-04-10 2014-03-26 株式会社船井電機新応用技術研究所 ナノギャップ電極を有する素子の製造方法
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845806A (zh) * 2003-09-05 2006-10-11 三菱麻铁里亚尔株式会社 金属微粒、含有该微粒的组合物及金属微粒的制造方法

Also Published As

Publication number Publication date
CN103563052A (zh) 2014-02-05
JPWO2012121067A1 (ja) 2014-07-17
US20140054788A1 (en) 2014-02-27
CN106206685A (zh) 2016-12-07
JP5942297B2 (ja) 2016-06-29
WO2012121067A1 (ja) 2012-09-13
WO2012121067A8 (ja) 2013-01-03
CN106206685B (zh) 2019-12-24
KR20130135336A (ko) 2013-12-10
US20160300915A1 (en) 2016-10-13
KR101572228B1 (ko) 2015-11-26

Similar Documents

Publication Publication Date Title
CN103563052B (zh) 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
Lin et al. Solution-processable 2D semiconductors for high-performance large-area electronics
Peng et al. Metal‐particle‐induced, highly localized site‐specific etching of Si and formation of single‐crystalline Si nanowires in aqueous fluoride solution
TWI609491B (zh) 導線型半導體元件的製造方法
JP5674220B2 (ja) ナノデバイス及びその製造方法
CN104025261B (zh) 形成自对准帽的方法和设备
TW201906118A (zh) 半導體裝置的內連結構
DE112009000670T5 (de) Metallgatterstruktur und Verfahren zum Herstellen derselben
Li et al. Asymmetric MXene/monolayer transition metal dichalcogenide heterostructures for functional applications
Hafiz et al. Energy Gap Tuning and Carrier Dynamics in Colloidal Ge1–x Sn x Quantum Dots
Yan et al. A Tunneling Dielectric Layer Free Floating Gate Nonvolatile Memory Employing Type‐I Core–Shell Quantum Dots as Discrete Charge‐Trapping/Tunneling Centers
Fang et al. Alloy-assisted deposition of three-dimensional arrays of atomic gold catalyst for crystal growth studies
Kannan et al. Metal-to-Semimetal Transition in Platinum Nanotubes: Dependence on Thickness
Camacho-Alanis et al. Molecular junctions of∼ 1 nm device length on self-assembled monolayer modified n-vs. p-GaAs
Konig et al. Turning Low-Nanoscale Intrinsic Silicon Highly Electron-Conductive by SiO2 Coating
KR20110086558A (ko) 루테늄의 무전해 증착을 위한 도금액
KR20190096197A (ko) 은 나노입자 전극 및 그 제조방법
CN105103291B (zh) 电子元件
Nguyen et al. Multiscale simulation of surface-assisted synthesis of 7-armchair graphene nanoribbons
Akram et al. Electrolyte‐induced modulation of electronic transport in the presence of surface charge impurities on bilayer graphene
EP2991118B1 (en) Method of controlling a logical operation element
KR100713916B1 (ko) 반도체 소자의 제조방법
US9224692B2 (en) Semiconductor device having a nanotube layer and method for forming
Chen et al. Room temperature self-organized gold nanoparticles materials for embedded electronic devices
Bird Investigation of Additives for Use in Electroless Plating Solutions for Fabrication of Nanowires

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Saitama Prefecture Kawaguchi City honcho 4-1-8

Patentee after: State-run research and development legal person JST

Address before: Saitama Prefecture Kawaguchi City honcho 4-1-8

Patentee before: Independent Administrative Corporation Japan Science & Tech Corp.