CN104025261B - 形成自对准帽的方法和设备 - Google Patents

形成自对准帽的方法和设备 Download PDF

Info

Publication number
CN104025261B
CN104025261B CN201180074611.5A CN201180074611A CN104025261B CN 104025261 B CN104025261 B CN 104025261B CN 201180074611 A CN201180074611 A CN 201180074611A CN 104025261 B CN104025261 B CN 104025261B
Authority
CN
China
Prior art keywords
conductor wire
cap layers
dielectric layer
raceway groove
mass parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180074611.5A
Other languages
English (en)
Other versions
CN104025261A (zh
Inventor
B·博亚诺夫
K·J·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48192538&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104025261(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to CN201711404006.5A priority Critical patent/CN107968069B/zh
Priority to CN202111074262.9A priority patent/CN114093809A/zh
Priority to CN202111074270.3A priority patent/CN114121785A/zh
Priority to CN202111075546.XA priority patent/CN113725156A/zh
Priority to CN201810988022.1A priority patent/CN109616456B/zh
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201510203055.7A priority patent/CN104934368B/zh
Publication of CN104025261A publication Critical patent/CN104025261A/zh
Publication of CN104025261B publication Critical patent/CN104025261B/zh
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Cephalosporin Compounds (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)

Abstract

使衬底上方的介电层中的至少一根导电线凹进以形成沟道。所述沟道自对准于所述导电线。能够通过使用包括提供独立于晶体取向的刻蚀的均匀性的抑制剂的化学物质来将所述导电线刻蚀至预定的深度而形成所述沟道。将阻止电迁移的帽层沉积于所述沟道中的所述凹进的导电线上。所述沟道被配置为使所述帽层包含在所述导电线的所述宽度内。

Description

形成自对准帽的方法和设备
技术领域
本发明的实施例涉及电子器件制造的领域，并且具体地，涉及互连结构。
背景技术
当电子器件的特征尺寸缩小时，互连部的可靠性对集成电路性能至关重要。普遍地，电迁移涉及由归因于导电电子和扩散的金属原子之间的动量传递的导体中的离子的运动引起的材料的传输。该效应在其中使用了高的电流密度的应用中尤其重要，例如，在设计逻辑器件的微电子结构中。典型地，金属帽技术用于阻止电迁移。
图1A是具有金属电迁移帽的典型的互连结构的截面图。如图1A中国示出的，形成于介电衬底101上的例如线103和104的金属互连线最初隔开线间距105。使用无电电镀能够在衬底的平坦表面之上的相应的互连线上生长例如帽111-113的电迁移帽。普遍地，互连线上的电迁移帽的生长是各向同性的。电迁移帽能够纵向和横向地生长在衬底之上的互连金属线上。金属电迁移帽的横向生长可以生成例如在衬底101上伸出互连线的宽度的垂悬109的垂悬结构(overhang structure)。如图1A中示出的，金属帽的横向生长将线-至-线的间距从间距105降低至间距107。
典型地，垂悬109的尺寸大约为帽厚度的50％。例如，如果两个相邻的金属帽具有大约10纳米(“nm”)的厚度，那么其垂悬的总的尺寸能够是大约2×5nm。同样，能够将线-至-线的间距降低例如一半(从大约20(nm)降低至10nm)。
图1B是具有的金属电迁移帽的典型的互连结构的俯视图，所述金属电迁移帽无电生长于具有诸如互连线123之类的互连线的衬底121的平坦表面上方。如图1B中示出的，衬底之上的金属帽的横向生长增大了线边缘粗糙度(“LER”)并且降低线-至-线的间距。如图1B中示出的，例如线-至-线的间距125的线-至-线的间距不受控制地发生改变。增大的LER和降低的线-至-线的间距都负面地影响互连结构的可靠性，增大可能导致整个集成电路器件的失效的电流短路的风险。
附图说明
通过示例的方式例示了本发明，且本发明不限于附图中的图，其中相似的附图标记指示相似的元件，其中：
图1A是具有金属电迁移帽的典型的互连结构的截面图；
图1B是具有金属电迁移帽的典型的互连结构的俯视图；
图2A示出了根据本发明的一个实施例的制造互连结构的衬底的截面图；
图2B是根据本发明的一个实施例的在衬底上方形成介电层之后的、与图2A类似的视图；
图2C是根据本发明的一个实施例的在介电层上方沉积光刻胶层以在介电层中形成一个或多个开口部之后的、与图2B类似的视图；
图2D是根据本发明的一个实施例的在介电层中形成一个或多个开口部之后的、与图2C类似的视图；
图2E是根据本发明的一个实施例的在介电层上方沉积导电层之后的、与图2D类似的视图；
图2F是根据本发明的一个实施例的在将导电层和基底层的部分从在开口部外部的介电层的顶表面去除以形成图案化的导电线之后的、与图2E类似的视图；
图2G是根据本发明的一个实施例的在使衬底上方的介电层中的导电线凹进之后的、与图2F类似的视图；
图2H是根据本发明的一个实施例的在将帽层选择性地沉积在沟道中的相应的凹进的导电线上以阻止电迁移的、与图2G类似的视图；
图3A是根据本发明的一个实施例的在使衬底上方的介电层中的导电线凹进之后的互连结构的三维视图300；
图3B是根据本发明的一个实施例的在将帽层沉积至由凹进的导电线形成的相应的沟道中之后的、与图3A类似的视图310；
图4是根据本发明的一个实施例的具有帽层的互连结构400的俯视图，所述帽层选择性地沉积在由衬底上方的介电层中的凹进的导电线形成的沟道内。
具体实施方式
在下面的描述中，阐述了诸如特定的材料、元件的尺寸等之类的大量的特定细节，从而提供对本发明的实施例中的一个或多个实施例的透彻理解。然而，对于本领域技术人员将明显的是，本发明的一个或多个实施例可以在没有具体细节的情况下实施。在其它实例中，未详细地描述半导体制造工艺、技术、材料、装备等以避免对此描述的不必要的模糊。利用所包括的描述，本领域技术人员将能够实施适合的功能性而无需过度的实验。
当附图中描述和示出了本发明的某些示范性的实施例时，应当理解的是，该实施例仅仅是示例性的而不限制本发明，并且此发明不限于示出并描述的特定的构造和布置，因为本领域技术人员可以进行变型。
整个说明书中涉及的“一个实施例”、“另一个实施例”、或“实施例”意指结合实施例所描述的特定的特征、结构、或特性包括于本发明的至少一个实施例中。从而，整个说明书中多处出现的术语“在一个实施例中”或“关于实施例”不必指同一实施例。此外，特定的特征、结构、或特性可以以任何适合的方式结合在一个或多个实施例中。
另外，创造性的方面存在于少于单个所公开的实施例的所有的特征的特征中。从而，详细的描述之后的权利要求在此明确地并入此详细的描述中，其中每一个权利要求自身可作为此发明的单独的实施例。当已经根据几个实施例描述了本发明时，本领域技术人员将认识到本发明不限于描述的实施例，但是能够在所附权利要求的精神和范围内实施修改和变动。描述从而被认为是示例性的而不是限制性的。
在此，描述了在自对准金属帽的沉积中控制线边缘粗糙度(“LER”)和线-至-线的间距的方法和设备。至少使一根导电线凹进以在衬底上的介电层中形成沟道。将阻止电迁移的帽层沉积于沟道中的凹进的导电线上。沟道自对准于导电线。沟道配置为使帽层含有在导电线的宽度内。即，使互连线凹进以使帽生长含有在自对准于互连线的沟道内。通过使用包括了提供独立于晶体取向的刻蚀的均匀性的抑制剂(inhibitor)的化学物质(chemistry)将导电线刻蚀至预定的深度能够形成沟道，如以下更详细地描述的。于此描述的方法和设备能够用于控制与选择性地沉积的例如钴帽的电迁移帽相关联的LER的增加。即，通过使无电镀帽含有在自对准于互连线的凹进内能够阻止典型地与选择性地沉积于金属互连线上的电迁移帽相关联的LER的增加和线-至-线的间距的降低。消除LER的增加和阻止线-至-线的间距的降低能够减小失效的风险和增加具有降低的(例如，纳米级)尺寸的电子器件的制造良品率。电子器件例如能够是计算机系统架构器件，所述计算机系统架构器件例如是晶体管、存储器、逻辑器件、以及任何其它集成电路和微电子器件。
图2A示出了根据本发明的一个实施例的制造互连结构的衬底的截面图200。在一个实施例中，衬底201包括单晶硅。在一个实施例中，衬底201包括绝缘硅(“SOI”)。对于替代的实施例，衬底可以包含例如磷化铟、砷化镓、氮化镓、硅锗、以及氮化硅的化合物半导体。在另一个实施例中，衬底201可以包含例如玻璃和石英。衬底201可以包括具有例如晶体管、开关、光电器件、电容器、电阻器、互连部(未示出)的有源和无源器件的集成电路的一个或多个金属化层。衬底201的集成电路的一个或多个金属化层可以通过例如夹层电介质的介电材料(未示出)与相邻的金属化层分离。可以通过过孔(未示出)来对电性互连相邻的金属化层。
图2B是根据本发明的一个实施例的在衬底201上方形成介电层203之后的、与图2A类似的视图。在一个实施例中，介电层203是夹层电介质(“ILD”)。在一个实施例中，介电层203是例如二氧化硅、氧化硅、以及掺碳氧化物(“CDO”)、或其任何组合的低k电介质。在一个实施例中，介电层203包含氮化物、氧化物、聚合物、磷硅玻璃、氟硅(“SiOF”)玻璃、有机硅酸盐玻璃(“SiOCH”)、或其任何组合。在一个实施例中，介电层203包含旋涂低k介电材料。在一个实施例中，介电层203是二氧化硅。在另一个实施例中，介电层203是氮化硅。可以使用任何适合的沉积技术来沉积介电层203。在一个实施例中，可以使用例如化学气相沉积(“CVD”)、溅射、旋涂的均厚沉积技术或另一种薄膜沉积技术来沉积介电层203。在一个实施例中，将介电层203沉积至大概50nm至2μm的范围的厚度。
图2C是根据本发明的一个实施例的在介电层203上沉积光刻胶层204以在介电层203中形成一个或多个开口部之后的、与图2B类似的视图。在一个实施例中，将光刻胶层204沉积于形成于介电层203上的硬掩膜层202上，如图2C中示出的。在另一个实施例中，将光刻胶层204直接沉积至介电层203上。如图2C中示出的，对光刻胶层204和硬掩膜层202进行构图并且刻蚀，以形成诸如开口部220的开口部。对光刻胶和硬掩膜的构图和刻蚀对于微电子器件制造的领域中的技术人员是熟知的。使用对于微电子器件制造的领域中的技术人员熟知的技术之一可以执行光刻胶的构图和刻蚀。该技术可以包括对光刻胶进行掩膜，对掩膜的层进行曝光，以及然后对未曝光的部分进行显影以去除曝光的光刻胶层的部分以在光刻胶层中形成窗口。在一个实施例中，曝光和去除光刻胶层的工艺可以在等离子反应器中执行。可以使用例如反应离子刻蚀(“RIE”)、湿法刻蚀、或其技术的任何组合来对硬掩膜202进行刻蚀，以暴露介电层203的部分。
图2D是根据本发明的一个实施例的在介电层203中形成诸如开口部206的一个或多个开口部之后的、与图2C类似的视图。在一个实施例中，将诸如开口部206的开口部刻蚀通过诸如开口部220的硬掩膜203中的开口部。在另一个实施例中，通过将介电层刻蚀通过直接沉积至介电层203上的图案化的光刻胶204中的开口部来形成开口部。在一个实施例中，使用例如等离子刻蚀的各向异性的干法刻蚀来形成例如沟槽的介电层203中的开口部。在另一个实施例中，使用干法刻蚀、湿法刻蚀、或对于微电子器件制造的领域中的技术人员熟知的其技术的组合来形成介电层203中的开口部。在一个实施例中，介电层203中的开口部具有大概0.005微米(“μm”)至5μm的范围中的宽度，和大概0.005μm至10μm的范围中的深度。在一个实施例中，开口部的尺寸由工艺中稍后形成于ILD203内的导电线的尺寸来确定。
在形成诸如开口部206之类的开口部之后，去除光刻胶和硬掩膜。将光刻胶和硬掩膜从介电层203中去除对于微电子器件制造的领域中的技术人员是熟知的。在一个实施例中，可以使用化学技术、机械技术或两者来去除光刻胶和硬掩膜。
图2E是根据本发明的一个实施例的在介电层203上方沉积导电层205之后的、与图2D类似的视图。如图2E中示出的，导电层205的形成涉及用导电材料填充介电层203中的一个或多个开口部，以形成一根或根导电线。在一个实施例中，首先将基底层(未示出)沉积于覆盖开口部的内部侧壁和底部的介电层203上，并且然后将导电层205沉积于基底层上。在一个实施例中，基底层包括沉积于导电阻挡层(未示出)上的导电种子层(未示出)。种子层(seed layer)包含铜，并且导电阻挡层能够包含铝、钛、钽、氮化钽、以及类似的金属。导电阻挡层能够用于阻止诸如铜导电材料从种子层扩散至ILD203中。另外，导电阻挡层能够用于为种子层(例如，铜)提供粘附(adhesion)。在一个实施例中，为了形成基底层，将导电阻挡层沉积至覆盖开口部的侧壁和底部的介电层203上，并且然后将种子层沉积于导电阻挡层上。在另一个实施例中，导电基底层包括直接沉积至覆盖开口部的侧壁和底部的介电层203上的种子层。使用例如通过溅射、均厚沉积等的对于半导体制造的领域中的技术人员熟知的任何薄膜沉积技术可以沉积导电阻挡层和种子层中的每一层。在一个实施例中，导电阻挡层和种子层中的每一层具有大概1至100nm的范围的厚度。在一个实施例中，阻挡层可以是已经被刻蚀以建立对以下的金属层的导电性的薄的电介质。在一个实施例中，可以完全省略阻挡层且铜线的合适的掺杂可以用于构造“自形成阻挡”。
导电层205填充诸如开口部206之类的开口部，并且覆盖在介电层203的顶部上的开口部的外部的基底层(未示出)的部分。在一个实施例中，通过电镀工艺将例如铜的导电层205沉积至铜的基底层的种子层上。在一个实施例中，使用对于微电子器件制造的领域中的技术人员熟知的大马士革工艺将导电层205沉积至开口部中。在一个实施例中，使用例如电镀、无电电镀等对于半导体制造的领域中的技术人员熟知的选择性的沉积技术将导电层205沉积至种子层上。在一个实施例中，用于导电层205的材料的选择确定用于种子层的材料的选择。例如，如果用于导电层205的材料包含铜，那么用于种子层的材料也包含铜。在一个实施例中，导电层205包含例如铜(Cu)、钌(Ru)、镍(Ni)、钴(Co)、铬(Cr)、铁(Fe)、锰(Mn)、钛(Ti)、铝(Al)、铪(Hf)、钽(Ta)、钨(W)、钒(V)、钼(Mo)、钯(Pd)、金(Au)、铂Pt、或其任何组合。
图2F是根据本发明的一个实施例的在将导电层205和基底层的部分从在开口部外部的介电层203的顶表面去除以形成诸如导电线208之类的图案化的导电线之后的、与图2E类似的视图。例如使用刻蚀可以化学地、例如使用抛光可以机械地、或例如使用对于微电子器件制造的领域中的技术人员熟知的化学-机械抛光(“CMP”)技术的通过其技术的组合可以去除导电层205的部分。在一个实施例中，使用以上描述的方法在介电层203内形成一个或多个图案化的导电线。在另一个实施例中，通过对沉积于介电层203的顶表面上的导电层进行构图和刻蚀来形成导电线。对沉积于介电层203的顶表面上的导电层进行构图和刻蚀对于微电子器件制造的领域中的技术人员是熟知的。在一个实施例中，例如厚度211的导电线的厚度在大概0.015μm至1μm的范围中，例如宽度209的导电线的宽度在大概5nm至500nm的范围中。在一个实施例中，例如间距207的导电线之间的间距从大约5nm至大约500nm。在一个实施例中，导电线之间的间距从大约2nm至大约100nm。
图2G是根据本发明的一个实施例的在使衬底上方的介电层中的例如导电线208的导电线凹进之后的、与图2F类似的视图。如图2G中示出的，诸如沟道212的沟道形成于介电层203中。如图2G中示出的，诸如沟道212之类的沟道具有诸如侧壁214和216之类的由介电层204构成的侧壁和诸如由导电线208构成的底部218之类的由相应的导电线构成的底部。
在一个实施例中，沟道具有一深度，所述深度例如是从大约5nm至大约50nm的深度213。在一个实施例中，沟道的深度从大约2nm至大约20nm。在一个实施例中，沟道具有从诸如图2F中示出的厚度211的导电线的厚度的大约10％至大约50％的深度。在一个实施例中，使导电线凹进基于帽层的厚度而确定的深度，如以下更详细地描述的那样。
图3A是根据本发明的一个实施例的在使衬底301上方的介电层303中的诸如导电线305和导电线304之类的导电线凹进之后的、互连结构的三维视图300。衬底301、介电层303、以及导电线305和304能够是例如如以上描述的相应的衬底、介电层、以及导电线中的任一组。如图3A中示出的，通过使导电线凹进使诸如沟道302和沟道307的沟道形成于衬底301上的介电层303中。如图3A中示出的，沟道自对准于相应的导电线。例如，沟道307自对准于导电线305，并且沟道302自对准于导电线304。如图3A中示出的，例如长度315的沟道的长度是沿着导电线的长度，并且例如宽度307的沟道的宽度是沿着沟道线的宽度。在一个实施例中，沟道的长度基本上常与沟道的宽度。在一个实施例中，沟道的宽度小于100nm，并且沟道的长度至少为500nm。在一个实施例中，沟道的宽度是从大约5nm至大约500nm，并且沟道的长度从大约几百纳米至大约几百微米。如图3A中示出的，诸如导电线305和304之类的导电线由诸如间距309之类的距离分离开。在一个实施例中，诸如线305和304之间的导电线的间距从大约5nm至大约500nm。在一个实施例中，诸如线305和304之类的导电线之间的间距从大约2nm至大约100nm。
在一个实施例中，使诸如线208、线304以及305之类的导电线凹进包括：使用含有氧化剂、抑制剂、以及溶剂的化学物质来独立于晶体取向对导电线进行均匀地刻蚀。即，将抑制剂和溶剂添加至刻蚀剂提供独立于晶体取向的对导电材料的均匀的刻蚀(通过在刻蚀期间在导电材料形成钝化层(未示出))。含有刻蚀剂、氧化剂、抑制剂、以及溶剂的湿法刻蚀化学物质提供对导电线的刻蚀的深度的控制，从而使得仅仅导电线的部分(例如，5％至50％)能够凹进。
在一个实施例中，对导电线进行湿法刻蚀以提供免于(free from)图案依赖(pattern dependence)和晶体偏好(crystallographic preference)的沟道的化学物质包括，质量份在大约1％至大约40％之间的刻蚀剂、质量份在大约1％至大约10％之间的氧化剂、以及质量份在大约0.1％至大约1％之间的抑制剂、和质量份在大约1％至大约60％之间的有机溶剂。在一个实施例中，对导电线进行湿法刻蚀的化学物质包括，从大约0.1％至大约70％的质量份的刻蚀剂(取决于刻蚀剂的刻蚀速率)、从大约0.1％至大约10％的质量份的氧化剂(取决于氧化剂的浓度(strength))、从大约百万分之(ppm)50至大约1％的质量份的抑制剂；以及大约1至大约60％之间的质量份的溶剂。
在一个实施例中，刻蚀导电线的化学物质能够包括：例如甘氨酸、乙二胺四乙酸、α-氨基酸、聚羧酸、或其组合的刻蚀剂；例如过氧化物、臭氧、高锰酸盐、络酸盐、过硼酸盐、次石盐(hypohalite)、或其组合的氧化剂；例如唑、胺、氨基酸、磷酸盐、膦酸酯(phosphonate)、或其组合的抑制剂；以及溶剂。溶剂能够是例如水的水系统(优选的)或有机溶剂。有机溶剂的范例是碳酸丙烯酯、环丁砜、乙二醇醚、二氯甲烷等。
例如，关于用以刻蚀铜导电线的化学物质中的刻蚀剂，铜金属典型地为零氧化态。为了刻蚀铜，要求将铜氧化至0+n氧化态，其中“n”能够是1、2、3或4中任一个。典型地，1st态和2d态是铜的更常见的氧化态。对于用作刻蚀剂的任何分子，其要求能够结合铜氧化态1、2、3或4之一中的铜。通过使用分子中的第15族(氮族)、第16族(氧族)或第17族(卤族)原子，此结合典型地发生。在一个实施例中，刻蚀铜导电线的刻蚀剂例如是甘氨酸、乙二胺四乙酸、α-氨基酸、聚羧酸(例如为三羧酸的柠檬酸)、草酸以及丙二酸中的任一种的有机刻蚀剂。
例如，刻蚀铜导电线的化学物质中的氧化剂用于使铜氧化态从不溶的铜金属变化至可溶的铜离子。氧化剂能够从例如过氧化物(例如，过氧化氢)、臭氧、高锰酸盐、络酸盐、过硼酸盐、次石盐的氧化剂中的任一种中选择。
例如，为了以均匀的并且非晶体取向来刻蚀构成电流承载线的铜，将抑制器添加至化学物质是重要的。抑制器的角色是形成钝化层(由抑制剂的分子以特定的和周期的方式结合铜形成的聚合物)。铜的受控制的刻蚀期间的此钝化层的形成对于确保刻蚀的均匀性和阻止沿着晶体(例如，晶粒)边界的刻蚀侵害(例如，形成空洞(void))是重要的。例如，在选择的氧化剂和刻蚀剂组合中不被分解的任何抑制剂可以用于化学物质中，以刻蚀铜导电线。抑制剂的种类对于电子器件制造的领域中的技术人员是熟知的。例如，包括唑、胺、氨基酸、磷酸盐以及膦酸酯的有机抑制剂中的任一种能够用于化学物质中，以刻蚀铜导电线。
在另一个实施例中，通过使用包含柠檬酸和过氧化物的化学物质的湿法刻蚀来使导电铜线凹进。化学物质包含柠檬酸和过氧化物，然而，典型地具有能够难以控制的高刻蚀速率。另外，包含柠檬酸和过氧化物的化学物质的刻蚀速率取决于可以产生粗糙的刻蚀的表面的晶体取向。腐蚀抑制剂的添加(例如，将苯并三唑(“BTA”)添加至化学物质)和有机溶剂中的柠檬酸和过氧化物的稀释能够显著地减缓刻蚀速率，并且消除晶体的刻蚀性质，诸如沿着产生光滑表面的晶粒边界刻蚀Cu中的空洞。
在一个实施例中，通过涉及将化学物质喷涂和浇注至导电线上中的任一种方法的湿法刻蚀来使导电线凹进。在一个实施例中，通过涉及将导电线沉浸至刻蚀化学物质溶液中的湿法刻蚀来使导电线凹进。在一个实施例中，通过在从大约15℃至大约50℃的温度下进行预定时间的湿法刻蚀来使导电线凹进。在至少一个实施例中，通过例如等离子刻蚀的干法刻蚀来使导电线凹进。
图2H是根据本发明的一个实施例的在将帽层选择性地沉积至沟道中的相应的凹进的导电线上以阻止电迁移的、类似于2G的视图。使用如以上描述的化学物质刻蚀的导电线具有粘附帽层的光滑均匀的顶表面。如图2H中示出的，将帽层215沉积至沟道212内的凹进的导电线208上。在一个实施例中，诸如沟道212的沟道配置为使帽层含有在例如图2F中示出的宽度209的导电线的宽度内。即，凹进的导电线创建使帽层的生长含有在减轻线-至-线的间距的降低和LER的增大的沟道内的沟道。如图2H中示出的，帽层215定位于沟道212的侧壁内的导电线208上。在一个实施例中，通过无电沉积(例如电镀)、化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、或对于电子器件制造领域中的技术人员熟知的任何其它选择性的沉积技术将帽层沉积于凹进的导电线上。在一个实施例中，诸如线208的导电线包括第一金属，并且帽层包括不同于第一金属的第二金属，以阻止第一金属来自导电线的第一金属的电迁移。在一个实施例中，用于帽层的金属比用于导电线的金属更重，以阻止电迁移。
例如，导电线能够由包含铜、铝的金属中的任一种金属构成。在一个实施例中，诸如帽层215的帽层由钴(“Co”)、例如CoBP、CoWBP、CoWP、CoWB、CoWP、或其组合的钴无电合金构成。在另一个实施例中，诸如帽层215的帽层由镍(“Ni”)、例如NiBP、NiWBP、NiWP、NiWB、NiWP、或其组合的Ni无电合金构成。在另一个实施例中，诸如帽层215的帽层由例如作为纯元素或合金的Pt、Pd、Ru、Ir、Rh的铂(“Pt”)组金属构成。关于Pt族金属的典型的合金元素是W、B、P。在依然另一个实施例中，诸如帽层215的帽层由例如Ta、W、Mo、或其组合的难熔的金属构成。
在一个实施例中，将Co帽层沉积至沟道内到凹进的Cu导电层上。在一个实施例中，将Ni帽层沉积至沟道内到凹进的Cu导电层上。在一个实施例中，将难熔的金属帽层沉积至沟道内到凹进的Cu导电层上。
在一个实施例中，使用无电沉积和例如CVD的气相沉积中的任一种将包含Pt族金属、Co、Ni、或其组合的帽层沉积至例如铜、铝的导电层上。在一个实施例中，使用对于电子器件制造领域中的技术人员熟知的CVD和PVD技术中的任一种将包括难熔金属的帽层沉积至例如铜、铝的导电层上。在一个实施例中，例如厚度221的帽层的厚度从大约2nm至大约50nm。在一个实施例中，金属帽层的厚度足以阻止来自在下面的导电层的电迁移。在一个实施例中，帽层具有不大于其内沉积了帽层的沟道的深度的厚度。
图3B是根据本发明的一个实施例的在将帽层沉积至由凹进的导电线形成的相应的沟道中之后的、类似于图3A的视图310。如图3B中示出的，将诸如帽层311和319的帽层选择性地沉积至诸如沟道302和沟道307的相应的沟道中，如以上描述的。如图3A中示出的，使帽层含有于其相应的沟道内。如图3B中示出的，帽层319与帽层311由间距309分离。在一个实施例中，导电线305和304之间的间距与帽层319和311之间的间距是相同的。
图4是根据本发明的一个实施例的具有选择性地沉积于由在衬底上的介电层401中的凹进的导电线形成的沟道内的帽层的互连结构400的俯视图。如图4中示出的，基本上降低了诸如互连线403的互连线的LER，互连线的边缘时光滑的，以及诸如线-至-线的间距405的线-至-线的间距增大并且保持在线之间。在一个实施例中，线-至-线的间距增大2x帽厚度。这能够导致电场和电介质击穿的时间的相当显著的减小，尤其对于具有20nm线和20nm间距的未来技术节点。如今熟知的工作的最小的帽厚度是5nm。这意指利用常规的方法，线-线的间距可以是10nm，而不是掩膜板上画的20nm。此外，当前，垂悬中的凸起的尺寸倾向于是大约帽厚度的50％。对于使用以上描述的方法的5-10nm的典型的帽厚度，LER能够独立于线宽减小3-5nm。对于未来的20nm技术节点，LER减小3-5nm能够导致互连结构的线-至-线的间距增大15-20％。
图5示出了数据处理系统500的示范性的实施例的框图，该数据处理系统500具有一个或多个电子器件，例如晶体管、诸如存储器504和存储器518的存储器、诸如处理逻辑器件526的处理逻辑器件、以及使用于此描述的方法构建的任何其它集成电路和微电子器件。如图5中示出的，系统500包括具有处理逻辑526的处理器502。在至少一些实施例中，处理逻辑526在衬底上的介电层中含有至少一根导电线、在一根导电线上的介电层中含有沟道；以及在沟道中的至少一根导电线上含有帽层以阻止电迁移，如于此描述的。在至少一些实施例中，存储器504和518的每个在衬底上的介电层中含有至少一根导电线，在一根导电线上的介电层中含有沟道；以及在沟道中的至少一根导电线上含有帽层以阻止电迁移，如于此描述的。
在替代的实施例中，数据处理系统可连接(例如联网)至局域网(LAN)、内联网、外联网、或英特网中的其它机器。数据处理系统可以运行在客户机-服务器网络环境中的服务器或客户机机器的能力中，或作为对等(或分布式)网络环境中的对等机而运行。数据处理系统可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器、或能够执行指定待由数据处理系统采取的行为的一组指令(顺序的或其它方式的)的任何机器。进一步地，尽管仅示例了单个数据处理系统，术语“数据处理系统”还应该被视为包括数据处理系统的任何集合，其能够单独地或共同地执行一组(或多组)指令以执行于此描述的方法中的任何一个或多个。
示范性的数据处理系统500包括经由总线530彼此通信的处理器502、主存储器504(例如，只读存储器(ROM)、闪速存储器、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器506(例如，闪速存储器、静态随机存取存储器(SRAM)等)、以及二级存储器518(例如，数据储存器件)。
处理器502表示一个或多个诸如微处理器、中央处理单元等之类的通用处理器件。更具体地，处理器502可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、执行其它指令集的处理器、或执行指令集的组合的处理器。处理器502也可以是诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等的一个或多个专用处理器件。处理器502配置为执行用于执行于此描述的操作的处理逻辑526。
计算机系统500还可以包括网络接口装置508。计算机系统500还可以包括视频显示单元510(例如，液晶显示器(LCD)、发光二级管显示器(LED)、或阴极射线管(CRT))、字母数字输入器件512(例如，键盘)、光标控制器件514(例如，鼠标)、以及信号生成器件516(例如，扬声器)。
二级存储器518可以包括其上储存了体现于此描述的方法或功能中的任何一个或多个的一组或多组的指令(例如，软件522)的机器可存取的储存介质(或更具体地，计算机可读的储存介质)531。在由也构成机器可读的储存介质的计算机系统500、主存储器504和处理器502执行期间，软件522也可以完全或至少部分地驻留在主存储器504内和/或处理器502内。软件522还可以经由网络接口器件508在网络520上被传输或接收。
尽管在示范性的实施例中将机器可存取的储存介质531示出为单个介质，术语“机器可读的储存介质”应该被视为包括储存一组或多个指令的单个介质或多个介质(例如，集中式或分散式的数据库、和/或相关联的高速缓存以及服务器)。术语“机器可读的储存介质”也应该被视为包括能够储存或编码用于由机器执行并且引起机器执行本发明的方法中的任何一个或多个方法的一组指令的任何介质。术语“机器可读的储存介质”应该相应地被视为包括但不限于固态存储器、和光学介质和磁介质。
在替换的实施例中，图5示例了计算器件500。计算器件500覆盖(house)板530。板可以包括若干组件，包括但不限于处理器502和至少一个通信芯片508。处理器502物理耦合并且电耦合至板530。在一些实施方式中，至少一个通信芯片508也物理耦合并且电耦合至板530。在进一步的实施方式中，将通信芯片508集成于处理器502内。
计算器件500根据其应用可以包括物理或非物理耦合、电或非电耦合至板530的其它组件。这些其它组件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)器件、罗盘、加速度表、陀螺仪、扩音器、相机、以及大容量储存器件(诸如硬盘驱动器、固态驱动器、光盘(CD)驱动器、数字通用盘(DVD)驱动器、等等)。
通信芯片508使得用于将数据传递至计算器件500和从计算器件500传递出的无线通信成为可能。术语“无线”和其衍生物可以用于描述可以通过通过非固态介质使用经调制的电磁辐射对数据进行通信的电路、器件、系统、方法、技术、通信沟道等。尽管在一些实施例中相关联的器件可能不含有任何电线，但该术语并不意味相关联的器件不含有任何电线。通信芯片508可以实施包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、长期演进(LTE)、EvDO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其它们的衍生物的若干无线标准或协议中的任一个、以及被标明为3G、4G、5G、及其以后的任何其它无线协议中的任一个。计算器件500可以包括多个通信芯片508。例如，第一通信芯片508可以专用于诸如Wi-Fi和蓝牙的更短程无线通信，并且第二通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、以及其它的更远程无线通信。
计算器件500的处理器502包括封装于处理器502内的集成电路裸片。在本发明的一些实施方式中，处理器的集成电路裸片包括一个或多个诸如晶体管或金属互连的器件，该器件是使用用以控制如于此描述的自对准的金属帽的沉积中的线边缘粗糙度和线-至-线的间距的方法和设备而形成的。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转变为可以储存于寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
通信芯片508也包括封装于通信芯片508内的集成电路裸片。根据本发明的另一个实施方式，通信芯片的集成电路裸片包括一个或多个诸如晶体管或金属互连的器件，该器件是使用用以控制如于此描述的自对准的金属帽的沉积中的线边缘粗糙度和线-至-线的间距的方法和设备而形成的。
在进一步的实施方式中，装在计算器件600内的另一元件可以包含包括一个或多个诸如晶体管或金属互连的器件的集成电路裸片，该器件是使用用以控制如于此描述的自对准的金属帽的沉积中的线边缘粗糙度和线-至-线的间距的方法和设备而形成的。
在各个实施方式中，计算器件500可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器(monitor)、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频录像机。在更多的实施方式中，计算器件500可以是处理数据的任何其它电子器件。
在前述的说明书中，已经参照其具体的示范性的实施例描述了本发明的实施例。在不脱离如下面的权利要求中阐述的本发明的实施例的更广的精神和范围的情况下，做出各种修改是显而易见的。因此，说明书和图样应被认为是示例性意义而非限定性意义。

Claims (19)

1.一种制造电子器件的方法，包括：
利用第一化学物质对衬底上方的介电层中的至少一根导电线进行刻蚀，以形成沟道，所述第一化学物质包括质量份在0.1%至70%之间的刻蚀剂、质量份在0.1%至10%之间的氧化剂、质量份在50ppm至1%之间的抑制剂以及质量份在1%至60%之间的有机溶剂，其中将所述抑制剂和所述有机溶剂添加至所述刻蚀剂以提供独立于晶体取向的对所述至少一根导电线的刻蚀均匀性；以及
在所述沟道中的经刻蚀的所述导电线上沉积帽层，以阻止电迁移。
2.根据权利要求1所述的方法，其中，添加所述抑制剂和所述有机溶剂以通过在所述至少一根导电线上形成聚合物钝化层来提供对所述至少一根导电线的刻蚀均匀性。
3.根据权利要求l所述的方法，其中，所述沟道自对准于所述导电线。
4.根据权利要求l所述的方法，其中，将所述至少一根导电线刻蚀至一深度，所述深度是基于所述帽层的厚度来确定的。
5.根据权利要求l所述的方法，其中，通过无电电镀、化学气相沉积、或物理气相沉积来将所述帽层沉积在经刻蚀的所述导电线上。
6.根据权利要求l所述的方法，进一步包括
在所述衬底上方形成介电层；
在所述介电层中形成至少一个开口部；以及
用导电材料填充所述至少一个开口部，以形成所述至少一根导电线。
7.根据权利要求l所述的方法，其中，所述至少一根导电线包括第一金属，并且所述帽层包括不同于所述第一金属的第二金属。
8.一种控制线边缘粗糙度的方法，包括：
利用第一化学物质将衬底上方的介电层中至少一根导电线刻蚀至预定的深度，以形成自对准于所述导电线的沟道，其中，所述沟道被配置为使帽层包含在所述至少一根导电线的宽度内，并且其中，所述第一化学物质包括质量份在0.1%至70%之间的刻蚀剂、质量份在0.1%至10%之间的氧化剂、质量份在50ppm至1%之间的抑制剂以及质量份在1%至60%之间的有机溶剂，其中将所述抑制剂和所述有机溶剂添加至所述刻蚀剂以通过在所述至少一根导电线上形成聚合物钝化层来提供独立于晶体取向的刻蚀均匀性。
9.根据权利要求8所述的方法，其中，所述刻蚀剂包含甘氨酸、乙二胺四乙酸、α-氨基酸、聚羧酸、或其组合；所述氧化剂包含过氧化物、臭氧、高锰酸盐、络酸盐、过硼酸盐、次石盐、或其组合，所述抑制剂包含唑、胺、氨基酸、磷酸盐、膦酸酯、或其组合，并且所述溶剂包含碳酸丙烯酯、环丁砜、乙二醇醚、二氯甲烷、或其任意组合。
10.根据权利要求8所述的方法，进一步包括：
将所述帽层沉积在所述沟道中的被刻蚀的所述导电线上。
11.根据权利要求8所述的方法，其中，基于所述帽层的厚度来确定所述深度。
12.一种具有帽层的设备，包括：
位于衬底上方的介电层中的至少一根第一导电线，以及
第一帽层，所述第一帽层被选择性地沉积在所述介电层的第一侧壁内的所述至少一根第一导电线上，以阻止电迁移，其中所述至少一根第一导电线包括铜和钴，并且所述第一帽层包括钴，
利用第一化学物质将所述至少一根第一导电线刻蚀至预定的深度，以形成所述介电层的所述第一侧壁，所述第一化学物质包括质量份在0.1%至70%之间的刻蚀剂、质量份在0.1%至10%之间的氧化剂、质量份在50ppm至1%之间的抑制剂以及质量份在1%至60%之间的有机溶剂，其中将所述抑制剂和所述有机溶剂添加至所述刻蚀剂以提供独立于晶体取向的刻蚀均匀性。
13.根据权利要求12所述的设备，其中，所述第一帽层自对准于所述第一导电线。
14.根据权利要求12所述的设备，其中，所述第一导电线包括第一金属，并且所述第一帽层包括不同于所述第一金属的第二金属。
15.根据权利要求12所述的设备，进一步包括：
第二帽层，所述第二帽层被选择性地沉积在所述介电层的第二侧壁内的第二导电线上，所述第二导电线与所述至少一根第一导电线相距第一间距，并且其中，所述第二帽层与所述第一帽层相距所述第一间距。
16.根据权利要求12所述的设备，其中，所述至少第一导电线在距离所述介电层的顶表面的5纳米至50纳米的深度处。
17.根据权利要求12所述的设备，其中，所述第一导电线在距离所述介电层的顶表面的一深度处，所述深度为所述第一导电线的厚度的10%至50%。
18.根据权利要求12所述的设备，其中，所述至少一根第一导电线是并入到数据处理系统中的互连部。
19.根据权利要求12所述的设备，其中，所述介电层中的第二导电线和所述至少一根第一导电线之间的间距为5nm至500nm。
CN201180074611.5A 2011-11-04 2011-11-04 形成自对准帽的方法和设备 Active CN104025261B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202111074262.9A CN114093809A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111074270.3A CN114121785A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111075546.XA CN113725156A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201810988022.1A CN109616456B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201711404006.5A CN107968069B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201510203055.7A CN104934368B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/059453 WO2013066356A1 (en) 2011-11-04 2011-11-04 Methods and apparatuses to form self-aligned caps

Related Child Applications (6)

Application Number Title Priority Date Filing Date
CN201711404006.5A Division CN107968069B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111074270.3A Division CN114121785A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111075546.XA Division CN113725156A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111074262.9A Division CN114093809A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201510203055.7A Division CN104934368B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201810988022.1A Division CN109616456B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备

Publications (2)

Publication Number Publication Date
CN104025261A CN104025261A (zh) 2014-09-03
CN104025261B true CN104025261B (zh) 2018-09-28

Family

ID=48192538

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201810988022.1A Active CN109616456B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201711404006.5A Active CN107968069B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111075546.XA Pending CN113725156A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201180074611.5A Active CN104025261B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201810988022.1A Active CN109616456B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN201711404006.5A Active CN107968069B (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备
CN202111075546.XA Pending CN113725156A (zh) 2011-11-04 2011-11-04 形成自对准帽的方法和设备

Country Status (5)

Country Link
US (6) US9373584B2 (zh)
KR (8) KR20210118981A (zh)
CN (4) CN109616456B (zh)
TW (5) TWI697984B (zh)
WO (1) WO2013066356A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209073B2 (en) * 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
US11514288B2 (en) * 2014-08-10 2022-11-29 Amatech Group Limited Contactless metal card constructions
US10553532B2 (en) * 2014-12-24 2020-02-04 Intel Corporation Structure and method to self align via to top and bottom of tight pitch metal interconnect layers
EP3238247A4 (en) * 2014-12-24 2018-08-22 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US11043492B2 (en) * 2016-07-01 2021-06-22 Intel Corporation Self-aligned gate edge trigate and finFET devices
US9929046B2 (en) 2016-07-21 2018-03-27 International Business Machines Corporation Self-aligned contact cap
WO2018063376A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Selective metal removal for conductive interconnects in integrated circuitry
EP3559983B1 (en) * 2016-12-23 2022-04-13 INTEL Corporation Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
US10347546B2 (en) * 2016-12-23 2019-07-09 Globalfoundries Inc. Integrated circuit structure including power rail and tapping wire with method of forming same
KR102154313B1 (ko) * 2017-08-24 2020-09-09 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치
CN108062181B (zh) * 2018-01-02 2021-08-17 京东方科技集团股份有限公司 基板及其制作方法、电子设备
US11372332B2 (en) * 2018-10-26 2022-06-28 Tokyo Electron Limited Plasma treatment method to improve photo resist roughness and remove photo resist scum
US10957579B2 (en) 2018-11-06 2021-03-23 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same
US11271303B2 (en) * 2019-01-03 2022-03-08 Boe Technology Group Co., Ltd. Antenna, smart window, and method of fabricating antenna
KR102268383B1 (ko) * 2019-08-02 2021-06-23 삼성전기주식회사 칩 안테나
US11398377B2 (en) 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography
DE102020126161B4 (de) 2020-05-29 2024-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduzierung der Elektromigration
US20230323543A1 (en) * 2022-04-06 2023-10-12 Applied Materials, Inc. Integrated cleaning and selective molybdenum deposition processes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
TW400621B (en) * 1998-01-26 2000-08-01 United Microelectronics Corp Metallization structure and the manufacture method thereof
US7338908B1 (en) * 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
JP4198906B2 (ja) 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
DE10224167B4 (de) * 2002-05-31 2007-01-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7972970B2 (en) * 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US7531463B2 (en) * 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
US6974772B1 (en) * 2004-08-19 2005-12-13 Intel Corporation Integrated low-k hard mask
US7396759B1 (en) 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US20060128144A1 (en) 2004-12-15 2006-06-15 Hyun-Mog Park Interconnects having a recessed capping layer and methods of fabricating the same
US20060138668A1 (en) * 2004-12-27 2006-06-29 Hung-Wen Su Passivation structure for semiconductor devices
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US20070048991A1 (en) 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
US20070049008A1 (en) * 2005-08-26 2007-03-01 Martin Gerald A Method for forming a capping layer on a semiconductor device
DE102005046975A1 (de) * 2005-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
US7605082B1 (en) * 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
CN100468718C (zh) * 2006-04-30 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US7396757B2 (en) 2006-07-11 2008-07-08 International Business Machines Corporation Interconnect structure with dielectric air gaps
US7576003B2 (en) * 2006-11-29 2009-08-18 International Business Machines Corporation Dual liner capping layer interconnect structure and method
KR20090008506A (ko) 2007-07-18 2009-01-22 최병덕 교반특성을 갖는 일체형 이중포장
US20090127097A1 (en) 2007-11-16 2009-05-21 Kei-Wei Chen Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
US20090200668A1 (en) 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance
US7718527B2 (en) * 2008-10-01 2010-05-18 Tokyo Electron Limited Method for forming cobalt tungsten cap layers
US8946896B2 (en) * 2008-12-31 2015-02-03 Stmicroelectronics, Inc. Extended liner for localized thick copper interconnect

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法

Also Published As

Publication number Publication date
CN109616456B (zh) 2023-06-02
KR20160141875A (ko) 2016-12-09
CN107968069B (zh) 2021-10-08
TW201804569A (zh) 2018-02-01
KR20180015767A (ko) 2018-02-13
CN113725156A (zh) 2021-11-30
KR20140097305A (ko) 2014-08-06
TW202042342A (zh) 2020-11-16
TWI657536B (zh) 2019-04-21
KR20190012277A (ko) 2019-02-08
US9627321B2 (en) 2017-04-18
TWI697984B (zh) 2020-07-01
KR101629117B1 (ko) 2016-06-09
TW201941364A (zh) 2019-10-16
US9373584B2 (en) 2016-06-21
US10727183B2 (en) 2020-07-28
US20190393157A1 (en) 2019-12-26
TWI600113B (zh) 2017-09-21
KR102151585B1 (ko) 2020-09-03
US20130256899A1 (en) 2013-10-03
US10446493B2 (en) 2019-10-15
CN107968069A (zh) 2018-04-27
TW201336019A (zh) 2013-09-01
KR101684310B1 (ko) 2016-12-08
TWI792018B (zh) 2023-02-11
KR20180038559A (ko) 2018-04-16
TW201921599A (zh) 2019-06-01
KR102306796B1 (ko) 2021-09-30
US20200321282A1 (en) 2020-10-08
US20150270224A1 (en) 2015-09-24
US20220270978A1 (en) 2022-08-25
US20170207120A1 (en) 2017-07-20
CN104025261A (zh) 2014-09-03
TWI682500B (zh) 2020-01-11
WO2013066356A1 (en) 2013-05-10
CN109616456A (zh) 2019-04-12
KR20160021902A (ko) 2016-02-26
KR20210118981A (ko) 2021-10-01
KR20200104935A (ko) 2020-09-04

Similar Documents

Publication Publication Date Title
CN104025261B (zh) 形成自对准帽的方法和设备
TW201731025A (zh) 堆疊電晶體
CN108701645A (zh) 减成图案化的互连下方的自对准通孔
US11233191B2 (en) Integrated circuits with embedded memory structures and methods for fabricating the same
TW201721803A (zh) 防止通路擊穿的無遮罩氣隙
CN104934368A (zh) 形成自对准帽的方法和设备
US11127784B2 (en) Integrated circuits with embedded memory structures and methods for fabricating the same
CN115527991A (zh) 具有石墨烯帽的集成电路互连结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant