CN1575508A - 用于集成电路的铜合金互连线及其制造方法 - Google Patents

用于集成电路的铜合金互连线及其制造方法 Download PDF

Info

Publication number
CN1575508A
CN1575508A CNA018188702A CN01818870A CN1575508A CN 1575508 A CN1575508 A CN 1575508A CN A018188702 A CNA018188702 A CN A018188702A CN 01818870 A CN01818870 A CN 01818870A CN 1575508 A CN1575508 A CN 1575508A
Authority
CN
China
Prior art keywords
copper
electroplating bath
current density
sulfonic acid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018188702A
Other languages
English (en)
Inventor
克里斯托弗·D·托马斯
瓦莱丽·M·迪宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1575508A publication Critical patent/CN1575508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

集成电路上的铜合金互连线的制备，包括将铜镀到种层上，所述的铜中，搀杂元素的浓度可以控制，从而使得铜互连线的核心部分中搀杂元素的浓度较低，而铜互连线的表面部分中搀杂元素的浓度更高。铜合金在不同的电流密度下被镀上，以提供富含搀杂元素的界面。这样，在互连线的表面部分具有较高的搀杂元素浓度，从而可以改善电迁移抗性，而同时，互连线的内部保持低得多的搀杂元素浓度，从而将互连线的理想的低电阻保留了下来。

Description

用于集成电路的铜合金互连线及其制造方法
技术领域
本发明一般地涉及集成电路制造领域，更具体地说，涉及铜合金互连线(interconnection)及其制备。
背景技术
半导体制造技术的进展，导致了具有多层互连线的集成电路的发展。在此类集成电路中，一个互连层上的图形化导电材料与另一个互连层上的图形化导电材料之间，通过诸如二氧化硅之类的材料的薄膜而保持电绝缘。这类导电材料通常是金属或金属合金。不同的互连层上的导电材料之间，通过在绝缘层中形成开口并提供导电结构而加以连接，从而使得位于不同互连层上的图形化导电材料之间能够保持电连接。这类导电结构通常是指触点或微通路(via)。
半导体制造技术的其他进展，导致了数以百万计的晶体管的集成，其中的每一个晶体管都能够高速开关。将如此之多的能够快速开关的晶体管整合到一个集成电路中的后果是，操作过程中的能耗增加。一项能够在降低能耗的同时提高速度的技术是，将传统的用于集成电路的铝和铝合金互连线，替换为电阻更小的金属，例如铜。电气领域的熟练技术人员都知道，通过降低电阻，电信号会通过集成电路上的互连通路传播得更快。而且，由于铜的电阻要比铝的电阻小很多，因此，与铝互连线相比，铜互连线的横截面积可以更小一些，而不会导致基于互连线的电阻而产生的信号传播延迟的上升。此外，由于两个电节点之间的电容是节点之间正对面积的函数，因此，使用更小的铜互连线会使寄生电容减小。这样，将基于铝的互连线替换为基于铜的互连线，依赖于所选择的尺寸，提供了更小的电阻、更小的电容或两者均有。
如前所述，铜具有一些电学上的优点，例如更低的单位横截面积的电阻，提供更小的寄生电容的能力，以及更强的对电迁移的抗性。由于所有这些原因，集成电路制造商们发现，把铜包括在他们的产品中是很理想的。
在用于集成电路的互连线时，虽然铜与铝相比具有一些电学上的优势，但纯铜互连线仍然可能会产生一些与电迁移有关的缺陷。
因此，需要提供具有更强的电迁移抗性的基于铜的集成电路互连线。
附图说明
图1是一个电镀的嵌入式结构(damascene structure)的横截面示意图，解释了按照本发明的一个间接包裹(encapsulaton)方案，其中搀杂剂集中于金属膜的上表面。
图2是一个电镀的嵌入式结构的横截面示意图，解释了按照本发明的一个间接包裹方案，其中搀杂剂已经充分扩散，使得它保留在金属膜的上表面。
图3是一个电镀的嵌入式结构的横截面示意图，解释了按照本发明的一个间接包裹方案，显示了在Cu界面上搀杂剂的聚集。
图4是一个电镀的嵌入式结构的横截面示意图，解释了按照本发明的一个直接包裹方案，其中搀杂剂集中于金属膜的底面、侧面和上表面。
图5是一个电镀的嵌入式结构的横截面示意图，解释了按照本发明的一个直接包裹方案，其中搀杂剂已经充分扩散，使得它保留在金属膜的上表面。
图6是一个电镀的嵌入式结构的横截面示意图，解释了按照本发明的一个直接包裹方案，显示了在Cu界面上搀杂剂的富集。
图7是一个互连结构的横截面示意图，铜合金元素优选地在该互连结构的界面部分上形成。
图8是一个互连结构的横截面示意图，Cu合金元素优选地在该互连结构的上表面上形成。
图9是一个流程图，显示了按照本发明的一个过程中的操作。
图10是一个流程图，显示了按照本发明的一个过程中的操作。
具体实施方式
已经证明，通过向铜互连线中添加少量的第二种金属，可以大大地提高铜互连线的电迁移寿命。但是，引入这样的第二种金属之后，一个常见的后果是，与纯铜相比，其导电性降低。
在本发明的一个实施例中，一种基于苯磺酸的Cu-Sn电镀浴，使得在电沉积过程中以实时方式控制Cu中Sn的百分比成为可能。以这种方式，第二种金属，例如Sn，可以被置于那些已知更容易发生电迁移的区域(例如铜互连线的表面)，而同时只有很少的Sn被置于互连线的那些不希望其导电性下降的区域(例如金属沟槽(trench)内部)。按照本发明所述的此类电镀过程，使得能够在铜主体(bulk)中沉积下来精确的、很少量(例如ppm水平)的Sn(或其他搀杂元素)。在退火后或室温晶粒生长后，Sn主要在晶粒边界处积累。在铜晶粒边界上的Sn，抑制了Cu晶粒边界的扩散，并将电迁移活化能提高到约1.3ev。除了Sn以外，其他可用的搀杂元素包括，但不限于，In，Cd，Zn，Bi，Sb，Mn，Mg，Co，Cr，Ni，Pb，Re，Ru，Rh，Pd，Pt，Os，W，S，C。
按照本发明所述的一种示意性电镀浴，包括低浓度的硫酸和磺酸，以便将搀杂元素从含有搀杂元素离子的铜电镀溶液中“超级填充(superfill)”和沉积出来。磺酸的使用有助于将碳加入到镀层中。由于碳在铜中的溶解度低，可以随后通过退火操作将其驱赶到界面区域。而且，按照本发明，可以通过对电镀过程中的电流密度进行实时改变，而对合金中搀杂元素的浓度加以调控。也就是说，可以用铜制造互连线，其内部主体的搀杂浓度＜0.5％，而互连线的界面或表面部分的搀杂浓度可以＞0.5％。电流密度可以通过改变外加电压而加以改变。例如，如果制成的基片带负电更多，那么它就会更强烈地将带正电的离子吸引到基片上。
术语
术语芯片、集成电路、单片器件、半导体器件或元件、微电子器件或元件以及类似的术语和表达方式，在本领域中通常可以互换使用。可以将上述的全部术语应用于本发明，因为在本领域中，它们一般都能被理解。
术语金属线、迹线(trace)、电线(wire)、导线、信号通路和信号媒介都是相关的。上述的相关术语一般来说是可以互换的，是按照由具体到一般的顺序出现的。在这个领域里，金属线有时被称为迹线、电线、线、互连线，或简单地称为金属。
术语“触点”和“微通路”均指不同互连层之间的导体的电连接结构。在本领域中，这些术语有时可以用于描述在其中形成上述结构的绝缘体中的开口，也可以用于描述所形成的结构本身。对于本发明所公开的内容，触点和微通路是指形成的结构。
NHE是指标准氢电极。
缩写ppm是指百万分之一。
基片，也可以称为晶片(wafer)。晶片，可以由半导体材料、非半导体材料、或者半导体材料与非半导体材料结合而制成。硅晶片上可以有多层由不同材料形成的薄膜。可以用其他材料制造晶片，例如GaAs，蓝宝石上的硅(silicon-on-sapphire)，或者绝缘体上的硅(silicon-on-insulator，SOI)。
此处所使用的术语垂直，是指与基片表面基本成直角。
本发明的实施例提供了一种电镀浴，可以将Cu合金沉积到Cu或Cu合金种晶层(seed layer)上。电镀Cu合金包括，但不限于，CuSn、CuC、CuS、CuIn、CuCd、CuCr、CuZn、CuBi、CuSb、CuPb、CuMn、CuMg、CuCo、CuNi、CuRe、CuRu、CuW、CuPt、CuPd、CuRh、CuOs。Cu合金种晶层包括，但不限于，CuSn、CuMg、CuAl、CuTi、CuTa、CuW、CuIn、CuSb、CuZn、CuPd、CuMn、CuCr、CuNi、CuRu、CuRh、CuAu、CuBi、CuCd、CuPt、CuIr、CuOs、CuRe、CuMo、CuZr、CuW。
基于本发明的目的考虑，种晶层，不论是Cu还是Cu合金，都可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或任何其他的适合于形成种晶层的方式加以沉积。Cu合金种晶层在有或没有阻断层的情况下均可使用。铜扩散阻断层包括，但不限于，Ta、TaN、TaSiN、W、WN、WSiN、Ti、TiN、TiSiN、Co。阻断层可以通过PVD、CVD或ALD加以沉积。
本发明的实施例包括一个电镀沉积过程。按照本发明的电镀浴的一个示意性实施例可以通过将下列物质组合在一起而形成：浓度范围为5-100g/l的Cu离子；浓度范围为1-50g/l(在电镀浴中按重量计小于10％)的硫酸；浓度范围为10-100mg/l的Cl离子；一种或多种磺酸；以及Sn(II)离子。一种或多种搀杂元素可以与铜共沉积，包括Sn，In、Cd、Cr、Zn、Bi、Sb、Pb、Mn、Mg、Co、Ni、Re、W、Ru、Pt、Rh、Pd、C、S、Os。选出的搀杂元素被包括在电镀浴中。此外，有机添加剂包括，但不限于，一种抗抑制剂，例如烷基磺酸硫羟基酯；一种抑制剂，例如聚醚(例如聚乙二醇(PEG)、聚丙二醇(PPG))；以及一种匀平剂，例如聚酰亚胺或聚酰胺，也可以用于电镀浴中。络合剂，例如但不限于，柠檬酸(酯)、酒石酸(酯)、乙二胺四乙酸(EDTA)及乙酸酯，也可以被包括在电镀浴中，以为铜提供更负的沉积电势，而这将有助于那些与Cu的电极电势(NHE+0.34V)相差较大的元素与Cu发生共沉积，这类元素如Cr、Mg、Mn(NHE-1.18V)、Co(NHE-0.8V)、Zn(NHE-0.76V)、In(NHE-0.35V)、Ni(NHE-0.25V)。络合剂也可用于为贵金属提供更负的电极电势，如Pd(NHE+0.99V)、Rh(NHE+0.8V)以及Pt(NHE+0.73V)。
在上述的示意性电镀浴中，可以提供Cu离子的起始原料包括，但不限于，硫酸铜、硝酸铜、氯化铜、甲基磺酸铜、乙磺酸铜、丙磺酸铜、苯磺酸铜以及三氟甲磺酸铜。可以提供Cl离子的起始原料包括，但不限于，HCl。磺酸包括，但不限于，甲磺酸(MSA)、乙磺酸(ESA)、丙磺酸(PSA)、苯磺酸(BSA)及三氟甲磺酸(triflic acid-TFA)，可用的浓度范围为0.005mol/l-2.5mol/l。可以提供Sn(II)离子的起始原料包括，但不限于，硫酸锡(II)、乙酸锡(II)、溴化锡(II)、氯化锡(II)、氟化锡(II)、碘化锡(II)及氧化锡(II)，浓度范围为0.1-200g/l。
制造合金结构
在本发明的示意性实施例中，电镀过程中的电流密度是变化的，因为按照本发明改变电镀浴中的电流密度，可以控制与铜一起发生沉积的搀杂元素的浓度。这样，就可以在互连结构的特定区域上，形成富含一种或多种搀杂元素的Cu合金。具体地说，制造出了一种基于铜的互连线，并且在互连线的外部或界面区域具有合金。
在沉积的起始阶段和结束阶段，上述的电流密度可以较大(例如在30-100mA/cm2范围内)，以便使Cu可以与更高浓度的搀杂元素(例如按重量计＞0.5％)发生沉积。相反地，较小的沉积电流密度(例如0.5-30mA/cm2)可以使Cu与低浓度的搀杂元素(例如按重量计＜0.5％)发生沉积。在同一电镀工具中，可以在沉积结束后很快或立即进行退火操作，以形成并固定Cu合金的微观结构。该退火操作也可以将搀杂元素驱赶到界面和晶粒边界处。退火温度可以在一定范围内变化：在第一次操作的时候，退火温度较低，低于250℃，以提高铜晶粒的尺寸并将杂质驱赶到界面上；而在第二次操作时，退火温度较高(＞250℃)，以便优选地在界面上形成Cu合金。
在本发明的另一个实施例中，在化学机械抛光(CMP)之后进行退火，从而使得搀杂元素能够扩散到界面上并形成包裹式结构。在CMP之后的这一退火操作，可以在不同的温度(低和高)下，在电镀工具的综合退火腔、独立熔炉或快速热处理(RTP)设备中进行。在CMP之后的这一退火操作，也可以在蚀刻阻止/ILD沉积的过程中或之前进行。
在其上表面具有Cu合金的Cu互连线
按下述方法制备了按照本发明的一个实施例所述的互连结构：在沉积操作的结束阶段采用较大的电流密度，使得一种或多种搀杂元素优选地与Cu共沉积；而沉积的大部分是在相对更小的电流密度下进行的，以便使Cu可以与较低浓度的一种或多种搀杂元素(＜0.5％)发生沉积。在电镀沉积完成后进行退火操作，使得一种或多种搀杂元素可以向充满Cu的沟槽的顶部扩散，而同时很低浓度的Sn(也就是，＜100ppm)仍保留在铜主体的晶粒边界上。
图1-3更详细的解释了此结构和过程。图1示出部分处理地晶片的一个部分的横截面。更具体地说，图1示出层间电介质(ILD)102，该ILD102已经图形化以在其中形成沟槽101和微通路103。部分处理晶片被置于含有Cu离子以及一种或多种搀杂元素离子的电镀浴中。然后，在ILD 102上镀一层铜104，使得沟槽101和微通路103都被充满，并且ILD102的上表面也覆盖上了一层铜104。当还处于用来镀铜104的电镀浴中时，将电流密度提高，从而使得存在于电镀浴中的一种或多种搀杂元素离子与铜发生共沉积，形成铜合金层106。电流密度是经过选择的，从而使得铜层104中搀杂原子的量按重量计小于0.5％，并且铜合金层106中搀杂原子的量按重量计大于0.5％。
参见图2，在退火操作完成后，图1的结构显示了出来。在这个实施例中，退火操作是在低于450℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中完成的。在另一个实施例中，退火操作分两步进行：首先，在100℃到250℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中进行第一次退火；然后，在250℃到450℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中进行第二次退火。此退火操作将搀杂元素通过铜层104的顶部从铜合金层106中驱赶出来。一些搀杂原子也被驱赶着向铜层104的界面移动，形成铜合金层108，如图2所示。
图3示出完成了化学机械抛光(CMP)之后的图2的结构。该CMP操作除去了覆盖于ILD102上表面的金属，从而产生了单个的互连线，这些互连线具有如图3所示的铜部分104和铜合金部分108。位于互连结构上表面的铜合金部分的形状是，在靠近沟槽的垂直侧面的地方一般是薄的，而越靠近互连结构的中间则越厚。
由Cu合金包裹的Cu互连结构
在本发明的一个实施例中，按下述方法制备了一种基于铜的互连结构：令铜与一种或多种搀杂元素发生共沉积，然后对电镀的铜—搀杂剂材料进行原位退火，将一种或多种低溶解度的搀杂元素驱赶到互连结构的界面部分。这样的一个互连结构也可以通过下述方法制备：在沉积的初始阶段使用更大的电流密度(＞30mA/cm2)，使铜与更高浓度的搀杂元素发生共电镀(co-plating)；然后在较小的电流密度(＜30mA/cm2)下镀铜，使得在互连结构的内部主体部分中，搀杂元素的浓度相对较低；然后，在较大的电流密度(＞30mA/cm2)下镀铜，使得在互连结构的顶部(也就是后沉积的部分)中搀杂元素的浓度相对较高。
在电镀操作完成后，进行退火操作，以便搀杂元素可以向充满铜的沟槽的顶部扩散。
图4-6更详细的解释了这一结构和过程。图4示出部分处理晶片的一个部分的横截面。更具体地说，图4示出层间电介质(ILD)402，该ILD402已经图形化并在其中形成了沟槽401和微通路403。部分处理晶片被置于含有Cu离子以及一种或多种搀杂元素离子的电镀浴中。然后，在ILD402上镀一层铜合金404，使得沟槽401和微通路403的表面都被覆盖住，并且ILD402的上表面也覆盖上了一层铜合金404。在图示的实施例中，Sn与铜共沉积以形成铜合金404，该层沉积的厚度大约在100到500埃。通过一种或多种搀杂元素与铜从电镀浴中共沉积而制得铜合金404。当还处于用来镀铜合金404的电镀浴中时，将电流密度减小，从而使得存在于电镀浴中的搀杂元素不与铜发生共沉积，以形成铜层406。如图4所示，铜层406填充了沟槽401和微通路403之中那些没有被铜合金层404所占据的部分。电流密度是经过选择的，从而使得铜合金层404中搀杂原子的量按重量计大于0.5％，并且铜层406中搀杂原子的量按重量计小于0.5％。在层406形成后，提高电流密度，使得一种或多种搀杂元素原子与铜再次从电镀浴中共沉积，从而形成铜合金层408。
参见图5，在退火操作完成后，图4的结构显示了出来。在这个实施例中，退火操作是在低于450℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中完成的。在另一个实施例中，退火操作分两步进行：首先，在100℃到250℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中进行第一次退火；然后，在250℃到450℃的温度下，在0.5到180分钟的时间内，在N2、Ar或N2+H2(也就是形成气体)环境中进行第二次退火。此退火操作将搀杂元素通过铜层406的一部分从铜合金层406、408中驱赶出来，如图4所示。通过将这些搀杂原子向铜层406的界面表面驱赶，一个自包裹的铜区域形成了。也就是说，铜406被退火后铜合金410包围起来了。
图6示出完成了化学机械抛光(CMP)操作之后的图5的结构。该CMP操作除去了覆盖于ILD402上表面的金属，从而产生了单个的互连线，这些互连线具有如图6所示的铜部分406和铜合金部分410。位于互连结构上表面的铜合金部分的形状是，在靠近沟槽的垂直侧面的地方一般是薄的，而越靠近互连结构的中间则越厚。
在本发明的另一个实施例中，在多余的金属通过CMP除去之后进行退火。在CMP之后的这一退火操作，可以在不同的温度(低和高)下，在电镀工具的综合退火腔、独立熔炉或快速热处理(RTP)设备中进行。而且按照本发明，这一退火操作可以在蚀刻阻止或ILD层的沉积过程中或之前进行。
图7示出晶片的一个部分的横截面，该晶片具有被ILD层包围的铜互连线和微通路。更具体地说，铜互连线和微通路具有包围着它们的核心区域的自包裹层。这些自包裹层是由铜合金形成的。铜合金不但可以按照上面所述用于改善电迁移性质，而且在使用铜合金后，就不需要单独形成的铜扩散阻断层，而铜扩散阻断层存在于传统的铜互连线中。图8与图7相似，但解释了本发明的一个实施例，其中铜合金层形成于铜互连线的顶部。
图9解释了按照本发明的一种方法。如框902所示，在第一电流密度下，将铜从电镀浴中镀到基片上，该电镀浴中含有硫酸、一种磺酸、铜离子和搀杂离子。然后，如框904所示，将电流密度改为第二个值，从同一电镀浴中将铜合金镀到先前已经沉积下来的铜上。
图10解释了本发明的一个实施例，其中形成了被包裹起来的铜互连结构。包裹的意思是，铜互连结构的核心部分或内部被铜合金区域所包围。如图10中的框1002所示，在第一电流密度下，将铜合金从电镀浴中镀到基片上，该电镀浴中含有硫酸、一种磺酸、铜离子和搀杂离子。该电流密度是经过选择的，使得存在于电镀浴中的搀杂元素可以与铜发生共沉积。此铜合金层通常形成于先前已经制备好的种层上。如框1004所示，在第二个较小的电流密度下，从同一电镀浴中将铜镀到先前已经沉积下来的铜合金上。如框1006所示，另一层铜合金从同一电镀浴中被镀到铜层上。该铜合金是在第三电流密度下沉积下来的，这第三电流密度要大于第二电流密度。第一和第三电流密度可以相等，但并不要求其相等。如框1008所示，对基片进行退火，使得铜合金区域中的搀杂原子被驱赶到铜层部分中，包括界面部分，从而在铜互连结构的核心部分周围形成一个自包裹区域。
结论
本发明的实施例提供了基于铜的互连结构，以及其制备的方法和化学组成。更具体地说，通过使用一种电镀浴，制备了嵌入式的基于铜的互连线，该电镀浴中含有由低浓度的硫酸(＜50g/l)和磺酸组成的混合物，可以对搀杂元素进行“超级填充”和共镀。搀杂元素的浓度可以通过改变电镀过程中的电流密度而加以调节，从而在互连结构的界面区域形成更高的搀杂元素浓度，以便在没有显著牺牲未搀杂Cu线的电阻率的情况下，改善电迁移抗性。在两者之间没有任何显著延时的情况下，通过在电镀后进行退火，  例如在一个具有综合退火腔的电镀工具中进行退火，可以令搀杂元素扩散至界面区域，从而在界面上形成合金。退火温度可以由低(例如＜250℃)到高(＞250℃)进行变化，以便优选地在界面处形成合金。制备按照本发明的基于铜的互连线，可以得到被搀杂元素合金所包裹的互连线。制备被Re、Ru或W所包裹的Cu线，可以得到一个内嵌的阻断层。换句话说，通过制备具有Re、Ru或W的铜线，可以在互连线的外部(也就是界面区域)得到搀杂元素合金，该合金起到了减少或阻止铜原子向周围的电介质层扩散的作用。按照本发明制备的Cu互连结构，也可以在上界面或底部界面含有铜合金。
关于CuSn电镀，组合，例如：(a)具有基本均一的平均值，在电镀金属膜中Sn的含量很低，Sn主要在晶粒边界处；(b)在线和微通路的底部具有更高的CuSn浓度；(c)在线和微通路的顶部具有更高的CuSn浓度；(d)在线和微通路的顶部和底部具有更高的CuSn浓度。也应当注意，退火可以在Cu电镀之后、或在对沉积的铜层进行CMP之后、或在Cu电镀和CMP都完成之后进行。
本发明一些实施例的一个优点是，氮化硅对铜互连线的吸附改善了。
本发明一些实施例的一个优点是，不需要氮化硅蚀刻阻止层。
本发明一些实施例的一个优点是，基于铜的互连线的耐磨性提高。
本发明一些实施例的一个优点是，在退火操作过程中形成的小丘减少了。
本发明一些实施例的一个优点是，相对于纯铜和阻断层之间的吸附而言，铜合金和阻断层之间的吸附改善了，因为铜合金里的搀杂成分可以与阻断层(例如，铜的Sn合金与基于Ta的阻断层)形成一个金属互化物。
本发明一些实施例的一个优点是，由铜合金包裹的铜互连线提供了机械支架，以支持铜线。当基于SiO2的层间电介质材料被刚性更差的低-k和超低-k电介质材料所取代时，这一点尤其有用。
对于本领域的熟练技术人员而言，在阅读本公开材料之后，针对此处所清晰描述的装置、清洁方案和过程而进行的其他修改将会是显而易见的。因此，正如所附的权利要求所描述的，所有的此类修改和改变将会被认为落入了本发明的精神和范围之中。

Claims (22)

1.一种电镀浴，包含由下列物质形成的混合物：
硫酸、磺酸、含铜化合物、含氯化合物以及至少一种搀杂元素。
2.按照权利要求1所述的电镀浴，其中所述的含铜化合物选自由下列化合物构成的组：硫酸铜、硝酸铜、氯化铜、甲磺酸铜、乙磺酸铜、丙磺酸铜、苯磺酸铜以及三氟甲磺酸铜。
3.按照权利要求2所述的电镀浴，还包含至少一种有机添加剂。
4.按照权利要求3所述的电镀浴，其中所述的至少一种有机添加剂选自由下列化合物构成的组：烷基磺酸硫羟基酯、聚醚、聚酰亚胺及聚酰胺。
5.按照权利要求4所述的电镀浴，还包含至少一种络合剂。
6.按照权利要求5所述的电镀浴，其中所述的至少一种络合剂选自由下列化合物构成的组：乙酸酯、柠檬酸酯、酒石酸酯及EDTA。
7.按照权利要求2所述的电镀浴，其中所述的磺酸选自由下列化合物构成的组：甲磺酸、乙磺酸、丙磺酸、苯磺酸及三氟甲磺酸；并且所述磺酸的浓度范围在0.005摩尔/升到2.5摩尔/升之间。
8.按照权利要求1所述的电镀浴，其中所述的至少一种搀杂元素选自由下列元素构成的组：Sn，In、Cd、Cr、Zn、Bi、Sb、Pb、Mn、Mg、Co、Ni、Re、W、Ru、Pt、Rh、Pd、C、S、Os。
9.按照权利要求8所述的电镀浴，其中所述硫酸的浓度范围在1-50g/l之间；并且，其中来自所述含氯化合物的Cl离子的浓度范围在10-100mg/l之间。
10.按照权利要求3所述的电镀浴，其中所述的硫酸在电镀浴中按重量计少于10％。
11.按照权利要求6所述的电镀浴，其中所述的至少一种搀杂元素是Sn；电镀浴中作为Sn源的材料选自由下列物质构成的组：硫酸锡(II)、乙酸锡(II)、溴化锡(II)、氯化锡(II)、氟化锡(II)、碘化锡(II)及氧化锡(II)。
12.按照权利要求6所述的电镀浴，其中所述的含氯化合物为HCl。
13.一种制备集成电路上的基于铜的互连线的方法，包括：
预备一种在其上具有电介质层的基片，所述电介质层之中具有沟槽，在所述电介质层和沟槽之上具有种层；
将所述基片置于由下列物质形成的电镀浴混合物中：硫酸、一种磺酸、含铜化合物、含氯化合物以及至少一种搀杂元素；
在所述种层上形成一个铜层，在所述的铜层之中搀杂元素的分布不均一；
对基片进行退火；及
通过化学机械抛光，将铜层的顶部除去。
14.按照权利要求13所述的方法，其中所述的形成铜层包括：
对晶片施加第一电压以促成第一电流密度；及
对晶片施加第二电压以促成第二电流密度。
15.按照权利要求14所述的方法，其中所述的第一电流密度小于30mA/cm2。
16.按照权利要求14所述的方法，其中所述的第二电流密度大于30mA/cm2。
17.按照权利要求14所述的方法，其中所述的搀杂元素选自由下列元素构成的组：Sn，In、Cd、Cr、Zn、Bi、Sb、Pb、Mn、Mg、Co、Ni、Re、W、Ru、Pt、Rh、Pd、C、S、Os。
18.按照权利要求14所述的方法，其中所述的搀杂元素是Sn，所述的第一电流密度小于30mA/cm2，并且第二电流密度大于30mA/cm2。
19.按照权利要求13所述的方法，其中所述的形成铜层包括：
对晶片施加第一电压以促成第一电流密度；
对晶片施加第二电压以促成第二电流密度；及
对晶片施加第三电压以促成第三电流密度。
20.按照权利要求19所述的方法，其中所述的第二电流密度小于第一电流密度，并且第二电流密度小于第三电流密度。
21.一种集成电路中的互连结构，包括：
一个其中具有至少一个沟槽的层间电介质层，所述的沟槽具有彼此隔开的垂直侧壁；
放置在所述的至少一个沟槽内的金属导体；
其中所述金属导体的内部包含铜，所述的铜里含有按重量计少于0.5％的搀杂元素，所述金属导体的顶部，包括其上表面，包含铜，所述的铜里含有按重量计大于0.5％的搀杂元素，并且，所述顶部的厚度按照与沟槽垂直侧壁之间的距离而变化。
22.按照权利要求21所述的互连结构，其中所述的顶部是CuSn合金，并且，所述的顶部在所述的至少一个沟槽的垂直侧壁之间的中间位置厚度最大。
CNA018188702A 2000-11-15 2001-10-29 用于集成电路的铜合金互连线及其制造方法 Pending CN1575508A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71400300A 2000-11-15 2000-11-15
US09/714,003 2000-11-15

Publications (1)

Publication Number Publication Date
CN1575508A true CN1575508A (zh) 2005-02-02

Family

ID=24868422

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018188702A Pending CN1575508A (zh) 2000-11-15 2001-10-29 用于集成电路的铜合金互连线及其制造方法

Country Status (5)

Country Link
EP (1) EP1338031A2 (zh)
CN (1) CN1575508A (zh)
AU (1) AU2002239767A1 (zh)
TW (1) TWI238459B (zh)
WO (1) WO2002045142A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
CN102683270A (zh) * 2011-03-17 2012-09-19 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN102956541A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN103839920A (zh) * 2012-11-20 2014-06-04 意法半导体公司 用于具有掺杂浓度水平梯度的互连结构的铜种子层
CN104025261A (zh) * 2011-11-04 2014-09-03 英特尔公司 形成自对准帽的方法和设备
CN104934368A (zh) * 2011-11-04 2015-09-23 英特尔公司 形成自对准帽的方法和设备
WO2015165179A1 (zh) * 2014-04-28 2015-11-05 上海集成电路研发中心有限公司 一种用于半导体铜互连工艺的电镀铜膜的处理方法
CN105845620A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法、半导体器件及电子装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074709B2 (en) * 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US6841458B2 (en) * 2002-09-12 2005-01-11 Intel Corporation Dopant interface formation
AU2003272573A1 (en) * 2002-09-26 2004-04-19 Advanced Micro Devices, Inc. Method of forming a copper interconnect with concentrated alloy atoms at copper-passivation interface
US7147767B2 (en) 2002-12-16 2006-12-12 3M Innovative Properties Company Plating solutions for electrochemical or chemical deposition of copper interconnects and methods therefor
US6884338B2 (en) 2002-12-16 2005-04-26 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
US6858124B2 (en) * 2002-12-16 2005-02-22 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
US7169700B2 (en) * 2004-08-06 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Metal interconnect features with a doping gradient
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
EP1845554A3 (en) * 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
DE102008033174B3 (de) * 2008-07-15 2009-09-17 Enthone Inc., West Haven Cyanidfreie Elektrolytzusammensetzung zur galvanischen Abscheidung einer Kupferschicht und Verfahren zur Abscheidung einer kupferhaltigen Schicht
CN102116828B (zh) * 2010-12-24 2015-10-28 上海集成电路研发中心有限公司 互连线电迁移寿命的确定方法
CN111900175A (zh) * 2020-07-29 2020-11-06 北海惠科光电技术有限公司 一种显示面板的制作方法和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385661A (en) * 1993-09-17 1995-01-31 International Business Machines Corporation Acid electrolyte solution and process for the electrodeposition of copper-rich alloys exploiting the phenomenon of underpotential deposition
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6022808A (en) * 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance
EP1112125B1 (en) * 1998-06-30 2006-01-25 Semitool, Inc. Metallization structures for microelectronic applications and process for forming the structures
WO2000014306A1 (en) * 1998-09-03 2000-03-16 Ebara Corporation Method for plating substrate and apparatus
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6110817A (en) * 1999-08-19 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improvement of electromigration of copper by carbon doping
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
CN102683270A (zh) * 2011-03-17 2012-09-19 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN102683270B (zh) * 2011-03-17 2017-08-08 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN102956541B (zh) * 2011-08-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN102956541A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN104025261B (zh) * 2011-11-04 2018-09-28 英特尔公司 形成自对准帽的方法和设备
CN104934368A (zh) * 2011-11-04 2015-09-23 英特尔公司 形成自对准帽的方法和设备
CN104025261A (zh) * 2011-11-04 2014-09-03 英特尔公司 形成自对准帽的方法和设备
CN107968069A (zh) * 2011-11-04 2018-04-27 英特尔公司 形成自对准帽的方法和设备
US10446493B2 (en) 2011-11-04 2019-10-15 Intel Corporation Methods and apparatuses to form self-aligned caps
CN104934368B (zh) * 2011-11-04 2019-12-17 英特尔公司 形成自对准帽的方法和设备
US10727183B2 (en) 2011-11-04 2020-07-28 Intel Corporation Methods and apparatuses to form self-aligned caps
CN103839920A (zh) * 2012-11-20 2014-06-04 意法半导体公司 用于具有掺杂浓度水平梯度的互连结构的铜种子层
WO2015165179A1 (zh) * 2014-04-28 2015-11-05 上海集成电路研发中心有限公司 一种用于半导体铜互连工艺的电镀铜膜的处理方法
US9640434B2 (en) 2014-04-28 2017-05-02 Shanghai Ic R&D Center Co., Ltd Method for processing an electroplated copper film in copper interconnect process
CN105845620A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法、半导体器件及电子装置

Also Published As

Publication number Publication date
TWI238459B (en) 2005-08-21
WO2002045142A2 (en) 2002-06-06
AU2002239767A1 (en) 2002-06-11
WO2002045142A9 (en) 2003-02-06
WO2002045142A3 (en) 2003-06-05
EP1338031A2 (en) 2003-08-27

Similar Documents

Publication Publication Date Title
CN1575508A (zh) 用于集成电路的铜合金互连线及其制造方法
US7851357B2 (en) Method of forming electrodeposited contacts
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
US6933230B2 (en) Method for making interconnects and diffusion barriers in integrated circuits
US7495338B2 (en) Metal capped copper interconnect
TWI598996B (zh) 於半導體元件中製作互連之方法
EP1346408B1 (en) Method of electroless introduction of interconnect structures
US20080237053A1 (en) Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
US6440849B1 (en) Microstructure control of copper interconnects
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
KR20100127756A (ko) 구리 배선 구조에서 마이크로구조 변경
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
US20040028882A1 (en) Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US6380083B1 (en) Process for semiconductor device fabrication having copper interconnects
US20060001160A1 (en) Surface treatment of metal interconnect lines
US20020092673A1 (en) Tungsten encapsulated copper interconnections using electroplating
US20080111237A1 (en) Semiconductor device manufactured using an electrochemical deposition process for copper interconnects
US7247554B2 (en) Method of making integrated circuits using ruthenium and its oxides as a Cu diffusion barrier
CN1472794A (zh) 在半导体器件中形成铜引线的方法
CN115036270B (zh) 铜互连结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication