CN1472794A - 在半导体器件中形成铜引线的方法 - Google Patents

在半导体器件中形成铜引线的方法 Download PDF

Info

Publication number
CN1472794A
CN1472794A CNA031475094A CN03147509A CN1472794A CN 1472794 A CN1472794 A CN 1472794A CN A031475094 A CNA031475094 A CN A031475094A CN 03147509 A CN03147509 A CN 03147509A CN 1472794 A CN1472794 A CN 1472794A
Authority
CN
China
Prior art keywords
copper
layer
wafer
copper layer
mosaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031475094A
Other languages
English (en)
Other versions
CN100353519C (zh
Inventor
金是范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Key Foundry Co Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1472794A publication Critical patent/CN1472794A/zh
Application granted granted Critical
Publication of CN100353519C publication Critical patent/CN100353519C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本发明公开了一种在半导体器件中形成铜引线的方法。沿着包括镶嵌图案的层间绝缘膜的表面连续形成铜阻挡金属层和铜种层。将晶片载入已填入镀铜溶液的电镀设备上，并将负(－)电源施加至晶片，如此进行镀铜，使得充分填满镶嵌图案，由此形成铜层。然后，通过将负(－)电源变更成正(+)电源，经由电抛光工艺在电镀溶液中抛光铜层。据此，位于整个晶片上的铜层表面为平坦表面。之后，执行化学机械研磨工艺，直到暴露层间绝缘膜的表面，由此在镶嵌图案内形成铜引线。如此，在电镀溶液中蚀刻电镀工艺所电镀的铜层的非平坦表面，由此使铜层表面平坦化，并使铜层厚度变薄。因此可防止在后续化学机械研磨工艺中出现凹形现象或侵蚀现象。

Description

在半导体器件中形成铜引线的方法
技术领域
本发明涉及一种在半导体器件中形成铜引线的方法，具体而言，涉及一种在半导体器件中形成铜引线的方法，在通过使用化学机械研磨(CMP)工艺来抛光铜层而在镶嵌图案中形成铜引线时，该方法能够防止在铜引线的表面上出现凹形现象(dishing phenomenon)或侵蚀现象(erosionphenomenon)。
背景技术
一般而言，随着半导体产业转向至超大规模集成(ULSI)，器件的几何形状缩小到次半微米(sub-half-micron)范围。同时，鉴于性能改良和可靠度，而增加电路密度。因为铜熔点高于铝熔点并且因此具有高抗电迁移(electro-migration；EM)，所以薄铜膜可以改良半导体器件的可靠度。另外，由于薄铜膜的电阻率低，所以可以增加信号传送速率。因此，在半导体器件中形成金属线的过程中，采用薄铜膜当做集成电路的互连材料极为有用。
现今，可用的铜埋入方法包括物理汽相沉积(PVD)方法、软熔(reflow)方法、化学汽相沉积(CVD)方法、电镀方法、无电镀(electroless-plating)方法等等。在这些方法的中，电镀方法和CVD方法由于具有良好的铜埋入特性而被优选采用。
已广泛使用一种镶嵌机制(damascene scheme)，在采用铜作为金属引线材料时，利用该镶嵌机制，在半导体器件中形成铜引线的工艺中，同时形成下层(lower layer)电连接至的通道接触洞(via contact hole)及金属引线所在的沟槽。此时，使用低介电常数的绝缘材料作为其间将形成镶嵌图案的层间绝缘膜。
为了在具有通道接触洞和沟槽的镶嵌图案中形成铜引线，通过前述方法在镶嵌图案内埋入铜。接着，通过CVD工艺抛光埋入的铜层，由此绝缘于邻近的铜引线。
参考图1，将说明根据现有技术第一实施例的使用电镀方法在半导体器件中形成铜引线的方法。
在衬底10上形成层间绝缘膜11。接着，通过镶嵌机制由层间绝缘膜11形成密度不同的多个镶嵌图案12。
接着，沿着包括该多个镶嵌图案12的该层间绝缘膜11的表面，连续形成铜阻挡金属层(copper barrier metal layer)13和铜种层(copper seedlayer)14。此时，可以使用离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的一种来形成该铜阻挡金属层13。另外，可以使用各种方法来形成该铜种层14，但优选使用离子化PVD方法。把将要在其上形成该铜种层14的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液中已添加称为催化剂和抑制剂的两种有机添加物。在将负(-)电源施加至该晶片的情况下进行镀铜，直到充分填满该镶嵌图案12，由此形成铜层15。
接着，通过化学机械研磨工艺连续抛光该铜层15、该铜种层14和该铜阻挡金属层13，直到曝露该层间绝缘膜11的上表面。以此方式在该多个镶嵌图案12内形成铜引线。
在前述的第一实施例中，将称为催化剂和抑制剂的两种有机添加物添加至该镀铜溶液中，以充分填满该镶嵌图案12。在电镀工艺期间，由于该添加物之间的相互作用而发生一种现象，即，在密集形成该镶嵌图案12的部位上会发生凸块现象，如图1所示。此时，位于发生凸块现象的部位上的该铜层15厚度会非必要地比其它部位厚。如果在此状态下执行化学机械研磨工艺，则会出现在铜引线上表面上发生凹形现象或侵蚀现象的问题。
图2显示半导体器件的截面图，用于解说根据现有技术第二实施例的使用电镀方法在器件中形成铜引线的方法。第二实施例的意图在于一种解决第一实施例所遇到的问题的溶液。
应注意，根据第二实施例的形成铜引线的方法几乎相同于根据第一实施例的形成铜引线的方法。因此，第二实施例相同于第一实施例的工艺将不会予以解说，而是解说其不同于第一实施例的其它部份。
在图2中，附图标记“20”表示衬底，附图标记“21”表示层间绝缘膜，附图标记“22”表示镶嵌图案，附图标记“23”表示铜阻挡金属层，附图标记“24”表示铜种层，以及附图标记“25”表示铜层。
第二实施例与第一实施例的差异为，在第二实施例中，在已添加称为催化剂和抑制剂的两种有机添加物的该镀铜溶液中添加称为调整剂(leveler)的第三添加物，以执行铜电镀工艺。通过添加称为调整剂(leveler)的第三添加物，在密集形成该镶嵌图案22的部位上所发生的凸块现象少于第一实施例，如图2所示。虽然第二实施例所发生的凸块现象少于第一实施例，然而在密集形成该镶嵌图案22的部位仍然不必要地厚于未密集形成该镶嵌图案22的部位。这会加重后续化学机械研磨工艺的负担。另外，由于添加了其它添加物，所以增加了添加物的量。因此，由于可能会导入铜引线内的有机杂质增加，所以会出现诸如电特性的物理特性退化的问题。
发明内容
据此，本发明的设计目的为实质上消除由于现有技术的限制和缺点所造成的一项或更多的问题，并且本发明的目的为，提供一种在半导体器件中形成铜引线的方法，在通过使用化学机械研磨(CMP)工艺来抛光铜层以在镶嵌图案中形成铜引线时，该方法能够防止在铜引线的表面上出现凹形现象或侵蚀现象，从而改善了器件的电特性和可靠度。
在优选实施例中，一种根据本发明在半导体器件中形成铜引线的方法，其特征为，该方法包括下列步骤：在形成于衬底上的层间绝缘膜中形成镶嵌图案；在包括该镶嵌图案的该层间绝缘膜的表面上连续形成铜阻挡金属层和铜种层；进行铜电镀工艺，用铜层填满该镶嵌图案；通过铜电抛光工艺抛光该铜层，以形成具有平坦表面和薄厚度的已抛光铜层；以及，通过化学机械研磨工艺抛光该已抛光铜层、该铜种层和该铜阻挡金属层，从而曝露该层间绝缘膜的表面，由此在该镶嵌图案内形成铜引线。
在另一优选实施例中，一种根据本发明在半导体器件中形成铜引线的方法，其特征为，该方法包括下列步骤：在形成于衬底上的层间绝缘膜上形成镶嵌图案；在包括该镶嵌图案的该层间绝缘膜的表面上连续形成铜阻挡金属层和铜种层；进行铜电镀工艺，使用铜层填满该镶嵌图案；通过铜电抛光工艺抛光该铜层和该铜种层直到曝露该铜阻挡金属层，以此方式在该镶嵌图案内形成铜引线；以及，通过化学机械研磨工艺抛光该铜阻挡金属层，直到曝露该层间绝缘膜的表面。
接下来的说明书中将会提出本发明的额外目的、优点及功能，并且，本领域技术人员审阅下列说明书或可能通过实施来学习本发明后应会有某种程度的了解。通过在说明书和相关权利要求及附图中所具体指出的结构，即可实现并获得本发明的目的及其它优点。
在本发明另一项观点中，应了解，前面的一般说明及下文中的详细说明均是示范及解说，并且是为了提供对如权利要求所提出的本发明的进一步解说。
附图说明
通过参考附图解说本发明的优选实施例，将使本发明的上述及其它目的、功能及优点更加明显易懂，其中：
图1显示半导体器件的截面图，用于解说根据现有技术第一实施例的使用电镀方法在半导体器件中形成铜引线的方法；
图2显示半导体器件的截面图，用于解说根据现有技术第二实施例的使用电镀方法在半导体器件中形成铜引线的方法；以及
图3A到图3C显示半导体器件的截面图，用于解说根据本发明优选实施例的使用电镀方法在半导体器件中形成铜引线的方法。
具体实施方式
现在将详细描述附图中所示的本发明的优选实施例。
图3A到图3C显示半导体器件的截面图，用于解说根据本发明优选实施例的使用电镀方法在半导体器件中形成铜引线的方法。
现在参考图3A，在衬底30上形成层间绝缘膜31。接着，通过镶嵌机制在该层间绝缘膜31中形成密度不同的多个镶嵌图案32。接着，沿着包括该多个镶嵌图案32的该层间绝缘膜31的表面连续形成铜阻挡金属层33和铜种层34。之后，通过铜电镀方法形成铜层35，以充分填满其中形成铜种层34的该多个镶嵌图案35。
如上文所述，可以使用离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的一种来形成该铜阻挡金属层33。另外，可以使用各种方法来形成该铜种层34，但优选使用离子化PVD方法。
此时，可以通过下列工艺来形成铜层35：把将要在其中形成该铜种层34的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液中已添加称为催化剂和抑制剂的两种有机添加物；以及，接着，在将具有1至5A电流的负(-)电源施加至该晶片的情况下，以5000至15000为目标进行镀铜，直到足以填满该镶嵌图案32。而且，可以通过下列工艺来形成铜层35：把将要在其中形成该铜种层34的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液中已添加称为催化剂、抑制剂和调整剂(leveler)的三种有机添加物；以及，接着，在将一具有1至5A电流的负(-)电源施加至该晶片的情况下，以5000至15000为目标进行镀铜，直到足以填满该镶嵌图案32。
参考图3B，在通过镀铜电镀工艺形成足够厚度的该铜层35并且将该晶片浸入该电镀设备的电镀溶液中的情况下，将施加至该晶片的电源从负(-)电源变更为正(+)电源，从而通过电抛光工艺来抛光该铜层35。因此，会在整个晶片表面上形成一具有平坦表面及减薄厚度的铜层35。
如上文所述，该电抛光工艺包括以5000至15000为目标来抛光该铜层35，这相同于或相似于在将具有1至30A电流的正(+)电源施加至该晶片的情况下的电镀厚度。此时，由于施加正(+)电源，所以电位会集中在沿着该晶片表面形状(即，沿着该铜层35表面形状)的凸出上。因此，由于位于凸出上的电抛光工艺速率比平坦部位快，所以整个晶片上的铜层35为平坦表面。
参考图3C，通过化学机械研磨工艺连续抛光该平坦且薄的铜层35、该铜种层34及该铜阻挡金属层33，直到曝露该层间绝缘膜31的上表面，由此在该多个镶嵌图案32内形成铜引线。
其间，不同于参考图3B的说明，甚至在执行电抛光工艺后仍然会继续执行电抛光工艺，直到铜层35的表面为平坦表面，由此曝露该铜阻挡金属层33。以此方式在该多个镶嵌图案32内形成铜引线350。在此电抛光工艺中，在将该正(+)电源施加至该铜层35和该铜阻挡金属层33完全抛光该铜层35之后，只将该正(+)电源仅施加至该铜阻挡金属层33。此时，利用作为该铜阻挡金属层33的材料的电阻显著高于铜的电气特性，该电抛光工艺会造成自行停止现象。因此，会自动停止电抛光工艺。即，会进行铜电抛光工艺，直到探测到该铜阻挡金属层的电阻。在此状态下，不同于参考图3B的说明，化学机械研磨工艺仅通过抛光该铜阻挡金属层33来完成铜引线，而不会抛光铜。
如上文所述，根据本发明，在通过铜电镀方法形成薄铜层后，通过电抛光工艺使该铜层表面变薄。因此，本发明的优点为，本发明可以防止由于现有铜层中发生的凸块现象而导致凹形现象或侵蚀现象，并且还增加化学机械研磨工艺的工艺极限。并且，由于会执行电抛光以使该铜层存留在该镶嵌图案内，所以只需要抛光该铜阻挡金属层，而不需要在后续化学机械研磨工艺中抛光该铜层。因此，本发明的优点为，可以显著提高化学机械研磨工艺的工艺极限。
前面的实施例仅仅是实例，并且不应视为限制本发明。本发明很容易适用于其它设备。本发明的说明用来解说本发明，而不是限制所附权利要求的范畴。本领域技术人员应知道本发明的各种替代方案、修改和变化。

Claims (14)

1.一种在半导体器件中形成铜引线的方法，包括下列步骤：
在形成于衬底上的层间绝缘膜中形成镶嵌图案；
在包括该镶嵌图案的该层间绝缘膜的表面上连续形成铜阻挡金属层和铜种层；
进行铜电镀工艺，用铜层填满该镶嵌图案；
通过铜电抛光工艺抛光该铜层，以形成具有平坦表面和薄厚度的已抛光铜层；以及
通过化学机械研磨工艺抛光该已抛光铜层、该铜种层和该铜阻挡金属层，从而曝露该层间绝缘膜的表面，由此在该镶嵌图案内形成铜引线。
2.如权利要求1所述的方法，其中使用离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的一种来形成该铜阻挡金属层：。
3.如权利要求1所述的方法，其中使用离子化PVD方法来形成该铜种层。
4.如权利要求1所述的方法，其中执行铜电镀工艺是通过步骤：
将其中形成该铜种层的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液包括有机催化剂和有机抑制剂；
设定电镀目标范围，使得充分填满该镶嵌图案；以及
将具有1至5A电流的负(-)电源施加至该晶片。
5.如权利要求1所述的方法，其中执行铜电镀工艺是通过步骤：
将其中形成该铜种层的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液包括有机催化剂、有机抑制剂和有机调整剂；
设定电镀目标范围，使得充分填满该镶嵌图案；以及
将具有1至5A电流的负(-)电源施加至该晶片。
6.如权利要求1所述的方法，其中执行铜电抛光工艺是通过步骤：
在将其中形成该铜种层的晶片浸入至包括有机催化剂和有机抑制剂的镀铜溶液中的状态下，设定目标范围，该目标范围类似于形成该铜层的目标电镀范围；以及
将具有1至30A电流的正(+)电源施加至该晶片。
7.如权利要求1所述的方法，其中执行铜电抛光工艺是通过步骤：
在将其中形成该铜种层的晶片浸入至包括有机催化剂、有机抑制剂和有机调整剂的镀铜溶液中的状态下，设定目标范围，该目标范围类似于形成该铜层的目标电镀范围；以及
将具有1至30A电流的正(+)电源施加至该晶片。
8.一种在半导体器件中形成铜引线的方法，包括下列步骤：
在形成于衬底上的层间绝缘膜上形成镶嵌图案；
在包括该镶嵌图案的该层间绝缘膜的表面上连续形成铜阻挡金属层和铜种层；
执行铜电镀工艺，使用铜层填满该镶嵌图案；
通过铜电抛光工艺抛光该铜层和该铜种层直到曝露该铜阻挡金属层，以此方式在该镶嵌图案内形成铜引线；以及
通过化学机械研磨工艺抛光该铜阻挡金属层，直到曝露该层间绝缘膜的表面。
9.如权利要求8所述的方法，其中使用离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的一种来形成该铜阻挡金属层。
10.如权利要求8所述的方法，其中使用离子化PVD方法来形成该铜种层。
11.如权利要求8所述的方法，其中执行铜电镀工艺是通过步骤：
将其中形成该铜种层的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液包括有机催化剂和有机抑制剂；
设定电镀目标范围，使得充分填满该镶嵌图案；以及
将具有1至5A电流的负(-)电源施加至该晶片。
12.如权利要求8所述的方法，其中执行铜电镀工艺是通过步骤：
将其中形成该铜种层的晶片载入至已填入镀铜溶液的电镀设备上，该镀铜溶液包括有机催化剂、有机抑制剂和有机调整剂；
设定电镀目标范围，使得充分填满该镶嵌图案；以及
将具有1至5A电流的负(-)电源施加至该晶片。
13.如权利要求8所述的方法，其中执行铜电抛光工艺包括下列步骤：将具有1至30A电流的正(+)电源施加至该铜层和该铜阻挡金属层；以及，在将其中形成该铜种层的晶片浸入至包括有机催化剂和有机抑制剂的镀铜溶液中的状态下，执行铜电抛光工艺，直到探测到该铜阻挡金属层的电阻，并且该电抛光工艺自行停止。
14.如权利要求8所述的方法，其中执行铜电抛光工艺包括下列步骤：将具有1至30A电流的正(+)电源施加至该铜层和该铜阻挡金属层；以及，在将其中形成该铜种层的晶片浸入至包括有机催化剂、有机抑制剂和有机调整剂的镀铜溶液中的状态下，执行铜电抛光工艺，直到探测到该铜阻挡金属层的电阻，并且该电抛光工艺自行停止。
CNB031475094A 2002-07-11 2003-07-09 在半导体器件中形成铜引线的方法 Expired - Fee Related CN100353519C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR40462/02 2002-07-11
KR40462/2002 2002-07-11
KR1020020040462A KR100559041B1 (ko) 2002-07-11 2002-07-11 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
CN1472794A true CN1472794A (zh) 2004-02-04
CN100353519C CN100353519C (zh) 2007-12-05

Family

ID=30113139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031475094A Expired - Fee Related CN100353519C (zh) 2002-07-11 2003-07-09 在半导体器件中形成铜引线的方法

Country Status (4)

Country Link
US (1) US7098133B2 (zh)
KR (1) KR100559041B1 (zh)
CN (1) CN100353519C (zh)
TW (1) TWI283032B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425505B (zh) * 2008-12-02 2011-10-26 中国科学院微电子研究所 用于测量铜引线是否产生凹型坑的电路版图结构
CN102034737B (zh) * 2009-09-27 2013-01-23 中芯国际集成电路制造(上海)有限公司 金属互连层的制作方法
CN111312595A (zh) * 2020-03-03 2020-06-19 合肥晶合集成电路有限公司 金属互连层的制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866110B1 (ko) * 2002-06-10 2008-10-31 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
IL161771A0 (en) * 2004-05-04 2005-11-20 J G Systems Inc Method and composition to minimize dishing in semiconductor wafer processing
JP2007194540A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 半導体装置の製造方法及び研磨装置
US8264072B2 (en) * 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
KR101762657B1 (ko) * 2011-01-31 2017-07-31 삼성전자주식회사 도전 패턴 구조물 및 이의 형성 방법
US8728934B2 (en) 2011-06-24 2014-05-20 Tessera, Inc. Systems and methods for producing flat surfaces in interconnect structures
US9328427B2 (en) * 2012-09-28 2016-05-03 Sunpower Corporation Edgeless pulse plating and metal cleaning methods for solar cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP3836252B2 (ja) * 1998-04-30 2006-10-25 株式会社荏原製作所 基板のめっき方法
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
JP2000323568A (ja) * 1999-05-11 2000-11-24 Hitachi Ltd 半導体装置およびその製造方法
US6319834B1 (en) 1999-08-18 2001-11-20 Advanced Micro Devices, Inc. Method and apparatus for improved planarity metallization by electroplating and CMP
US6653226B1 (en) * 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
TW444340B (en) * 2000-02-14 2001-07-01 Vanguard Int Semiconduct Corp Method for forming self-aligned copper wire by using electroplating technique
KR20020051155A (ko) * 2000-12-22 2002-06-28 윤종용 전기 도금법을 이용한 반도체 장치의 구리 배선 제조 방법
US6402592B1 (en) * 2001-01-17 2002-06-11 Steag Cutek Systems, Inc. Electrochemical methods for polishing copper films on semiconductor substrates
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US20020115283A1 (en) * 2001-02-20 2002-08-22 Chartered Semiconductor Manufacturing Ltd. Planarization by selective electro-dissolution
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
US20040253809A1 (en) * 2001-08-18 2004-12-16 Yao Xiang Yu Forming a semiconductor structure using a combination of planarizing methods and electropolishing
TW544795B (en) * 2002-02-25 2003-08-01 Nat Science Council Method for monitoring end point of electrolyzing polishing process
US6518185B1 (en) * 2002-04-22 2003-02-11 Advanced Micro Devices, Inc. Integration scheme for non-feature-size dependent cu-alloy introduction
US6706166B2 (en) * 2002-05-06 2004-03-16 Taiwan Semiconductor Manufacturing Co. Ltd. Method for improving an electrodeposition process through use of a multi-electrode assembly
US6649513B1 (en) * 2002-05-15 2003-11-18 Taiwan Semiconductor Manufacturing Company Copper back-end-of-line by electropolish
US6774039B1 (en) * 2002-08-08 2004-08-10 Novellus Systems, Inc. Process scheme for improving electroplating performance in integrated circuit manufacture
US6739953B1 (en) * 2003-04-09 2004-05-25 Lsi Logic Corporation Mechanical stress free processing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425505B (zh) * 2008-12-02 2011-10-26 中国科学院微电子研究所 用于测量铜引线是否产生凹型坑的电路版图结构
CN102034737B (zh) * 2009-09-27 2013-01-23 中芯国际集成电路制造(上海)有限公司 金属互连层的制作方法
CN111312595A (zh) * 2020-03-03 2020-06-19 合肥晶合集成电路有限公司 金属互连层的制作方法

Also Published As

Publication number Publication date
US20040009659A1 (en) 2004-01-15
TW200402111A (en) 2004-02-01
US7098133B2 (en) 2006-08-29
KR20040007863A (ko) 2004-01-28
KR100559041B1 (ko) 2006-03-10
CN100353519C (zh) 2007-12-05
TWI283032B (en) 2007-06-21

Similar Documents

Publication Publication Date Title
TWI598996B (zh) 於半導體元件中製作互連之方法
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
US7129165B2 (en) Method and structure to improve reliability of copper interconnects
US6432821B1 (en) Method of copper electroplating
US6806186B2 (en) Submicron metallization using electrochemical deposition
US5972192A (en) Pulse electroplating copper or copper alloys
US6107186A (en) High planarity high-density in-laid metallization patterns by damascene-CMP processing
US7115510B2 (en) Method for electrochemically processing a workpiece
EP1064417A1 (en) Apparatus and method for electrolytically depositing copper on a semiconductor workpiece
CN1215747C (zh) 通路孔镀铜的方法
KR20020007409A (ko) 상호연결용 구리 금속부를 갖는 집적 회로
US8785321B2 (en) Low resistance and reliable copper interconnects by variable doping
WO2002045142A9 (en) Copper alloy interconnections for integrated circuits and methods of making same
CN100353519C (zh) 在半导体器件中形成铜引线的方法
US20040265562A1 (en) Method of electroplating copper layers with flat topography
US7204924B2 (en) Method and apparatus to deposit layers with uniform properties
CN1771594A (zh) 在图案化的介电层之上电镀铜以增强后续cmp过程的过程均匀性的方法
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
JP4537523B2 (ja) Ｃｕ系埋込配線のパルスメッキ方法
US20060183321A1 (en) Method for reduction of gap fill defects
KR20040058909A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070525

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070525

Address after: North Chungcheong Province

Applicant after: Magnachip Semiconductor, Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: HYNIX SEMICONDUCTOR Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201021

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: MagnaChip Semiconductor, Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20210709