JP2007194540A - 半導体装置の製造方法及び研磨装置 - Google Patents
半導体装置の製造方法及び研磨装置 Download PDFInfo
- Publication number
- JP2007194540A JP2007194540A JP2006013563A JP2006013563A JP2007194540A JP 2007194540 A JP2007194540 A JP 2007194540A JP 2006013563 A JP2006013563 A JP 2006013563A JP 2006013563 A JP2006013563 A JP 2006013563A JP 2007194540 A JP2007194540 A JP 2007194540A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- potential
- metal film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000005498 polishing Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010949 copper Substances 0.000 claims abstract description 166
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910052802 copper Inorganic materials 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000002002 slurry Substances 0.000 claims description 35
- 229910021607 Silver chloride Inorganic materials 0.000 claims description 22
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 229910052715 tantalum Inorganic materials 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 7
- 239000003792 electrolyte Substances 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 abstract description 36
- 238000005260 corrosion Methods 0.000 abstract description 36
- 238000007747 plating Methods 0.000 abstract description 4
- 238000007517 polishing process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 201
- 230000010287 polarization Effects 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- POFFJVRXOKDESI-UHFFFAOYSA-N 1,3,5,7-tetraoxa-4-silaspiro[3.3]heptane-2,6-dione Chemical compound O1C(=O)O[Si]21OC(=O)O2 POFFJVRXOKDESI-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- -1 polymethylsiloxane Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002738 chelating agent Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000010828 elution Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920005830 Polyurethane Foam Polymers 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000009918 complex formation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001739 density measurement Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011496 polyurethane foam Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【目的】配線とバリアメタル界面のコロージョンを抑制する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程（Ｓ１０８）と、バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成するめっき工程（Ｓ１１２）と、前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程（Ｓ１１４）と、を備えたことを特徴とする。
【選択図】 図１
【構成】本発明の一態様の半導体装置の製造方法は、開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程（Ｓ１０８）と、バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成するめっき工程（Ｓ１１２）と、前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程（Ｓ１１４）と、を備えたことを特徴とする。
【選択図】 図１
Description
本発明は、半導体装置の製造方法及び研磨装置に係り、例えば、バリアメタル膜と銅（Ｃｕ）膜とを研磨してダマシン配線を形成する半導体装置の製造方法及び半導体基板を化学機械研磨（ＣＭＰ）するＣＭＰ装置に関する。
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（すなわち、銅含有物、以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
ここで、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約３．９のシリコン酸化膜（ＳｉＯ２膜）から比誘電率ｋが例えば３．０以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。
また、ｌｏｗ−ｋ膜へのＣｕの拡散を防止するために、Ｃｕ膜とｌｏｗ−ｋ膜との間には、タンタル（Ｔａ）等のバリアメタル膜を形成することが一般的である。そして、かかるバリアメタル膜も不要な部分をＣＭＰにより除去し平坦化される。
以上のように、ＬＳＩで使用されるダマシンＣｕ配線はＣＭＰ法により形成されるが、ＣＭＰでＣｕ膜とバリアメタル膜が同時に露出した表面を研磨する場合には、異種金属接触による局部電池が形成される。その結果、ガルバニック・コロージョンが発生する。一般に、ＣＭＰで研磨に使用するスラリー（砥液）は、複数の薬液が混合され、Ｃｕがカソード、バリアメタルがアノードになるように設計される。Ｃｕがアノードになると、Ｃｕ全体が溶解して、配線が消失してしまうからである。この場合、バリアメタル表面で活発なアノード反応（酸化など）が起これば、カソードであるＣｕに電荷が十分に供給されて、コロージョンは発生しにくくなる。また、このようなＣｕ配線のコロージョンを抑制するために、スラリーに水素（Ｈ２）等が溶解された薬液を供給する技術も文献に開示されている（例えば、特許文献１参照）。
ここで、通常使用されているＴａ系材料を用いたバリアメタルの場合には、Ｔａが非常に安定で酸化の進行が遅いため、アノードとなるＴａからカソードとなるＣｕに十分な電荷が供給されない。その結果、Ｔａの替わりにＴａに隣接したＣｕ配線の界面部分が代替アノードになって、その部分が溶解し、スリット状のコロージョンが発生してしまうおそれがあった。このようなＣｕ／Ｔａ界面のスリット状コロージョンは、配線の信頼性を損ない、デバイスの電気特性を悪化させるので、望ましくない。
特開２００３−３３８４６４号公報
本発明は、上述した問題点を克服し、配線とバリアメタル界面のコロージョンを抑制する半導体装置の製造方法、及び配線とバリアメタル界面のコロージョンを抑制することが可能となる研磨装置を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、
開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成する銅含有膜形成工程と、
前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程と、
を備えたことを特徴とする。
開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成する銅含有膜形成工程と、
前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の他の態様の半導体装置の製造方法は、
銅含有膜とバリアメタル膜とが表面に露出した基板にスラリーが供給されたときの前記銅含有膜と前記バリアメタル膜との混成系の電位を測定する測定工程と、
前記測定結果に基づいて、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを前記スラリーを用いて研磨する研磨工程と、
を備えたことを特徴とする。
銅含有膜とバリアメタル膜とが表面に露出した基板にスラリーが供給されたときの前記銅含有膜と前記バリアメタル膜との混成系の電位を測定する測定工程と、
前記測定結果に基づいて、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを前記スラリーを用いて研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の一態様の研磨装置は、
薬液を用いて基板表面を研磨する研磨部と、
前記薬液を電解質として前記基板表面の電位を測定する電位測定部と、
を備えたことを特徴とする。
薬液を用いて基板表面を研磨する研磨部と、
前記薬液を電解質として前記基板表面の電位を測定する電位測定部と、
を備えたことを特徴とする。
本発明によれば、銅含有膜のカソード電流密度とバリアメタル膜のアノード電流密度との差が小さくなるまで、銅含有膜とバリアメタル膜との混成系の電位を調整することができる。よって、バリアメタル膜から銅含有膜に十分な電荷を供給させることができ、配線とバリアメタル界面のコロージョンを抑制することができる。
実施の形態１．
実施の形態１では、ｌｏｗ−ｋ膜の絶縁層にＣｕダマシン配線を形成する場合について、以下、図面を用いて説明する。
実施の形態１では、ｌｏｗ−ｋ膜の絶縁層にＣｕダマシン配線を形成する場合について、以下、図面を用いて説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜の薄膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０２）、キャップ膜を形成するキャップ膜形成工程（Ｓ１０４）、開口部を形成する開口部形成工程（Ｓ１０６）、導電性材料を用いた導電性材料膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程（Ｓ１０８）、シード膜形成工程（Ｓ１１０）、めっき工程（Ｓ１１２）と、Ｃｕ膜研磨工程（Ｓ１１４）、電位測定工程（Ｓ１１６）、電位制御工程（Ｓ１１８）、Ｃｕ膜／バリアメタル（ＢＭ）膜研磨工程（Ｓ１２０）という一連の工程を実施する。
図１において、本実施の形態では、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜の薄膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０２）、キャップ膜を形成するキャップ膜形成工程（Ｓ１０４）、開口部を形成する開口部形成工程（Ｓ１０６）、導電性材料を用いた導電性材料膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程（Ｓ１０８）、シード膜形成工程（Ｓ１１０）、めっき工程（Ｓ１１２）と、Ｃｕ膜研磨工程（Ｓ１１４）、電位測定工程（Ｓ１１６）、電位制御工程（Ｓ１１８）、Ｃｕ膜／バリアメタル（ＢＭ）膜研磨工程（Ｓ１２０）という一連の工程を実施する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２（ａ）において、ｌｏｗ−ｋ膜形成工程として、基板２００の上に多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０の薄膜を例えば２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．０以下の層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを用いたＬＫＤ（Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ：ＪＳＲ製）を用いてｌｏｗ−ｋ膜２２０を形成する。ｌｏｗ−ｋ膜２２０の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。また、ここでは、ｌｏｗ−ｋ膜２２０の下層に位置するデバイス等の形成については説明を省略している。
図２（ｂ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にＣＶＤ法によってキャップ絶縁膜として炭酸化シリコン（ＳｉＯＣ）を例えば膜厚５０ｎｍ堆積することで、ＳｉＯＣ膜２２２の薄膜を形成する。ＳｉＯＣ膜２２２を形成することで、直接リソグラフィを行うことが困難なｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。キャップ絶縁膜の材料として、ＳｉＯＣの他に、ＴＥＯＳ（テトラエトキシシラン）、ＳｉＣ、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＣＨ、およびシラン（ＳｉＨ４）からなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成しても構わない。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。
図２（ｃ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯＣ膜２２２とｌｏｗ−ｋ膜２２０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のバリアメタル膜形成工程（Ｓ１０８）からめっき工程（Ｓ１１２）までを示している。それ以降の工程は後述する。
図３では、図１のバリアメタル膜形成工程（Ｓ１０８）からめっき工程（Ｓ１１２）までを示している。それ以降の工程は後述する。
図３（ａ）において、バリアメタル膜形成工程として、開口部形成工程により形成された開口部１５０及びＳｉＯＣ膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でタンタル（Ｔａ）膜の薄膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Ｔａの他、窒化タンタル（ＴａＮ）等のタンタル系のタンタル含有物質、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等のチタン系のチタン含有物質、もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
図３（ｂ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０（銅含有膜の一例）としてバリアメタル膜２４０が形成された開口部１５０内壁及び基板２００表面に堆積（形成）させる。ここでは、シード膜２５０を例えば膜厚５０ｎｍ堆積させる。
図３（ｃ）において、銅含有膜形成工程の一例となるめっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０（銅含有膜の一例）の薄膜を開口部１５０内及び基板２００表面に堆積させる。ここでは、例えば膜厚８００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
そして、かかる状態から開口部１５０上に堆積した余分なＣｕ膜２６０とバリアメタル膜２４０とをＣＭＰにより除去してダマシン配線を形成することになる。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のＣｕ膜研磨工程（Ｓ１１４）からＣｕ膜／ＢＭ膜研磨工程（Ｓ１２０）までを示している。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のＣｕ膜研磨工程（Ｓ１１４）からＣｕ膜／ＢＭ膜研磨工程（Ｓ１２０）までを示している。
図４（ａ）において、第１のＣＭＰステップとなるＣｕ膜研磨工程として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外にバリアメタル膜２４０の表面に堆積された導電部としての配線層となるシード膜２５０を含むＣｕ膜２６０を研磨除去する。
図５は、ＣＭＰ装置の断面構成を示す概念図である。
ＣＭＰ装置は、研磨部５００の一例となるヘッド５１０、ターンテーブル５２０、研磨パッド５２５、供給ノズル５３０等を備えている。また、ＣＭＰ装置は、接点３１０、参照電極３２０、対向電極３３０等が接続されたポテンシオスタット４００（電位測定部、電流密度測定部の一例）を備えている。研磨パッド５２５が貼付されたターンテーブル５２０を５０〜１２０ｍｉｎ−１（ｒｐｍ）で回転させつつ、基板３００を保持したヘッド５１０により基板３００を研磨パッド５２５に１００〜３００ｈＰａの研磨荷重Ｐで当接させる。ヘッド５１０の回転数は５０〜１２０ｍｉｎ−１（ｒｐｍ）とし、研磨パッド５２５上には、供給ノズル５３０から０．１〜０．２Ｌ／ｍｉｎ（１００〜２００ｍｌ／ｍｉｎ）の流量でスラリー（研磨液）５４０（薬液の一例）を供給する。
ＣＭＰ装置は、研磨部５００の一例となるヘッド５１０、ターンテーブル５２０、研磨パッド５２５、供給ノズル５３０等を備えている。また、ＣＭＰ装置は、接点３１０、参照電極３２０、対向電極３３０等が接続されたポテンシオスタット４００（電位測定部、電流密度測定部の一例）を備えている。研磨パッド５２５が貼付されたターンテーブル５２０を５０〜１２０ｍｉｎ−１（ｒｐｍ）で回転させつつ、基板３００を保持したヘッド５１０により基板３００を研磨パッド５２５に１００〜３００ｈＰａの研磨荷重Ｐで当接させる。ヘッド５１０の回転数は５０〜１２０ｍｉｎ−１（ｒｐｍ）とし、研磨パッド５２５上には、供給ノズル５３０から０．１〜０．２Ｌ／ｍｉｎ（１００〜２００ｍｌ／ｍｉｎ）の流量でスラリー（研磨液）５４０（薬液の一例）を供給する。
そして、まず、図４（ａ）に示すようなＣｕ膜２６０とバリアメタル膜２４０とが露出した状態まで研磨する。
そして、電位測定工程として、Ｃｕ膜２６０とバリアメタル膜２４０とが表面に露出した基板２００に対してＣｕ膜２６０とバリアメタル膜２４０との混成系の電位を測定する。
図５において、Ｃｕ膜２６０とバリアメタル膜２４０との混成系の電位の測定は、外部電源と基板３００を導通させ、外部電源と標準電極、対向電極を接続し、スラリー５４０を電解質として基板３００と標準電極となる参照電極３２０と対向電極３３０とが互いに導通するようにする。すなわち、図５に示すように、基板３００の表面を作用電極としたポテンシオスタット４００と同じ装置構成をＣＭＰ装置に追加すればよい。外部電源と基板３００を導通させる具体的な方法として、ポテンシオスタット４００と接続された接点３１０を、基板３００を保持するＣＭＰ装置のヘッド５１０を介して基板３００の側面（Ｃｕ膜２６０或いはバリアメタル膜２４０が表面に残るベベル部も含む）に接触する位置に設ける。通常はＣｕ膜２６０が基板３００の側面にまで成膜されているため、図５では、基板側面に接点を設けている。そして、ポテンシオスタット４００から接点３１０を通じて基板３００の側面に導通させる。他方、ポテンシオスタット４００と接続された参照電極３２０と対向電極３３０は基板３００からなるべく近い箇所でスラリー５４０に浸漬できるように設ける。ここでは、参照電極３２０と対向電極３３０がスラリー５４０に確実に浸漬するように、ターンテーブル５２０外縁に溝状のスラリー溜りとなる廃液ポット５２２を設け、その部分に参照電極３２０と対向電極３３０を浸漬させるように構成した例を示している。例えば、かかる状態で、対向電極３３０と基板３００との間に電流が流れないようにポテンシオスタット４００で調整しながら電位を測定すればＣｕ膜２６０とバリアメタル膜２４０との混成系の腐食電位を測定することができる。以上のように、作用電極及び参照電極３２０と対向電極３３０の３電極式のポテンシオスタット４００を用いることで抵抗が小さく電流も小さい場合でも精度よく測定することができる。
図５において、Ｃｕ膜２６０とバリアメタル膜２４０との混成系の電位の測定は、外部電源と基板３００を導通させ、外部電源と標準電極、対向電極を接続し、スラリー５４０を電解質として基板３００と標準電極となる参照電極３２０と対向電極３３０とが互いに導通するようにする。すなわち、図５に示すように、基板３００の表面を作用電極としたポテンシオスタット４００と同じ装置構成をＣＭＰ装置に追加すればよい。外部電源と基板３００を導通させる具体的な方法として、ポテンシオスタット４００と接続された接点３１０を、基板３００を保持するＣＭＰ装置のヘッド５１０を介して基板３００の側面（Ｃｕ膜２６０或いはバリアメタル膜２４０が表面に残るベベル部も含む）に接触する位置に設ける。通常はＣｕ膜２６０が基板３００の側面にまで成膜されているため、図５では、基板側面に接点を設けている。そして、ポテンシオスタット４００から接点３１０を通じて基板３００の側面に導通させる。他方、ポテンシオスタット４００と接続された参照電極３２０と対向電極３３０は基板３００からなるべく近い箇所でスラリー５４０に浸漬できるように設ける。ここでは、参照電極３２０と対向電極３３０がスラリー５４０に確実に浸漬するように、ターンテーブル５２０外縁に溝状のスラリー溜りとなる廃液ポット５２２を設け、その部分に参照電極３２０と対向電極３３０を浸漬させるように構成した例を示している。例えば、かかる状態で、対向電極３３０と基板３００との間に電流が流れないようにポテンシオスタット４００で調整しながら電位を測定すればＣｕ膜２６０とバリアメタル膜２４０との混成系の腐食電位を測定することができる。以上のように、作用電極及び参照電極３２０と対向電極３３０の３電極式のポテンシオスタット４００を用いることで抵抗が小さく電流も小さい場合でも精度よく測定することができる。
図６は、ＣｕとＴａ等の分極曲線を示す図である。
上述したように、一般に、ＣＭＰで研磨に使用するスラリーは、Ｃｕがカソード、バリアメタルがアノードになるように設計される。Ｃｕがアノードになると、Ｃｕ全体が溶解して、配線が消失してしまうからである。この場合、バリアメタル表面で活発なアノード反応（酸化など）が起これば、カソードであるＣｕに電荷が十分に供給されて、コロージョンは発生しにくくなる。しかし、通常使用されているＴａ系バリアメタルの場合には、Ｔａが非常に安定で酸化の進行が遅いため、ＴａからＣｕに十分な電荷が供給されず、替わりにＴａに隣接したＣｕ配線部が代替アノードになって、その部分が溶解、コロージョンとなる。ここでさらに詳述すると、アノードでもアノード電流とカソード電流の両方が流れているが、アノード電流の方が大きいのでアノードとして作用しているだけである。カソードでも同様に、カソード電流とアノード電流の両方が流れているが、カソード電流の方が大きく、カソードとして作用する。測定でアノード電流とカソード電流のそれぞれの絶対値を求めることはできないが、アノード電流とカソード電流の差を測定することはできる。以下では、アノード電流とカソード電流の差が正値である場合には、これを単にアノード電流、負値である場合にはその絶対値を単にカソード電流と呼ぶことにする。
上述したように、一般に、ＣＭＰで研磨に使用するスラリーは、Ｃｕがカソード、バリアメタルがアノードになるように設計される。Ｃｕがアノードになると、Ｃｕ全体が溶解して、配線が消失してしまうからである。この場合、バリアメタル表面で活発なアノード反応（酸化など）が起これば、カソードであるＣｕに電荷が十分に供給されて、コロージョンは発生しにくくなる。しかし、通常使用されているＴａ系バリアメタルの場合には、Ｔａが非常に安定で酸化の進行が遅いため、ＴａからＣｕに十分な電荷が供給されず、替わりにＴａに隣接したＣｕ配線部が代替アノードになって、その部分が溶解、コロージョンとなる。ここでさらに詳述すると、アノードでもアノード電流とカソード電流の両方が流れているが、アノード電流の方が大きいのでアノードとして作用しているだけである。カソードでも同様に、カソード電流とアノード電流の両方が流れているが、カソード電流の方が大きく、カソードとして作用する。測定でアノード電流とカソード電流のそれぞれの絶対値を求めることはできないが、アノード電流とカソード電流の差を測定することはできる。以下では、アノード電流とカソード電流の差が正値である場合には、これを単にアノード電流、負値である場合にはその絶対値を単にカソード電流と呼ぶことにする。
また、ＬＳＩで使用される配線は、配線主材料（Ｃｕなど）とバリアメタル（Ｔａなど）の少なくとも２種類のメタルから構成される。そのため、其々の金属単独の腐食だけではなく、配線とバリアメタルが混在する混成系の腐食を考える必要がある。この場合は、まず配線（Ｃｕなど）とバリアメタル（Ｔａなど）のそれぞれについて分極曲線を作成する。分極曲線とは、図６に示すような各電極（ＣｕやＴａ）の電位（Ｅ）の変化に伴う電流密度（ｉ）変化を、Ｅと電流密度（ｉ）の絶対値の対数（ｌｏｇ｜ｉ｜）の関係で示したものである。二つの分極曲線の交点付近が混成系における腐食電位（Ｅｃｏｒｒ）、および腐食電流密度（ｉｃｏｒｒ）に相当する。
図６においては、縦軸に電流密度対数値、横軸に電位を示している。そして、図６では、電解質となるスラリー５４０（薬液の一例）として、市販スラリーであるＣＭＳ７４ｘｘ（ＪＳＲ株式会社製）を用いた場合の分極曲線を示している。ＣｕとＴａの２種類のメタルが同時に電極として存在している混成系の腐食電位は、通常カソード側のＣｕの自然電位とアノード側のＴａの自然電位との間に位置することになり、図６に示す分極曲線からは、二つの分極曲線の交点付近となる概略−０．２ＶｖｓＡｇ／ＡｇＣｌ付近になることがわかる。ＣｕとＴａの２種類のメタルが同時に電極として存在している混成系の腐食電位は、上述したように通常Ｃｕの自然電位とＴａの自然電位との間に位置することになるため電位が負側に多少でもシフトした場合にはＣｕとＴａの電流密度の差が非常に大きくなってしまう。例えば、Ｃｕ上に流れるカソード電流密度の絶対値は、Ｔａ上で流れるアノード電流密度の絶対値の３０倍程度になってしまう。かかるアノード電流とカソード電流の不均衡はＣｕ／Ｔａ界面での電荷授受の過不足を生じ、界面でのコロージョンを招くことになる。ＣｕとＴｉの２種類のメタルが同時に電極として存在している混成系の腐食電位も概略同様である。
ここで、図６において、Ｃｕ上の電流密度とＴａ上の電流密度の差は、＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの電位領域で小さく或いは最小になる。これは、かかる電位になるとＣｕ上にＣｕ錯体の保護膜が形成されることでアノード反応が抑制されＣｕの電流密度が下がるためと考えられる。すでに述べたとおり、スリット状の腐食（コロージョン）はＣｕ上とバリアメタル上の反応電流密度の不均衡で発生するので、電流密度の差が最小となる電位領域でＣＭＰを行うことが、腐食防止に有効である。
図７は、他のスラリーを用いた場合のＣｕとＴａ等の分極曲線を示す図である。
図７では、電解質となるスラリー５４０（薬液の一例）として、市販スラリーであるＣＭＳ８３ｘｘ（ＪＳＲ株式会社製）を用いた場合の分極曲線を示している。ＣｕとＴａの２種類のメタルが同時に電極として存在している混成系の腐食電位は、図７に示す分極曲線からは、二つの分極曲線の交点付近となる概略０ＶｖｓＡｇ／ＡｇＣｌ付近になることがわかる。また、混成系の腐食電位は、上述したように通常Ｃｕの自然電位とＴａの自然電位との間に位置することになるため電位が負側に多少でもシフトした場合にはＣｕとＴａの電流密度の差が非常に大きくなってしまう点で同様である。そして、図７において、Ｃｕ上の電流密度とＴａ上の電流密度の差は、＋０．８〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの電位領域で小さく或いは最小になる。すでに述べたとおり、スリット状の腐食（コロージョン）はＣｕ上とバリアメタル上の反応電流密度の不均衡で発生するので、電流密度の差が最小となる電位領域でＣＭＰを行うことが、腐食防止に有効である。
図７では、電解質となるスラリー５４０（薬液の一例）として、市販スラリーであるＣＭＳ８３ｘｘ（ＪＳＲ株式会社製）を用いた場合の分極曲線を示している。ＣｕとＴａの２種類のメタルが同時に電極として存在している混成系の腐食電位は、図７に示す分極曲線からは、二つの分極曲線の交点付近となる概略０ＶｖｓＡｇ／ＡｇＣｌ付近になることがわかる。また、混成系の腐食電位は、上述したように通常Ｃｕの自然電位とＴａの自然電位との間に位置することになるため電位が負側に多少でもシフトした場合にはＣｕとＴａの電流密度の差が非常に大きくなってしまう点で同様である。そして、図７において、Ｃｕ上の電流密度とＴａ上の電流密度の差は、＋０．８〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの電位領域で小さく或いは最小になる。すでに述べたとおり、スリット状の腐食（コロージョン）はＣｕ上とバリアメタル上の反応電流密度の不均衡で発生するので、電流密度の差が最小となる電位領域でＣＭＰを行うことが、腐食防止に有効である。
以上のように、ここでは２例のスラリーの分極曲線を示したが、その他多くのスラリーを評価した結果も、同様の電位範囲でＣｕとバリアメタルの電流密度差が小さく或いは最小であった。このことからも、Ｃｕ膜２６０とバリアメタル膜２４０との混成系の電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの電位領域になるように調整することが、一般的に腐食防止に有効であることが言える。さらに望ましくは＋０．８〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの電位領域になるように調整することが好適である。
よって、電位制御工程として、上述した工程で測定された結果、Ｃｕ膜２６０とバリアメタル膜２４０との混成系の電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌよりも卑である場合には、混成系の電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるようにポテンシオスタット４００で調整する。すなわち、接点３１０を介して基板３００に電圧を印加することで調整する。
そして、図４（ｂ）において、Ｃｕ膜研磨工程の後半として、基板３００に電圧を印加しながら基板３００の表面に露出したＣｕ膜２６０とバリアメタル膜２４０とを開口部１５０以外の基板３００表面にＣｕ膜２６０が無くなるまで研磨する。
混成系の電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるようにポテンシオスタット４００で調整することで、作用電極がＣｕとＴａの複合電極であるので、Ｔａの電位と共にＣｕの電位も＋０．６ＶｖｓＡｇ／ＡｇＣｌ以上になり、Ｃｕ上でも酸化や錯体形成などのアノード反応が進行する。一般に現在市販されているＣｕ−ＣＭＰ用スラリーでは、Ｃｕの自然電位が−０．２〜＋０．５ＶｖｓＡｇ／ＡｇＣｌであるので、外部電源による電位操作でＣｕの電位を＋０．６ＶｖｓＡｇ／ＡｇＣｌ程度に変えても、Ｔａの電位変化に比べて大きな電位変化はなく、ＣｕのＣＭＰに悪影響が現れる懸念は非常に少ない。ただしＣｕの電位を＋１．０ＶｖｓＡｇ／ＡｇＣｌよりも大きい程まで貴にすると、今度はＣｕのアノード反応が急激に進み、溶解する可能性があるので、Ｃｕの電位は＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌであることが望ましい。
ここで、作用電極となる基板３００への導通は、基板３００側面からの接触に限らず、基板３００の裏面に接触するように接点３１０を設けても構わない。かかる方法でもシリコンウェハを介してＣｕ膜２６０とバリアメタル膜２４０とに導通させることができる。また、基板３００の側面もしくは裏面に接触するような接点を設ける場合に、接点３１０の数に限定を設けるものでもない。一つ又は複数の接点を設けても良い。また、接点３１０の配置位置にも限定を設けるものでもない。最適な数や配置を選べばよい。
また、Ｃｕ膜２６０とバリアメタル膜２４０とに導通させる方法として、研磨パッド５２５などの研磨面に基板３００表面のＣｕおよびバリアメタルに接触するような接点を設けてもよい。また、研磨パッド５２５は必ずしも従来から用いられている発泡ポリウレタンなどの樹脂製でなく、一例として、導電性を有する材料で形成されたパッドにより基板３００表面のＣｕ膜２６０とバリアメタル膜２４０とに導通させてもよい。例えば、導電性パッドとして、カーボン製のパッドなどが好適である。
また、図５の例では、参照電極３２０と対向電極３３０がスラリー５４０に確実に浸漬するように、ターンテーブル５２０外縁に溝状のスラリー溜りを設け、その部分にこれらの電極を浸漬させたがこれに限るものではない。例えば、研磨パッド５２５上に流れるスラリー５４０に直接、参照電極３２０と対向電極３３０を接触させてもかまわない。
また、上述した例では、＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌの範囲でＣｕ膜２６０とバリアメタル膜２４０との電流密度差が最小になっていたが、今後いろいろなスラリーが開発されるのに伴い、他の電位領域でＣｕとバリアメタルの電流密度差が最小になることも予測される。その場合は、＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌにこだわることなく、最適な電位範囲を選ぶことができる。Ｃｕ膜２６０の電流密度がバリアメタル膜２４０の電流密度の３倍以内になるように最適な電位範囲を調整すると好適である。
以上のように作用電極の電位を高くするアノード分極は、特にＣｕ−ＣＭＰ処理の後半で、Ｃｕ膜２６０とバリアメタル膜２４０との両方が基板３００表面に露出した状態で実施することが効果的である。後述する第２のＣＭＰステップとなるＣｕ膜／ＢＭ膜研磨工程（ＢＭ−ＣＭＰ）用のスラリーに比べ、第１のＣＭＰステップとなるＣｕ膜研磨工程（Ｃｕ−ＣＭＰ）用のスラリーの方がエッチング作用が強いためコロージョンが生じやすい。よって、Ｃｕ−ＣＭＰ処理で電位制御を行なうことがより効果的となる。この場合には、ＣＭＰの途中でバリアメタル膜２４０が露出した時点で、電位測定すればよい。バリアメタル膜２４０の露出は、エンドポイントディテクタで検出すればよい。また、後述する第２のＣＭＰステップとなるＣｕ膜／ＢＭ膜研磨工程（ＢＭ−ＣＭＰ）でも基板３００表面のＣｕ膜２６０とバリアメタル膜２４０とに導通がとれる間は、同様の電位制御を行なうことが望ましい。
また、ＣＭＰ中にスラリー成分の吸着などでＣｕやバリアメタルの電位が変化する場合もある。通常は電位調整範囲が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌと広いので電位の設定を再設定する必要は生じにくいが、必要に応じてＣＭＰ中に適宜、混成系の電位測定を行って、その都度、電位の設定をやり直しても構わない。
図８は、ＣｕのｐＨ−電位図（Ｐｏｕｒｂａｉｘ Ｄｉａｇｒａｍ）を示す図である。
上述した電位制御によりアノード分極を行なうとバリアメタル膜２４０上だけでなく、Ｃｕ膜２６０上でもアノード反応が同時に進行する。しかしながら、Ｃｕ膜２６０のアノード反応がアノード酸化であれば腐食の問題はないので、図８からわかるように、極力Ｃｕの溶出が起こりにくく酸化が進行しやすい中性からアルカリ性領域（ｐＨ４以上）に、スラリー５４０を調整することが望ましい。中性からアルカリ性のスラリーは、バリアメタルの酸化を促進する上でも有利である。このようなｐＨ領域ではアノード反応を進めるために電位を貴にシフトしても、Ｃｕは溶解せずにＣｕ２Ｏ、ＣｕＯといった酸化膜の形成が進行する。スラリー５４０中にキレート剤（有機酸など）が含まれる場合には、Ｃｕ−有機酸錯体が形成されるが、難溶性錯体が形成されればＣｕ表面が不動態化されることもある。一方アノード反応がＣｕの溶出となる恐れがあるスラリー組成の場合には、予め難溶性のキレート剤、防食剤や界面活性剤などを添加してＣｕ表面に保護膜を作るように組成を調整するとよい。もしくは難溶性のキレート剤またはＣｕの溶出が起こらない電位領域内で、バリアメタル膜２４０のアノード酸化を行うようにするとよい。
上述した電位制御によりアノード分極を行なうとバリアメタル膜２４０上だけでなく、Ｃｕ膜２６０上でもアノード反応が同時に進行する。しかしながら、Ｃｕ膜２６０のアノード反応がアノード酸化であれば腐食の問題はないので、図８からわかるように、極力Ｃｕの溶出が起こりにくく酸化が進行しやすい中性からアルカリ性領域（ｐＨ４以上）に、スラリー５４０を調整することが望ましい。中性からアルカリ性のスラリーは、バリアメタルの酸化を促進する上でも有利である。このようなｐＨ領域ではアノード反応を進めるために電位を貴にシフトしても、Ｃｕは溶解せずにＣｕ２Ｏ、ＣｕＯといった酸化膜の形成が進行する。スラリー５４０中にキレート剤（有機酸など）が含まれる場合には、Ｃｕ−有機酸錯体が形成されるが、難溶性錯体が形成されればＣｕ表面が不動態化されることもある。一方アノード反応がＣｕの溶出となる恐れがあるスラリー組成の場合には、予め難溶性のキレート剤、防食剤や界面活性剤などを添加してＣｕ表面に保護膜を作るように組成を調整するとよい。もしくは難溶性のキレート剤またはＣｕの溶出が起こらない電位領域内で、バリアメタル膜２４０のアノード酸化を行うようにするとよい。
図４（ｃ）において、第２のＣＭＰステップとなるＣｕ膜／ＢＭ膜研磨工程として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外にＳｉＯＣ膜２２２の表面に堆積されたバリアメタル膜２４０と開口部上の余分なシード膜２５０を含むＣｕ膜２６０を研磨除去する。そして、図４（ｃ）に示すように平坦化することでダマシン配線を形成することができる。上述したように、第２のＣＭＰステップとなるＣｕ膜／ＢＭ膜研磨工程（ＢＭ−ＣＭＰ）でも基板３００表面のＣｕ膜２６０とバリアメタル膜２４０とに導通がとれる間は、上述した電位制御を行なうことが望ましい。よって、装置構成も図５と同様の装置構成にすればよい。スラリーの種類や研磨速度等は、適宜選択すればよい。
図９は、電位制御しないでＣｕダマシン配線を形成した場合の様子を説明するための概念図である。
図１０は、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合の様子を説明するための概念図である。
図９に示すように、電位制御しないでＣｕダマシン配線を形成した場合には、バリアメタル膜２４０上のアノード電流が小さいため、アノード反応が小さくバリアメタル膜２４０の酸化膜となるＭＯｘ２４２が十分に形成されない。そのため、十分な電荷がＣｕ膜２６０へと供給されないため、Ｃｕ膜２６０とバリアメタル膜２４０との界面でＣｕ膜２６０自身が代替アノードとなり溶解してコロージョンが発生してしまう。そして、代替アノードによって供給された電荷によりＣｕ膜２６０上のＣｕ錯体２６２を還元する。これに対して、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合には、図１０に示すように、一方でバリアメタル膜２４０のアノード反応が促進され、他方でＣｕ膜２６０上のＣｕ錯体２６２の形成が促進されることによりＣｕ膜２６０のアノード反応は抑制される。そのためＣｕ膜２６０上のカソード電流とバリアメタル膜２４０上のアノード電流との差が小さくなり、すなわち、Ｃｕ錯体２６２を還元するための十分な電荷がバリアメタル膜２４０側からＣｕ膜２６０側へと供給されるためコロージョンを抑制することができる。以下、具体的な表面ＳＥＭ写真を示す。
図１０は、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合の様子を説明するための概念図である。
図９に示すように、電位制御しないでＣｕダマシン配線を形成した場合には、バリアメタル膜２４０上のアノード電流が小さいため、アノード反応が小さくバリアメタル膜２４０の酸化膜となるＭＯｘ２４２が十分に形成されない。そのため、十分な電荷がＣｕ膜２６０へと供給されないため、Ｃｕ膜２６０とバリアメタル膜２４０との界面でＣｕ膜２６０自身が代替アノードとなり溶解してコロージョンが発生してしまう。そして、代替アノードによって供給された電荷によりＣｕ膜２６０上のＣｕ錯体２６２を還元する。これに対して、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合には、図１０に示すように、一方でバリアメタル膜２４０のアノード反応が促進され、他方でＣｕ膜２６０上のＣｕ錯体２６２の形成が促進されることによりＣｕ膜２６０のアノード反応は抑制される。そのためＣｕ膜２６０上のカソード電流とバリアメタル膜２４０上のアノード電流との差が小さくなり、すなわち、Ｃｕ錯体２６２を還元するための十分な電荷がバリアメタル膜２４０側からＣｕ膜２６０側へと供給されるためコロージョンを抑制することができる。以下、具体的な表面ＳＥＭ写真を示す。
図１１は、電位制御しないでＣｕダマシン配線を形成した場合の表面ＳＥＭ写真を示す図である。
図１２は、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合の表面ＳＥＭ写真を示す図である。
図１１及び図１２では、絶縁膜としてｌｏｗ−ｋ膜２２０ではなく、ＳｉＯ２系の材料を用いた場合を示している。図１１に示すように、電位制御しないでＣｕダマシン配線を形成した場合には、Ｃｕと絶縁膜内側のバリアメタルとの界面でコロージョンが発生していることがわかる。他方、図１２に示すように、電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合には、コロージョンが発生していないことがわかる。
図１２は、実施の形態１における電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合の表面ＳＥＭ写真を示す図である。
図１１及び図１２では、絶縁膜としてｌｏｗ−ｋ膜２２０ではなく、ＳｉＯ２系の材料を用いた場合を示している。図１１に示すように、電位制御しないでＣｕダマシン配線を形成した場合には、Ｃｕと絶縁膜内側のバリアメタルとの界面でコロージョンが発生していることがわかる。他方、図１２に示すように、電位制御を行いながらＣＭＰ処理してＣｕダマシン配線を形成した場合には、コロージョンが発生していないことがわかる。
実施の形態２．
実施の形態１では、図５に示すように基板３００の側面或いは裏面に接点３１０を配置することで、ＣＭＰ処理をしながら、或いはＣＭＰ処理の途中で電位測定を行なうことができる構成としていたが、これに限るものではない。
例えば、使用するスラリー５４０中におけるＴａの自然電位を測定する。自然電位とはＴａの試験片をスラリー５４０に浸漬しただけの状態で、参照電極とＴａ試験片との間に電流が流れないようにポテンシオスタットで調整しながら測定した電位である。Ｔａの表面に付着物や反応膜がない場合には、自然電位と腐食電位は一致するが、一般的には大気中で保管した金属膜の表面には何らかの付着物等があるので、自然電位と腐食電位が一致することは稀である。次いで測定した自然電位が＋０．６ＶｖｓＡｇ／ＡｇＣｌ未満であった場合には、電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるように外部電源から電位を操作する。そして、かかる電位操作と同じだけ図５に示すＣＭＰ装置でも電圧を印加する。その状態でＣＭＰを行うようにしてもよい。Ｔａの電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるように制御した場合、基板３００表面の作用電極がＣｕ膜２６０とＴａのバリアメタル膜２４０との複合電極であるので、Ｃｕの電位もＴａと同じく＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌにすることができる。よって、実施の形態１と同様の効果を得ることができる。
実施の形態１では、図５に示すように基板３００の側面或いは裏面に接点３１０を配置することで、ＣＭＰ処理をしながら、或いはＣＭＰ処理の途中で電位測定を行なうことができる構成としていたが、これに限るものではない。
例えば、使用するスラリー５４０中におけるＴａの自然電位を測定する。自然電位とはＴａの試験片をスラリー５４０に浸漬しただけの状態で、参照電極とＴａ試験片との間に電流が流れないようにポテンシオスタットで調整しながら測定した電位である。Ｔａの表面に付着物や反応膜がない場合には、自然電位と腐食電位は一致するが、一般的には大気中で保管した金属膜の表面には何らかの付着物等があるので、自然電位と腐食電位が一致することは稀である。次いで測定した自然電位が＋０．６ＶｖｓＡｇ／ＡｇＣｌ未満であった場合には、電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるように外部電源から電位を操作する。そして、かかる電位操作と同じだけ図５に示すＣＭＰ装置でも電圧を印加する。その状態でＣＭＰを行うようにしてもよい。Ｔａの電位が＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌになるように制御した場合、基板３００表面の作用電極がＣｕ膜２６０とＴａのバリアメタル膜２４０との複合電極であるので、Ｃｕの電位もＴａと同じく＋０．６〜＋１．０ＶｖｓＡｇ／ＡｇＣｌにすることができる。よって、実施の形態１と同様の効果を得ることができる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。実施の形態では、絶縁膜として、ｌｏｗ−ｋ膜２２０を用いたがこれに限るものではなく、その他の絶縁材料を用いた場合であっても構わない。例えば、シリコン酸化膜（ＳｉＯ２）であっても構わない。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法、研磨方法及び研磨装置は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
１５０ 開口部
２００ 基板
２２０ ｌｏｗ−ｋ膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
４００ ポテンシオスタット
５００ 研磨部
５１０ ヘッド
５２０ ターンテーブル
５２５ 研磨パッド
５３０ 供給ノズル
２００ 基板
２２０ ｌｏｗ−ｋ膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
４００ ポテンシオスタット
５００ 研磨部
５１０ ヘッド
５２０ ターンテーブル
５２５ 研磨パッド
５３０ 供給ノズル
Claims (5)
- 開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成する銅含有膜形成工程と、
前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記銅含有膜と前記バリアメタル膜との混成系の電位が０．６〜１．０ＶｖｓＡｇ／ＡｇＣｌになるように前記電圧を印加することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記バリアメタル膜の材料として、タンタル（Ｔａ）含有材料とチタン（Ｔｉ）含有材料とのいずれかを用いることを特徴とする請求項１記載の半導体装置の製造方法。
- 銅含有膜とバリアメタル膜とが表面に露出した基板にスラリーが供給されたときの前記銅含有膜と前記バリアメタル膜との混成系の電位を測定する測定工程と、
前記測定結果に基づいて、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを前記スラリーを用いて研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 薬液を用いて基板表面を研磨する研磨部と、
前記薬液を電解質として前記基板表面の電位を測定する電位測定部と、
を備えたことを特徴とする研磨装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006013563A JP2007194540A (ja) | 2006-01-23 | 2006-01-23 | 半導体装置の製造方法及び研磨装置 |
| US11/652,505 US20070173056A1 (en) | 2006-01-23 | 2007-01-12 | Semiconductor device fabrication method and polishing apparatus |
| CNA2007100043331A CN101009240A (zh) | 2006-01-23 | 2007-01-23 | 半导体器件制造方法和抛光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006013563A JP2007194540A (ja) | 2006-01-23 | 2006-01-23 | 半導体装置の製造方法及び研磨装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007194540A true JP2007194540A (ja) | 2007-08-02 |
Family
ID=38286090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006013563A Pending JP2007194540A (ja) | 2006-01-23 | 2006-01-23 | 半導体装置の製造方法及び研磨装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070173056A1 (ja) |
| JP (1) | JP2007194540A (ja) |
| CN (1) | CN101009240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009102694A (ja) * | 2007-10-23 | 2009-05-14 | Ebara Corp | 電解複合研磨方法 |
| JP2010198869A (ja) * | 2009-02-24 | 2010-09-09 | Advanced Systems Japan Inc | スルーシリコンビア構造を有するウエハーレベルコネクタ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842614B2 (en) * | 2007-01-04 | 2010-11-30 | Fujitsu Limited | Method for manufacturing semiconductor device and polisher used in the method for manufacturing semiconductor device |
| JP5498751B2 (ja) * | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9425092B2 (en) | 2013-03-15 | 2016-08-23 | Applied Materials, Inc. | Methods for producing interconnects in semiconductor devices |
| KR102326505B1 (ko) | 2015-08-19 | 2021-11-16 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129160B2 (en) * | 2002-08-29 | 2006-10-31 | Micron Technology, Inc. | Method for simultaneously removing multiple conductive materials from microelectronic substrates |
| JP2002093761A (ja) * | 2000-09-19 | 2002-03-29 | Sony Corp | 研磨方法、研磨装置、メッキ方法およびメッキ装置 |
| US6722942B1 (en) * | 2001-05-21 | 2004-04-20 | Advanced Micro Devices, Inc. | Chemical mechanical polishing with electrochemical control |
| JP2003113500A (ja) * | 2001-10-03 | 2003-04-18 | Toshiba Corp | 電解研磨方法 |
| CN1444259A (zh) * | 2002-03-12 | 2003-09-24 | 株式会社东芝 | 半导体器件的制造方法 |
| JP2003342800A (ja) * | 2002-05-21 | 2003-12-03 | Sony Corp | 研磨方法および研磨装置、並びに半導体装置の製造方法 |
| KR100559041B1 (ko) * | 2002-07-11 | 2006-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성 방법 |
-
2006
- 2006-01-23 JP JP2006013563A patent/JP2007194540A/ja active Pending
-
2007
- 2007-01-12 US US11/652,505 patent/US20070173056A1/en not_active Abandoned
- 2007-01-23 CN CNA2007100043331A patent/CN101009240A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009102694A (ja) * | 2007-10-23 | 2009-05-14 | Ebara Corp | 電解複合研磨方法 |
| JP2010198869A (ja) * | 2009-02-24 | 2010-09-09 | Advanced Systems Japan Inc | スルーシリコンビア構造を有するウエハーレベルコネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009240A (zh) | 2007-08-01 |
| US20070173056A1 (en) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518184B1 (en) | Enhancement of an interconnect | |
| US6841466B1 (en) | Method of selectively making copper using plating technology | |
| JP4901301B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
| JP3904578B2 (ja) | 半導体装置の製造方法 | |
| JP2008300652A (ja) | 半導体装置の製造方法 | |
| US20020115283A1 (en) | Planarization by selective electro-dissolution | |
| JP2007194540A (ja) | 半導体装置の製造方法及び研磨装置 | |
| US20040121583A1 (en) | Method for forming capping barrier layer over copper feature | |
| JP4864402B2 (ja) | 半導体装置の製造方法 | |
| KR100783223B1 (ko) | 반도체 장치 제조 방법 | |
| JP2007115980A (ja) | 半導体装置及びその製造方法 | |
| KR100859899B1 (ko) | 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 | |
| JP2010225682A (ja) | 半導体装置およびその製造方法 | |
| JP5823359B2 (ja) | 半導体装置の製造方法 | |
| JP4746443B2 (ja) | 電子部品の製造方法 | |
| US7541279B2 (en) | Method for manufacturing semiconductor device | |
| JP4943111B2 (ja) | 半導体装置の製造方法 | |
| US20110297551A1 (en) | Method for fabricating electronic component and electro-plating apparatus | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US7597787B2 (en) | Methods and apparatuses for electrochemical deposition | |
| KR20040111084A (ko) | 반도체 장치의 제조 방법 | |
| JP2006120664A (ja) | 半導体装置の製造方法 | |
| JP2009246228A (ja) | 研磨方法及び半導体装置の製造方法 | |
| JP2010003906A (ja) | 半導体装置及びその製造方法 | |
| KR100772252B1 (ko) | 구리 배선의 제조 방법 |