JP2007115980A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007115980A JP2007115980A JP2005307304A JP2005307304A JP2007115980A JP 2007115980 A JP2007115980 A JP 2007115980A JP 2005307304 A JP2005307304 A JP 2005307304A JP 2005307304 A JP2005307304 A JP 2005307304A JP 2007115980 A JP2007115980 A JP 2007115980A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- dummy
- film
- dummy wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Abstract
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成された層間絶縁膜2と、層間絶縁膜2上に形成された層間絶縁膜と、層間絶縁膜2内に形成され、プラグ接続部3aを有する配線3と、層間絶縁膜内に形成され、プラグ接続部3aに接続されたビアプラグと、層間絶縁膜2内かつプラグ接続部3aの近傍に形成された複数の第1のダミー配線4と、層間絶縁膜2内かつプラグ接続部3aを除く配線3の部分の近傍に形成され、第1のダミー配線4より小さい幅及び第1のダミー配線4より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線5とを備えている。
【選択図】図2
Description
以下、図面を参照しながら第1の実施の形態を説明する。図1は本実施の形態に係る半導体装置の模式的な縦断面図であり、図2は本実施の形態に係る半導体装置の模式的な横断面図であり、図3(a)及び図3(b)は本実施の形態に係る他の半導体装置の模式的な横断面図である。
以下、実験例について説明する。本実験例では、配線溝の近傍にダミー配線溝を形成した状態で、めっき膜を形成した場合における配線の初期不良率とストレスマイグレーション不良率を調べた。また、ビアプラグ接続領域とビアプラグ非接続部において、配線中の様子を観察した。
以下、図面を参照しながら第2の実施の形態を説明する。本実施の形態では、第1の領域にダミー配線を配置しない例について説明する。なお、第1の実施の形態と同様の部材においては同じ符号を付しており、第1の実施の形態で説明した内容と重複する内容については説明を省略する。図15は本実施の形態に係る半導体装置の模式的な縦断面図であり、図16は本実施の形態に係る半導体装置の模式的な横断面図である。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、
前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、
前記第1の絶縁膜内かつ前記プラグ接続部の近傍に形成された複数の第1のダミー配線と、
前記第1の絶縁膜内かつ前記プラグ接続部を除く前記配線の部分の近傍に形成され、前記第1のダミー配線より小さい幅及び前記第1のダミー配線より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線と
を具備することを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、
前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、
前記第1の絶縁膜内であって、前記プラグ接続部における前記プラグが接続された領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域外かつ前記配線の近傍に形成され、0.5μm以下の幅及び25%以上のパターン被覆率を有する複数のダミー配線と
を具備することを特徴とする半導体装置。 - 前記配線は、0.3μm以上の幅を有することを特徴とする請求項1又は2記載の半導体装置。
- 請求項1又は請求項2記載の半導体装置を製造する半導体装置の製造方法であって、
前記半導体基板上に、第1の絶縁膜を形成し、
前記第1の絶縁膜における前記配線を形成する位置に配線溝を形成し、かつ前記第1の絶縁膜における前記第1及び第2のダミー配線或いは前記ダミー配線を形成する位置にダミー配線溝を形成し、
めっき法を用いて、前記配線溝内に前記配線を形成し、かつ前記ダミー配線溝内に前記第1及び第2のダミー配線或いは前記ダミー配線を形成し、
前記配線と前記第1及び第2のダミー配線或いは前記ダミー配線が形成された前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜における前記プラグを形成する位置にホールを形成し、
前記ホール内に前記プラグを形成する
ことを特徴とする半導体装置の製造方法。 - 前記第2のダミー配線或いは前記ダミー配線のレイアウトは、
前記配線のレイアウトを取得し、前記配線のレイアウト上で、前記配線を除いた領域の全面に前記第2のダミー配線或いは前記ダミー配線を発生させるステップと、
前記プラグのレイアウトを取得し、前記配線のレイアウト上で、前記プラグ接続部の近傍の領域、或いは前記プラグ接続部における前記プラグが接続される領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域を設定するステップと、
前記配線のレイアウト上で、前記第2のダミー配線のうち前記プラグ接続部の近傍の領域に存在する前記第2のダミー配線を削除し、或いは前記ダミー配線のうち前記プラグ接続部における前記プラグが接続される領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域に存在する前記ダミー配線を削除するステップと
に基づいて作製されることを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307304A JP2007115980A (ja) | 2005-10-21 | 2005-10-21 | 半導体装置及びその製造方法 |
US11/583,698 US7521803B2 (en) | 2005-10-21 | 2006-10-20 | Semiconductor device having first and second dummy wirings varying in sizes/coverage ratios around a plug connecting part |
CN200610162720.3A CN100477200C (zh) | 2005-10-21 | 2006-10-23 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307304A JP2007115980A (ja) | 2005-10-21 | 2005-10-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007115980A true JP2007115980A (ja) | 2007-05-10 |
Family
ID=37996958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005307304A Pending JP2007115980A (ja) | 2005-10-21 | 2005-10-21 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7521803B2 (ja) |
JP (1) | JP2007115980A (ja) |
CN (1) | CN100477200C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117761A (ja) * | 2007-11-09 | 2009-05-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009302372A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 半導体装置 |
JP2010238146A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体基板配線設計支援装置及びその制御方法 |
JP2012033527A (ja) * | 2010-07-28 | 2012-02-16 | Fujitsu Semiconductor Ltd | 配線構造及び配線構造の形成方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267933A (ja) | 2009-05-18 | 2010-11-25 | Elpida Memory Inc | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 |
US8754508B2 (en) * | 2012-08-29 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure to increase resistance to electromigration |
SG11202012288PA (en) * | 2018-08-24 | 2021-01-28 | Kioxia Corp | Semiconductor device and method of manufacturing same |
CN114647145B (zh) * | 2022-05-23 | 2022-09-13 | 合肥新晶集成电路有限公司 | 光罩及半导体结构 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2528731B2 (ja) * | 1990-01-26 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP3463961B2 (ja) | 1995-03-20 | 2003-11-05 | 富士通株式会社 | 半導体装置 |
JP2001044195A (ja) * | 1999-07-28 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002158278A (ja) * | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 半導体装置およびその製造方法ならびに設計方法 |
US6693357B1 (en) * | 2003-03-13 | 2004-02-17 | Texas Instruments Incorporated | Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity |
JP4068497B2 (ja) | 2003-04-24 | 2008-03-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2005167120A (ja) | 2003-12-05 | 2005-06-23 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
US7667332B2 (en) | 2004-11-05 | 2010-02-23 | Kabushiki Kaisha Toshiba | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product |
JP4435069B2 (ja) | 2004-11-05 | 2010-03-17 | 株式会社東芝 | 半導体装置の製造方法 |
US7301236B2 (en) * | 2005-10-18 | 2007-11-27 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
-
2005
- 2005-10-21 JP JP2005307304A patent/JP2007115980A/ja active Pending
-
2006
- 2006-10-20 US US11/583,698 patent/US7521803B2/en active Active
- 2006-10-23 CN CN200610162720.3A patent/CN100477200C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117761A (ja) * | 2007-11-09 | 2009-05-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009302372A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 半導体装置 |
US7884031B2 (en) | 2008-06-16 | 2011-02-08 | Renesas Electronics Corporation | Semiconductor device |
JP2010238146A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体基板配線設計支援装置及びその制御方法 |
JP2012033527A (ja) * | 2010-07-28 | 2012-02-16 | Fujitsu Semiconductor Ltd | 配線構造及び配線構造の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100477200C (zh) | 2009-04-08 |
CN1953171A (zh) | 2007-04-25 |
US20070099394A1 (en) | 2007-05-03 |
US7521803B2 (en) | 2009-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4832807B2 (ja) | 半導体装置 | |
US6432811B1 (en) | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures | |
US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
US8216940B2 (en) | Method for manufacturing a semiconductor device | |
JP2007115980A (ja) | 半導体装置及びその製造方法 | |
JP2009094378A (ja) | 半導体装置及びその製造方法 | |
JP2004040022A (ja) | 半導体装置およびその製造方法 | |
JPWO2004107434A1 (ja) | 配線構造およびその製造方法 | |
JP5193542B2 (ja) | 半導体装置の製造方法 | |
US20020079583A1 (en) | Structural reinforcement of highly porous low k dielectric films by ILD posts | |
KR100660915B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2005056945A (ja) | 半導体装置の製造方法 | |
JP5285612B2 (ja) | 半導体デバイスおよび相互接続構造体の形成方法 | |
JP4676350B2 (ja) | 半導体装置およびその製造方法 | |
JP2010225682A (ja) | 半導体装置およびその製造方法 | |
US7955971B2 (en) | Hybrid metallic wire and methods of fabricating same | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
JP2006100698A (ja) | 半導体装置の製造方法 | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
JP5310721B2 (ja) | 半導体装置とその製造方法 | |
JP2008263097A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP3924501B2 (ja) | 集積回路装置の製造方法 | |
JP2007081130A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |