JP4068497B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4068497B2 JP4068497B2 JP2003119506A JP2003119506A JP4068497B2 JP 4068497 B2 JP4068497 B2 JP 4068497B2 JP 2003119506 A JP2003119506 A JP 2003119506A JP 2003119506 A JP2003119506 A JP 2003119506A JP 4068497 B2 JP4068497 B2 JP 4068497B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- insulating layer
- interlayer insulating
- pattern
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はダマシン構造のビア・コンタクトを用いた半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来から半導体装置のビア・コンタクト構造の形成にダマシン（Ｄａｍａｓｃｅｎｅ）構造が用いられている。ダマシン構造は製造工程が簡素であり、しかも金属層の加工処理に対して、微細なパターンの形成が困難なＲＩＥ工程が要求されない利点がある。
【０００３】
従来のＣｕの電極パターンを用いたダマシン構造について説明する。
【０００４】
図７（ａ）はＣｕの電極パターンを用いたダマシン構造の一例を示す断面側面図で、（ｂ）はそのＤ−Ｄ´断面での平面図である。シリコン基板１の上に半導体層２が設けられ、この半導体層２の上に層間絶縁層３が形成されている。層間絶縁層３には、バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を介してＣｕの電極パターン６が形成されている。電極パターン６の上面には絶縁層７が形成され、この絶縁層７には電極パターン６の位置に対応して溝５が形成されている。なお、この場合は、電極パターン６の上に存在する溝５のボトム（Ｂｏｔｔｏｍ）のビア・コンタクト・ホール５ａの径（底径）より広い幅を有する電極パターン６（以下、幅広の電極パターン６と呼ぶ）の上に溝５が形成されている。
【０００５】
また、電極パターン６に用いているＣｕの状態を微視的に観察すると、Ｃｕのグレイン（Ｇｒａｉｎ）１０がグレイン−バウンダリー（Ｇｒａｉｎ−ｂｏｕｎｄａｒｙ）１１で密接して形成されており、グレイン−バウンダリー１１の所々にはベーカンシー（Ｖａｃａｎｃｙ）１２が存在し、ボイド（Ｖｏｉｄ）が発生している。
【０００６】
次に、図８（ａ）および（ｂ）、ならびに、図９（ａ）および（ｂ）を参照して説明する。なお、図８および図９において、（ａ）は電極パターンの製造工程での側面断面図を、（ｂ）はその平面図を示している。また、図７（ａ）および（ｂ）と同一機能部分には同一符号を付して、その個々の説明を省略する。
【０００７】
図８（ａ）および（ｂ）は、ダマシン構造を形成する工程において、シリコン基板１の上に半導体層２および層間絶縁層３を成膜した後、電極パターン６が形成されるべき電極パターン用溝１４を加工し、バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を形成し、メッキ法でＣｕを埋め込み、化学的機械研磨法（ＣＭＰ）により選択的に電極パターン６のみに、所望の厚さのＣｕを残した状態を示したものである。この状態で、電極パターン６におけるＣｕの状態を微視的に観察すると、Ｃｕのグレイン１０がグレイン−バウンダリー１１で密接して形成されている。この時点では、ベーカンシー１２は存在するが未だ小さい。
【０００８】
図９（ａ）および（ｂ）は、図８（ａ）および（ｂ）で示した構成の表面に、絶縁層７を成膜した状態である。この状態では、電極パターン６のＣｕのグレイン１０が成長し、ベーカンシー１２が拡大している。
【０００９】
つまり、電極パターン６のＣｕの表面上に絶縁層７を形成し、その後、図７（ａ）および（ｂ）に示したように、絶縁層７に溝５、および、ビア・コンタクト・ホール５ａを設けた場合、電極パターン６のＣｕの内部のベーカンシー１２が溝５の下に集まり、ボイドが発生している。
【００１０】
図１０は、ビアの下層の電極パターン６の長さｔを一定とし、電極パターン６の幅ｗを変化させたものの表面構造を例示的に示した説明図で、図１１は、ビアの下層の電極パターン６の長さを変化させた際のビア抵抗値を４端子法により測定した一例を示したグラフである。すなわち、ビアの下層の電極パターンの長さが増加するにしたがって、ビアの抵抗値も大きくなる。
【００１１】
【発明が解決しようとする課題】
図９（ａ）で示したように、図８（ａ）の表面に、絶縁層７を成膜する際、製造プロセス中の高温熱工程を経ることにより、Ｃｕのグレイン１０の成長が進み、グレイン・バウンダリー１１等に存在するベーカンシー１２の拡散が生じる。特に、幅が広い電極パターン６では、粒子成長しやすいためグレイン・バウンダリー１１のベーカンシー１２が集まりボイドが発生しやすくなる。
【００１２】
また、図７（ａ）および（ｂ）で示したように、図９（ａ）および（ｂ）の状態に、ビア・コンタクト・ホール５ａを加工後、プロセス中の高温熱工程を経た状態では、絶縁層７の応力（Ｓｔｒｅｓｓ）が少ないビア・コンタクト・ホール５ａの底部では、その応力勾配により、ビア・コンタクト・ホール５ａ近傍およそ１０μｍ領域のベーカンシー１２が集まりやすく、非常に大きなボイドとなり、ビア・オープン不良や、ビアの高抵抗の原因となるという問題が存在する。
【００１３】
また、図１１で示したように、ビアの抵抗値を４端子法により測定した結果、電極パターンの幅を広げると粒子成長が促進しやすくなるため、ビア・コンタクト・ホール５ａの底部にボイドが発生しやすく、それによって高抵抗値を示している。逆に電極パターン６の幅ｗを狭めることで、グレインの成長がしにくくなるため、ビア・コンタクト・ホール５ａの底部にボイドが発生しにくくなり、抵抗値が低抵抗値を示している。
【００１４】
ただし、電極パターン６の幅を狭くすることは、製造技術上あまり好ましくなく、また、電極パターンとビアとのコンタクト（ビア・コンタクト）が少なくなり、電気信号の伝達の信頼性上も安定性に乏しい難点がある。
【００１５】
本発明はこれらの事情にもとづいてなされたもので、ビア・コンタクトの良好なダマシン構造を有する半導体装置とその製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明の一態様の半導体装置は、半導体基板上に形成された第１の層間絶縁層と、この第１の層間絶縁層に形成された電極パターンと、前記第１の層間絶縁層および前記電極パターン上に形成され、ビア・コンタクト・ホールが形成された第２の層間絶縁層と、前記電極パターン内に形成され、前記ビア・コンタクト・ホールの底部直下を１０μｍ以下離間して取り囲むように配置された絶縁体のダミーパターンを備えることを特徴とする。
【００１７】
また本発明の一態様の半導体装置において、前記ダミーパターンは、前記ビア・コンタクト・ホールの底部直下を所定間隔離間して取り囲むように略正方形状に配置されていることを特徴としている。
【００１８】
また本発明の一態様の半導体装置において、前記ダミーパターンは、前記第１の層間絶縁層と同じ絶縁体で形成されていることを特徴としている。
【００１９】
本発明の一態様の半導体装置の製造方法は、半導体基板上に第１の層間絶縁層を堆積し、前記第１の層間絶縁層に、絶縁体からなり所定領域を１０μｍ以下離間して取り囲むように配置されるダミーパターンを有する電極パターン用の溝を形成し、前記溝内に電極パターンを形成し、前記電極パターンおよび前記第１の層間絶縁膜の上に第２の層間絶縁層を成膜し、前記第２の層間絶縁層の前記所定領域の直上に、ビア・コンタクト・ホールを形成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２１】
最初に、本発明の基本的な考え方について説明する。Ｃｕメッキ技術を用いた二重ダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）構造をもつ多層電極パターンのプロセスでは、電極パターンとして幅方向の広い幅広電極パターン（図１０で説明）を用い、その幅広電極パターンの上にビア・コンタクト・ホールを形成する際、プロセス中に高温熱工程を経るために、膜応力（Ｓｔｒｅｓｓ）の少ないビア・コンタクト・ホールの底部の電極パターンに、ベーカンシーが集まりボイドが発生する。その結果、ビアのオープン不良や、ビアの高抵抗の原因となるという問題点が存在していた。
【００２２】
つまり、電極パターンとして幅広の電極パターンを用いた場合には、グレインが成長しやすいため、グレイン−バウンダリーのベーカンシーが集まりボイドが発生しやすい。これに対して、電極パターンの上に存在するビア・コンタクト・ホールの底（Ｂｏｔｔｏｍ）径より狭い幅を有する電極パターン（以下、幅細電極パターンと呼ぶ）では、グレインが成長しにくいため、グレイン−バウンダリーのベーカンシーが集まりにくく、ボイドが発生しにくいという性質がある。
【００２３】
本発明は、この性質を利用し、電極パターンの領域内に、ダミーパターンをビア・コン タクト・ホールの底部から水平距離で１０μｍ以下の間隔をとって配置し、ベーカンシーを膜応力の少ないダミーパターンの方へ集中させることにより、幅広電極パターンであっても、ビア・コンタクト・ホール底部の電極パターンにボイドが発生しにくい構造を提供することが可能になる。
【００２４】
図１（ａ）は、これらの基本的な考え方に基づいて形成した、本発明の実施の形態を示す半導体装置の電極パターン部の断面側面図であり、図１（ｂ）は、そのＡ−Ａ´断面での平面図である。
【００２５】
すなわち、シリコン基板１の上に半導体層２が設けられ、この半導体層２の上に層間絶縁層（第１の層間絶縁膜）３が形成されている。層間絶縁層３には表面側に電極パターン用溝１４が形成され、その電極パターン用溝１４の内部にはバリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を介して、溝５の底径（Ｂｏｔｔｏｍ径）より広い幅を有するＣｕの電極パターン６が形成されている。電極パターン６の上面には絶縁層（第２の層間絶縁膜）７が形成され、この絶縁層（第２の層間絶縁膜）７には電極パターン６に対応して溝５が形成されている。なお、溝５は、段差構造で、底部にはビア・コンタクト・ホール５ａが形成されている。以下の説明で、単に、溝５といった場合にも、ビア・コンタクト・ホール５ａを含んでいるものとする。
【００２６】
電極パターン６には、４本の絶縁体からなるダミーパターン８が、溝５の開孔箇所、すなわちビア・コンタクト・ホール５ａの底部から水平距離で１０μｍ以内程度の間隔をおいて、ビア・コンタクト・ホール５ａの底部直下を囲むように略正方形状の等位置に配置されている。
【００２７】
これらのダミーパターン８の配置により、電極パターン６は幅広の電極パターン６（図１０で説明）であるが、微視的に観察すると、グレイン１０の境界であるグレイン−バウンダリー１１に発生したベーカンシー１２がダミーパターン８の方へ集まって、ベーカンシー１２は溝５の下に集まりにくくなっているため、ボイドが発生していない。
【００２８】
次に電極パターン６の周辺部の製造方法について、図２（ａ）および（ｂ）、ならびに、図３（ａ）および（ｂ）を参照して説明する。なお、図２および図３において、（ａ）は電極パターンの製造工程での側面断面図を、（ｂ）はその平面図を示している。また、図１（ａ）および（ｂ）と同一機能部分には同一符号を付して、その個々の説明を省略する。
【００２９】
まず、図２（ａ）に示すように、半導体ウエハであるシリコン基板１の上に半導体層２を形成した後、層間絶縁膜３を堆積して基板を形成する。
【００３０】
次に、基板の全面にフォトレジスト１３を塗布し、その後、水銀ランプのｉ線，ＫｒＦエキシマレーザー，ＡｒＦエキシマレーザーを用いて、レチクルのフォトレジストパターン（不図示）をフォトレジスト１３に転写する。
【００３１】
フォトレジスト１３に転写されたフォトレジストパターンを用い、ドライエッチングにより、層間絶縁膜３に電極パターン６が形成されるべき電極パターン用溝１４と、この電極パターン用溝１４の中に、４本のダミーパターン８を、溝５の開孔予定箇所から１０μｍ以内の間隔で、略正方形状に林立して配置されるように形成する。
【００３２】
バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）をスパッタリングにより形成し、電極パターン６が形成されるべき電極パターン用溝１４にメッキ法でＣｕを埋め込み電極パターン６を形成する。
【００３３】
その後、アルミナ，シリカなどの砥粒を含む研磨材（スラリー）を用いて、化学的機械研磨法（ＣＭＰ）により選択的に電極パターン６に所望の厚さのＣｕを残した状態に形成する。
【００３４】
この状態で、電極パターン６におけるＣｕの状態を微視的に観察すると、Ｃｕのグレイン１０がグレイン−バウンダリー１１で密接して形成されている。この時点では、ベーカンシー１２は存在するが未だ小さい。
【００３５】
次に、図３（ａ）に示すように、電極パターン６の表面に絶縁層７を成膜する。この絶縁層７の成膜は、プロセス中の高温熱工程を経るため、Ｃｕのグレイン１０の成長に伴うベーカンシー１２の集中が、電極パターン６の領域で生じる。ただし、ダミーパターン８に囲まれた領域では、グレイン１０の成長が抑制され、幅広パターンで生じるようなボイドも生じにくくなる。
【００３６】
絶縁層７の上にフォトレジスト１３ａを塗布し、図１（ａ）に示すように、絶縁層７の所定位置にフォトリソグラフィを用いてビア・コンタクト・ホール５ａのパターンを形成する。
【００３７】
ビア・コンタクト・ホール５ａのパターンを用いてエッチングすることにより、ビア・コンタクト・ホール５ａを形成し、フォトレジスト１３ａを除去する。
【００３８】
フォトリソグラフィにより溝５のパターンを形成し、これを用いてエッチングすることにより図１（ａ）および（ｂ）に示したような溝５を完成する。
【００３９】
このビア・コンタクト・ホール５ａと溝５の形成のプロセス中に、高温工程を経ても、電極パターン６のビア・コンタクト・ホール５ａの底部では、ビア・コンタクト・ホール５ａの底部直下を取囲むようにダミーパターン８を設けたことにより、ビア・コンタクト・ホール５ａの下に集まりにくくなっているため、グレイン−バウンダリーのベーカンシー１２の集中が発生せずにボイドが生じない。
【００４０】
なお、以後の工程については、一般に行われている半導体装置の製造工程をそのまま適用しているので、その説明は省略する。
【００４１】
次に、ビア・コンタクト・ホール５ａの底部に対してのダミーパターン８の配置についての実施例を説明する。
【００４２】
図４は、４本のダミーパターン８をビア・コンタクト・ホール５ａの底部から水平距離で２０μｍ以下の間隔ｄで配置した表面構造の一例である。
【００４３】
図５は、図４に示したダミーパターン８の配置構造で、ビア・コンタクト・ホール５ａの底部とダミーパターン８との間隔ｄ（水平距離）を変化させたときのビアの抵抗値を４端子法により測定した結果のグラフである。この結果より、ビアの抵抗値を１５Ω以下にするためには、ビア・コンタクト・ホール５ａの底部とダミーパターン８との間隔ｄを水平距離で１０μｍ以下に設定する必要があることがわかる。
【００４４】
なお、ダミーパターン８の形状と本数については、上述のダミーパターは４本で形成したが、ロ字状に連続したパターンで、ビアの開口を内部にして取り囲こむように配置してもよい。また、ダミーパターン８は正方形状でなくても、正多角形状、あるいは円形状等の形状を、連続や不連続に形成してもよい。
【００４５】
次に、図６のグラフを参照して、ビアの抵抗値について、図１０で示したように、電極パターン６の長さを一定とし、電極パターン６の幅を変化させた場合について、本発明の実施例（ダミーパターン８を設けている）と従来例（ダミーパターン８を設けていない）とについて説明する。
【００４６】
図６のグラフに示すように、本発明の実施例では、電極パターン６の幅が２０μｍ以下では１０Ω以下で収まっている。一方、従来の場合は、幅が５μｍ以上では１０Ω以上になり抵抗値の増大が著しい。したがって、本発明の実施例では幅広の電極パターンを用いることができることが判る。
【００４７】
以上説明したように、従来法ではビアの下層の電極パターン６の幅が広くなることにより、ビアの抵抗値が増大するのに対し、本発明の実施の形態による方法を用いると、幅の広い電極パターンであっても、ビアの抵抗値の増大を抑制することができる。
【００４８】
したがって、本発明の実施の形態を用いることにより、幅広の電極パターンを用いた際における、グレイン成長時に発生するビア下の電極パターンのボイドが起因の、ビアのオープン不良やビアの高抵抗などの問題を解決することができ、良好なコンタクトが得られる。
【００４９】
【発明の効果】
本発明によれば、ビア・コンタクトの良好なダマシン構造を有する半導体装置を実現することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の断面側面図、（ｂ）は、そのＡ−Ａ´断面での平面図。
【図２】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＢ−Ｂ´平面図。
【図３】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＣ−Ｃ´平面図。
【図４】ダミーパターンの実施例を示す説明図。
【図５】ビア抵抗値の測定グラフ。
【図６】ビア抵抗値の測定グラフ。
【図７】（ａ）従来のＣｕの電極パターンを用いたダマシン構造の一例を示す断面側面図、（ｂ）はそのＤ−Ｄ´断面での平面図。
【図８】（ａ）従来の半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＥ−Ｅ´平面図。
【図９】（ａ）従来の半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＦ−Ｆ´平面図。
【図１０】電極パターンの長さと幅の説明図。
【図１１】電極パターンの長さを変化させた際のビア抵抗値のグラフ。
【符号の説明】
１…シリコン基板、２…半導体層、３…層間絶縁層、４…バリアメタル、５…溝、５ａ…ビア・コンタクト・ホール、６…電極パターン、７…絶縁層、８…ダミーパターン、１０…グレイン、１１…グレイン−バウンダリー、１２…ベーカンシー、１３…フォトレジスト、１４…電極パターン用溝。
【発明の属する技術分野】
本発明はダマシン構造のビア・コンタクトを用いた半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来から半導体装置のビア・コンタクト構造の形成にダマシン（Ｄａｍａｓｃｅｎｅ）構造が用いられている。ダマシン構造は製造工程が簡素であり、しかも金属層の加工処理に対して、微細なパターンの形成が困難なＲＩＥ工程が要求されない利点がある。
【０００３】
従来のＣｕの電極パターンを用いたダマシン構造について説明する。
【０００４】
図７（ａ）はＣｕの電極パターンを用いたダマシン構造の一例を示す断面側面図で、（ｂ）はそのＤ−Ｄ´断面での平面図である。シリコン基板１の上に半導体層２が設けられ、この半導体層２の上に層間絶縁層３が形成されている。層間絶縁層３には、バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を介してＣｕの電極パターン６が形成されている。電極パターン６の上面には絶縁層７が形成され、この絶縁層７には電極パターン６の位置に対応して溝５が形成されている。なお、この場合は、電極パターン６の上に存在する溝５のボトム（Ｂｏｔｔｏｍ）のビア・コンタクト・ホール５ａの径（底径）より広い幅を有する電極パターン６（以下、幅広の電極パターン６と呼ぶ）の上に溝５が形成されている。
【０００５】
また、電極パターン６に用いているＣｕの状態を微視的に観察すると、Ｃｕのグレイン（Ｇｒａｉｎ）１０がグレイン−バウンダリー（Ｇｒａｉｎ−ｂｏｕｎｄａｒｙ）１１で密接して形成されており、グレイン−バウンダリー１１の所々にはベーカンシー（Ｖａｃａｎｃｙ）１２が存在し、ボイド（Ｖｏｉｄ）が発生している。
【０００６】
次に、図８（ａ）および（ｂ）、ならびに、図９（ａ）および（ｂ）を参照して説明する。なお、図８および図９において、（ａ）は電極パターンの製造工程での側面断面図を、（ｂ）はその平面図を示している。また、図７（ａ）および（ｂ）と同一機能部分には同一符号を付して、その個々の説明を省略する。
【０００７】
図８（ａ）および（ｂ）は、ダマシン構造を形成する工程において、シリコン基板１の上に半導体層２および層間絶縁層３を成膜した後、電極パターン６が形成されるべき電極パターン用溝１４を加工し、バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を形成し、メッキ法でＣｕを埋め込み、化学的機械研磨法（ＣＭＰ）により選択的に電極パターン６のみに、所望の厚さのＣｕを残した状態を示したものである。この状態で、電極パターン６におけるＣｕの状態を微視的に観察すると、Ｃｕのグレイン１０がグレイン−バウンダリー１１で密接して形成されている。この時点では、ベーカンシー１２は存在するが未だ小さい。
【０００８】
図９（ａ）および（ｂ）は、図８（ａ）および（ｂ）で示した構成の表面に、絶縁層７を成膜した状態である。この状態では、電極パターン６のＣｕのグレイン１０が成長し、ベーカンシー１２が拡大している。
【０００９】
つまり、電極パターン６のＣｕの表面上に絶縁層７を形成し、その後、図７（ａ）および（ｂ）に示したように、絶縁層７に溝５、および、ビア・コンタクト・ホール５ａを設けた場合、電極パターン６のＣｕの内部のベーカンシー１２が溝５の下に集まり、ボイドが発生している。
【００１０】
図１０は、ビアの下層の電極パターン６の長さｔを一定とし、電極パターン６の幅ｗを変化させたものの表面構造を例示的に示した説明図で、図１１は、ビアの下層の電極パターン６の長さを変化させた際のビア抵抗値を４端子法により測定した一例を示したグラフである。すなわち、ビアの下層の電極パターンの長さが増加するにしたがって、ビアの抵抗値も大きくなる。
【００１１】
【発明が解決しようとする課題】
図９（ａ）で示したように、図８（ａ）の表面に、絶縁層７を成膜する際、製造プロセス中の高温熱工程を経ることにより、Ｃｕのグレイン１０の成長が進み、グレイン・バウンダリー１１等に存在するベーカンシー１２の拡散が生じる。特に、幅が広い電極パターン６では、粒子成長しやすいためグレイン・バウンダリー１１のベーカンシー１２が集まりボイドが発生しやすくなる。
【００１２】
また、図７（ａ）および（ｂ）で示したように、図９（ａ）および（ｂ）の状態に、ビア・コンタクト・ホール５ａを加工後、プロセス中の高温熱工程を経た状態では、絶縁層７の応力（Ｓｔｒｅｓｓ）が少ないビア・コンタクト・ホール５ａの底部では、その応力勾配により、ビア・コンタクト・ホール５ａ近傍およそ１０μｍ領域のベーカンシー１２が集まりやすく、非常に大きなボイドとなり、ビア・オープン不良や、ビアの高抵抗の原因となるという問題が存在する。
【００１３】
また、図１１で示したように、ビアの抵抗値を４端子法により測定した結果、電極パターンの幅を広げると粒子成長が促進しやすくなるため、ビア・コンタクト・ホール５ａの底部にボイドが発生しやすく、それによって高抵抗値を示している。逆に電極パターン６の幅ｗを狭めることで、グレインの成長がしにくくなるため、ビア・コンタクト・ホール５ａの底部にボイドが発生しにくくなり、抵抗値が低抵抗値を示している。
【００１４】
ただし、電極パターン６の幅を狭くすることは、製造技術上あまり好ましくなく、また、電極パターンとビアとのコンタクト（ビア・コンタクト）が少なくなり、電気信号の伝達の信頼性上も安定性に乏しい難点がある。
【００１５】
本発明はこれらの事情にもとづいてなされたもので、ビア・コンタクトの良好なダマシン構造を有する半導体装置とその製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明の一態様の半導体装置は、半導体基板上に形成された第１の層間絶縁層と、この第１の層間絶縁層に形成された電極パターンと、前記第１の層間絶縁層および前記電極パターン上に形成され、ビア・コンタクト・ホールが形成された第２の層間絶縁層と、前記電極パターン内に形成され、前記ビア・コンタクト・ホールの底部直下を１０μｍ以下離間して取り囲むように配置された絶縁体のダミーパターンを備えることを特徴とする。
【００１７】
また本発明の一態様の半導体装置において、前記ダミーパターンは、前記ビア・コンタクト・ホールの底部直下を所定間隔離間して取り囲むように略正方形状に配置されていることを特徴としている。
【００１８】
また本発明の一態様の半導体装置において、前記ダミーパターンは、前記第１の層間絶縁層と同じ絶縁体で形成されていることを特徴としている。
【００１９】
本発明の一態様の半導体装置の製造方法は、半導体基板上に第１の層間絶縁層を堆積し、前記第１の層間絶縁層に、絶縁体からなり所定領域を１０μｍ以下離間して取り囲むように配置されるダミーパターンを有する電極パターン用の溝を形成し、前記溝内に電極パターンを形成し、前記電極パターンおよび前記第１の層間絶縁膜の上に第２の層間絶縁層を成膜し、前記第２の層間絶縁層の前記所定領域の直上に、ビア・コンタクト・ホールを形成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２１】
最初に、本発明の基本的な考え方について説明する。Ｃｕメッキ技術を用いた二重ダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）構造をもつ多層電極パターンのプロセスでは、電極パターンとして幅方向の広い幅広電極パターン（図１０で説明）を用い、その幅広電極パターンの上にビア・コンタクト・ホールを形成する際、プロセス中に高温熱工程を経るために、膜応力（Ｓｔｒｅｓｓ）の少ないビア・コンタクト・ホールの底部の電極パターンに、ベーカンシーが集まりボイドが発生する。その結果、ビアのオープン不良や、ビアの高抵抗の原因となるという問題点が存在していた。
【００２２】
つまり、電極パターンとして幅広の電極パターンを用いた場合には、グレインが成長しやすいため、グレイン−バウンダリーのベーカンシーが集まりボイドが発生しやすい。これに対して、電極パターンの上に存在するビア・コンタクト・ホールの底（Ｂｏｔｔｏｍ）径より狭い幅を有する電極パターン（以下、幅細電極パターンと呼ぶ）では、グレインが成長しにくいため、グレイン−バウンダリーのベーカンシーが集まりにくく、ボイドが発生しにくいという性質がある。
【００２３】
本発明は、この性質を利用し、電極パターンの領域内に、ダミーパターンをビア・コン タクト・ホールの底部から水平距離で１０μｍ以下の間隔をとって配置し、ベーカンシーを膜応力の少ないダミーパターンの方へ集中させることにより、幅広電極パターンであっても、ビア・コンタクト・ホール底部の電極パターンにボイドが発生しにくい構造を提供することが可能になる。
【００２４】
図１（ａ）は、これらの基本的な考え方に基づいて形成した、本発明の実施の形態を示す半導体装置の電極パターン部の断面側面図であり、図１（ｂ）は、そのＡ−Ａ´断面での平面図である。
【００２５】
すなわち、シリコン基板１の上に半導体層２が設けられ、この半導体層２の上に層間絶縁層（第１の層間絶縁膜）３が形成されている。層間絶縁層３には表面側に電極パターン用溝１４が形成され、その電極パターン用溝１４の内部にはバリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）を介して、溝５の底径（Ｂｏｔｔｏｍ径）より広い幅を有するＣｕの電極パターン６が形成されている。電極パターン６の上面には絶縁層（第２の層間絶縁膜）７が形成され、この絶縁層（第２の層間絶縁膜）７には電極パターン６に対応して溝５が形成されている。なお、溝５は、段差構造で、底部にはビア・コンタクト・ホール５ａが形成されている。以下の説明で、単に、溝５といった場合にも、ビア・コンタクト・ホール５ａを含んでいるものとする。
【００２６】
電極パターン６には、４本の絶縁体からなるダミーパターン８が、溝５の開孔箇所、すなわちビア・コンタクト・ホール５ａの底部から水平距離で１０μｍ以内程度の間隔をおいて、ビア・コンタクト・ホール５ａの底部直下を囲むように略正方形状の等位置に配置されている。
【００２７】
これらのダミーパターン８の配置により、電極パターン６は幅広の電極パターン６（図１０で説明）であるが、微視的に観察すると、グレイン１０の境界であるグレイン−バウンダリー１１に発生したベーカンシー１２がダミーパターン８の方へ集まって、ベーカンシー１２は溝５の下に集まりにくくなっているため、ボイドが発生していない。
【００２８】
次に電極パターン６の周辺部の製造方法について、図２（ａ）および（ｂ）、ならびに、図３（ａ）および（ｂ）を参照して説明する。なお、図２および図３において、（ａ）は電極パターンの製造工程での側面断面図を、（ｂ）はその平面図を示している。また、図１（ａ）および（ｂ）と同一機能部分には同一符号を付して、その個々の説明を省略する。
【００２９】
まず、図２（ａ）に示すように、半導体ウエハであるシリコン基板１の上に半導体層２を形成した後、層間絶縁膜３を堆積して基板を形成する。
【００３０】
次に、基板の全面にフォトレジスト１３を塗布し、その後、水銀ランプのｉ線，ＫｒＦエキシマレーザー，ＡｒＦエキシマレーザーを用いて、レチクルのフォトレジストパターン（不図示）をフォトレジスト１３に転写する。
【００３１】
フォトレジスト１３に転写されたフォトレジストパターンを用い、ドライエッチングにより、層間絶縁膜３に電極パターン６が形成されるべき電極パターン用溝１４と、この電極パターン用溝１４の中に、４本のダミーパターン８を、溝５の開孔予定箇所から１０μｍ以内の間隔で、略正方形状に林立して配置されるように形成する。
【００３２】
バリアメタル／シード膜４（例えば、ＴａＮ／Ｔａ／Ｃｕ膜）をスパッタリングにより形成し、電極パターン６が形成されるべき電極パターン用溝１４にメッキ法でＣｕを埋め込み電極パターン６を形成する。
【００３３】
その後、アルミナ，シリカなどの砥粒を含む研磨材（スラリー）を用いて、化学的機械研磨法（ＣＭＰ）により選択的に電極パターン６に所望の厚さのＣｕを残した状態に形成する。
【００３４】
この状態で、電極パターン６におけるＣｕの状態を微視的に観察すると、Ｃｕのグレイン１０がグレイン−バウンダリー１１で密接して形成されている。この時点では、ベーカンシー１２は存在するが未だ小さい。
【００３５】
次に、図３（ａ）に示すように、電極パターン６の表面に絶縁層７を成膜する。この絶縁層７の成膜は、プロセス中の高温熱工程を経るため、Ｃｕのグレイン１０の成長に伴うベーカンシー１２の集中が、電極パターン６の領域で生じる。ただし、ダミーパターン８に囲まれた領域では、グレイン１０の成長が抑制され、幅広パターンで生じるようなボイドも生じにくくなる。
【００３６】
絶縁層７の上にフォトレジスト１３ａを塗布し、図１（ａ）に示すように、絶縁層７の所定位置にフォトリソグラフィを用いてビア・コンタクト・ホール５ａのパターンを形成する。
【００３７】
ビア・コンタクト・ホール５ａのパターンを用いてエッチングすることにより、ビア・コンタクト・ホール５ａを形成し、フォトレジスト１３ａを除去する。
【００３８】
フォトリソグラフィにより溝５のパターンを形成し、これを用いてエッチングすることにより図１（ａ）および（ｂ）に示したような溝５を完成する。
【００３９】
このビア・コンタクト・ホール５ａと溝５の形成のプロセス中に、高温工程を経ても、電極パターン６のビア・コンタクト・ホール５ａの底部では、ビア・コンタクト・ホール５ａの底部直下を取囲むようにダミーパターン８を設けたことにより、ビア・コンタクト・ホール５ａの下に集まりにくくなっているため、グレイン−バウンダリーのベーカンシー１２の集中が発生せずにボイドが生じない。
【００４０】
なお、以後の工程については、一般に行われている半導体装置の製造工程をそのまま適用しているので、その説明は省略する。
【００４１】
次に、ビア・コンタクト・ホール５ａの底部に対してのダミーパターン８の配置についての実施例を説明する。
【００４２】
図４は、４本のダミーパターン８をビア・コンタクト・ホール５ａの底部から水平距離で２０μｍ以下の間隔ｄで配置した表面構造の一例である。
【００４３】
図５は、図４に示したダミーパターン８の配置構造で、ビア・コンタクト・ホール５ａの底部とダミーパターン８との間隔ｄ（水平距離）を変化させたときのビアの抵抗値を４端子法により測定した結果のグラフである。この結果より、ビアの抵抗値を１５Ω以下にするためには、ビア・コンタクト・ホール５ａの底部とダミーパターン８との間隔ｄを水平距離で１０μｍ以下に設定する必要があることがわかる。
【００４４】
なお、ダミーパターン８の形状と本数については、上述のダミーパターは４本で形成したが、ロ字状に連続したパターンで、ビアの開口を内部にして取り囲こむように配置してもよい。また、ダミーパターン８は正方形状でなくても、正多角形状、あるいは円形状等の形状を、連続や不連続に形成してもよい。
【００４５】
次に、図６のグラフを参照して、ビアの抵抗値について、図１０で示したように、電極パターン６の長さを一定とし、電極パターン６の幅を変化させた場合について、本発明の実施例（ダミーパターン８を設けている）と従来例（ダミーパターン８を設けていない）とについて説明する。
【００４６】
図６のグラフに示すように、本発明の実施例では、電極パターン６の幅が２０μｍ以下では１０Ω以下で収まっている。一方、従来の場合は、幅が５μｍ以上では１０Ω以上になり抵抗値の増大が著しい。したがって、本発明の実施例では幅広の電極パターンを用いることができることが判る。
【００４７】
以上説明したように、従来法ではビアの下層の電極パターン６の幅が広くなることにより、ビアの抵抗値が増大するのに対し、本発明の実施の形態による方法を用いると、幅の広い電極パターンであっても、ビアの抵抗値の増大を抑制することができる。
【００４８】
したがって、本発明の実施の形態を用いることにより、幅広の電極パターンを用いた際における、グレイン成長時に発生するビア下の電極パターンのボイドが起因の、ビアのオープン不良やビアの高抵抗などの問題を解決することができ、良好なコンタクトが得られる。
【００４９】
【発明の効果】
本発明によれば、ビア・コンタクトの良好なダマシン構造を有する半導体装置を実現することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の断面側面図、（ｂ）は、そのＡ−Ａ´断面での平面図。
【図２】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＢ−Ｂ´平面図。
【図３】（ａ）本発明の実施の形態を示す半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＣ−Ｃ´平面図。
【図４】ダミーパターンの実施例を示す説明図。
【図５】ビア抵抗値の測定グラフ。
【図６】ビア抵抗値の測定グラフ。
【図７】（ａ）従来のＣｕの電極パターンを用いたダマシン構造の一例を示す断面側面図、（ｂ）はそのＤ−Ｄ´断面での平面図。
【図８】（ａ）従来の半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＥ−Ｅ´平面図。
【図９】（ａ）従来の半導体装置の電極パターン部の製造工程での側面断面図、（ｂ）はそのＦ−Ｆ´平面図。
【図１０】電極パターンの長さと幅の説明図。
【図１１】電極パターンの長さを変化させた際のビア抵抗値のグラフ。
【符号の説明】
１…シリコン基板、２…半導体層、３…層間絶縁層、４…バリアメタル、５…溝、５ａ…ビア・コンタクト・ホール、６…電極パターン、７…絶縁層、８…ダミーパターン、１０…グレイン、１１…グレイン−バウンダリー、１２…ベーカンシー、１３…フォトレジスト、１４…電極パターン用溝。
Claims (4)
- 半導体基板上に形成された第１の層間絶縁層と、
この第１の層間絶縁層に形成された電極パターンと、
前記第１の層間絶縁層および前記電極パターン上に形成され、ビア・コンタクト・ホールが形成された第２の層間絶縁層と、
前記電極パターン内に形成され、前記ビア・コンタクト・ホールの底部直下を１０μｍ以下離間して取り囲むように配置された絶縁体のダミーパターンを備えることを特徴とする半導体装置。 - 前記ダミーパターンは、前記ビア・コンタクト・ホールの底部直下を所定間隔離間して取り囲むように略正方形状に配置されていることを特徴とする請求項１記載の半導体装置。
- 前記ダミーパターンは、前記第１の層間絶縁層と同じ絶縁体で形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
- 半導体基板上に第１の層間絶縁層を堆積し、
前記第１の層間絶縁層に、絶縁体からなり所定領域を１０μｍ以下離間して取り囲むように配置されるダミーパターンを有する電極パターン用の溝を形成し、
前記溝内に電極パターンを形成し、
前記電極パターンおよび前記第１の層間絶縁膜の上に第２の層間絶縁層を成膜し、
前記第２の層間絶縁層の前記所定領域の直上に、ビア・コンタクト・ホールを形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119506A JP4068497B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
| US10/682,902 US20040211958A1 (en) | 2003-04-24 | 2003-10-14 | Semiconductor device having a conductive layer and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119506A JP4068497B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327666A JP2004327666A (ja) | 2004-11-18 |
| JP4068497B2 true JP4068497B2 (ja) | 2008-03-26 |
Family
ID=33296436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003119506A Expired - Fee Related JP4068497B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040211958A1 (ja) |
| JP (1) | JP4068497B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115980A (ja) | 2005-10-21 | 2007-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333712B1 (ko) * | 1999-06-24 | 2002-04-24 | 박종섭 | 반도체 소자의 상감형 금속배선 형성방법 |
| JP3819670B2 (ja) * | 2000-04-14 | 2006-09-13 | 富士通株式会社 | ダマシン配線を有する半導体装置 |
| US6737351B2 (en) * | 2001-12-28 | 2004-05-18 | Texas Instruments Incorporated | Versatile system for diffusion limiting void formation |
| US6642597B1 (en) * | 2002-10-16 | 2003-11-04 | Lsi Logic Corporation | Inter-layer interconnection structure for large electrical connections |
| JP2004273523A (ja) * | 2003-03-05 | 2004-09-30 | Renesas Technology Corp | 配線接続構造 |
| US6831365B1 (en) * | 2003-05-30 | 2004-12-14 | Taiwan Semiconductor Manufacturing, Co. | Method and pattern for reducing interconnect failures |
| US7042097B2 (en) * | 2003-06-06 | 2006-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing stress-induced voiding in an interconnect of integrated circuits |
-
2003
- 2003-04-24 JP JP2003119506A patent/JP4068497B2/ja not_active Expired - Fee Related
- 2003-10-14 US US10/682,902 patent/US20040211958A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004327666A (ja) | 2004-11-18 |
| US20040211958A1 (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884710B2 (en) | Semiconductor device having multi-layer copper line and method of forming same | |
| US7557423B2 (en) | Semiconductor structure with a discontinuous material density for reducing eddy currents | |
| CN107750390B (zh) | 具有增加的掩模层的镶嵌薄膜电阻器 | |
| KR101456780B1 (ko) | 향상된 증착 선택도를 위한 캡핑층 | |
| JP2005039244A (ja) | 電子デバイスとその多層配線の形成方法 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JP4068497B2 (ja) | 半導体装置およびその製造方法 | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| CN108574042A (zh) | 一种单芯片单轴或多轴磁阻传感器及其制造方法 | |
| US6495928B1 (en) | Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| JPH05206292A (ja) | 半導体集積回路 | |
| US7339274B2 (en) | Metallization performance in electronic devices | |
| JPH10284597A (ja) | 半導体装置の製造方法 | |
| JP2003218115A (ja) | ヴィアを有する配線構造 | |
| KR910008104B1 (ko) | 다수준 금속화 구조물을 지닌 반도체 디바이스 및 이의 제조방법 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| KR100886257B1 (ko) | 구리 다마신 형성 방법 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JP3955806B2 (ja) | 半導体装置 | |
| JP2002033384A (ja) | 配線構造およびそれを有する半導体装置 | |
| JPH0242748A (ja) | 半導体装置 | |
| JP2000183163A (ja) | 半導体装置とその製造方法 | |
| JP2003179062A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050713 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |