CN107750390B - 具有增加的掩模层的镶嵌薄膜电阻器 - Google Patents

具有增加的掩模层的镶嵌薄膜电阻器 Download PDF

Info

Publication number
CN107750390B
CN107750390B CN201680035273.7A CN201680035273A CN107750390B CN 107750390 B CN107750390 B CN 107750390B CN 201680035273 A CN201680035273 A CN 201680035273A CN 107750390 B CN107750390 B CN 107750390B
Authority
CN
China
Prior art keywords
thin film
copper
film resistor
trench
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680035273.7A
Other languages
English (en)
Other versions
CN107750390A (zh
Inventor
Y·J·冷
贾斯丁·希罗奇·萨托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN107750390A publication Critical patent/CN107750390A/zh
Application granted granted Critical
Publication of CN107750390B publication Critical patent/CN107750390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种用于在完成铜过程模块上的铜化学机械抛光CMP工艺之后制造薄膜电阻器的方法，其包含以下步骤：跨越至少两个结构(90a、90b)沉积电介质势垒层(100)；将第二电介质层(110)沉积于所述电介质势垒的顶上作为硬掩模；使用光刻来图案化沟槽；通过所述硬掩模来蚀刻所述沟槽，且在所述电介质势垒中或所述电介质势垒上停止；从光刻工艺移除任何剩余光致抗蚀剂(120a、120b)；穿过所述电介质势垒来蚀刻所述沟槽，借此暴露至少两个铜结构中的每一者的铜表面；及将薄膜电阻器材料(120)沉积到所述沟槽中，且跨越所得至少两个暴露铜表面桥接。

Description

具有增加的掩模层的镶嵌薄膜电阻器
相关申请案的交叉参考
本申请案主张2015年6月18日申请的共同拥有的第62/181,515号美国临时专利申请案的优先权，所述美国专利申请案出于所有目的特此以引用方式并入本文中。
技术领域
本发明涉及一种镶嵌薄膜电阻器，特定来说，本发明涉及在半导体装置的铜后段制程(BEOL)处理上使用单个增加的掩模层建构的镶嵌薄膜电阻器模块及一种用于制造此装置的方法。
背景技术
半导体集成电路(IC)通常包含用以连接IC的各种组件(称为互连件)或后段工艺(BEOL)的金属化层。铜可优于铝，这归因于铜的更低电阻率及高电子迁移电阻。然而，很难使用用于铝互连件的传统光致抗蚀剂遮蔽及等离子蚀刻来制造铜互连件。
用于在IC上形成铜互连件的一种已知技术称为附加图案化，有时称为镶嵌过程，其是指传统金属嵌补技术。所谓的镶嵌过程可包含以敞开沟槽图案化电介质材料(例如二氧化硅或氟硅酸玻璃(FSG)或有机硅酸玻璃(OSG))，其中铜或其它金属导体应位于敞开沟槽中。沉积铜扩散势垒层(通常Ta、TaN或两者的双层)，随后接着沉积铜晶种层。通常随后接着块体铜填充，通常通过电子化学镀敷工艺。接着，使用化学机械平坦化(CMP)工艺移除任何过量铜及势垒。此CMP工艺通常称为铜CMP工艺。接着，沟槽中剩余的铜用作为导体。通常，晶片立即沉积有电介质势垒层(例如SiN或SiC)以防止铜腐蚀且改进装置可靠性。
随着更多特征封装到半导体芯片中，更需要将无源组件(例如电阻器)封装到电路中。可通过离子植入及扩散产生一些电阻器，例如多晶硅电阻器。然而，此类电阻器在其电阻值上具有高变化，且其电阻值也随温度大幅改变。
发明内容
根据各种实施例，实例方法提供与现有铜互连件工艺兼容的低成本BEOL薄膜电阻器(TFR)。另外，实例方法需要更少光刻掩模，从而简化工艺并降低成本。所述方法提供相对于具有三个增加的掩模层的典型薄膜电阻器的显著成本节省。模块是柔性的，且可插入到铜互连件的任何金属层。
各种实施例提供在铜BEOL半导体装置上构造薄膜电阻器的方法。使用薄导电膜在BEOL中制造具有良好控制的电阻率的电阻器(称为薄膜电阻器(TFR))。用以构造TFR的材料通常具有接近0的电阻温度系数(TCR)。此TFR提供在温度的广泛范围内的准确及稳定电阻值；显著增强芯片性能，尤其是其中匹配是关键的精确模拟电路的芯片性能。
其是模块化，且在铜CMP及电介质势垒沉积之后可插入到铜镶嵌互连件的任何金属层中。所述模块可插入到多层级铜互连件一次或多次。
具有大约～1KΩ/□的薄片电阻及接近0的电阻温度系数(TCR)的薄膜电阻器允许集成电路(特定来说具有模拟组件的集成电路)的新设计。当越来越多的模拟组件集成到单个芯片时，产生具有竞争性成本的TFR模块的需要增长。
在本发明的一些实施例中，一种用于在完成铜工艺模块上的铜化学机械抛光(CMP)工艺之后制造薄膜电阻器的方法可包含：跨越至少两个结构沉积电介质势垒层；将第二电介质层沉积于所述电介质势垒的顶上作为硬掩模；使用光刻图案化沟槽；穿过所述硬掩模蚀刻所述沟槽且在所述电介质势垒中或所述电介质势垒上停止；从光刻工艺移除任何剩余光致抗蚀剂；穿过所述电介质势垒蚀刻所述沟槽，借此暴露至少两个铜结构中的每一者的铜表面；及将薄膜电阻器材料沉积到所述沟槽中且跨越所得至少两个暴露铜表面桥接。
一些实施例可包含使用电介质膜覆盖所述薄膜。
在一些实施例中，所述电介质膜是二氧化硅。
在一些实施例中，在所述TFR沟槽蚀刻之后执行清洁步骤。
在一些实施例中，所述清洁步骤是稀释HF清洁，其经配置以从所述晶片的所述表面移除蚀刻残留物。
在一些实施例中，所述薄膜材料是TaN、SiCr或SiCCr。
在一些实施例中，所述薄膜材料选自由TaNx、CrSi、NiCr、TiNx、SiCr、SiCCr、Ta、Cr、Ti、W及Mo组成的群组。
一些实施例可包含在所述薄膜电阻器材料已沉积到所述沟槽之后使用新CMP工艺抛光掉TFR沟槽外部的任何突出材料，其包含TFR电介质盖、TFR材料及/或一些或所有所述剩余硬掩模。
一些实施例可包含在完成所述第二CMP之后继续铜镶嵌过程以使用通路将所述至少两个分离铜结构连接到所述晶片上的其它结构。
附图说明
图1是展示使用常规过程实施的两个实例薄膜电阻器(TFR)的图式。
图2是展示根据本发明的教示沉积的实例TFR的图式。
图3是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图4是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图5是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图6是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图7是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图8是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图9是展示在已根据本发明的教示完成用于建构TFR的方法的部分之后的IC堆叠的图式。
图10是展示根据本发明的教示建构的实例TFR的测量结果的图。
图11是展示根据本发明的教示的一种用于在完成铜过程模块上的铜化学机械抛光(CMP)工艺之后制造薄膜电阻器的实例方法的流程图。
图式提供本发明的教示的各种实施例的说明。所属领域的一般技术人员将能够在不背离本发明的技术方案及教示的范围的情况下，使用本发明的教示来发展图式中所描绘的结构及方法的替代性实施例。
具体实施方式
图1是展示使用常规工艺实施的两个实例TFR的图式。图1中展示的TFR需要用于制造的三个增加的掩模层。即，需要第一增加的掩模层以产生TFR头部30a及30b。需要第二增加的掩模层以产生TFR 40a及40b。需要第三增加的掩模层以产生TFR通路50a及50b。可跨越TFR头部30a及30b的顶部或在TFR头部30a及30b下方建构所展示的两个实例TFR 40a及40b，但在两种情况中均需要至少三个增加的掩模层。
图2是展示根据本发明的教示的经沉积于IC 10上的实例TFR 120的图式。根据各种实施例，可仅使用掩模层及掩模工艺过程来产生TFR模块120。TFR 120可经沉积到图案化到先前处理的半导体衬底20中的沟槽，其包括任何适当已知衬底材料及半导体工艺过程。如所展示，TFR 120可为由电介质势垒层100a、100b隔离的特征部之间的导电互连件。在一些实施例中，电介质层130可填充由TFR工艺过程留下的任何空间。
图3是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠30的图式(相对于图11更详细讨论方法200)。在图3中展示的阶段处，堆叠30包含经沉积以囊封所有铜表面(在此实例中，包含铜表面90a及90b)的电介质势垒层100。电介质势垒层100通常是具有大约～500埃的厚度的SiN或SiC。
图4是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠40的图式。如图4中所展示，堆叠40包含经沉积于电介质势垒层100的顶上以充当接下来的蚀刻操作中的硬掩模的第二电介质层110。第二层110可称为硬掩模，且可由二氧化硅组成。此第二层110本质上必须不同于势垒100，这是由于两个膜之间的选择性是关键的。已使用光刻将沟槽图案化到光致抗蚀剂120中(留下光致抗蚀剂120a、120b)。所述沟槽足够宽以在两个或两个以上先前铜金属结构90a、90b(其将变成到TFR的每一端的导线，称为TFR头部)之间桥接。经图案化的沟槽中的每一者的端在先前铜结构上延伸，如图1中所展示。
图5是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠50的图式。已以等离子蚀刻器(例如TEL SCCM电介质蚀刻器)蚀刻堆叠50，其在势垒膜100中或势垒膜100上停止。只要蚀刻器足够可选，可使用其它适合蚀刻器，以在无需显著蚀刻势垒层100的情况下移除第二电介质层110。如图5中所展示，在蚀刻之后，第二层110的受光致抗蚀剂保护的部分(110a、110b)在蚀刻之后保留，而保持暴露的所述部分已被移除，以完全暴露下方的势垒层100(例如氮化硅或碳化硅)。
图6是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠60的图式。光致抗蚀剂120a及120b已被移除。在一些实施例中，光致抗蚀剂可由原位氧等离子体移除。取决于所使用的光致抗蚀剂的形式，可使用各种移除工艺及/或材料。如所展示，铜特征部90a、90b受电介质势垒100保护而免于剥离步骤影响。
图7是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠70的图式。如图7中所展示，堆叠70已经蚀刻以移除电介质势垒层100的暴露部分。电介质势垒100的受硬掩模层110保护的部分受保护而免于蚀刻工艺。
在此实例中，堆叠70展示已在相同过程中蚀刻铜特征部90a及90b。即，经图案化的沟槽的深度不仅延伸第二层110及势垒层100的完全深度，而且延伸某个距离到铜特征部90a及90b中。穿过势垒层100蚀刻的过程图案化沟槽且暴露铜表面，其中图案在先前产生的结构(90a、90b)上延伸。所产生的沟槽可称为“TFR沟槽”。距势垒的顶部的沟槽深度比薄膜电阻器的所要厚度深。可执行清洁(例如稀释HF清洁)以从晶片的表面移除任何蚀刻残留物。
图8是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠80的图式。薄膜电阻器材料120已沉积到所述沟槽中。在方法200中的此步骤处，堆叠80处于类似于图2中展示的模块的条件下。TFR材料120可包括具有所要性质(例如在需要温度及/或电压范围内的稳健及稳定电阻)的膜，例如TaN或SiCCr。选择TFR的替代材料是：TaNx、CrSi、NiCr、TiNx、SiCr、Ta、Cr、Ti、W、Mo等等。也已使用第三电介质膜130(例如二氧化硅)覆盖TFR材料120；第三电介质膜130可称为TFR电介质盖130。
图9是展示在已根据本发明的教示完成用于建构TFR的方法200的部分之后的IC堆叠90的图式。来自图8的整个堆叠80已按CMP(称为TFR CMP)抛光以移除晶片的突出部分中的电介质盖130、TFR材料120及一些或所有硬掩模电介质材料110的部分。TFR CMP工艺经设计以移除TFR沟槽外部的沉积TFR材料；然而，在TFR沟槽内部的沉积TFR盖130中停止。沟槽中的TFR材料120不受TFR CMP工艺影响，且连接任一端处的两个铜特征部90a、90b。剩余TFR模块120现包括薄膜电阻器，其在两个铜特征部90a、90b之间延伸且受电介质盖130保护。TFR模块被完成且模块可插入任何铜层中。
接着，就典型铜互连过程来说，可能继续IC装置的处理，例如通路及沟槽的下一层级。使用经连接到结构90a及90b的典型铜通路，使TFR模块与电路的其它部分连接。这消除如现有技术中所使用的TFR通路(图1中的30a及30b)的需要，且节省一个掩模层。结构90a及90b充当TFR模块中的TFR头部。这消除产生分离TFR头部的需要，且节省另一掩模层。
图10是展示根据本发明的教示建构的实例TFR的测量结果的图。图10展示具有～200-400Ω/□的薄片电阻及～200ppm/C的TCR的此概念的工作版本的测量结果。图10展示不同晶片的电阻对比温度。
图11是展示根据本发明的教示的用于在完成铜过程模块上的铜化学机械抛光(CMP)工艺之后制造薄膜电阻器的实例方法200的流程图。方法200可从步骤210开始。
步骤210可包含在完成铜过程模块上的铜化学机械抛光(CMP)工艺之后沉积电介质势垒100。在铜过程的CMP之后开始，电介质势垒层100(典型势垒电介质的任一者，SiN、SiC等等)可被沉积于晶片上，如图3中所展示。
步骤220可包含将第二电介质层110沉积于电介质势垒100的顶上作为硬掩模。第二电介质层110包括不同于势垒层100的材料，这是由于两个层之间的选择性实现方法200中的后续步骤。
步骤230可包含使用光刻来图案化第二电介质层110中的沟槽。所述沟槽一旦被完成，其将在变成TFR的每一端处的导线(如图1中的现有技术中的TFR头部30a或30b)的两个或两个以上先前铜金属结构(例如90a、90b)之间桥接。图4展示完成步骤230之后的IC堆叠40，且如所展示剩余光致抗蚀剂120a、120b图案。
步骤235可包含在光刻之后清洁所述堆叠。
步骤240可包含穿过所述硬掩模来蚀刻所述沟槽，且在所述电介质势垒中或所述电介质势垒上停止。图5展示完成步骤240之后的IC堆叠50。
步骤250可包含从光刻工艺移除任何剩余光致抗蚀剂。光致抗蚀剂可由原位氧等离子体移除。图6展示完成步骤250之后的IC堆叠60。
步骤260可包含穿过所述电介质势垒来蚀刻所述沟槽，借此暴露至少两个铜结构中的每一者的表面。所产生的沟槽可称为“TFR沟槽”。距势垒的顶部的沟槽深度比薄膜电阻器的厚度深。可执行清洁(例如稀释HF清洁)，以从晶片的表面移除蚀刻残留物。图7展示完成步骤260之后的IC堆叠70。
步骤270可包含将薄膜电阻器材料沉积到所述沟槽中，从而跨越所得至少两个暴露铜表面桥接。材料200通常是具有某些性质(其提供在温度及/或电压范围内的稳健及稳定电阻)的膜，例如TaN、SiC或SiCCr。
步骤280可包含使用第三电介质膜(例如二氧化硅，称为TFR电介质盖)来覆盖所述薄膜。图8展示完成步骤280之后的IC堆叠80。
步骤290可包含使用新CMP工艺来抛光掉TFR沟槽外部的任何突出材料，其包含TFR电介质盖(130)、TFR材料(120)、一些或所有剩余硬掩模(110)。所述CMP工艺可轻微挖掘到TFR沟槽中，其移除TFR电介质盖(130)的一部分。TFR材料保持在沟槽中，且在每一端处经连接到铜导线90。图9展示完成步骤290之后的IC堆叠90。
步骤300可包含在完成TFR CMP工艺之后继续铜镶嵌过程，以使用铜通路将所述至少两个分离铜结构连接到所述晶片上的其它结构。
优于正常过程，方法200仅需要一个掩模，其允许与可需要此薄膜电阻器的模拟晶体管组合产生铜BEOL。

Claims (9)

1.一种用于在完成铜过程模块上的铜化学机械抛光工艺之后制造薄膜电阻器的方法，所述方法包括：
跨越至少两个铜结构沉积电介质势垒层；
将第二电介质层沉积于所述电介质势垒的顶上作为硬掩模；
使用光刻将沟槽图案化到光致抗蚀剂层中；
穿过所述硬掩模来蚀刻所述沟槽，且在所述电介质势垒中或所述电介质势垒上停止；
从所述光刻工艺移除任何剩余光致抗蚀剂；
穿过所述电介质势垒来蚀刻所述沟槽，借此暴露所述至少两个铜结构中的每一者的铜表面，其中所述沟槽足够宽以桥接在所述至少两个铜结构之间且仅部分地敞开所述至少两个铜表面中的每一者；及
将薄膜电阻器材料沉积到所述沟槽中，且跨越所得至少两个暴露铜表面桥接。
2.根据权利要求1所述的用于制造薄膜电阻器的方法，其进一步包括使用电介质膜来覆盖所述薄膜的步骤。
3.根据权利要求2所述的用于制造薄膜电阻器的方法，其中所述电介质膜是二氧化硅。
4.根据权利要求1所述的用于制造薄膜电阻器的方法，其中在穿过所述电介质势垒来蚀刻所述沟槽之后，执行清洁步骤。
5.根据权利要求4所述的用于制造薄膜电阻器的方法，其中所述清洁步骤是稀释HF清洁，其经配置以从晶片的表面移除蚀刻残留物。
6.根据前述权利要求中任一权利要求所述的用于制造薄膜电阻器的方法，其中所述薄膜材料是TaN、SiCr或SiCCr。
7.根据权利要求1到5中任一权利要求所述的用于制造薄膜电阻器的方法，其中所述薄膜材料选自由TaNx、CrSi、NiCr、TiNx、SiCr、SiCCr、Ta、Cr、Ti、W及Mo组成的群组。
8.根据权利要求1到5中任一权利要求所述的用于制造薄膜电阻器的方法，其进一步包括在所述薄膜电阻器材料已经沉积到所述沟槽之后，使用第二化学机械抛光工艺来抛光掉薄膜电阻器沟槽外部的任何突出材料，其包含薄膜电阻器电介质盖、薄膜电阻器材料，及/或一些或所有剩余硬掩模。
9.根据权利要求8所述的用于制造薄膜电阻器的方法，其进一步包括在完成所述第二化学机械抛光工艺之后，继续铜镶嵌过程，以使用通路将至少两个分离铜结构连接到晶片上的其它结构。
CN201680035273.7A 2015-06-18 2016-06-17 具有增加的掩模层的镶嵌薄膜电阻器 Active CN107750390B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562181515P 2015-06-18 2015-06-18
US62/181,515 2015-06-18
US15/184,748 US9679844B2 (en) 2015-06-18 2016-06-16 Manufacturing a damascene thin-film resistor
US15/184,748 2016-06-16
PCT/US2016/038012 WO2016205604A1 (en) 2015-06-18 2016-06-17 Damascene thin-film resistor with an added mask layer

Publications (2)

Publication Number Publication Date
CN107750390A CN107750390A (zh) 2018-03-02
CN107750390B true CN107750390B (zh) 2022-01-25

Family

ID=56561417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680035273.7A Active CN107750390B (zh) 2015-06-18 2016-06-17 具有增加的掩模层的镶嵌薄膜电阻器

Country Status (6)

Country Link
US (1) US9679844B2 (zh)
EP (1) EP3311427A1 (zh)
KR (1) KR20180019679A (zh)
CN (1) CN107750390B (zh)
TW (1) TW201711156A (zh)
WO (1) WO2016205604A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643887B2 (en) 2017-10-06 2020-05-05 Microchip Technology Incorporated Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
US10818748B2 (en) * 2018-05-14 2020-10-27 Microchip Technology Incorporated Thin-film resistor (TFR) formed under a metal layer and method of fabrication
US10658453B2 (en) 2018-06-15 2020-05-19 Microchip Technology Incorporated Aluminum compatible thin-film resistor (TFR) and manufacturing methods
US10553336B2 (en) * 2018-06-21 2020-02-04 Microchip Technology Incorporated Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods
US11610837B2 (en) 2020-09-21 2023-03-21 Globalfoundries Singapore Pte. Ltd. Via structures of passive semiconductor devices
US11824080B2 (en) * 2020-11-19 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) with displacement-plated TFR heads
WO2023287457A1 (en) * 2021-07-15 2023-01-19 Microchip Technology Incorporated Thin-film resistor (tfr) module
US11670439B2 (en) 2021-07-15 2023-06-06 Microchip Technology Incorporated Thin-film resistor (TFR) module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410879B1 (en) * 2005-07-11 2008-08-12 National Semiconductor Corporation System and method for providing a dual via architecture for thin film resistors
CN103675048A (zh) * 2013-11-18 2014-03-26 西安交通大学 一种基于mems的金属氧化物气体传感器及制备工艺
CN203910376U (zh) * 2014-05-29 2014-10-29 昆山福烨电子有限公司 一种新型薄膜电阻

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6794292B2 (en) 2001-07-16 2004-09-21 United Microelectronics Corp. Extrusion-free wet cleaning process for copper-dual damascene structures
US7771780B2 (en) * 2005-08-24 2010-08-10 Brother Kogyo Kabushiki Kaisha Method of producing composite material, method of producing piezoelectric actuator, method of producing ink-jet head, and piezoelectric actuator
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
KR101261750B1 (ko) 2011-10-14 2013-05-07 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US20160218062A1 (en) * 2015-01-23 2016-07-28 Texas Instruments Incorporated Thin film resistor integration in copper damascene metallization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410879B1 (en) * 2005-07-11 2008-08-12 National Semiconductor Corporation System and method for providing a dual via architecture for thin film resistors
CN103675048A (zh) * 2013-11-18 2014-03-26 西安交通大学 一种基于mems的金属氧化物气体传感器及制备工艺
CN203910376U (zh) * 2014-05-29 2014-10-29 昆山福烨电子有限公司 一种新型薄膜电阻

Also Published As

Publication number Publication date
US9679844B2 (en) 2017-06-13
KR20180019679A (ko) 2018-02-26
EP3311427A1 (en) 2018-04-25
TW201711156A (zh) 2017-03-16
CN107750390A (zh) 2018-03-02
WO2016205604A1 (en) 2016-12-22
US20160372420A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107750390B (zh) 具有增加的掩模层的镶嵌薄膜电阻器
US10177214B2 (en) Metal thin film resistor and process
CN112335065B (zh) 集成电路中的薄膜电阻器及其制造方法
US6921962B1 (en) Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
US10636698B2 (en) Skip via structures
US10818748B2 (en) Thin-film resistor (TFR) formed under a metal layer and method of fabrication
EP1463067B1 (en) Method of forming an integrated circuit thin film resistor
US10643887B2 (en) Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
JP2004282081A (ja) 二重ダマシン構造への薄膜レジスターの集積方法
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
US11637100B2 (en) Semiconductor device having capacitor and resistor and a method of forming the same
EP1168432A2 (en) Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect
US6497824B1 (en) One mask solution for the integration of the thin film resistor
CN111033718B (zh) 用于使用通孔阻滞层的薄膜电阻器的装置和方法
US20240047510A1 (en) Integrated circuit with thin film resister structure
US11626474B2 (en) Thin-film resistor (TFR) with improved contacts
KR100458588B1 (ko) 반도체 소자 제조 방법
KR980011855A (ko) 반도체장치의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant