TW201711156A - 具有一增加之遮罩層的鑲嵌薄膜電阻器 - Google Patents

具有一增加之遮罩層的鑲嵌薄膜電阻器 Download PDF

Info

Publication number
TW201711156A
TW201711156A TW105119226A TW105119226A TW201711156A TW 201711156 A TW201711156 A TW 201711156A TW 105119226 A TW105119226 A TW 105119226A TW 105119226 A TW105119226 A TW 105119226A TW 201711156 A TW201711156 A TW 201711156A
Authority
TW
Taiwan
Prior art keywords
thin film
tfr
copper
film resistor
trench
Prior art date
Application number
TW105119226A
Other languages
English (en)
Inventor
耀儉 冷
賈斯丁 希羅奇 薩托
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201711156A publication Critical patent/TW201711156A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在本發明之一些實施例中，一種用於在完成一銅程序模組上之一銅化學機械拋光(CMP)程序之後製造一薄膜電阻器之方法可包含：跨越至少兩個結構沈積一介電障壁層；將一第二介電層沈積於該介電障壁之頂上作為一硬遮罩；使用光微影蝕刻來圖案化一溝渠；透過該硬遮罩來蝕刻該溝渠，且在該介電障壁中或該介電障壁上停止；自光微影蝕刻程序移除任何剩餘光阻；透過該介電障壁來蝕刻該溝渠，藉此曝露至少兩個銅結構之各者之一銅表面；及將薄膜電阻器材料沈積至該溝渠中，且跨越所得之至少兩個曝露銅表面橋接。

Description

具有一增加之遮罩層的鑲嵌薄膜電阻器 [相關申請案之交叉參考]
本申請案主張2015年6月18日申請之共同所有之美國臨時專利申請案第62/181,515號之優先權，該案為所有目的特此以引用的方式併入本文中。
本發明係關於一種鑲嵌薄膜電阻器，特定言之本發明係關於一半導體裝置之一銅後段製程(BEOL)處理上之一種具有一單一增加之遮罩層的鑲嵌薄膜電阻器模組及一種用於製造此一裝置之方法。
半導體積體電路(IC)通常包含用以連接IC之各種組件(稱為互連件)或後段製程(BEOL)之金屬化層。銅可優於鋁，此係歸因於銅之更低電阻率及高電子遷移電阻。然而，很難使用用於鋁互連件之傳統光阻遮罩及電漿蝕刻來製造銅互連件。
用於在一IC上形成銅互連件之一種已知技術稱為附加圖案化，有時稱為一鑲嵌程序，其指稱傳統金屬鑲嵌技術。一所謂之鑲嵌程序可包含圖案化介電材料(諸如二氧化矽或氟矽酸玻璃(FSG)或有機矽酸玻璃(OSG))及敞開溝渠，其中銅或其他金屬導體應位於溝渠中。沈積一銅擴散障壁層(通常Ta、TaN或兩者之雙層)，隨後接著一沈積銅晶種層。通常隨後接著大塊銅填充，通常透過電子化學電鍍程序。接 著，化學機械平坦化(CMP)程序被用以移除任何過量銅及障壁。此CMP程序通常稱為銅CMP程序。接著，溝渠中剩餘之銅用作為一導體。通常，晶圓立即沈積有一介電障壁層(諸如SiN或SiC)以防止銅腐蝕且改良裝置可靠性。
隨著更多特徵封裝至一半導體晶片中，更需要將被動組件(諸如電阻器)封裝至電路。可透過離子植入及擴散產生一些電阻器，諸如多晶矽電阻器。然而，此等電阻器在其電阻值上具有高變動，且其電阻值亦隨溫度大幅改變。
根據各種實施例，實例性方法提供與既有銅互連程序相容之一低成本BEOL薄膜電阻器(TFR)。另外，實例性方法需要更少光微影蝕刻遮罩，其簡化程序且降低成本。該方法提供優於具有三個增加之遮罩層的典型薄膜電阻器之顯著成本節省。模組係可撓性的，且可插入至銅互連件之任何金屬層。
各種實施例提供在一銅BEOL半導體裝置上構造薄膜電阻器之方法。使用一薄導電膜在BEOL中製造具有良好控制之電阻率之一電阻器(稱為薄膜電阻器(TFR))。用以構造TFR之材料通常具有接近0之電阻溫度係數(TCR)。此TFR提供在溫度之廣泛範圍內之準確及穩定電阻值；顯著增強晶片性能，尤其係其中匹配係關鍵之精確類比電路之晶片性能。
其係模組化，且在銅CMP及介電障壁沈積之後可插入至銅鑲嵌互連件之任何金屬層中。該模組可插入至多層級銅互連件一次或多次。
具有大約~1KΩ/□之一薄片電阻及接近0之電阻溫度係數(TCR)之薄膜電阻器允許積體電路(特定言之具有類比組件之積體電路)之新設計。當越來越多的類比組件整合至一單一晶片時，產生具有競爭成本 之一TFR模組之需要增長。
在本發明之一些實施例中，一種用於在完成一銅程序模組上之一銅化學機械拋光(CMP)程序之後製造一薄膜電阻器之方法可包含：跨越至少兩個結構沈積一介電障壁層；將一第二介電層沈積於該介電障壁之頂上作為一硬遮罩；使用光微影蝕刻圖案化一溝渠；透過該硬遮罩蝕刻該溝渠且在該介電障壁中或該介電障壁上停止；自光微影蝕刻程序移除任何剩餘光阻；透過該介電障壁蝕刻該溝渠，藉此曝露至少兩個銅結構之各者之一銅表面；及將薄膜電阻器材料沈積至該溝渠中且跨越所得之至少兩個曝露銅表面橋接。
一些實施例可包含使用一介電膜覆蓋該薄膜。
在一些實施例中，該介電膜係二氧化矽。
在一些實施例中，在該TFR溝渠蝕刻之後執行一清潔步驟。
在一些實施例中，該清潔步驟係一稀釋HF清潔，其經組態以自該晶圓之該表面移除蝕刻殘留物。
在一些實施例中，該薄膜材料係TaN、SiCr或SiCCr。
在一些實施例中，該薄膜材料係選自由TaNx、CrSi、NiCr、TiNx、SiCr、SiCCr、Ta、Cr、Ti、W及Mo組成之群組。
一些實施例可包含在該薄膜電阻器材料已沈積至該溝渠之後使用一新CMP程序拋光掉TFR溝渠外部之任何突出材料，其等包含TFR介電蓋、TFR材料及/或一些或所有該剩餘硬遮罩。
一些實施例可包含在完成該第二CMP之後繼續一銅鑲嵌程序以使用導通體將該等至少兩個分離銅結構連接至該晶圓上之其他結構。
10‧‧‧積體電路(IC)
20‧‧‧半導體基板
30‧‧‧積體電路(IC)堆疊
30a‧‧‧薄膜電阻器(TFR)頭部/薄膜電阻器(TFR)導通體
30b‧‧‧薄膜電阻器(TFR)頭部/薄膜電阻器(TFR)導通體
40‧‧‧積體電路(IC)堆疊
40a‧‧‧薄膜電阻器(TFR)
40b‧‧‧薄膜電阻器(TFR)
50‧‧‧積體電路(IC)堆疊
50a‧‧‧薄膜電阻器(TFR)導通體
50b‧‧‧薄膜電阻器(TFR)導通體
60‧‧‧積體電路(IC)堆疊
70‧‧‧積體電路(IC)堆疊
80‧‧‧積體電路(IC)堆疊
90‧‧‧積體電路(IC)堆疊/銅導線
90a‧‧‧銅表面/銅金屬結構/銅特徵部
90b‧‧‧銅表面/銅金屬結構/銅特徵部
100‧‧‧介電障壁層/障壁膜
100a‧‧‧介電障壁層
100b‧‧‧介電障壁層
110‧‧‧第二介電層/硬遮罩/硬遮罩層/硬遮罩介電材料
110a‧‧‧第二介電層之部分
110b‧‧‧第二介電層之部分
120‧‧‧薄膜電阻器(TFR)/薄膜電阻器(TFR)模組/光阻/薄膜電阻器(TFR)材料
120a‧‧‧光阻
120b‧‧‧光阻
130‧‧‧介電層/第三介電膜/薄膜電阻器(TFR)介電蓋
200‧‧‧方法/材料
210‧‧‧步驟
220‧‧‧步驟
230‧‧‧步驟
235‧‧‧步驟
240‧‧‧步驟
250‧‧‧步驟
260‧‧‧步驟
270‧‧‧步驟
280‧‧‧步驟
290‧‧‧步驟
300‧‧‧步驟
圖1係展示使用習知程序實施之兩個實例性薄膜電阻器(TFR)之一圖式。
圖2係展示根據本發明之教示沈積之一實例性TFR之一圖式。
圖3係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖4係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖5係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖6係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖7係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖8係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖9係展示在已根據本發明之教示完成用於建構一TFR之一方法之部分之後的一IC堆疊之一圖式。
圖10係展示根據本發明之教示建構之一實例性TFR之量測結果之一圖。
圖11係展示根據本發明之教示之一種用於在完成一銅程序模組上之一銅化學機械拋光(CMP)程序之後製造一薄膜電阻器之實例性方法之一流程圖。
圖式提供本發明之教示之各種實施例之繪示。一般技術者將能夠在不背離本發明之申請專利範圍及教示之範疇的情況下，使用本發明之教示來發展圖式中所描繪之結構及方法的替代性實施例。
圖1係展示使用習知程序實施之兩個實例性TFR之一圖式。圖1中展示之TFR需要用於製造之三個增加的遮罩層。即，需要一第一增加之遮罩層以產生TFR頭部30a及30b。需要一第二增加之遮罩層以產生 TFR 40a及40b。需要一第三增加之遮罩層以產生TFR導通體50a及50b。可跨越TFR頭部30a及30b之頂部或在TFR頭部30a及30b下方建構所展示之兩個實例性TFR 40a及40b，但在兩種情況中均需要至少三個增加之遮罩層。
圖2係展示根據本發明之教示之經沈積於一IC 10上之一實例性TFR 120之一圖式。根據各種實施例，可僅使用一遮罩層及一遮罩程序來產生TFR模組120。TFR 120可經沈積至圖案化至一先前處理之半導體基板20中的溝渠，其包括任何適當已知基板材料及半導體程序。如所展示，TFR 120可係由一介電障壁層100a、100b隔離之特徵部之間之一導電互連件。在一些實施例中，一介電層130可填充由TFR程序留下之任何空間。
圖3係展示在已根據本發明之教示完成用於建構一TFR之一方法200之部分之後之一IC堆疊30之一圖式(相對於圖11更詳細討論方法200)。在圖3中展示之階段處，堆疊30包含經沈積以囊封所有銅表面(在此實例中，包含銅表面90a及90b)之一介電障壁層100。介電障壁層100通常係具有大約~500埃之厚度的SiN或SiC。
圖4係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後之一IC堆疊40之一圖式。如圖4中所展示，堆疊40包含經沈積於介電障壁層100之頂上以充當以下蝕刻操作中之一硬遮罩之一第二介電層110。第二層110可稱為一硬遮罩，且可係由二氧化矽組成。此第二層110本質上必須不同於障壁100，此係由於兩個膜之間的選擇性係關鍵的。已使用光微影蝕刻將一溝渠圖案化至光阻120中(留下光阻120a、120b)。該溝渠係足夠寬以在兩個或兩個以上先前銅金屬結構90a、90b(其等將變成至TFR之各端之導線，稱為TFR頭部)之間橋接。經圖案化之溝渠之各者之端在一先前銅結構上延伸，如圖1中所展示。
圖5係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後之一IC堆疊50之一圖式。已在一電漿蝕刻器(諸如一TEL SCCM介電蝕刻器)中蝕刻堆疊50，其在障壁膜100中或障壁膜100上停止。只要蝕刻器足夠可選，可使用其他適合蝕刻器，以在無需顯著蝕刻障壁層100的情況下移除第二介電層110。如圖5中所展示，在蝕刻之後，保持受光阻保護之第二層110之該等部分(110a、110b)，而保持曝露之該等部分已被移除，以完全曝露下方之障壁層100(例如氮化矽或碳化矽)。
圖6係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後之一IC堆疊60之一圖式。光阻120a及120b已被移除。在一些實施例中，光阻可由一原位氧氣電漿移除。取決於所使用之光阻的形式，可使用各種移除程序及/或材料。如所展示，銅特徵部90a、90b受介電障壁100保護免於汽提步驟。
圖7係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後之一IC堆疊70之一圖式。如圖7中所展示，堆疊70已經蝕刻以移除介電障壁層100之曝露部分。受硬遮罩層110保護之介電障壁100之部分受保護免於蝕刻程序。
在此實例中，堆疊70展示已在相同程序中蝕刻銅特徵部90a及90b。即，經圖案化之溝渠之深度不僅延伸第二層110及障壁層100之完全深度，而且延伸某個距離至銅特徵部90a及90b中。透過障壁層100蝕刻之程序圖案化溝渠且曝露銅表面，其中圖案在先前產生之結構(90a、90b)上延伸。所產生之溝渠可稱為「TFR溝渠」。距障壁之頂部之溝渠深度比薄膜電阻器之所要厚度深。可執行一清潔(諸如一稀釋HF清潔)以自晶圓之表面移除任何蝕刻殘留物。
圖8係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後的一IC堆疊80之一圖式。薄膜電阻器材料120已沈積至該 溝渠中。在方法200中之此步驟處，堆疊80處於類似於圖2中展示之模組之一條件下。TFR材料120可包括具有所要性質(諸如在一需要溫度及/或電壓範圍內之穩健及穩定電阻)之一膜，諸如TaN或SiCCr。選擇TFR之替代材料係：TaNx、CrSi、NiCr、TiNx、SiCr、Ta、Cr、Ti、W、Mo等等。亦已使用一第三介電膜130(諸如二氧化矽)覆蓋TFR材料120；第三介電膜130可稱為TFR介電蓋130。
圖9係展示在已根據本發明之教示完成用於建構一TFR之方法200之部分之後的一IC堆疊90之一圖式。來自圖8之整個堆疊80已依CMP(稱為TFR CMP)拋光以移除晶圓之突出部分中之介電蓋130、TFR材料120及一些或所有硬遮罩介電材料110之部分。TFR CMP程序經設計以移除TFR溝渠外部之沈積TFR材料；然而，在TFR溝渠內部之沈積TFR蓋130中停止。溝渠中之TFR材料120不受TFR CMP程序影響，且連接任一端處之兩個銅特徵部90a、90b。剩餘TFR模組120現包括一薄膜電阻器，其在兩個銅特徵部90a、90b之間延伸且受一介電蓋130保護。TFR模組被完成且模組可插入任何銅層中。
接著，就一典型銅互連程序而言，可能繼續IC裝置之處理，諸如導通體及溝渠之下一層級。使用經連接至結構90a及90b之典型銅導通體，使TFR模組與電路之其他部分連接。這消除如先前技術中所使用之TFR導通體(圖1中之30a及30b)的需要，且節省一遮罩層。結構90a及90b充當TFR模組中之TFR頭部。這消除產生分離TFR頭部的需要，且節省另一遮罩層。
圖10係展示根據本發明之教示建構之一實例性TFR之量測結果之一圖。圖10展示具有~200-400Ω/□之一薄片電阻及~200ppm/C之TCR之此概念之一工作版本的量測結果。圖10展示不同晶圓之電阻對比溫度。
圖11係展示根據本發明之教示之用於在完成一銅程序模組上之一 銅化學機械拋光(CMP)程序之後製造一薄膜電阻器之實例性方法200之一流程圖。方法200可從步驟210開始。
步驟210可包含在完成一銅程序模組上之一銅化學機械拋光(CMP)程序之後沈積介電障壁100。在銅程序之CMP之後開始，一介電障壁層100(典型障壁電介質之任一者，SiN、SiC等等)可被沈積於晶圓上，如圖3中所展示。
步驟220可包含將一第二介電層110沈積於介電障壁100之頂上作為一硬遮罩。第二介電層110包括不同於障壁層100之一材料，此係由於兩個層之間的選擇性實現方法200中的後續步驟。
步驟230可包含使用光微影蝕刻來圖案化第二介電層110中之一溝渠。該溝渠一旦被完成，其將在變成TFR之各端處之導線(如圖1中之先前技術中之TFR頭部30a或30b)之兩個或兩個以上先前銅金屬結構(例如90a、90b)之間橋接。圖4展示完成步驟230之後之一IC堆疊40，且如所展示剩餘一光阻120a、120b圖案。
步驟235可包含在光微影蝕刻之後清潔該堆疊。
步驟240可包含透過該硬遮罩來蝕刻該溝渠，且在該介電障壁中或該介電障壁上停止。圖5展示完成步驟240之後之一IC堆疊50。
步驟250可包含自光微影蝕刻程序移除任何剩餘光阻。光阻可由一原位氧氣電漿移除。圖6展示完成步驟250之後之一IC堆疊60。
步驟260可包含透過該介電障壁來蝕刻該溝渠，藉此曝露至少兩個銅結構之各者之一表面。所產生之溝渠可稱為「TFR溝渠」。距障壁之頂部的溝渠深度比薄膜電阻器的厚度深。可執行一清潔(諸如一稀釋HF清潔)，以自晶圓之表面移除蝕刻殘留物。圖7展示完成步驟260之後之一IC堆疊70。
步驟270可包含將薄膜電阻器材料沈積至該溝渠中，跨越所得之至少兩個曝露銅表面橋接。材料200通常係具有某些性質(其等提供在 一溫度及/或電壓範圍內之穩健及穩定電阻)之一膜，諸如TaN、SiC或SiCCr。
步驟280可包含使用一第三介電膜(諸如二氧化矽，稱為TFR介電蓋)來覆蓋該薄膜。圖8展示完成步驟280之後之一IC堆疊80。
步驟290可包含使用一新CMP程序來拋光掉TFR溝渠外部的任何突出材料，其等包含TFR介電蓋(130)、TFR材料(120)、一些或所有剩餘硬遮罩(110)。該CMP程序可輕微挖掘至TFR溝渠中，其移除TFR介電蓋(130)的一部分。TFR材料保持在溝渠中，且在各端處經連接至一銅導線90。圖9展示完成步驟290之後之一IC堆疊90。
步驟300可包含在完成TFR CMP程序之後繼續銅鑲嵌程序，以使用銅導通體將該等至少兩個分離銅結構連接至該晶圓上的其他結構。
超越正常程序，方法200僅需要一遮罩，其允許產生一銅BEOL與可需要此一薄膜電阻器之類比電晶體的組合。
10‧‧‧積體電路(IC)
20‧‧‧半導體基板
100a‧‧‧介電障壁層
100b‧‧‧介電障壁層
120‧‧‧薄膜電阻器(TFR)/薄膜電阻器(TFR)模組/光阻/薄膜電阻器(TFR)材料
130‧‧‧介電層/第三介電膜/薄膜電阻器(TFR)介電蓋

Claims (9)

  1. 一種用於在完成一銅程序模組上之一銅化學機械拋光(CMP)程序之後製造一薄膜電阻器之方法，該方法包括：跨越至少兩個結構沈積一介電障壁層；將一第二介電層沈積於該介電障壁之頂上作為一硬遮罩；使用光微影蝕刻來圖案化一溝渠；透過該硬遮罩來蝕刻該溝渠，且在該介電障壁中或該介電障壁上停止；自該光微影蝕刻程序移除任何剩餘光阻；透過該介電障壁來蝕刻該溝渠，藉此曝露該等至少兩個銅結構之各者之一銅表面；及將薄膜電阻器材料沈積至該溝渠中，且跨越所得之至少兩個曝露銅表面橋接。
  2. 如請求項1之用於製造一薄膜電阻器之方法，進一步包括使用一介電膜來覆蓋該薄膜之步驟。
  3. 如請求項2之用於製造一薄膜電阻器之方法，其中該介電膜係二氧化矽。
  4. 如請求項1之用於製造一薄膜電阻器之方法，其中在該TFR溝渠蝕刻之後，執行一清潔步驟。
  5. 如請求項4之用於製造一薄膜電阻器之方法，其中該清潔步驟係一稀釋HF清潔，其經組態以自晶圓之表面移除蝕刻殘留物。
  6. 如請求項1之用於製造一薄膜電阻器之方法，其中該薄膜材料係TaN、SiCr或SiCCr。
  7. 如請求項1之用於製造一薄膜電阻器之方法，其中該薄膜材料係選自由TaNx、CrSi、NiCr、TiNx、SiCr、SiCCr、Ta、Cr、Ti、 W及Mo組成之群組。
  8. 如請求項1之用於製造一薄膜電阻器之方法，進一步包括在該薄膜電阻器材料已經沈積至該溝渠之後，使用一新CMP程序來拋光掉TFR溝渠外部的任何突出材料，其等包含TFR介電蓋、TFR材料，及/或一些或所有該剩餘硬遮罩。
  9. 如請求項8之用於製造一薄膜電阻器之方法，進一步包括在完成該第二CMP之後，繼續一銅鑲嵌程序，以使用導通體將該等至少兩個分離銅結構連接至該晶圓上的其他結構。
TW105119226A 2015-06-18 2016-06-17 具有一增加之遮罩層的鑲嵌薄膜電阻器 TW201711156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562181515P 2015-06-18 2015-06-18
US15/184,748 US9679844B2 (en) 2015-06-18 2016-06-16 Manufacturing a damascene thin-film resistor

Publications (1)

Publication Number Publication Date
TW201711156A true TW201711156A (zh) 2017-03-16

Family

ID=56561417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119226A TW201711156A (zh) 2015-06-18 2016-06-17 具有一增加之遮罩層的鑲嵌薄膜電阻器

Country Status (6)

Country Link
US (1) US9679844B2 (zh)
EP (1) EP3311427A1 (zh)
KR (1) KR20180019679A (zh)
CN (1) CN107750390B (zh)
TW (1) TW201711156A (zh)
WO (1) WO2016205604A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791101B (zh) * 2018-06-21 2023-02-01 美商微晶片科技公司 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法
TWI799541B (zh) * 2018-05-14 2023-04-21 美商微晶片科技公司 形成於金屬層下方之薄膜電阻器(tfr)及製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643887B2 (en) 2017-10-06 2020-05-05 Microchip Technology Incorporated Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
US10658453B2 (en) 2018-06-15 2020-05-19 Microchip Technology Incorporated Aluminum compatible thin-film resistor (TFR) and manufacturing methods
US11610837B2 (en) 2020-09-21 2023-03-21 Globalfoundries Singapore Pte. Ltd. Via structures of passive semiconductor devices
US11824080B2 (en) * 2020-11-19 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) with displacement-plated TFR heads
WO2023287457A1 (en) * 2021-07-15 2023-01-19 Microchip Technology Incorporated Thin-film resistor (tfr) module
US11670439B2 (en) 2021-07-15 2023-06-06 Microchip Technology Incorporated Thin-film resistor (TFR) module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6794292B2 (en) 2001-07-16 2004-09-21 United Microelectronics Corp. Extrusion-free wet cleaning process for copper-dual damascene structures
US7410879B1 (en) 2005-07-11 2008-08-12 National Semiconductor Corporation System and method for providing a dual via architecture for thin film resistors
US7771780B2 (en) * 2005-08-24 2010-08-10 Brother Kogyo Kabushiki Kaisha Method of producing composite material, method of producing piezoelectric actuator, method of producing ink-jet head, and piezoelectric actuator
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
KR101261750B1 (ko) 2011-10-14 2013-05-07 주식회사 동부하이텍 반도체 소자 및 그 제조방법
CN103675048B (zh) * 2013-11-18 2016-02-24 西安交通大学 一种基于mems的金属氧化物气体传感器及制备工艺
CN203910376U (zh) * 2014-05-29 2014-10-29 昆山福烨电子有限公司 一种新型薄膜电阻
US20160218062A1 (en) * 2015-01-23 2016-07-28 Texas Instruments Incorporated Thin film resistor integration in copper damascene metallization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799541B (zh) * 2018-05-14 2023-04-21 美商微晶片科技公司 形成於金屬層下方之薄膜電阻器(tfr)及製造方法
TWI791101B (zh) * 2018-06-21 2023-02-01 美商微晶片科技公司 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法

Also Published As

Publication number Publication date
US20160372420A1 (en) 2016-12-22
US9679844B2 (en) 2017-06-13
CN107750390B (zh) 2022-01-25
EP3311427A1 (en) 2018-04-25
CN107750390A (zh) 2018-03-02
KR20180019679A (ko) 2018-02-26
WO2016205604A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US9679844B2 (en) Manufacturing a damascene thin-film resistor
US10763166B2 (en) Self-forming barrier for use in air gap formation
US10177214B2 (en) Metal thin film resistor and process
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
US6426268B1 (en) Thin film resistor fabrication method
US9627467B2 (en) Thin film resistor integrated between interconnect levels and contacting an underlying dielectric layer protrusion
US10553336B2 (en) Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods
EP1463067B1 (en) Method of forming an integrated circuit thin film resistor
US20160218062A1 (en) Thin film resistor integration in copper damascene metallization
TW201947664A (zh) 形成於金屬層下方之薄膜電阻器(tfr)及製造方法
KR101261750B1 (ko) 반도체 소자 및 그 제조방법
US10763324B2 (en) Systems and methods for forming a thin film resistor integrated in an integrated circuit device
JP2004282081A (ja) 二重ダマシン構造への薄膜レジスターの集積方法
US6497824B1 (en) One mask solution for the integration of the thin film resistor
CN111033718B (zh) 用于使用通孔阻滞层的薄膜电阻器的装置和方法
US11637100B2 (en) Semiconductor device having capacitor and resistor and a method of forming the same
CN114388473A (zh) 半导体器件及其制造方法
US11626474B2 (en) Thin-film resistor (TFR) with improved contacts
US11031284B2 (en) Semiconductor device and method of forming the same
KR20030081614A (ko) 반도체 소자 제조 방법