KR20180019679A - 추가 마스크 층을 갖는 다마신 박막 레지스터 - Google Patents

추가 마스크 층을 갖는 다마신 박막 레지스터 Download PDF

Info

Publication number
KR20180019679A
KR20180019679A KR1020187001603A KR20187001603A KR20180019679A KR 20180019679 A KR20180019679 A KR 20180019679A KR 1020187001603 A KR1020187001603 A KR 1020187001603A KR 20187001603 A KR20187001603 A KR 20187001603A KR 20180019679 A KR20180019679 A KR 20180019679A
Authority
KR
South Korea
Prior art keywords
copper
tfr
thin film
trench
dielectric
Prior art date
Application number
KR1020187001603A
Other languages
English (en)
Inventor
야오지안 렁
저스틴 히로키 사토
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20180019679A publication Critical patent/KR20180019679A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

구리 공정 모듈에서 구리 화학 기계적 폴리싱(CMP) 공정을 완료한 후 박막 레지스터를 제조하는 방법은, 적어도 2개의 구조물들(90a, 90b)을 가로질러 유전체 배리어 층(100)을 침착하는 단계; 상기 유전체 배리어 위에 하드 마스크로서 제2 유전체 층(110)을 침착하는 단계; 포토 리소그래피를 사용하여 트렌치를 패터닝하는 단계; 상기 하드 마스크를 통해 상기 트렌치를 에칭하고 상기 유전체 배리어 내에서 또는 유전체 배리어 상에서 정지하는 단계; 포토 리소그래피 공정으로부터 임의의 잔여 포토 레지스트(120a, 120b)를 제거하는 단계; 상기 유전체 장벽을 통해 상기 트렌치를 에칭하여 상기 적어도 2개의 구리 구조물들 각각의 구리 표면을 노출시키는 단계; 및 상기 트렌치에 박막 레지스터 재료(120)를 침착시키고 그 결과로 얻어진 상기 적어도 2개의 노출된 구리 표면들을 가로 질러 가교시키는 단계를 포함하는 것이 개시된다.

Description

추가 마스크 층을 갖는 다마신 박막 레지스터
관련 출원에 대한 상호 참조
본 출원은 2015년 6월 18일에 출원된 공동 소유의 미국 가출원 제62/181,515호의 우선권을 주장하며, 상기 미국 가출원은 모든 목적을 위해 본원에 참조로 포함된다.
기술분야
본 발명은 다마신 박막 레지스터, 특히 반도체 디바이스의 구리 BEOL(back end of line) 공정에서 단일 추가(added) 마스크 층을 장착한 다마신 박막 레지스터 모듈(Damascene thin-film resistor module) 및 이러한 디바이스를 제조하는 방법에 관한 것이다.
반도체 집적 회로(IC)는 소위 배선(interconnect) 또는 BEOL이라고 불리는 IC의 다양한 부품들을 연결하는데 사용되는 금속배선 층(metallization layer)을 전형적으로 포함한다. 구리는 낮은 저항 및 높은 전기-이동 저항으로 인해 알루미늄보다 바람직할 수 있다. 그러나, 구리 배선은 알루미늄 배선에 사용되는 전통적인 포토 레지스트 마스킹 및 플라즈마 에칭으로 제조하기 어렵다.
IC에서 구리 배선을 형성하기 위한 공지된 기술은 부가적 패터닝(때로는 다마신(Damascene) 공정이라고도 함)으로 알려져 있으며, 이는 전통적인 금속 인레잉(metal inlaying) 기술을 의미한다. 소위 다마신 공정은 실리콘 다이옥사이드, 또는 플루오르 규산염 유리(fluorosilicate glass; FSG), 또는 구리 또는 다른 금속 도체가 있어야 하는 오픈 트렌치를 갖는 유기 규산염 유리(organo-silicate glass; OSG)와 같은 유전체 재료를 패터닝하는 단계를 포함할 수 있다. 구리 확산 배리어 층(전형적으로 Ta, TaN 또는 이들의 이중층)이 침착되고(deposited), 이어서 구리 시드 층이 침착된다. 전형적으로 전기-화학적 도금 프로세스를 통해 벌크 구리 충전물이 보통 이어진다. 그 다음 과도한 구리 및 배리어를 제거하기 위해 화학-기계적 평탄화(Chemical-mechanical planarization; CMP) 공정이 사용된다. 이 CMP 공정은 전형적으로 구리 CMP 공정이라고 지칭된다. 그 다음 트렌치에 남아있는 구리가 도체로서 기능한다. 통상적으로, 웨이퍼는 구리 부식을 방지하고 디바이스 신뢰성을 개선시키기 위해 SiN 또는 SiC와 같은 유전체 배리어 층으로 즉시 침착된다.
반도체 칩에 더 많은 피처(features)가 채워지면서 레지스터와 같은 수동 부품들을 회로에 패키징해야 할 필요성이 커지고 있다. 일부 레지스터는 폴리 레지스터와 같이 이온 주입 및 확산을 통해 생성될 수 있다. 그러나, 이러한 레지스터는 그 저항 값의 변동이 크고, 또한 그의 저항 값도 온도에 따라 급격하게 변한다.
다양한 실시예에 따라, 예시적인 방법들은 기존의 구리 배선 공정들과 호환 가능한 저비용의 BEOL 박막 레지스터(TFR)를 제공한다. 또한 예시적인 방법은 더 적은 포토 리소그래피 마스크를 요구하므로, 공정을 단순화하고 비용을 감소시킨다. 이것은 3개의 추가 마스크 층을 갖는 전형적인 박막 레지스터에 비해 비용을 크게 절감할 수 있다. 이 모듈은 유연하며, 구리 배선의 임의의 금속 층에 삽입될 수 있다.
다양한 실시예는 구리 BEOL 반도체 디바이스에 박막 레지스터를 구성하는 방법을 제공한다. 잘 조절된 비저항(resistivity)을 갖는 레지스터는 소위 박막 레지스터(Thin-Film Resistor; TFR)라고 하는 얇은 전도성 막을 사용하여 BEOL에 제조된다. TFR을 구성하는데 사용되는 재료는 전형적으로 저항의 온도 계수(Temperature Coefficient of Resistance; TCR)가 0에 가깝다. 이러한 TFR은 넓은 온도 범위에 걸쳐서 정확하고 안정적인 저항 값을 제공하며, 특히 정합(matching)이 중요한 정밀 아날로그 회로에서 칩 성능을 크게 향상시킨다.
이것은 모듈형(modular)이며, 구리 CMP와 유전체 배리어 침착 후에 구리 다마신 배선의 임의의 금속 층에 삽입될 수 있다. 이 모듈은 다층의(multi-level) 구리 배선들에 한 번 또는 여러 번 삽입될 수 있다.
약 1KΩ/□ 단위의 시트 저항과 0에 가까운 저항의 온도 계수(TCR)를 갖는 박막 레지스터는 특히 아날로그 부품과 함께 집적 회로의 새로운 구조를 가능케 한다. 점점 더 많은 아날로그 부품이 단일 칩에 통합됨에 따라 경쟁력있는 비용으로 TFR 모듈을 만들 필요성이 커지고 있다.
본 발명의 일부 실시예에서, 구리 공정 모듈에서 구리 화학 기계적 폴리싱(chemical mechanical polishing; CMP) 공정을 완료한 후에 박막 레지스터를 제조하는 방법은 적어도 2개의 구조물을 가로 질러 유전체 배리어 층을 침착하는 단계; 상기 유전체 배리어 위에 하드 마스크(hard mask)로서 제2 유전체 층을 침착하는 단계; 포토 리소그래피를 사용하여 트렌치를 패터닝하는 단계; 상기 하드 마스크를 통해 상기 트렌치를 에칭하고 상기 유전체 배리어의 내에서(in) 또는 상기 유전체 배리어 상에서(on) 정지하는 단계; 포토 리소그래피 공정으로부터 임의의 잔여 포토 레지스트를 제거하는 단계; 상기 유전체 배리어를 통해 상기 트렌치를 에칭함으로써 상기 적어도 2개의 구리 구조물들 각각의 구리 표면을 노출시키는 단계; 및 상기 트렌치에 박막 레지스터 재료를 침착시키고, 그 결과로 얻어진 상기 적어도 2개의 노출된 구리 표면들을 가로 질러 가교시키는(bridging) 단계를 포함할 수 있다.
일부 실시예는 박막을 유전체 막(film)으로 캡핑하는 단계를 포함할 수 있다.
일부 실시예에서, 유전체 막은 실리콘 다이옥사이드(silicon dioxide)이다.
일부 실시예에서, 세정 단계는 TFR 트렌치 에칭 후에 수행된다.
일부 실시예에서, 상기 세정 단계는 웨이퍼의 표면으로부터 에칭 잔류물을 제거하도록 구성된 희석된 HF 세정이다.
일부 실시예에서, 박막 재료는 TaN, SiCr 또는 SiCCr이다.
일부 실시예에서, 박막 재료는 TaNx, CrSi, NiCr, TiNx, SiCr, SiCCr, Ta, Cr, Ti, W 및 Mo로 구성된 그룹으로부터 선택된다.
일부 실시예는 박막 레지스터 재료가 트렌치에 침착된 후에 새로운 CMP 공정으로 TFR 유전체 캡, TFR 재료 및/또는 잔류 하드 마스크의 일부 또는 전부를 포함하는, TFR 트렌치들 외부의 임의 돌출 재료들을 폴리싱해버리는(polishing off) 단계를 포함할 수 있다.
일부 실시예는 적어도 2개의 분리된 구리 구조물을 바이어들(vias)을 사용하여 웨이퍼 상의 다른 구조물에 연결하기 위해 제2 CMP의 완료 후에 구리 다마신 공정을 지속하는 것을 포함할 수 있다.
도 1은 종래 공정으로 구현된 2개의 예시적인 박막 레지스터(TFR)를 도시하는 도면이다.
도 2는 본 발명의 개시 내용에 따라 침착된 예시적인 TFR을 도시하는 도면이다.
도 3은 본 발명의 개시 내용에 따라 TFR을 제조하는(building) 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 4는 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 5는 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 나타내는 도면이다.
도 6은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 7은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 8은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 9는 본 발명의 개시 내용에 따라 TFR을 제조하는 방법의 일부가 완료된 후의 IC 스택을 도시하는 도면이다.
도 10은 본 발명의 개시 내용에 따라 제조된 예시적인 TFR의 측정 결과를 도시하는 그래프이다.
도 11은 본 발명의 개시 내용에 따라, 구리 공정 모듈 상에 구리 화학 기계적 폴리싱(CMP) 공정을 완료한 후에 박막 레지스터를 제조하기 위한 예시적인 방법을 도시하는 흐름도이다.
도면은 본 발명의 개시 내용의 다양한 실시예의 설명을 제공한다. 당업자는 청구 범위 또는 본 발명의 개시 내용의 범위를 벗어나지 않고 도면에 도시된 구조물 및 방법의 대안적인 실시예를 개발하기 위해 본 발명의 개시 내용을 이용할 수 있을 것이다.
도 1은 종래 공정으로 구현된 2개의 예시적인 TFR을 도시하는 도면이다. 도 1에 도시된 TFR들은 제조하는데 3개의 추가 마스크 층을 필요로 한다. 더 정확히 말하면, TFR 헤드들(30a 및 30b)을 생성하기 위하여 첫 번째 추가 마스크 층이 필요하다. TFR들(40a 및 40b)을 생성하기 위하여 두 번째 추가 마스크 층이 필요하다. TFR 바이어들(50a 및 50b)을 생성하기 위해 세 번째 추가 마스크 층이 필요하다. 도시된 2개의 예시적인 TFR들(40a 및 40b)은 TFR 헤드들(30a 및 30b)의 위를 가로질러 또는 아래에 만들어질 수 있지만, 두 경우 모두 적어도 3개의 추가 마스크 층이 요구된다.
도 2는 본 발명의 개시 내용에 따라 IC(10)에 침착된 예시적인 TFR(120)을 도시하는 도면이다. 다양한 실시예에 따르면, TFR 모듈(120)은 오직 하나의 마스크 층 및 하나의 마스크 공정을 사용하여 생성될 수 있다. TFR(120)은 임의의 적절한 공지된 기판 재료 및 반도체 공정을 포함하는, 앞서 가공된 반도체 기판(20)에 패턴 형성된 트렌치 내에 침착될 수 있다. 도시된 바와 같이, TFR(120)은 유전체 배리어 층(100a, 100b)에 의해 절연된 피쳐들(features) 사이의 도전성 배선일 수 있다. 일부 실시예에서, 유전체 층(130)은 TFR 공정에 의해 남겨진 어떠한 공간이라도 채울 수 있다.
도 3은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(30)을 도시하는 도면이다(방법(200)은 도 11과 관련하여 보다 상세히 논의됨). 도 3에 도시된 단계에서, 스택(30)은 본 예시에서 포함되는 모든 구리 표면들(90a 및 90b)을 캡슐화하도록(encapsulate) 침착된 유전체 배리어 층(100)을 포함한다. 유전체 배리어 층(100)은 전형적으로 약 500 암스트롱의 두께를 갖는 SiN 또는 SiC이다.
도 4는 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(100)의 일부가 완료된 후의 IC 스택(40)을 도시하는 도면이다. 도 4에 도시된 바와 같이, 스택(40)은 유전체 배리어 층(100) 위에 침착되어 이후의 에칭 작업을 위한 하드 마스크(hard mask)로 역할을 하는 제2 유전체 층(110)을 포함한다. 제2 유전체 층(110)은 하드 마스크로 지칭될 수 있으며, 실리콘 다이옥사이드로 이루어질 수 있다. 두 막 사이의 선택 특성(selectivity)이 중요하기 때문에 이 제2 유전체 층(110)은 배리어 층(100)과 성질에 있어서 달라야한다. 트렌치는 포토 리소그래피를 사용하여 포토 레지스트(120)로 패턴이 형성되었다(포토레지스트들(120a, 120b)을 남김). 트렌치는 2개 이상의 이전 구리 금속 구조물들(90a, 90b)(이것은 TFR 헤드라고 불리는 TFR의 각 단부의 리드(leads)가 될 것임) 사이를 연결할 정도의 폭을 갖는다. 패턴 형성된 트렌치들 각각의 단부들은 도 1에 도시된 바와 같이 이전의 구리 구조물들을 가로질러(over) 연장된다.
도 5는 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(50)을 나타내는 도면이다. 스택(50)은 TEL SCCM 유전체 에칭기(TEL SCCM Dielectric Etcher)와 같은 플라즈마 에칭기를 사용하여 에칭되어 배리어 막(100) 내에(in) 또는 배리어 막에(on) 정지한다. 에칭기들의 에칭 배리어 층(100)을 심각하게 에칭하지 않고 제2 유전체 층(110)을 제거할 정도로 충분하게 선택적이라면 다른 적절한 에칭기들도 사용할 수 있다. 도 5에 도시된 바와 같이, 포토 레지스트에 의해 보호된 제2 층(110)의 그 부분들은 에칭 후에 남아있지만(110a, 110b), 노출된 남겨진 부분들은 제거되어 하부의 배리어 층(100)(예를 들어, 실리콘 나이트라이드 또는 실리콘 카바이드)을 완전히 노출시킨다.
도 6은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(60)을 나타내는 도면이다. 포토 레지스트들(120a 및 120b)은 제거되었다. 일부 실시예에서, 포토 레지스트는 인시츄(in-situ) 산소 플라즈마에 의해 제거될 수 있다. 사용되는 포토 레지스트의 형태에 따라, 다양한 제거 절차 및/또는 재료가 사용될 수 있다. 도시된 바와 같이, 구리 피쳐들(90a, 90b)은 유전체 배리어 층(100)에 의해 스트리핑 단계(stripping step)로부터 보호된다.
도 7은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(70)을 나타내는 도면이다. 도 7에 도시된 바와 같이, 스택(70)은 에칭되어 유전체 배리어 층(100)의 노출된 부분을 제거하였다. 하드 마스크 층(110)에 의해 보호된 유전체 배리어(100)의 부분은 에칭 공정으로부터 보호되었다.
이 예에서, 스택(70)은 구리 피쳐들(90a 및 90b)이 동일한 공정에서 에칭되었음을 나타낸다. 즉, 패터닝된 트렌치의 깊이는 제2 층(110) 및 배리어 층(100)의 전체 깊이를 연장할 뿐만 아니라 구리 피쳐(90a 및 90b) 내로 약간의 거리를 연장한다. 배리어 층(100)을 통과하는 에칭 공정은 트렌치를 패터닝하였고 또한 이전에 생성된 구조물들(90a, 90b)에 걸쳐 패턴이 연장되어 있는 구리 표면을 노출시켰다. 생성된 상기 트렌치는 "TFR 트렌치"라고 일컬어질 수 있다. 배리어의 상부로부터의 트렌치 깊이는 박막 레지스터의 원하는 두께보다 깊다. 웨이퍼의 표면으로부터 임의의 에칭 잔류물을 제거하기 위해, 희석된 HF 세정(HF clean)과 같은 세정이 수행될 수 있다.
도 8은 본 발명의 개시 내용에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(80)을 도시하는 도면이다. 박막 레지스터 재료(120)가 트렌치에 침착되었다. 방법(200)의 이 단계에서, 스택(80)은 도 2에 도시된 모듈과 유사한 조건에 있다. TFR 재료(120)는 TaN 또는 SiCCr과 같이 요구되는 온도 및/또는 전압 범위에 걸쳐 견고하고 안정한 저항(robust and stable resistances) 등의 원하는 특성을 갖는 막을 포함할 수 있다. TFR에 대해 선택되는 대안의 재료는 TaNx, CrSi, NiCr, TiNx, SiCr, Ta, Cr, Ti, W, Mo 등이다. TFR 재료(120)는 또한 TFR 유전체 캡(130)으로 지칭될 수 있는 실리콘 디옥사이드와 같은 제3 유전체 막(130)으로 캡핑된다(capped).
도 9는 본 개시 내용의 교시에 따라 TFR을 제조하는 방법(200)의 일부가 완료된 후의 IC 스택(90)을 도시하는 도면이다. 도 8의 전체 스택(80)은 웨이퍼의 돌출된 부분에서 유전체 캡(130)과 TFR 재료(120)의 일부 및 하드 마스크 유전체 재료(110)의 일부 또는 전부를 제거하기 위해 CMP(TFR CMP라 칭함)으로 폴리싱되었다. TFR CMP 공정은 TFR 트렌치 밖에 있는 침착된 TFR 재료를 제거하지만, TFR 트렌치 내부의 침착된 TFR 캡(130)에서 멈추도록 설계된다. 트렌치 내에 있는 TFR 재료(120)는 TFR CMP 공정에 영향을 받지 않으며, 양 단부에서 2개의 구리 피쳐들(90a, 90b)을 연결한다. 나머지 TFR 모듈(120)은 이제 2개의 구리 피쳐(90a, 90b) 사이에서 연장되고 유전체 캡(130)에 의해 보호되는 박막 레지스터를 포함한다. TFR 모듈이 완성되고 그 모듈은 어떠한 구리 층에도 삽입될 수 있다.
이어서, 다음 단계(level)의 바이어(via) 및 트렌치와 같은 전형적인 구리 배선 공정에 관해서는 IC 디바이스의 가공을 계속할 수 있다. TFR 모듈은 구조물들(90a 및 90b)에 연결된 전형적인 구리 바이어를 사용하여 회로의 다른 부분과 연결된다. 이는 종래 기술에서 사용된 TFR 바이어(도 1의 30a 및 30b)의 필요성을 제거하고, 1개의 마스크 층을 절약한다. 구조물(90a 및 90b)은 TFR 모듈에서 TFR 헤드로서 기능한다. 이것은 별도의 TFR 헤드들을 생성할 필요가 없으며 또 하나의 마스크 층을 절약한다.
도 10은 본 발명의 개시 내용에 따라 제조된 예시적인 TFR의 측정 결과를 도시하는 그래프이다. 도 10은 약 200 내지 400 Ω/□의 시트 저항과 약 200 ppm/C의 TCR을 갖는 이 개념의 실시 버전(working version)의 측정 결과를 도시한다. 도 10은 서로 다른 웨이퍼들에 대한 저항 대 온도를 도시한다.
도 11은 본 발명의 개시 내용에 따라, 구리 공정 모듈(copper process module) 상에 구리 화학 기계적 폴리싱(CMP) 공정을 완료한 후에 박막 레지스터를 제조하기 위한 예시적인 방법(200)을 도시하는 흐름도이다. 방법(200)은 단계(210)로 시작될 수 있다.
단계(210)는 구리 공정 모듈 상에 구리 화학 기계적 폴리싱(CMP) 공정을 완료한 후에 유전체 배리어(100)를 침착하는 것을 포함할 수 있다. 상기 구리 공정의 CMP 이후에 시작하여, 유전체 배리어 층(100)(전형적인 배리어 유전체들 중 임의의 것, SiN, SiC 등)이 도 3에 도시된 바와 같이 웨이퍼 상에 침착될 수 있다.
단계(220)는 유전체 배리어(100) 위에 하드 마스크로서 제2 유전체 층(110)을 침착하는 단계를 포함할 수 있다. 2개의 층 사이의 선택 특성이 방법(200)의 후속 단계를 가능하게 하기 때문에 제2 유전체 층(110)은 배리어 층(100)과 다른 재료를 포함한다.
단계(230)는 포토 리소그래피를 사용하여 제2 유전체 층(110)에 트렌치를 패터닝하는 단계를 포함할 수 있다. 트렌치는 일단 완료되면 TFR의 각 단부에서 리드(도 1의 종래 기술에서 30a 또는 30b와 같은 TFR 헤드)가 될, 2개 이상의 이전 구리 금속 구조물들(예를 들어, 90a, 90b) 사이를 가교한다(bridge). 도 4는 단계(230)가 완료된 후의 IC 스택(40)을 도시하고, 포토 레지스트(120a, 120b) 패턴은 도시된 것처럼 유지된다.
단계(235)는 포토 리소그래피 후에 스택을 세정하는 것을 포함할 수 있다.
단계(240)는 하드 마스크를 통해 트렌치를 에칭하고 유전체 배리어의 내부에서 또는 상부에서 정지하는 단계를 포함할 수 있다. 도 5는 단계(240)가 완료된 후의 IC 스택(50)을 도시한다.
단계(250)는 포토 리소그래피 공정으로부터 임의의 잔류 포토 레지스트를 제거하는 단계를 포함할 수 있다. 포토 레지스트는 인시츄 산소 플라즈마에 의해 제거될 수 있다. 도 6은 단계(240)가 완료된 후의 IC 스택(60)을 도시한다.
단계(260)는 유전체 배리어를 통과하여 트렌치를 에칭하여 상기 적어도 2개의 구리 구조물 각각의 표면을 노출시키는 단계를 포함할 수 있다. 생성된 트렌치는 "TFR 트렌치"라고 지칭될 수 있다. 배리어의 맨 윗부분으로부터의 트렌치 깊이는 박막 레지스터의 두께보다 깊다. 희석 HF 세정과 같은 세정이 수행되어 웨이퍼의 표면으로부터 에칭 잔류물을 제거한다. 도 7은 단계(260)가 완료된 후의 IC 스택(70)을 도시한다.
단계(270)는 박막 레지스터 재료를 트렌치에 침착시켜 상기 결과로 얻어진 적어도 2개의 노출된 구리 표면을 가로 질러 가교시키는 단계를 포함할 수 있다. 재료(200)는 전형적으로 TaN, SiC, 또는 SiCCr과 같이 온도 및/또는 전압 범위에 걸쳐 견고하고 안정한 저항을 제공하는 특정한 물성을 갖는 막이다.
단계(280)는 박막을 TFR 유전체 캡으로 지칭되는 실리콘 다이옥사이드와 같은 제3 유전체 막으로 캡핑(capping)하는 단계를 포함할 수 있다. 도 8은 단계(280)가 완료된 후의 IC 스택(80)을 도시한다.
단계(290)는 TFR 유전체 캡(130), TFR 재료(120), 잔류 하드 마스크(110)의 일부 또는 전부를 포함하는 TFR 트렌치 밖에 있는 돌출 재료를 새로운 CMP 공정으로 폴리싱하는 단계를 포함할 수 있다. CMP 공정은 TFR 트렌치 안으로 약간 파고 들어가서 TFR 유전체 캡(130)의 일부를 제거한다. TFR 재료는 트렌치 내에 잔류하며, 각 단부에서 구리 리드(90)에 연결된다. 도 9는 단계(290)가 완료된 후의 IC 스택(90)을 도시한다.
단계(300)는 TFR CMP 공정의 완료 후에 구리 다마신 공정을 지속하여, 적어도 2개의 분리된 구리 구조물을 웨이퍼 상의 다른 구조물에 구리 바이어를 사용하여 연결하는 단계를 포함할 수 있다.
방법(200)은 통상적인 공정을 벗어나는 1개의 마스크만을 필요로 하며, 이러한 박막 레지스터를 필요로 하는 아날로그 트렌지스터와 조합하여 구리 BEOL을 생성할 수 있다.

Claims (9)

  1. 구리 공정 모듈에서 구리 화학 기계적 폴리싱(CMP) 공정을 완료한 후에 박막 레지스터를 제조하는 방법으로서, 이 방법은
    적어도 2개의 구조물을 가로 질러 유전체 배리어 층을 침착시키는 단계;
    유전체 배리어 위에 하드 마스크로서 제2 유전체 층을 침착시키는 단계;
    포토 리소그래피를 사용하여 트렌치를 패터닝하는 단계;
    상기 하드 마스크를 통해 상기 트렌치를 에칭하고 상기 유전체 배리어의 내에서 또는 상기 유전체 배리어 상에서 정지하는 단계;
    포토 리소그래피 공정으로부터 임의의 잔여 포토 레지스트를 제거하는 단계;
    상기 유전체 배리어를 통해 상기 트렌치를 에칭함으로써 상기 적어도 2개의 구리 구조물들 각각의 구리 표면을 노출시키는 단계; 및
    상기 트렌치에 박막 레지스터 재료를 침착시키고, 그 결과로 얻어진 상기 적어도 2개의 노출된 구리 표면들을 가로 질러 가교시키는 단계를 포함하는, 박막 레지스터를 제조하는 방법.
  2. 제1항에 있어서,
    상기 방법은 상기 박막을 유전체 막으로 캡핑시키는 단계를 추가로 포함하는, 박막 레지스터를 제조하는 방법.
  3. 제2항에 있어서,
    상기 유전체 막은 실리콘 다이옥사이드인, 박막 레지스터를 제조하는 방법.
  4. 제1항에 있어서,
    세정 단계는 TFR 트렌치 에칭 후에 수행되는 것인, 박막 레지스터를 제조하는 방법.
  5. 제4항에 있어서,
    상기 세정 단계는 웨이퍼의 표면으로부터 에칭 잔류물을 제거하도록 구성된 희석된 HF 세정인, 박막 레지스터를 제조하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    박막 재료는 TaN, SiCr 또는 SiCCr인, 박막 레지스터를 제조하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    박막 재료는 TaNx, CrSi, NiCr, TiNx, SiCr, SiCCr, Ta, Cr, Ti, W 및 Mo로 구성된 그룹으로부터 선택된 것인, 박막 레지스터를 제조하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 박막 레지스터 재료가 트렌치에 침착된 후에 새로운 CMP 공정으로 TFR 유전체 캡, TFR 재료 및/또는 잔류 하드 마스크의 일부 또는 전부를 포함하는, TFR 트렌치들 밖에 있는 임의 돌출 재료들을 폴리싱해버리는 단계를 추가로 포함하는, 박막 레지스터를 제조하는 방법.
  9. 제8항에 있어서,
    적어도 2개의 분리된 구리 구조물을 바이어들(vias)을 사용하여 웨이퍼 상의 다른 구조물에 연결하기 위해 제2 CMP의 완료 후에 구리 다마신 공정을 지속하는 단계를 추가로 포함하는, 박막 레지스터를 제조하는 방법.
KR1020187001603A 2015-06-18 2016-06-17 추가 마스크 층을 갖는 다마신 박막 레지스터 KR20180019679A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562181515P 2015-06-18 2015-06-18
US62/181,515 2015-06-18
US15/184,748 2016-06-16
US15/184,748 US9679844B2 (en) 2015-06-18 2016-06-16 Manufacturing a damascene thin-film resistor
PCT/US2016/038012 WO2016205604A1 (en) 2015-06-18 2016-06-17 Damascene thin-film resistor with an added mask layer

Publications (1)

Publication Number Publication Date
KR20180019679A true KR20180019679A (ko) 2018-02-26

Family

ID=56561417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187001603A KR20180019679A (ko) 2015-06-18 2016-06-17 추가 마스크 층을 갖는 다마신 박막 레지스터

Country Status (6)

Country Link
US (1) US9679844B2 (ko)
EP (1) EP3311427A1 (ko)
KR (1) KR20180019679A (ko)
CN (1) CN107750390B (ko)
TW (1) TW201711156A (ko)
WO (1) WO2016205604A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643887B2 (en) 2017-10-06 2020-05-05 Microchip Technology Incorporated Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
US10818748B2 (en) * 2018-05-14 2020-10-27 Microchip Technology Incorporated Thin-film resistor (TFR) formed under a metal layer and method of fabrication
US10658453B2 (en) 2018-06-15 2020-05-19 Microchip Technology Incorporated Aluminum compatible thin-film resistor (TFR) and manufacturing methods
US10553336B2 (en) 2018-06-21 2020-02-04 Microchip Technology Incorporated Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods
US11610837B2 (en) 2020-09-21 2023-03-21 Globalfoundries Singapore Pte. Ltd. Via structures of passive semiconductor devices
US11824080B2 (en) 2020-11-19 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) with displacement-plated TFR heads
WO2023287457A1 (en) * 2021-07-15 2023-01-19 Microchip Technology Incorporated Thin-film resistor (tfr) module
US11670439B2 (en) 2021-07-15 2023-06-06 Microchip Technology Incorporated Thin-film resistor (TFR) module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6794292B2 (en) 2001-07-16 2004-09-21 United Microelectronics Corp. Extrusion-free wet cleaning process for copper-dual damascene structures
US7410879B1 (en) 2005-07-11 2008-08-12 National Semiconductor Corporation System and method for providing a dual via architecture for thin film resistors
US7771780B2 (en) * 2005-08-24 2010-08-10 Brother Kogyo Kabushiki Kaisha Method of producing composite material, method of producing piezoelectric actuator, method of producing ink-jet head, and piezoelectric actuator
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
KR101261750B1 (ko) 2011-10-14 2013-05-07 주식회사 동부하이텍 반도체 소자 및 그 제조방법
CN103675048B (zh) * 2013-11-18 2016-02-24 西安交通大学 一种基于mems的金属氧化物气体传感器及制备工艺
CN203910376U (zh) * 2014-05-29 2014-10-29 昆山福烨电子有限公司 一种新型薄膜电阻
US20160218062A1 (en) * 2015-01-23 2016-07-28 Texas Instruments Incorporated Thin film resistor integration in copper damascene metallization

Also Published As

Publication number Publication date
CN107750390B (zh) 2022-01-25
US9679844B2 (en) 2017-06-13
WO2016205604A1 (en) 2016-12-22
EP3311427A1 (en) 2018-04-25
CN107750390A (zh) 2018-03-02
US20160372420A1 (en) 2016-12-22
TW201711156A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN107750390B (zh) 具有增加的掩模层的镶嵌薄膜电阻器
US10763166B2 (en) Self-forming barrier for use in air gap formation
US9502284B2 (en) Metal thin film resistor and process
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
KR101486138B1 (ko) 반도체 장치 및 그 제조 방법, 및 저항기를 형성하는 방법
US10636698B2 (en) Skip via structures
CN112335065B (zh) 集成电路中的薄膜电阻器及其制造方法
CN107644834B (zh) 用于形成细间距特征的光刻图案
EP1463067B1 (en) Method of forming an integrated circuit thin film resistor
US10818748B2 (en) Thin-film resistor (TFR) formed under a metal layer and method of fabrication
US10643887B2 (en) Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
KR101261750B1 (ko) 반도체 소자 및 그 제조방법
JP2004282081A (ja) 二重ダマシン構造への薄膜レジスターの集積方法
US6497824B1 (en) One mask solution for the integration of the thin film resistor
CN111033718A (zh) 用于使用通孔阻滞层的薄膜电阻器的装置和方法
US11626474B2 (en) Thin-film resistor (TFR) with improved contacts
CN116031201A (zh) 金属互连结构的制备方法及半导体器件的制备方法
KR20060068289A (ko) 반도체소자의 레지스터 형성방법