KR980011855A - 반도체장치의 금속배선 형성방법 - Google Patents
반도체장치의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR980011855A KR980011855A KR1019960028668A KR19960028668A KR980011855A KR 980011855 A KR980011855 A KR 980011855A KR 1019960028668 A KR1019960028668 A KR 1019960028668A KR 19960028668 A KR19960028668 A KR 19960028668A KR 980011855 A KR980011855 A KR 980011855A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- interlayer insulating
- photoresist
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 62
- 239000002184 metal Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000010931 gold Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 230000036211 photosensitivity Effects 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 6
- 239000010936 titanium Substances 0.000 claims 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 229910052697 platinum Inorganic materials 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Numerical Control (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로서 소정 부분에 고농도의 확산영역이 형성된 반도체기판 상에 제1 층간절연막을 형성하고 확산영역을 노출시키는 제 1 접촉홀을 형성하는 공정과, 상기제 1접촉 내에 소정 두께의 플러그를 형성하고 상기 제1 접촉홀을 포함하여 상기 플러그의 측면이 노출되도록 상기 제1 층간절연막의 소정 부분을 소정 깊이로 식각하고 상기 식각된 부분 내에 제1 금속배선을 형성하는 공정과, 상기 제1 층간절연막 및 상기 제1 금속배선 상에 제2층간절연막을 형성하는 공정과,상기 제 1금속 배선과 대응하는 소정 부분을 제외한 상기 제2 층간절연막 상에 제1 감광막을 형성하고, 상기 제1 감광막 상에 상기 제2층간절연막의 노출된 부분을 포함하여 상기 제1 감광막이 노출되게 길게 패터닝된 금속배선 패턴을 갖는 제2감광막을 형성하는 공정과, 상기 제1 및 제2 감광막을 마스크로 사용하여 제 2층간절연막의 노출된 부분을 식각하여 상기 제1 금속배선의 소정 부분을 노출시키는 상기 제2 접촉홀을 형성하는 공정과, 상기 제 2감광막을 마스크로 사용하여 상기 금속배선의 패턴을 전사하도록 상기 제1 감광막의 노츨된 부분을 제거하고 상기 제2 및 제1감광막을 마스크로 사용하여 상기 제2 층간절연막의 소정 부분을 소정 깊이로 식각하여 홈을 형성하는 공정과, 상기 제1 및 제2 감광막을 제거하고 상기 제2접촉홀 및 홈에 제2 금속배선을 형성하는 공정을 구비한다. 따라서, 층간절연막에 접촉홀을 포함하는 금속배선 패턴을 형성하고, 이 금속배선 패턴 내에만 금소배선을 형성하므로 표면이 평탄화되어 단차가 생성되는 것을 방지할 수 있다.
Description
제 1도(A)내지(D)는 종래 기술에 따른 반도체장치의 금속배선 형성방법을 도시하는 공정도.
제 2도(A)내지(E)는 본 발명에 따른 반도체장치의 금속배선 형성방법을 도시하는 공정도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 33 : 확산영역
35 : 제1 층간절연막 37 : 제 1접촉홀
39 : 플러그 41 : 제1금속배선
49 : 제2 접촉홀 51 : 홈
53 : 제2 금속배선
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로서,특히 2층 이상의 다층 배선을 갖는 고집적 반도체장치의 적합한 반도체자치의 금속배선 형성 방법에 관한 것이다.
일반적으로 반도체장치는 고집적도가 커짐에 따라 금속배선은 폭이 좁아질 뿐만 아니라 2층 또는 그 이상의 다층구조가 요구된다.그러므로 금속배선이 형성될 층간절연막의 평탄화는 포트리쏘그래피(photolithography)공정을 용이하게 하므로 금속배선의 특성을 크게 좌우한다.
제 1도는 (A) 내지 (D)는 종래 기술에 따른 반도체장치의 금소배선 형성방법을 도시하는 공정도이다.
제 1도(A)를 참조하면, 소정 부분에 고농도의 확산영역(13)이 형성된 반도체기판(11)상에 제 1층간절연막(15)을 형성한다. 그리고 확산영역(13)이 노출 되도록 제1 층간절연막(15)을 포토리쏘그래피 방법으로 제가하여 제1 접촉홀(17)을 형성한다.
제 1도(B)를 참조하면, 상기 제1 층간절연막(17)상에 제 1접촉홀(17)을 통해 확산영역(13)과 접촉되어 전기적으로 연결되게 알루니늄 등의 금속을 증착한다. 그리고 상기 증착된 금속을 포토리쏘그래피 방법으로 패터닝하여 제1 금속배선(19)을 형성한다.
제 1도 (C)를 참조하면,제 1접촉홀을 채우도록 제1 층간 절연막(17)과 제 1금속배선(19)상에 제2 층간절연막(21)을 증착한다. 그리고, 제1 금속배선(19)의 소정부분이 노출되도록 제2 층간절연막(21)을 포토리쏘그래피 방법으로 제가하여 제2 접속홀(23)을 형성한다.
제 1도 (D)를 참조하면,상기 제2 층간절연막(21)상에 제2 접촉홀(23)을 통해 제1 금속배선(19)과 접촉되어 전기적으로 연결되게 알루니늄 등의 금속을 증착한다.그리고 증착된 포토리쏘그래피 방법으로 패터닝 하여 제2 금속배선(25)을 형성한다.
그러나, 상술한 종래의 반도체장치의 금속배선 형성방법은 금속배선을 층간절연막 상에 형성하므로 단차가 생성되는 문제점이 있었다.
따라서, 본 발명의 목적은 층간절연막과 금속배선 사이의 단차의 생성을 방지할 수 있는 반도체장치의 금속배선 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속배선 형성방법은 소정 부분에 고농도의 확산영역이 형성된 반도체기판 상에 제1 층간절연막을 형성하고 상기 확산영역을 노출시키는 제1 접촉홀을 형성하는 공정과,상기 제 1접촉홀 내에 소정 두께의 플러그를 형성하고 상기 제1 접촉홀을 포함하여 상기 플러그의 측면이 노출되도록 상기 제1 층절연막의 소정 부분을 소정 깊이로 식각하고 상기 식각된 부분 내에 제1 금속배선을 형성하는 공정과, 상기 제1 층간절연막 및 상기 제1 금속배선 상에 제2 층간절연막을 형성하는 공정과,상기 제1 금속배선과 대응하는 소정 부분을 제외한 상기 제2 층간절연막 상에 제1 감광막을 형성하고, 상기 제1 감광막 상에 제2 층간절연막의 노출된 부분을 포함하여 제1 감광막이 노출되게 길게 패터닝된 금속배선 패턴을 갖는 제2 감광막을 형성하는 공정과, 상기 제1 및 제2 감광막을 마스크로 사용하여 제2 층간절연막의 노출된 부분을 식각하여 상기 제1 금속배선의 소정 부분을 노출시키는 제2 접촉홀을 형성하는 공정과 ,상기 제2 감광막을 마스크로 사용하여 상기 금속배선의 패턴을 전사하도록 상기 제1 감광막의 노출된 부분을 제거하고 상기 제1및 제2 감광막을 마스크로 사용하여 상기 제2 층간절연막의 소정 부분을 소정 깊이로 식각하여 홈을 형성하는 공정과,상기 제1및 제2 감광막을 상기 제2접촉홀 및 홈에 제2 금속배선을 형성하는 공정을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 상세히 설명한다.
제 2도(A)내지(F)는 종래 기술에 따른 반도체장치의 금속배선 형성방법을 도시하는 공정도이다.
제2도(A)를 참조하면, 소정 부분에 고농도의 확산영역(13)이 형성된 반도체기판(11)상에 산화실리콘 등의 절연물질을 화학기상증착(Chemical Vapor Deposition : 이하 ,CVD라 칭함) 등의 방법으로 두껍게 증착하여 제1층간절연막(35)을 형성한다. 그리고 상기 확산영역(33)이 노출되도록 제1 층간절연막(35)을 포토리쏘그래피 방법으로 제거하여 제 1접촉홀(37)을 형성한다.
제2 도(B)를 참조하면, 제1 접촉홀(37) 내에 텅스텐(W),코발트(Co),탄탈늄(Ta),몰리브덴(Mo) 티타늄(Ti) 또는 백금(Pt) 등의 고융점금속을 선택적 CVD 방법으로 소정 두께로 성장시켜 플러그(plug:39)를 형성한다. 이때 상기 플러그(39)를 제1 접촉홀(37) 깊이의 1/2보다 작은 두께를 갖도록 형성한다.
2도 (C)를 참조하면 포토리쏘그래피 방법에 의해 제1층간절연막(35)을 소정 깊이로 길게 패터닝한다. 즉, 제1 층간절연막(35)상에 제1 접촉홀(37)의 나머지 부분이 채워지도록 감광막(도시되지않음)을 도포하고 노광 및 현상한 후 제 1접촉홀(37) 포함하는 소정 부분의 제 1층간절연막(35)을 반응성이온식각 또는 플라즈마식각 등의 이방성 방법으로 플러그(39)의 측면이 노출되도록 식각한다. 이때, 감광막이 제 1접촉홀(37)내 의 플러그(39)를 덮지 않을 수도 있으나 식각시 표면을 보호하기 위해 덮는 것은 바람직하다. 그리고 상기 제1 층간절연막(35)상의 식각된 부분에 알루미늄(Ai), 구리(Cu), 금(Au), 은(Ag)또는 텅스텐 등의 고전도성금속을 선택적 CVD 방법으로 형성하여 제1 금속배선(41)을 형성한다.
제 2도 (D)를 참조하면, 제1 층간절연막(35)과 및 제1 금속배선(41)상에 산화실리콘 등의 절연물질을 CVD등의 방법으로 두껍게 증착하여 제2증착간절연막(43)을 형성한다.그리고, 제2층간절연막(43)상에 제1 감광막(45)을 도포한 후 노광 및 현상한 후 접속홀이 형성될 제 2층간절연막(43)의 소정 부분을 노출시킨다. 그다음 제 1감광막(45)이 제거되어 제2층간절연막(43)과 제1감광막(45)상에 제2감광막을 도포한다. 그리고 제2감광막(47)을 상기 접촉홍이 형성될 제 2층간절연막(43)을 포함하여 제1 감광막(45)이 노출되게 노광 및 현상하여 길게 패터닝하여 금속배선 패턴을 형성한다. 상기에서 제1 및 제2 감광막(45)(47)을 동일한 감광 특성과 선택 식각비가 큰 물질, 예를 들면, 50 : 1이상의 선택 식각비를 갖는 물질로 형성할 수 있다. 그리고, 제1 및 제2 감광막(45)(47)을 마스크로 사용하여 제2층간절연막(43)의 노출된 부분을 제1 금속배선(41)의 소정 부분이 노출되게 반응성이온식각 또는 플라즈마 식각 등의 이방성 방법으로 식각하여 제2 접촉홀을 형성한다. 이 때 제 1 감광막(45)과 제2 층간절연마(43)의 선택 식각비가 큰 예를 들면 1 :100 이상이 되도록 한다.
제2도(E)를 참조하면, 상기 제2감광막(47)을 마스크로 사용하여 제1감광막(45)의 노출된 부분을 이방성식각 방법으로 식각하여 금속배선의 패턴을 전사한다. 이 때 제1 감광막(45)이 제2 감광막(47)보다 선택식각비가 50배 이상으로 크므로 제2 감광막(47)의 손상을 방지하면서 제1 감광막(45)을 제거할 수 있다. 그리고 상기 제2 및 제1감광막(47)(45)을 마스크로 사용하여 제2접촉홀을 포함하는 제2 층간절연막(43)의 소정 부분을 소정 깊이로 길게 패터닝하여 제1 감광막(45)에 포함된 금속배선 패턴이 전사된 홈(51)을 형성한다. 이 때 상기 홈(51)은 제2접촉홀(49)보다 1/2정도의 깊이를 갖도록 형성된다.
제2도(F)를 참조하면,제 1 및 제2감광막(45)(47)을 제거한 후 상술한 구조의 전 표면에 제2 접촉홀(49) 및 홈(51)을 채우도록 알루미늄(Al), 구리(Cu), 금(Au) 은(Ag) 또는 텅스텐 등의 고전도성 금속을 선택적 CVD 방법으로 증착하여 제2금속배선(53)을 형성한다. 이 때, 제2금속배선(53)은 제2 접촉홀(49)내에서 제1 금속배선(41)과 접촉되어 전기적으로 연결된다. 그리고,제2층간절연막(43)상에 증착된 제2 금속배선(53)을 반응성이온식각 등의 방법으로 에치백(etchback)하거나 또는 화학적-기계연마(Chemical-Mechanical Polishing)방법으로 제2층간절연막(43)이 노출이되도록 제거하여 평탄화한다. 이 때 2층간 절연막(43)은 식간정지층으로 사용된다.
따라서 본 발명의 층간절연막에 접촉홀을 포함하는 금속배선 패턴을 형성하고, 이 금속배선 패턴 내에만 금속배선을 형성하므로 표면이 평탄화되어 단차가 생성되는 것을 방지할 수 있는 잇점이 있다.
Claims (7)
- 소정 부분에 고농도의 확산영역이 형성된 반도체기판상에 제1층산절연막을 형성하고 상기 확산영역을 노출시키는 제1접촉홀을 형성하는 공정과,상기 제1접촉홀 내에 소정 두께의 플러그를 형성하고 상기제 1접촉홀을 포함하여 상기 플러그의 측면이 노출되도록 상기 제1층간절연막의 소정 부분을 소정 부분을 소정깊이로 식각하고 상기 식각된 부분 내에 제 1금속배선을 형성하는 공정과, 상기 제1층간절연막 및 상기 제1금속배선상에 제2층간절연막을 형성하는 공정과, 상기 제1 금속배선과 대응하는 소정 부분을 제외한 상기 제 2층간 절연막상에 제1감광막을 형성하고, 상기 감광막 상에 상기 제2 층간절연막의 노출된 부분을 포함하여 상기에 1감광막이 노출되게 길게 패터닝된 금속배선 패턴을 갖는 제2감광막을 형성하는 공정과, 상기 제1및 제2 감광막을 마스크로 사용하여 제2층간절연막의 노출된 부분을 식각하여 상기 제1금속배선의 소정 부분을 노출시키는 제2접촉홀을 형성하는 공정과, 상기 제2감광막을 마스크로 사용하여 상기 금속배선의 패턴을 전사하도록 상기 제1감광막의 노출된 부분을 제거하고 상기 제2및 제1감광막을 마스크로 사용하여 상기 제2층간절연막의 소정 부분을 소정 깊이로 식각하여 홈을 형성하는 공정과 상기 제1 및 제2감광막을 제거하고 상기 제2접촉물 및 홈에 제2 금속배선을 형성하는 공정을 구비하는 반도체장치의 금속배선 형성방법.
- 제 1항에 있어서, 상기 플러그를 제 1접촉홀 깊이의 1/2보다 작은 두께로 형성하는 반도체장치의 금속배선 형성방법.
- 제2 항에 있어서,상기 플러그를 텅스텐(W), 코발트(Co), 탄탈늄(Ta),몰리브덴(Mo), 티타늄(Ti), 또는 백금(Pt) 등의 고융점금속을 선택된 어느 하나로 형성하는 반도체장치의 금속배선 형성방법.
- 제1항에 있어서.상기 제 1및 2금속배선을 알루미늄(Al), 구리(Cu), 금(Au) 은(Ag) 또는 텅스텐 등의 고전도성 금속을 선택된 어느 하나로 형성하는 반도체장치의 금속배선 형성방법.
- 제 1항에 있어서 상기 제 1및 제2감광막을 동일한 감광 특성과 서로 다른 선택 식각비를 갖는 물질로 형성하는 반도체장치의 금속배선 형성방법.
- 제5항에 있어서, 상기 제1 및 제2 감광막이 50 : 1보다 큰 선택 식각비를 갖는 반도체장치의 금속배선 형성방법.
- 제1항에 있어서,상기 제 감광막과 제2층간절연막이 1: 100보다 큰 선택 식각비를 갖는 반도체장치의 급속배선 형성방법.* 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028668A KR100403361B1 (ko) | 1996-07-16 | 1996-07-16 | 반도체장치의금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028668A KR100403361B1 (ko) | 1996-07-16 | 1996-07-16 | 반도체장치의금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980011855A true KR980011855A (ko) | 1998-04-30 |
| KR100403361B1 KR100403361B1 (ko) | 2003-12-24 |
Family
ID=37422538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960028668A KR100403361B1 (ko) | 1996-07-16 | 1996-07-16 | 반도체장치의금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403361B1 (ko) |
-
1996
- 1996-07-16 KR KR1019960028668A patent/KR100403361B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100403361B1 (ko) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690509B2 (ja) | 改良二重ダマスク構造体 | |
| JP3763517B2 (ja) | 相互接続構造を形成するための方法 | |
| US6445073B1 (en) | Damascene metallization process and structure | |
| US6255735B1 (en) | Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers | |
| US6645821B2 (en) | Method of producing a thin film resistor in an integrated circuit | |
| JP5334616B2 (ja) | 相互接続を作製するための方法 | |
| KR20000048394A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7592220B2 (en) | Capacitance process using passivation film scheme | |
| JP3566203B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| US6380003B1 (en) | Damascene anti-fuse with slot via | |
| KR20000033546A (ko) | 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체장치 및그 제조방법 | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| KR100459723B1 (ko) | 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법 | |
| KR20040061817A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR980011855A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR100548548B1 (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US6352919B1 (en) | Method of fabricating a borderless via | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
| KR100443522B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |