JP2001044195A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001044195A
JP2001044195A JP11214361A JP21436199A JP2001044195A JP 2001044195 A JP2001044195 A JP 2001044195A JP 11214361 A JP11214361 A JP 11214361A JP 21436199 A JP21436199 A JP 21436199A JP 2001044195 A JP2001044195 A JP 2001044195A
Authority
JP
Japan
Prior art keywords
wiring
dummy
semiconductor device
layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11214361A
Other languages
English (en)
Inventor
Takeshi Kitani
剛 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11214361A priority Critical patent/JP2001044195A/ja
Priority to US09/505,990 priority patent/US6424042B1/en
Priority to KR10-2000-0027272A priority patent/KR100374120B1/ko
Publication of JP2001044195A publication Critical patent/JP2001044195A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

(57)【要約】 【課題】 本発明は記憶装置や情報処理装置などのよう
に電極や配線を内蔵する半導体装置に関し、ディッシン
グの発生に関わらず配線抵抗を十分に抑制することを目
的とする。 【解決手段】 第Ｎ−１層の配線層１０の上にバリア膜
２２を介して層間膜層２４を形成する。層間膜層２４の
上層に第Ｎ層の配線層１２を形成する。配線層１２と層
間膜層２４の中にダマシン構造の配線３８を形成する。
配線３８は、線幅の狭い配線部４２と線幅の広いパッド
部４４とを有している。配線層１２の絶縁膜に配線部４
２およびパッド部４４に対応する凹部４６を設ける。層
間膜層２４の層間膜２６にパッド部４４に対応する凹部
３０を設ける。凹部４６および凹部３０の中にバリアメ
タル３４およびメタル膜３６を堆積させ、ＣＭＰにより
余分な部分を除去することで多層配線構造を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に記憶装置や情報処理装置など
のように電極や配線を内蔵する半導体装置、およびその
製造方法に関する。
【０００２】
【従来の技術】記憶装置や情報処理装置などの半導体装
置では、高集積化や高速度化が要求されるに従って、Ａ
ｌＣｕやＣｕなどの低抵抗材料を配線材料とするダマシ
ン構造の配線が広く用いられるようになっている。ダマ
シン構造の配線は、層間膜などに配線やコンタクト部を
格納するための凹部を設け、その中に配線材料を埋め込
み、最後にＣＭＰ（Chemical Mechanical Polishing)等
の手法で凹部以外の部分に存在する配線材料を除去する
ことで形成される。
【０００３】
【発明が解決しようとする課題】しかし、不要な配線材
料を除去するためのＣＭＰの工程では、上記の凹部に埋
め込まれた配線材料の表面付近の部分が不要部分と共に
除去される。このため、ダマシン構造の配線の表面には
皿状の窪みが形成され易い。以下、その現象をディッシ
ング（Dishing）と称す。
【０００４】上述したディッシングは、配線の膜厚を減
少させて配線抵抗を増大させると共に配線の平坦性を悪
化させる。このようなディッシングは、特に、配線部分
に比して大きな面積を有する部分、具体的には、半導体
装置の中間層に設けられるコンタクトパッド部や、その
最上層に設けられるボンディングパッド部に顕著に現れ
る。
【０００５】コンタクトパッド部に現れる顕著なディッ
シングは、配線抵抗を増大させる原因となると共に、中
間層の平坦性を悪化させて配線の多層化を困難とする。
また、ボンディングパッド部に現れる顕著なディッシン
グは、配線抵抗を増大させる原因となると共に、最上層
の平坦性を悪化させてボンディング不良を発生させ易く
する。このように、従来のダマシン構造の配線には、デ
ィッシングに起因する種々の悪影響が及んでいた。
【０００６】本発明は、上記のような課題を解決するた
めになされたもので、ディッシングの発生に関わらず配
線抵抗を十分に抑制し得る配線構造を有する半導体装置
およびその製造方法を提供することを第１の目的とす
る。また、本発明は、ディッシングの発生を抑制し得る
配線構造を有する半導体装置およびその製造方法を提供
することを第２の目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
ダマシン構造の配線を有する半導体装置であって、層間
膜層の上に形成された配線層と、前記配線層に形成され
た凹部の中に格納される１層部分と、前記配線層と前記
層間膜層の双方にわたって設けられた凹部の中に格納さ
れる２層部分とを有する配線とを備え、前記２層部分は
絶縁膜の上に形成されていることを特徴とするものであ
る。
【０００８】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記配線の中に絶縁物質で形成され
た複数のダミーを備えると共に、前記ダミーは、前記配
線の底面から上面に向けて延在する所定高さの突起であ
ることを特徴とするものである。
【０００９】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記複数のダミーは、前記２層部分
の中に設けられていることを特徴とするものである。
【００１０】請求項４記載の発明は、ダマシン構造の配
線を有する半導体装置であって、配線層に形成された凹
部の中に格納される配線と、前記配線の中に絶縁物質で
形成された複数のダミーとを備え、前記ダミーは、前記
配線の底面から上面に向けて延在する所定高さの突起で
あることを特徴とするものである。
【００１１】請求項５記載の発明は、請求項２乃至４の
何れか１項記載の半導体装置であって、前記ダミーの所
定高さは前記配線の厚さと同じであることを特徴とする
ものである。
【００１２】請求項６記載の発明は、請求項２乃至４の
何れか１項記載の半導体装置であって、前記ダミーの所
定高さは前記配線の厚さより低いことを特徴とするもの
である。
【００１３】請求項７記載の発明は、請求項２乃至６の
何れか１項記載の半導体装置であって、前記ダミーは前
記配線の中に均一な密度で配置されていることを特徴と
するものである。
【００１４】請求項８記載の発明は、請求項２乃至６の
何れか１項記載の半導体装置であって、前記ダミーは前
記配線の中に同心円状に配置されていることを特徴とす
るものである。
【００１５】請求項９記載の発明は、請求項８記載の半
導体装置であって、前記ダミーは前記同心円の中心部ほ
ど密度が高くなるように配置されていることを特徴とす
るものである。
【００１６】請求項１０記載の発明は、請求項２乃至６
の何れか１項記載の半導体装置であって、前記ダミーは
格子状の境界線で分割された領域毎に配置されているこ
とを特徴とするものである。
【００１７】請求項１１記載の発明は、請求項１０記載
の半導体装置であって、前記ダミーは、前記配線の中心
部の領域で占有率が高く、前記配線の周辺部の領域で占
有率が低くなるように形成されていることを特徴とする
ものである。
【００１８】請求項１２記載の発明は、請求項２乃至６
の何れか１項記載の半導体装置であって、前記ダミー
は、前記配線の中心部から放射状に配置されていること
を特徴とするものである。
【００１９】請求項１３記載の発明は、ダマシン構造の
配線を有する半導体装置の製造方法であって、層間膜層
の層間膜の上に、配線層の絶縁膜を形成するステップ
と、前記層間膜に第１の凹部を形成するステップと、前
記絶縁膜に、前記第１の凹部と重複し、かつ、前記第１
の凹部に比して大きな第２の凹部を形成するステップ
と、前記第１の凹部および前記第２の凹部を導電物質で
満たすことにより配線を形成するステップとを含み、前
記第１の凹部の内部において、前記配線は、絶縁膜の上
に形成されていることを特徴とするものである。
【００２０】請求項１４記載の発明は、請求項１３記載
の半導体装置の製造方法であって、前記配線の形成に先
立って、前記第１または前記第２の凹部の中に、それら
の底部から上方に向かって延在する複数の突起状のダミ
ーを絶縁物質で形成するステップを含むことを特徴とす
るものである。
【００２１】請求項１５記載の発明は、ダマシン構造の
配線を有する半導体装置の製造方法であって、配線層の
絶縁膜に凹部を形成するステップと、前記凹部の中に、
その底部から上方に向かって延在する複数の突起状のダ
ミーを絶縁物質で形成するステップと、前記凹部を導電
物質で満たすことにより配線を形成するステップと、を
含むことを特徴とするものである。
【００２２】請求項１６記載の発明は、請求項１４また
は１５記載の半導体装置の製造方法であって、前記ダミ
ーは、その高さが前記配線の厚さと同じになるように形
成されることを特徴とするものである。
【００２３】請求項１７記載の発明は、請求項１４また
は１５記載の半導体装置の製造方法であって、前記ダミ
ーは、その高さが前記配線の厚さより低くなるように形
成されることを特徴とするものである。
【００２４】請求項１８記載の発明は、請求項１４乃至
１７の何れか１項記載の半導体装置の製造方法であっ
て、前記ダミーは前記配線の中に均一な密度で配置され
ていることを特徴とするものである。
【００２５】請求項１９記載の発明は、請求項１４乃至
１７の何れか１項記載の半導体装置の製造方法であっ
て、前記ダミーは前記配線の中心部において密度が高
く、前記配線の周辺部において密度が低くなるように配
置されることを特徴とするものである。
【００２６】請求項２０記載の発明は、請求項１４乃至
１７の何れか１項記載の半導体装置の製造方法であっ
て、前記ダミーは前記配線の中心部において占有率が高
く、前記配線の周辺部において占有率が低くなるように
配置されていることを特徴とするものである。
【００２７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００２８】実施の形態１．図１は、本発明の実施の形
態１の半導体装置の主要部の斜視図を示す。本実施形態
の半導体装置は多層配線構造を有しており、図１には第
Ｎ−１層の配線層１０（以下、「第Ｎ−１配線層１０」
と称す）と、第Ｎ層の配線層１２（以下、「第Ｎ配線層
１２」と称す）とが表されている。
【００２９】第Ｎ−１配線層１０には、バリアメタル１
４とメタル膜１６とで構成される配線１８と、配線１８
を取り囲む絶縁膜２０とが含まれている。バリアメタル
１４には窒化チタン（ＴｉＮ）が、また、絶縁膜２０に
はシリコン酸化膜がそれぞれ使用されている。
【００３０】配線層１０の上層には絶縁性のバリア膜２
２（例えばシリコン窒化膜）を介して層間膜層２４が積
層されている。層間膜層２４には、シリコン酸化膜で構
成される層間膜２６と配線１８と導通するコンタクト２
８とが設けられていると共に、第Ｎ配線層１２の配線の
一部を収納するための凹部３０が設けられている。
【００３１】層間膜層２４の上層には、シリコン窒化膜
で構成されるエッチングストッパー膜３２を介して第Ｎ
配線層１２が積層されている。第Ｎ配線層１２には、バ
リアメタル３４とメタル膜３６とで構成される配線３８
と、配線３８を取り囲む絶縁膜４０とが含まれている。
第Ｎ配線層２４の配線３８はコンタクト２８を介して第
Ｎ−１配線層の配線２８と導通しており、比較的幅の狭
い配線部４２と、配線部４２に比して大きな幅を有する
パッド部４４とを備えている。パッド部４４は、具体的
には、一辺が２５〜２００μｍ程度の四角形に相当する
大きさを有している。
【００３２】本実施形態において、配線部４２は、第Ｎ
配線層１２の絶縁膜４０に形成された凹部４６の中に格
納されている。一方、パッド部４４は、第Ｎ配線層１２
の凹部４６および層間膜層２４の凹部３０の中に格納さ
れている。従って、配線部４２は第Ｎ配線層１２の膜厚
とほぼ同じ膜厚を、また、パッド部４４は、第Ｎ配線層
１２の膜厚と層間膜層２４の膜厚との和にほぼ等しい膜
厚を有している。
【００３３】次に、図２を参照して図１に示す多層配線
構造の製造方法について説明する。本実施形態の製造方
法では、第Ｎ−１配線層１０が形成されると、その上層
にバリア膜２２、層間膜２６、エッチングストッパー膜
３２、および絶縁膜４０が積層される（図２（Ａ））。
【００３４】写真製版により、コンタクト２８に対応す
る部分とパッド部４４に対応する部分とに開口部を有す
るレジスト膜４８が形成される。次に、レジスト膜４８
をマスクとして、エッチングストッパー膜３２をストッ
パーとしつつドライエッチングが行われる。その結果、
第Ｎ配線層１２の絶縁膜４０にコンタクト２８とパッド
部４４に対応する凹部５０，５２が形成される（図２
（Ｂ））。
【００３５】上記のレジスト膜４８が除去された後、絶
縁膜４０の上層に、第Ｎ配線層１２の配線３８の形状に
対応する開口部を有するレジスト膜５４が形成される
（図２（Ｃ））。
【００３６】レジスト膜５４をマスクとしてドライエッ
チングが行われることにより、層間膜層２４にコンタク
トホール５６と凹部３０が、また、第Ｎ配線層１２に凹
部４６が、それぞれ形成される。コンタクトホール５６
の内部、凹部３０，４６の内部、および絶縁膜４０の表
面が覆われるようにバリアメタル３４およびメタル膜３
６が形成される（図２（Ｄ））。
【００３７】バリアメタル３４およびメタル膜３６の不
要部分（第Ｎ配線層１２の凹部４６からはみ出している
部分）を除去するためにＣＭＰが行われる。その結果、
図１に示す配線構造が実現される（図２（Ｅ））。以
後、同様の処理を繰り返すことにより第Ｎ＋１層以降の
配線層を形成することができる。
【００３８】本実施形態の半導体装置の製造過程では、
バリアメタル３４およびメタル膜３６の不要部分を除去
するためのＣＭＰが行われることにより、配線３８のデ
ィッシング、すなわち、配線３８の表面に皿状の窪みが
形成される現象が起きる。このようなディッシングは、
特にパターン幅の大きな部分に発生し易いため、図１に
示す配線構造では、配線部４２に比してパッド部４４に
大きな窪みが形成される。
【００３９】ところで、本実施形態の半導体装置におい
ては、パターン幅の広いパッド部４４に、第Ｎ配線層１
２の膜厚と層間膜層２４の膜厚の和にほぼ等しい膜厚が
与えられている。従って、本実施形態の構造によれば、
ディッシングの発生に関わらずパッド部４４の膜厚を十
分に確保することができる。
【００４０】図３は、メタル膜３６の膜厚とシート抵抗
値との関係を示す。図３に示すように、メタル膜３６の
シート抵抗値は、その膜厚が大きいほど小さくなる。従
って、本実施形態の半導体装置によれば、ディッシング
の発生に関わらずパッド部４４のシート抵抗を抑制し
て、配線抵抗を十分に小さくすることができる。
【００４１】実施の形態２．次に、図４乃至図６を参照
して本発明の実施の形態２の半導体装置について説明す
る。図４は本実施形態の半導体装置の第Ｎ−１配線層１
０および第Ｎ配線層１２を表す斜視図である。本実施形
態の半導体装置は、第Ｎ配線層１２の配線３８の中に複
数のダミー６０が設けられている点を除き実施の形態１
の半導体装置と同様の構成を有している。ダミー６０
は、一辺が数μｍの角柱状の部材であり、層間膜層２４
の凹部３０の中に層間膜２６と同じシリコン酸化膜によ
り形成されている。
【００４２】図５はダミー６０の配置を示す平面図を示
す。図５に示すように、本実施形態においてダミー６０
は、パッド部４４の全域に均一に分布するように設けら
れている。尚、本実施形態では、ダミー６０をパッド部
４４のみに設けることとしているが、ダミー６０は、パ
ッド部４４と配線部４２の双方に設けてもよい。
【００４３】次に、図６を参照して図４に示す多層配線
構造の製造方法について説明する。本実施形態の製造方
法では、実施の形態１の場合と同様に、第Ｎ−１配線層
１０の上層にバリア膜２２、層間膜２６、エッチングス
トッパー膜３２、および絶縁膜４０が積層される（図６
（Ａ））。
【００４４】写真製版により、コンタクト２８に対応す
る部分に開口部を有し、かつ、パッド部４４に対応する
部分に開口部を有し、かつ、ダミー６０を形成すべき部
分を覆うレジスト膜６２が形成される。次に、レジスト
膜６２をマスクとして、エッチングストッパー膜３２を
ストッパーとしつつドライエッチングが行われる。その
結果、第Ｎ配線層１２の絶縁膜４０に、コンタクト２８
に対応する凹部５０と、外形がパッド部４４対応する凹
部６４とが形成される（図６（Ｂ））。この時点で、凹
部６４の内部にはダミー６０に対応するシリコン酸化膜
６６が残存している。
【００４５】上記のレジスト膜６２が除去された後、絶
縁膜４０の上層に、第Ｎ配線層１２の配線３８の形状に
対応する開口部を有するレジスト膜５４が形成される
（図６（Ｃ））。
【００４６】レジスト膜５４およびシリコン酸化膜６６
をマスクとしてドライエッチングが行われることによ
り、層間膜層２４にコンタクトホール５６と凹部３０
が、また、第Ｎ配線層１２に凹部４６が、それぞれ形成
される。この際、凹部３０の中にはシリコン酸化膜６６
に覆われていた部分にダミー６０が形成される。コンタ
クトホール５６の内部、凹部３０，４６の内部、および
絶縁膜４０の表面が覆われるようにバリアメタル３４お
よびメタル膜３６が形成される（図６（Ｄ））。
【００４７】バリアメタル３４およびメタル膜３６の不
要部分（第Ｎ配線層１２の凹部４６からはみ出している
部分）を除去するためにＣＭＰが行われる。その結果、
図４に示す配線構造が実現される（図６（Ｅ））。以
後、同様の処理を繰り返すことにより第Ｎ＋１層以降の
配線層を形成することができる。
【００４８】層間膜層２４にダミー６０が配置されてい
ると、ダミー６０が形成されていない場合に比して配線
３８の表面がＣＭＰにより除去され難くなる。このた
め、本実施形態の製造方法によれば、パッド部４４にお
けディッシングを実施の形態１の場合に比して更に抑制
することができる。従って、本実施形態の製造方法によ
れば、配線抵抗が十分に小さいと共に、多層配線構造を
容易に実現することができ、かつ、ボンディング不良を
発生させ難い半導体装置を実現することができる。
【００４９】実施の形態３．次に、図７乃至図９を参照
して本発明の実施の形態３の半導体装置について説明す
る。図７は本実施形態の半導体装置の第Ｎ−１配線層１
０および第Ｎ配線層１２を表す斜視図である。本実施形
態の半導体装置は、第Ｎ配線層１２の配線３８の中に、
ダミー６０に代えてダミー７０を備えている点を除き実
施の形態２の半導体装置と同様の構成を有している。ダ
ミー７０は、一辺が数μｍの角柱状の部材であり、層間
膜層２４の凹部３０の底面から、第Ｎ配線層１２の凹部
４６の途中まで延在するように形成されている。
【００５０】図８（Ａ）および図８（Ｂ）は、それぞれ
ダミー７０の配置例を示す平面図である。本実施形態に
おいてダミー７０は、図８（Ａ）または図８（Ｂ）に示
す如く、同心の正方形状、或いは同心円状に、パッド部
４４の中央において最も分布密度が高く、パッド部４４
の周縁部に向かってその密度が低下するように配置され
ている。尚、本実施形態では、ダミー７０をパッド部４
４のみに設けることとしているが、ダミー７０は、パッ
ド部４４と配線部４２の双方に設けてもよい。
【００５１】次に、図９を参照して図７に示す多層配線
構造の製造方法について説明する。本実施形態の製造方
法では、実施の形態１の場合と同様に、第Ｎ−１配線層
１０の上層にバリア膜２２、層間膜２６、エッチングス
トッパー膜３２、および絶縁膜４０が積層される（図９
（Ａ））。
【００５２】写真製版により、コンタクト２８およびパ
ッド部４４に対応する部分に開口部を有し、かつ、ダミ
ー７０を形成すべき部分を覆うレジスト膜７２が形成さ
れる。次に、レジスト膜７２をマスクとして、エッチン
グストッパー膜３２をストッパーとしつつドライエッチ
ングが行われる。その結果、第Ｎ配線層１２の絶縁膜４
０に、コンタクト２８に対応する凹部５０と、外形がパ
ッド部４４対応する凹部７４とが形成される（図９
（Ｂ））。この時点で、凹部７４の内部にはダミー７０
に対応するシリコン酸化膜７６が形成される。
【００５３】上記のレジスト膜７２が除去された後、絶
縁膜４０の上層にレジスト膜７８が形成される。レジス
ト膜７８は、第Ｎ配線層１２の配線３８に対応する開口
部を有し、かつ、ダミー７０に対応するシリコン酸化膜
７６を覆うようにパターニングされる。レジスト膜７８
をマスクとしてドライエッチングが行われることによ
り、層間膜層２４にコンタクトホール５６と凹部３０
が、また、第Ｎ配線層１２に凹部４６が、それぞれ形成
される。ダミー７０に対応するシリコン酸化膜７６は、
この時点でまだ凹部３０，４６の中に残存している。
（図９（Ｃ））。
【００５４】上記のレジスト膜７８が除去された後、絶
縁膜４０の上層に、第Ｎ配線層１２の配線３８の形状に
対応する開口部を有するレジスト膜７９が形成される。
レジスト膜７９をマスクとしてドライエッチングが行わ
れることにより、シリコン酸化膜７６が所定量だけ除去
される。その結果、第Ｎ配線層１２の凹部４６の中に、
その途中まで延在するダミー７０が形成される（図９
（Ｄ））。
【００５５】コンタクトホール５６の内部、凹部３０，
４６の内部、および絶縁膜４０の表面が覆われるように
バリアメタル３４およびメタル膜３６が形成される（図
９（Ｅ））。
【００５６】バリアメタル３４およびメタル膜３６の不
要部分（第Ｎ配線層１２の凹部４６からはみ出している
部分）を除去するためにＣＭＰが行われる。その結果、
図７に示す配線構造が実現される（図９（Ｆ））。以
後、同様の処理を繰り返すことにより第Ｎ＋１層以降の
配線層を形成することができる。
【００５７】配線３８の中にダミー７０が設けられてい
ると、ダミー７０が存在しない場合に比して配線３８の
表面がＣＭＰにより除去され難くなる。特に、本実施形
態では、ディッシングによって大きく窪み易いパッド部
４４の中央部付近にダミー７０が高密度に配置されてい
ると共に、ダミー７０が第Ｎ配線層１２の途中まで延在
するように設けられている。このため、本実施形態の製
造方法によれば、ディッシングに起因するパッド部４４
の窪みを実施の形態２の場合に比して更に抑制すること
ができる。
【００５８】実施の形態４．次に、図１０乃至図１２を
参照して本発明の実施の形態４の半導体装置について説
明する。図１０は本実施形態の半導体装置の第Ｎ−１配
線層１０および第Ｎ配線層１２を表す斜視図である。本
実施形態の半導体装置は、配線３８が第Ｎ配線層１２の
膜厚の中に収まるように形成されている点、および配線
３８の中にダミー８０が形成されている点を除き実施の
形態１の半導体装置と同様の構成を有している。ダミー
８０は、一辺が数μｍの角柱状の部材であり、エッチン
グストッパー膜３２の上に第Ｎ配線層１２の途中まで延
在するように形成されている。
【００５９】図１１は、パッド部４４の各部におけるダ
ミー８０の占有率を表す概念図である。図１１において
格子状に表された複数の破線は、パッド部４４を複数の
領域８２に分割する仮想の境界線を示す。また、図１１
に示す矢印は個々の領域８２内におけるダミー８０の占
有率の勾配を示す。本実施形態において、ダミー８０
は、パッド部４４の中心ほど領域８２内の占有率が高
く、パッド部４４の周辺に向かうほど領域８２内の占有
率が低くなるように設けられている。尚、本実施形態で
は、ダミー８０をパッド部４４のみに設けることとして
いるが、ダミー８０は、パッド部４４と配線部４２の双
方に設けてもよい。
【００６０】次に、図１２を参照して図１０に示す多層
配線構造の製造方法について説明する。本実施形態の製
造方法では、実施の形態１の場合と同様に、第Ｎ−１配
線層１０の上層にバリア膜２２、層間膜２６、エッチン
グストッパー膜３２、および絶縁膜４０が積層される
（図１２（Ａ））。
【００６１】写真製版により、コンタクト２８に対応す
る部分に開口部を有するレジスト膜８４が形成される。
次に、レジスト膜８４をマスクとして、エッチングスト
ッパー膜３２をストッパーとしつつドライエッチングが
行われる。その結果、第Ｎ配線層１２の絶縁膜４０にコ
ンタクト２８に対応する凹部５０が形成される（図９
（Ｂ））。
【００６２】上記のレジスト膜８４が除去された後、絶
縁膜４０の上層に、第Ｎ配線層１２の配線３８に対応す
る部分に開口部を有し、かつ、ダミー８０を形成すべき
部分を覆うレジスト膜８６が形成される。レジスト膜８
６をマスクとして、エッチングストッパー膜３２をスト
ッパーとしつつドライエッチングが行われる。その結
果、層間膜層２４にコンタクトホール５６が、また、第
Ｎ配線層１２に凹部４６がそれぞれ形成される。この時
点で、凹部４６の内部にはダミー８０に対応するシリコ
ン酸化膜８８が形成される（図１２（Ｃ））。
【００６３】上記のレジスト膜８６が除去された後、絶
縁膜４０の上層に、第Ｎ配線層１２の配線３８の形状に
対応する開口部を有するレジスト膜８９が形成される
（図９（Ｄ））。
【００６４】レジスト膜８９をマスクとしてドライエッ
チングが行われることにより、シリコン酸化膜８８所定
量だけ除去される。その結果、第Ｎ配線層１２の凹部４
６の中に、その途中まで延在するダミー８０が形成され
る。コンタクトホール５６の内部、凹部４６の内部、お
よび絶縁膜４０の表面が覆われるようにバリアメタル３
４およびメタル膜３６が形成される（図１２（Ｅ））。
【００６５】バリアメタル３４およびメタル膜３６の不
要部分（第Ｎ配線層１２の凹部４６からはみ出している
部分）を除去するためにＣＭＰが行われる。その結果、
図１０に示す配線構造が実現される（図１２（Ｆ））。
以後、同様の処理を繰り返すことにより第Ｎ＋１層以降
の配線層を形成することができる。
【００６６】配線３８の中にダミー８０が設けられてい
ると、ダミー８０が存在しない場合に比して配線３８の
表面がＣＭＰにより除去され難くなる。特に、本実施形
態では、ディッシングによって大きく窪み易いパッド部
４４の中央部付近のダミー８０に大きな占有率が与えら
れている。このため、本実施形態の製造方法によれば、
ディッシングに起因するパッド部４４の窪みを十分に抑
制して、平坦性の良い配線層を形成することができる。
【００６７】実施の形態５．次に、図１３乃至図１５を
参照して本発明の実施の形態５の半導体装置について説
明する。図１３は本実施形態の半導体装置の第Ｎ−１配
線層１０および第Ｎ配線層１２を表す斜視図である。本
実施形態の半導体装置は、配線３８の中にダミー８０に
代えてダミー９０を備えている点を除き実施の形態４の
半導体装置と同様の構成を有している。ダミー９０は、
一辺が数μｍの角柱状の部材であり、エッチングストッ
パー膜３２の上に第Ｎ配線層１２の途中まで延在するよ
うに形成されている。
【００６８】図１４は、パッド部４４の内部におけるダ
ミー９０の配置を表す平面図である。図１４に示すよう
に、本実施形態においてダミー９０は、放射線状に、パ
ッド部４４の中心ほど密度が高く、パッド部４４の周辺
に向かうほど密度が低下する用に配置されている。尚、
本実施形態では、ダミー９０をパッド部４４のみに設け
ることとしているが、ダミー９０は、パッド部４４と配
線部４２の双方に設けてもよい。
【００６９】次に、図１５を参照して図１３に示す多層
配線構造の製造方法について説明する。本実施形態の製
造方法では、実施の形態４の場合と同様の手順で第Ｎ配
線層１２の絶縁膜４０にコンタクト２８に対応する凹部
５０が形成される（図１５（Ａ）および図１５
（Ｂ））。
【００７０】レジスト膜８４が除去された後、絶縁膜４
０の上層に、第Ｎ配線層１２の配線３８に対応する開口
部を有し、かつ、ダミー９０を形成すべき部分を覆うレ
ジスト膜９２が形成される。レジスト膜９２をマスクと
して、エッチングストッパー膜３２をストッパーとしつ
つドライエッチングが行われる。その結果、層間膜層２
４にコンタクトホール５６が、また、第Ｎ配線層１２に
凹部４６がそれぞれ形成される。この時点で、凹部４６
の内部にはダミー９０に対応するシリコン酸化膜９４が
形成される（図１５（Ｃ））。
【００７１】以下、実施の形態４の場合と同様の手順で
シリコン酸化膜９４がエッチングされ（図１５
（Ｄ））、バリアメタル３４およびメタル膜３６が堆積
され（図１５（Ｅ））、ＣＭＰが行われることにより図
１３に示す配線構造が実現される（図１５（Ｆ））。以
後、同様の処理を繰り返すことにより第Ｎ＋１層以降の
配線層を形成することができる。
【００７２】配線３８の中にダミー９０が設けられてい
ると、ダミー９０が存在しない場合に比して配線３８の
表面がＣＭＰにより除去され難くなる。特に、本実施形
態では、ディッシングによって大きく窪み易いパッド部
４４の中央部付近に大きな密度でダミー８０が配置され
ている。このため、本実施形態の製造方法によれば、デ
ィッシングに起因するパッド部４４の窪みを十分に抑制
して、平坦性の良い配線層を形成することができる。
【００７３】実施の形態６．次に、図１６および図１７
を参照して本発明の実施の形態６の半導体装置について
説明する。図１６は本実施形態の半導体装置の第Ｎ−１
配線層１０および第Ｎ配線層１２を表す斜視図である。
本実施形態の半導体装置は、配線３８の中にダミー１０
０を備えると共に、配線３８の表面にダミー１００に対
応する小さな凹凸が形成されている点を除き、実施の形
態４または５の半導体装置と同様の構成を有している。
ダミー１００は、一辺が数μｍの角柱状の部材であり、
エッチングストッパー膜３２の上に第Ｎ配線層１２の途
中まで延在するように形成されている。
【００７４】本実施形態において、ダミー１００は、実
施の形態２の場合と同様にパッド部４４の全域に均一な
分布で配置されている（図５参照）。尚、本実施形態で
は、ダミー１００をパッド部４４のみに設けることとし
ているが、ダミー１００は、パッド部４４と配線部４２
の双方に設けてもよい。
【００７５】次に、図１７を参照して図１６に示す多層
配線構造の製造方法について説明する。本実施形態の製
造方法では、実施の形態４の場合と同様の手順で第Ｎ配
線層１２の絶縁膜４０にコンタクト２８に対応する凹部
５０が形成される（図１７（Ａ）および図１７
（Ｂ））。
【００７６】レジスト膜８４が除去された後、絶縁膜４
０の上層に、第Ｎ配線層１２の配線３８に対応する開口
部を有し、かつ、ダミー１００を形成すべき部分を覆う
レジスト膜１０２が形成される。レジスト膜１０２をマ
スクとして、エッチングストッパー膜３２をストッパー
としつつドライエッチングが行われる。その結果、層間
膜層２４にコンタクトホール５６が、また、第Ｎ配線層
１２に凹部４６がそれぞれ形成される。この時点で、凹
部４６の内部にはダミー１００の基礎となるシリコン酸
化膜１０４が形成される（図１７（Ｃ））。
【００７７】レジスト膜１０２が除去された後、コンタ
クトホール５６の内部、凹部４６の内部、および絶縁膜
４０の表面が覆われるようにバリアメタル３４およびメ
タル膜３６が形成される（図１７（Ｄ））。
【００７８】バリアメタル３４およびメタル膜３６の不
要部分（第Ｎ配線層１２の凹部４６からはみ出している
部分）を除去するためにＣＭＰが行われる。次に、第Ｎ
配線層１２の配線３８と同じ形状の開口部を有するレジ
スト膜１０６が絶縁膜４０の上に形成される（図１７
（Ｅ））。
【００７９】シリコン酸化膜１０４を所定量だけ除去す
るためにレジスト膜１０６をマスクとしてウェットエッ
チングが行われる。その結果、図１０に示すようにパッ
ド部４４の中にダミー１００を有する配線構造が実現さ
れる（図１７（Ｆ））。以後、同様の処理を繰り返すこ
とにより第Ｎ＋１層以降の配線層を形成することができ
る。
【００８０】配線３８の中にダミー１００が設けられて
いると、ダミー１００が存在しない場合に比して配線３
８の表面がＣＭＰにより除去され難くなる。このため、
本実施形態の製造方法によれば、ディッシングに起因す
るパッド部４４の窪みを抑制して、平坦性の良い配線層
を形成することができる。
【００８１】実施の形態７．次に、図１８および図１９
を参照して本発明の実施の形態７の半導体装置について
説明する。図１８は本実施形態の半導体装置の第Ｎ−１
配線層１０および第Ｎ配線層１２を表す斜視図である。
本実施形態の半導体装置は、配線３８の中にダミー１０
０に代えてダミー１１０を備えている点を除き、実施の
形態６の半導体装置と同様の構成を有している。ダミー
１１０は、一辺が数μｍの角柱状の部材であり、エッチ
ングストッパー膜３２の上に、その端面の高さが配線３
８の表面高さと一致するように形成されている。
【００８２】本実施形態において、ダミー１１０は、実
施の形態２の場合と同様にパッド部４４の全域に均一な
分布で配置されている（図５参照）。尚、本実施形態で
は、ダミー１１０をパッド部４４のみに設けることとし
ているが、ダミー１１０は、パッド部４４と配線部４２
の双方に設けてもよい。
【００８３】次に、図１９を参照して図１８に示す多層
配線構造の製造方法について説明する。本実施形態の製
造方法では、実施の形態６の場合と同様の手順で、コン
タクトホール５６や凹部４６が形成される（図１９
（Ａ）〜図１９（Ｃ））。本実施形態では、この時点で
既にダミー１１０（実施の形態６におけるシリコン窒化
膜１０４に相当）が形成される。
【００８４】レジスト膜１０２が除去された後、コンタ
クトホール５６の内部、凹部４６の内部、および絶縁膜
４０の表面が覆われるようにバリアメタル３４およびメ
タル膜３６が形成される（図１９（Ｄ））。
【００８５】バリアメタル３４やメタル膜３６の不要部
分（第Ｎ配線層１２の凹部４６からはみ出している部
分）がＣＭＰにより除去されることにより図１８に示す
配線構造が実現される（図１９（Ｆ））。以後、同様の
処理を繰り返すことにより第Ｎ＋１層以降の配線層を形
成することができる。
【００８６】配線３８の中にダミー１１０が設けられて
いると、ダミー１１０が存在しない場合に比して配線３
８の表面がＣＭＰにより除去され難くなる。このため、
本実施形態の製造方法によれば、ディッシングに起因す
るパッド部４４の窪みを抑制することができる。また、
本実施形態の製造方法によれば、配線３８の表面を実施
の形態６の場合に比して更に平坦化することができる。
従って、本実施形態の製造方法によれば、多層配線構造
の半導体基板を容易かつ精度良く製造することができ
る。
【００８７】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
記載の発明において、配線には、配線層に設けられた１
層部分と、絶縁膜の上に形成された２層部分とが含まれ
ている。２層部分は１層部分に比して膜厚が大きいた
め、配線の形成過程でディッシングの生じやすい部分を
２層部分とすると、全ての部分で低抵抗な配線を形成す
ることができる。
【００８８】請求項２または４記載の発明によれば、配
線の中にダミーが形成されているため、ディッシングに
よって配線に生ずる窪みを小さくすることができる。こ
のため、本発明によれば、配線抵抗を抑制すると共に、
半導体基板の表面を平坦に形成することができる。
【００８９】請求項３記載の発明によれば、２層部分に
ダミーを備えるため、２層部分の窪みを特に小さく抑制
することができる。
【００９０】請求項５または１６記載の発明によれば、
ダミーの高さが配線の高さと同じであるため、配線層の
表面を平坦にすることができる。
【００９１】請求項６または１７記載の発明によれば、
ダミーの高さが配線より小さいため、配線の表面にダミ
ーが露出するのを防止することができる。
【００９２】請求項７または１８記載の発明によれば、
配線の中にダミーが均一に設けられるため、配線の全域
において優れた耐ディッシング特性を実現することがで
きる。
【００９３】請求項８記載の発明によれば、ダミーが同
心円状に配置されるため、配線の耐ディッシング特性を
同心円状に変化させることができる。ディッシングによ
る窪みは、配線の中央付近に大きく、また、配線の周辺
付近に小さく発生する。すなわち、ディッシングによる
窪みの発生し易さは同心円状に変化する。本発明によれ
ば、窪みの発生し易さに応じた耐ディッシング特性が設
定できるため、配線の窪みを十分に小さく抑制すること
ができる。
【００９４】請求項９または１９記載の発明によれば、
ダミーの密度を配線の中央部において高くすることで、
ディッシングによる窪みの発生し易さに応じた耐性を配
線の各領域に与えることができる。従って、本発明によ
ればディッシングによる窪みを配線の全域において小さ
く抑制することができる。
【００９５】請求項１０記載の発明によれば、格子状の
境界線で分割された領域毎にダミーを配置することで、
配線の各領域に所望の耐ディッシング特性を与えること
ができる。
【００９６】請求項１１または２０記載の発明によれ
ば、ダミーの占有率を配線の中央部において高くするこ
とで、ディッシングによる窪みの発生し易さに応じた耐
性を配線の各領域に与えることができる。従って、本発
明によればディッシングによる窪みを配線の全域におい
て小さく抑制することができる。
【００９７】請求項１２記載の発明によれば、ダミーを
放射線状に配置することで、その密度を配線の中心付近
で高く、かつ、配線の周辺付近で低くすることができ
る。このため、本発明によればディッシングによる窪み
を配線の全域において小さく抑制することができる。
【００９８】請求項１３記載の発明によれば、配線層の
中に格納される１層部分と、配線層と層間膜層の双方に
わたる２層部分とを有する配線を形成することができ
る。従って、本発明によれば、ディッシングによる窪み
に関わらず低い抵抗を示す配線を実現することができ
る。
【００９９】請求項１４または１５記載の発明によれ
ば、配線を格納するための凹部の中にダミーを設けた後
に配線を形成することで、配線の内部に容易にダミーを
配置することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体装置が備える
多層配線構造の斜視図である。
【図２】 図１に示す多層配線構造の製造方法を説明す
るための断面図である。
【図３】 配線のシート抵抗と配線のメタル膜厚との関
係を表す図である。
【図４】 本発明の実施の形態２の半導体装置が備える
多層配線構造の斜視図である。
【図５】 図４に示す配線の中に形成されているダミー
の配置を表す平面図である。
【図６】 図４に示す多層配線構造の製造方法を説明す
るための断面図である。
【図７】 本発明の実施の形態３の半導体装置が備える
多層配線構造の斜視図である。
【図８】 図７に示す配線の中に形成されているダミー
の配置を表す平面図である。
【図９】 図７に示す多層配線構造の製造方法を説明す
るための断面図である。
【図１０】 本発明の実施の形態４の半導体装置が備え
る多層配線構造の斜視図である。
【図１１】 図１０に示す配線の中に形成されているダ
ミーの占有率を表す概念図である。
【図１２】 図１０に示す多層配線構造の製造方法を説
明するための断面図である。
【図１３】 本発明の実施の形態５の半導体装置が備え
る多層配線構造の斜視図である。
【図１４】 図１３に示す配線の中に形成されているダ
ミーの占有率を表す概念図である。
【図１５】 図１３に示す多層配線構造の製造方法を説
明するための断面図である。
【図１６】 本発明の実施の形態６の半導体装置が備え
る多層配線構造の斜視図である。
【図１７】 図１６に示す多層配線構造の製造方法を説
明するための断面図である。
【図１８】 本発明の実施の形態７の半導体装置が備え
る多層配線構造の斜視図である。
【図１９】 図１８に示す多層配線構造の製造方法を説
明するための断面図である。
【符号の説明】
１０ 第Ｎ−１配線層、 １２ 第Ｎ配線層、 １
４，３４ バリアメタル、 １６，３６ メタル膜、
１８，３８ 配線、 ２０，４０ 絶縁膜、
２２ バリア膜、 ２４ 層間膜層、 ２６ 層間
膜、 ２８コンタクト、 ３０，４６ 凹部、
３２ エッチングストッパー膜、４２ 配線部、 ４
４ パッド部、 ６０；７０；８０；９０；１００；
１１０ ダミー。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ダマシン構造の配線を有する半導体装置
    であって、 層間膜層の上に形成された配線層と、 前記配線層に形成された凹部の中に格納される１層部分
    と、前記配線層と前記層間膜層の双方にわたって設けら
    れた凹部の中に格納される２層部分とを有する配線とを
    備え、 前記２層部分は絶縁膜の上に形成されていることを特徴
    とする半導体装置。
  2. 【請求項２】 前記配線の中に絶縁物質で形成された複
    数のダミーを備えると共に、 前記ダミーは、前記配線の底面から上面に向けて延在す
    る所定高さの突起であることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 前記複数のダミーは、前記２層部分の中
    に設けられていることを特徴とする請求項１記載の半導
    体装置。
  4. 【請求項４】 ダマシン構造の配線を有する半導体装置
    であって、 配線層に形成された凹部の中に格納される配線と、 前記配線の中に絶縁物質で形成された複数のダミーとを
    備え、 前記ダミーは、前記配線の底面から上面に向けて延在す
    る所定高さの突起であることを特徴とする半導体装置。
  5. 【請求項５】 前記ダミーの所定高さは前記配線の厚さ
    と同じであることを特徴とする請求項２乃至４の何れか
    １項記載の半導体装置。
  6. 【請求項６】 前記ダミーの所定高さは前記配線の厚さ
    より低いことを特徴とする請求項２乃至４の何れか１項
    記載の半導体装置。
  7. 【請求項７】 前記ダミーは前記配線の中に均一な密度
    で配置されていることを特徴とする請求項２乃至６の何
    れか１項記載の半導体装置。
  8. 【請求項８】 前記ダミーは前記配線の中に同心円状に
    配置されていることを特徴とする請求項２乃至６の何れ
    か１項記載の半導体装置。
  9. 【請求項９】 前記ダミーは前記同心円の中心部ほど密
    度が高くなるように配置されていることを特徴とする請
    求項８記載の半導体装置。
  10. 【請求項１０】 前記ダミーは格子状の境界線で分割さ
    れた領域毎に配置されていることを特徴とする請求項２
    乃至６の何れか１項記載の半導体装置。
  11. 【請求項１１】 前記ダミーは、前記配線の中心部の領
    域で占有率が高く、前記配線の周辺部の領域で占有率が
    低くなるように形成されていることを特徴とする請求項
    １０記載の半導体装置。
  12. 【請求項１２】 前記ダミーは、前記配線の中心部から
    放射状に配置されていることを特徴とする請求項２乃至
    ６の何れか１項記載の半導体装置。
  13. 【請求項１３】 ダマシン構造の配線を有する半導体装
    置の製造方法であって、 層間膜層の層間膜の上に、配線層の絶縁膜を形成するス
    テップと、 前記層間膜に第１の凹部を形成するステップと、 前記絶縁膜に、前記第１の凹部と重複し、かつ、前記第
    １の凹部に比して大きな第２の凹部を形成するステップ
    と、 前記第１の凹部および前記第２の凹部を導電物質で満た
    すことにより配線を形成するステップとを含み、 前記第１の凹部の内部において、前記配線は、絶縁膜の
    上に形成されていることを特徴とする半導体装置の製造
    方法。
  14. 【請求項１４】 前記配線の形成に先立って、前記第１
    または前記第２の凹部の中に、それらの底部から上方に
    向かって延在する複数の突起状のダミーを絶縁物質で形
    成するステップを含むことを特徴とする請求項１３記載
    の半導体装置の製造方法。
  15. 【請求項１５】 ダマシン構造の配線を有する半導体装
    置の製造方法であって、 配線層の絶縁膜に凹部を形成するステップと、 前記凹部の中に、その底部から上方に向かって延在する
    複数の突起状のダミーを絶縁物質で形成するステップ
    と、 前記凹部を導電物質で満たすことにより配線を形成する
    ステップと、 を含むことを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 前記ダミーは、その高さが前記配線の
    厚さと同じになるように形成されることを特徴とする請
    求項１４または１５記載の半導体装置の製造方法。
  17. 【請求項１７】 前記ダミーは、その高さが前記配線の
    厚さより低くなるように形成されることを特徴とする請
    求項１４または１５記載の半導体装置の製造方法。
  18. 【請求項１８】 前記ダミーは前記配線の中に均一な密
    度で配置されていることを特徴とする請求項１４乃至１
    ７の何れか１項記載の半導体装置の製造方法。
  19. 【請求項１９】 前記ダミーは前記配線の中心部におい
    て密度が高く、前記配線の周辺部において密度が低くな
    るように配置されることを特徴とする請求項１４乃至１
    ７の何れか１項記載の半導体装置の製造方法。
  20. 【請求項２０】 前記ダミーは前記配線の中心部におい
    て占有率が高く、前記配線の周辺部において占有率が低
    くなるように配置されていることを特徴とする請求項１
    ４乃至１７の何れか１項記載の半導体装置の製造方法。
JP11214361A 1999-07-28 1999-07-28 半導体装置およびその製造方法 Withdrawn JP2001044195A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11214361A JP2001044195A (ja) 1999-07-28 1999-07-28 半導体装置およびその製造方法
US09/505,990 US6424042B1 (en) 1999-07-28 2000-02-17 Semiconductor device and manufacturing method thereof
KR10-2000-0027272A KR100374120B1 (ko) 1999-07-28 2000-05-20 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11214361A JP2001044195A (ja) 1999-07-28 1999-07-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001044195A true JP2001044195A (ja) 2001-02-16

Family

ID=16654523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11214361A Withdrawn JP2001044195A (ja) 1999-07-28 1999-07-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US6424042B1 (ja)
JP (1) JP2001044195A (ja)
KR (1) KR100374120B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373893A (ja) * 2001-06-13 2002-12-26 Fujitsu Ltd パッドを有する半導体装置とその製造方法
WO2003017330A2 (en) * 2001-08-17 2003-02-27 Acm Research, Inc. Forming a semiconductor structure using a combination of planarizing methods and electropolishing
EP1382065A1 (en) * 2001-04-24 2004-01-21 ACM Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
WO2004001814A3 (en) * 2002-06-21 2004-04-15 Intel Corp Method of forming a raised contact for a substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253809A1 (en) * 2001-08-18 2004-12-16 Yao Xiang Yu Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP2007115980A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 半導体装置及びその製造方法
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469214A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
JPH07240466A (ja) 1994-03-02 1995-09-12 Fujitsu Ltd 半導体装置の製造方法
JP3318813B2 (ja) 1995-02-13 2002-08-26 ソニー株式会社 多層配線形成方法
US6010955A (en) * 1996-09-23 2000-01-04 Kabushiki Kaisha Toshiba Electrical connection forming process for semiconductor devices
JP3111924B2 (ja) 1997-04-11 2000-11-27 日本電気株式会社 半導体装置の製造方法
JPH10321623A (ja) 1997-05-19 1998-12-04 Ricoh Co Ltd 半導体装置及びその製造方法
US6225211B1 (en) * 1999-04-29 2001-05-01 Industrial Technology Research Institute Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1382065A1 (en) * 2001-04-24 2004-01-21 ACM Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
EP1382065A4 (en) * 2001-04-24 2009-04-15 Acm Res Inc ELECTROLYTIC POLISHING OF METALLIC LAYERS ON PLATELETS PROVIDED WITH TRENCHES OR INTERCONNECTION HOLES WITH FALSE STRUCTURES
JP2002373893A (ja) * 2001-06-13 2002-12-26 Fujitsu Ltd パッドを有する半導体装置とその製造方法
JP4587604B2 (ja) * 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2003017330A2 (en) * 2001-08-17 2003-02-27 Acm Research, Inc. Forming a semiconductor structure using a combination of planarizing methods and electropolishing
WO2003017330A3 (en) * 2001-08-17 2003-07-24 Acm Res Inc Forming a semiconductor structure using a combination of planarizing methods and electropolishing
CN100419963C (zh) * 2001-08-17 2008-09-17 Acm研究公司 使用平面化方法和电解抛光相结合的方法形成半导体结构
WO2004001814A3 (en) * 2002-06-21 2004-04-15 Intel Corp Method of forming a raised contact for a substrate
CN100361289C (zh) * 2002-06-21 2008-01-09 英特尔公司 形成用于衬底的凸起触点的方法

Also Published As

Publication number Publication date
KR20010014957A (ko) 2001-02-26
KR100374120B1 (ko) 2003-03-03
US6424042B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP4446179B2 (ja) 半導体装置の製造方法
JPH05243321A (ja) 平面多層金属ボンディング・パッドの製作方法
US7635887B2 (en) Integrated circuit arrangement with capacitor in an interconnect layer and method
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
JP2009163203A (ja) 半導体素子のパターン形成方法
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
TW200826278A (en) Capacitor structure for integrated circuit
KR101883379B1 (ko) 반도체 장치
JP2007207878A (ja) 半導体装置
JP2002231753A (ja) 半導体素子のボンディングパッド及びその製造方法
JP2001044195A (ja) 半導体装置およびその製造方法
JP3685722B2 (ja) 半導体装置及びその製造方法
JP2011187625A (ja) 半導体装置
JP4569924B2 (ja) 半導体装置の製造方法
US20220336462A1 (en) Method for manufacturing memory and memory
US11276671B2 (en) Multilayered memory device with through-silicon via(TSV), semiconductor device and method for manufacturing the same
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP6068326B2 (ja) 多層配線用パッド構造の製造方法
JP2005019696A (ja) 半導体装置およびその製造方法
KR101196484B1 (ko) 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법
JPH10321623A (ja) 半導体装置及びその製造方法
KR20110026757A (ko) 반도체 소자 및 그의 형성 방법
JP2762844B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003