KR20040111084A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040111084A
KR20040111084A KR1020040044763A KR20040044763A KR20040111084A KR 20040111084 A KR20040111084 A KR 20040111084A KR 1020040044763 A KR1020040044763 A KR 1020040044763A KR 20040044763 A KR20040044763 A KR 20040044763A KR 20040111084 A KR20040111084 A KR 20040111084A
Authority
KR
South Korea
Prior art keywords
insulating film
film
semiconductor device
wiring
forming
Prior art date
Application number
KR1020040044763A
Other languages
English (en)
Other versions
KR100709161B1 (ko
Inventor
오오쯔까노부유끼
후루야아끼라
오가와신이찌
오까무라히로시
Original Assignee
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 가부시끼가이샤 한도따이 센단 테크놀로지스
Publication of KR20040111084A publication Critical patent/KR20040111084A/ko
Application granted granted Critical
Publication of KR100709161B1 publication Critical patent/KR100709161B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 과제는 빈 구멍을 갖는 절연막을 이용한 경우에도 배선으로부터의 금속의 확산을 억제할 수 있도록 하는 것이다.
반도체 장치의 제조 방법에 있어서, 하층 기판에 빈 구멍을 갖는 절연막을 형성하고, 절연막에 개구를 형성한다. 그 후, 절연막 중에 Si 또는 C를 공급하기 위한 원료 가스를 공급한다. 이에 의해, 절연막 중에 있어서 결핍되는 Si나 C 등의 원소를 절연막 중에 공급한다. 그 후, 적어도 개구 내부에 도전 부재를 매립함으로써 배선 구조를 형성한다.

Description

반도체 장치의 제조 방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이다. 더 구체적으로는 하층 기판 상에 배선 구조를 형성하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치의 고집적화, 미세화에 수반하여, 특히 RC 지연의 저감이 필요하게 되어 있다. 이로 인해, 배선 재료로서는 비저항율이 낮은 재료, 또한 절연막 재료로서는 유전율이 낮은 저유전율(low-k) 절연막을 이용하는 것이 고려되고있다.
비저항율이 낮은 배선 재료로서는, 현재 Cu 혹은 Cu 합금의 적용이 연구되고 있다. Cu는 종래, 배선 재료로서 이용되어 온 Al에 비해, 비저항이 35 ％만큼 낮고, 또한 일렉트로 마이그레이션 내성도 높기 때문에, 고집적화되는 반도체 장치에 있어서 신뢰성이 높은 배선 재료로서 기대되고 있다.
Cu는 종래의 Al 배선 등의 형성에 있어서 이용되어 온 RIE(Reactive Ion Etching ; 반응성 이온 엣칭) 등의 엣칭에서는 배선 형상에의 미세 가공이 곤란하다. 이로 인해, Cu 배선의 형성 방법으로서는 개구를 형성한 기초막에 Cu를 매립하는 다마신법이 이용되고, 그 중에서도 특히 현재는 배선과 비어 부분을 동시에 형성하는 듀얼 다마신법이 주류로 이루어져 있다.
듀얼 다마신법에 의해, 배선과 비어를 형성하는 경우, 구체적으로는, 우선 개구의 형성된 기초 기판 상에 TaN 등의 배리어 메탈을 형성한다. 그 후, 전해 도금용 시드층으로서, Cu 시드막을 형성한 후, 전해 도금에 의해 비어 홀 내에 Cu를 매립한다. 그 후, CMP(Chemicdl Mechanical Polishing)에 의해 평탄화를 행한다. 이에 의해, Cu를 재료로 한 Cu 배선과, 비어 플러그가 동시에 형성된다.
또한, 여기서 배리어 메탈을 이용하는 것은 Cu가 절연막 중으로 확산하는 것을 방지하기 위해서이다.
한편, 저유전율(Low-k) 절연막으로서는 비유전율 k ＜ 3.0의 절연막의 연구가 진행되고 있다. 이와 같은 저유전율 절연막에는, 예를 들어 Poly-siloxane, MSQ(hydrogen-silsesquioxane), Poly-methyl-siloxane, MSQ(methyl-silsesquioxane) 등이 있다. 그 중에서도 특히, 최근 가열 처리나 가공 처리에 있어서의 내성이 강한 poly-methyl-siloxane, MSQ 등이 널리 이용되고 있다.
또한, 비유전율 k ＜ 2.5 정도의 다공질 절연막을 이용하는 것도 검토되고 있다. 다공질 절연막이라 함은, 상술한 바와 같은 저유전율막 중에 수Å 내지 수십Å 정도의 빈 구멍을 갖는 것이다.
그러나, 다공질 절연막은 막 속에 빈 구멍을 갖기 때문에, 통상의 절연막에 비해 밀도가 낮다. 이로 인해, 다공질 절연막은 통상의 절연막보다도 개구의 형성이나, 배선 가공의 공정 등, 후에 계속되는 엣칭이나 앳싱 등의 공정에 있어서, 플라즈마 등의 입자나 세정제가 막 속에 깊게 침투하기 쉬워 손상을 받기 쉽다. 이와 같이 손상을 받은 다공질 절연막 상에 배리어 메탈 혹은 Cu 배선의 형성을 행한 경우, 배리어성이 저하되고 Cu의 확산이 증가되어 버린다. Cu의 확산은 반도체 장치의 디바이스 특성의 열화에 따르는 것이라 생각되어 문제이다.
따라서, 본 발명은 이상의 문제를 해결하여 빈 구멍을 갖는 절연막을 층간 절연막으로서 이용하고, 배선 구조를 형성하는 경우에도 절연막의 가공에 있어서 받은 손상에 의한 배선 재료의 확산을 억제하여 신뢰성이 높은 반도체 장치를 제조할 수 있는 개량한 반도체 장치의 제조 방법을 제공하는 것이다.
도1은 본 발명의 제1 실시 형태에 있어서의 배선 구조를 설명하기 위한 단면 개략도.
도2는 본 발명의 제1 실시 형태에 있어서의 배선 구조의 형성 방법을 설명하기 위한 흐름도.
도3은 본 발명의 제1 실시 형태에 있어서의 배선 구조 형성의 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도4는 본 발명의 제1 실시 형태에 있어서의 배선 구조 형성의 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도5는 본 발명의 제1 실시 형태에 있어서의 배선 구조 형성의 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도6은 본 발명의 제1 실시 형태에 있어서의 배선 구조 형성의 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도7은 본 발명의 제1 실시 형태에 있어서의 다공질 MSQ층의 EDS 분석의 결과를 나타내는 그래프도.
도8은 본 발명의 제1 실시 형태에 있어서의 다공질 MSQ층의 EDS 분석의 결과를 나타내는 그래프도.
도9는 본 발명의 제2 실시 형태에 있어서의 배선 구조의 형성 방법을 설명하기 위한 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 하층 기판
4 : Cu 배선
6 : 다공질 MSQ층
10 : 비어 홀
12 : 홈
14 : TaN막
16 : Cu 시드막
18 : Cu
본 발명에 의한 반도체 장치의 제조 방법은 하층 기판에 빈 구멍을 갖는 절연막을 형성하는 절연막 형성 공정과,
상기 절연막에 개구를 형성하는 개구 형성 공정과,
상기 절연막 중에 Si 또는 C를 공급하기 위한 원료 가스를 공급하는 공급 공정과,
적어도 상기 개구 내부의 상기 배리어 메탈 상에 도전 부재를 매립하는 매립 공정을 구비하는 것이다.
이하 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에는 동일 부호를 붙여 그 설명을 생략 내지 간략화한다.
우선, 본 실시 형태의 개요에 대해 설명한다. 본 실시 형태에 있어서는 다공질 절연막에 플러그나 배선 등을 형성하는 경우에 본원을 적용한다.
일반적으로 다공질 절연막에 플러그나 배선 등을 형성하는 경우, 우선 다공질 절연막에 리소그래피 기술에 의해 레지스트 마스크 혹은 하드 마스크를 형성한다. 그리고, 이를 마스크로서 엣칭을 행하여 개구를 형성한다. 그 후, 필요에 따라서 앳싱에 의해 마스크의 제거를 행한다. 그 후, 다공질 절연막에 형성된 개구에 배리어 메탈이나 메탈 등을 성막한다.
여기서, 상술한 바와 같이 다공질 절연막은 막 중에 빈 구멍을 갖기 때문에 통상의 절연막에 비해 면밀도가 낮다. 이로 인해, 다공질 절연막은 통상의 절연막보다도 개구의 형성이나, 배선 가공에 있어서의 엣칭이나 앳싱 등의 공정에 있어서, 플라즈마 등의 입자나 세정제가 막 중에 깊게 침투하기 쉬워 손상을 받기 쉽다. 예를 들어, 다공질 MSQ층의 손상층에 대해 EDS(Energy Dispersive x-raySpectroscopy) 분석을 행하면, Si나 C의 농도가 저하되고 있는 것이 판명되었다. 이와 같이 손상을 받은 다공질 절연막 상에 배리어 메탈 혹은 Cu 배선의 형성을 행한 경우, 특히 Si 등의 농도가 저하되어 있는 부분에 있어서, 배리어성이 저하되어 Cu의 확산이 증가되어 버릴 가능성이 높다.
따라서, 본 발명에 있어서는 다공질 절연막의 손상 부분에 Si나 C를 공급함으로써 손상을 회복시키고 있다. 실제의 손상 회복 방법으로서는 다공질 절연막에 개구를 형성한 후, Si나 C를 다공질 절연막 중에 보급할 수 있는 원료 가스를 공급하면 된다. 구체적인 공급 밥법으로서는, 이하 실시 형태에 있어서 설명하지만, 다공질 절연막의 형성 후, 성막 장치 내에서 SiH4를 공급하는 방법, 또한 이 공급시, 동시에 플라즈마를 조사하는 방법 등 다양한 공급 방법이 고려된다.
(제1 실시 형태)
도1은 본 발명의 제1 실시 형태에 있어서의 배선 구조를 설명하기 위한 단면 개략도이다.
도1에 도시한 바와 같이, 하층 기판(2)에는 배리어 메탈(3)을 거쳐서 Cu 배선(4)이 형성되어 있다. 또한, 하층 기판(2) 표면 상에는 다공질 MSQ층(6)이 형성되어 있다. 다공질 MSQ층(6)은 구성 원소가 Si, C, O, H의 빈 구멍을 갖는 저유전율(Low-k) 절연막이다. 다공질 MSQ층(6)의 유전율은 약 2.5이다. 또한, 각 구성 원소의 구성 비율은 Si가 약 30 ％, O가 약 50 ％, C가 약 15 ％가 되어 있고, H는 남은 분량이 된다. 또한, 다공질 MSQ층(6)의 빈 구멍은 다공질 MSQ층(6)의 체적중 약 30 ％를 차지한다.
다공질 MSQ층(6)에는 Cu 배선(4) 상에 관통하는 비어 홀(10) 및 비어 홀(10) 상에 관통하고, 또한 비어 홀(10)보다 폭이 큰 홈(12)이 형성되어 있다. 비어 홀(10)은 제1 실시 형태에 있어서 비어 플러그 부분을 형성하기 위한 개구이고, 홈(12)은 본 실시 형태에 있어서 금속 배선 부분을 형성하기 위한 개구이다.
비어 홀(10) 및 홈(12)으로 이루어지는 개구 내벽에는 TaN막(14)이 형성되어 있다. TaN막(14)은 Cu의 확산을 방지하기 위한 배리어 메탈막으로, 그 막 두께는 1 내지 20 ㎚이다.
또한, TaN막(14) 표면 상에는 Cu 시드막(16)이 형성되어 있다. Cu 시드막(16)의 막 두께는 10 내지 100 ㎚이다. 또한, Cu 시드막(16) 상에는 Cu(18)가 매립되어 있다.
제1 실시 형태의 배선 구조에 있어서는 비어 홀(10) 내에 비어 플러그가 형성되고, 홈(12) 내에 배선이 형성되고, 이 배선이 하층 기판(2)에 형성된 Cu 배선(4)에 비어 플러그를 거쳐서 접속되어 있다. 이 경우, 비어 플러그의 Cu는 TaN막(14)을 거쳐서 하층의 Cu 배선(4)과 접속되어 있다. 그러나, Cu 시드막(16)의 형성 전에 비어 홀(10)의 바닥부의 배리어 메탈(14)의 제거를 행하여 비어 플러그의 Cu와 Cu 배선(4)이 직접 접촉하도록 해도 좋다.
상술한 바와 같이, 다공질 MSQ층(6) 중 Si, O, C의 함유율은 약 30 ％, 약 50 ％, 약 15 ％이고, 나머지를 H가 차지한다. 그리고, 비어 홀(10)이나 홈(12) 벽면, 즉 다공질 MSQ층(6)과 TaN막(14) 경계면 부근에 있어서도 이 농도는 거의 일정한 상태가 되어 있다.
도2는 본 발명의 제1 실시 형태에 있어서의 배선 구조의 형성 방법을 설명하기 위한 흐름도이다. 또한, 도3 내지 도6은 배선 구조 형성시의 각 과정에 있어서의 상태를 설명하기 위한 단면 개략도이다.
이하, 도1 내지 도6을 참조하여 본 발명의 제1 실시 형태에 있어서의 배선 구조의 형성 방법에 대해 설명한다.
우선, Cu 배선(4)이 형성된 하층 기판(2) 상에 다공질 MSQ층(6)을 형성한다(스텝 S2). 여기서는 CVD(Chemical Vapor Deposition)법을 이용한다. 그 후, 도3에 도시한 바와 같이 다공질 MSQ층(6)의 개구를 행한다(스텝 S4). 구체적으로는, 우선 레지스트 마스크를 이용하여 소정의 폭으로 개구되는 홈(12)을 형성한다. 그 후, 레지스트 마스크를 이용하여 기초 기판(2)의 Cu 배선(4) 상에 이르도록 비어 홀(10)을 형성한다.
여기서, 다공질 MSQ층(6)은 개구를 형성하기 위한 엣칭 등의 공정에 있어서, 특히 표면에 손상을 받아 그 손상을 받은 부분은 Si가 결핍되어 있는 상태가 되어 있다.
다음에, 이 상태의 기판을 300 ℃ 정도로 가열한 서셉터를 갖는 성막 장치 내에 삽입하여 약 60초 보유 지지한다(스텝 S6). 이에 의해, 기판 온도도 300 ℃ 정도로 유지된다.
다음에, 이 장치 내에서 기판에 SiH4의 공급을 약 10초간 행한다(스텝 S8).이에 의해, 다공질 MSQ층(6) 표면 부근 속의 Si 결핍 부분에 Si가 공급되어 충전된다.
다음에, 도4에 도시한 바와 같이 TaN막(14)을 형성한다(스텝 S10). 여기서는 스퍼터법, 혹은 ALD(Atomic Layer Deposition) 등의 CVD법을 이용하여 비어 홀(10) 및 홈(12) 내부와, 다공질 MSQ층(6)의 표면에 따라서 막 두께 1 내지 20 ㎚ 정도의 TaN막(14)을 형성한다.
다음에, 도5에 도시한 바와 같이 Cu 시드막(16)을 형성한다(스텝 S12). 여기서는 CVD법을 이용하여 막 두께 10 내지 100 ㎚ 정도로, TaN막(14) 표면에 따라서 Cu 시드막(16)을 형성한다.
다음에, 비어 홀(10), 홈(12) 내부에 Cu(18)를 매립한다(스텝 S14). 여기서는 Cu 시드막(16)을 시드막으로 하는 전해 도금법에 의해 Cu(18)를 매립한다. 이에 의해, 도6에 도시한 바와 같이 비어 홀(10), 홈(12) 내부의 Cu 시드막(16) 상에 Cu(18)가 매립되고, 또한 다공질 MSQ층(6) 표면 상의 Cu 시드막(16) 상에도 Cu(18)가 퇴적한다.
다음에, CMP(Chemical Mechanical Polishing)에 의해 평탄화를 행한다(스텝 S16). 이 평탄화는 다공질 MSQ층(6)의 표면이 노출될 때까지 행하고, 이에 의해 도1에 도시한 바와 같이 반도체 장치의 배선 구조가 형성된다.
이상과 같이 형성된 배선 구조에 있어서, 다공질 MSQ층(6)에 대해 EDS 분석을 행하였다.
도7 및 도8은 본 제1 실시 형태에 있어서의 반도체 장치와 종래의 반도체 장치의 EDS 분석의 결과를 설명하기 위한 도면이다. 구체적으로, 도7은 도5의 a로 나타낸 부분 부근 및 종래의 반도체 장치의 이것에 대응하는 부분의 각 막에 포함되는 원소의 분포를 분석한 결과를 개략적으로 나타내는 것으로, 도7의 (a), (b)는 Si와 Ta의 분포, 도7의 (c), (d)는 Ta의 분포, 도7의 (c), (f)는 Cu의 분포를 나타내는 것이다. 또한, 도7의 (a), (c), (e)는 제1 실시 형태의 반도체 장치를 도시하고, 도7의 (b), (d), (f)는 종래의 것을 도시한다. 또한, 도7의 (a), (c), (e)에 있어서, 부호 6, 14, 16은 각각 제1 실시 형태에 있어서의 다공질 MSQ층(6), TaN막(14), Cu 시드막(16)에 대응한다. 또한, 이에 대응하여 도7의 (b), (d), (f)에 있어서, 부호 106, 114, 116은 각각 종래의 경우의 다공질 MSQ층, TaN막, Cu 시드막을 나타낸다. 또한, 각 도면에 있어서, 각 막의 경계 부분은 필요에 따라서 점선으로 표시하고 있다.
또한, 도8은 도5의 a 부분 부근의 각 구성 요소의 양을 설명하기 위한 그래프로, 횡축은 다공질 MSQ층(6)과, TaN막(14)의 경계면을 원점 "0"으로 한 경우의 도1에 있어서의 횡방향의 위치(㎚)를 나타내고, 종축은 각 원소의 양(atomic ％)을 나타낸 것이다. 또한, 도7 및 도8은 TaN막(14) 및 Cu 시드막(16)만을 성막한 도5에 도시한 바와 같은 상태에서의 분석 결과를 나타낸 것이다. 단, 도8에 있어서는, Cu 시드막(16)의 부분에 대해서는 나타내고 있지 않다.
도7의 (b)에 화살표 b로 나타낸 바와 같이, 종래의 반도체 장치에 있어서는 다공질 MSQ층(106)과 TaN막(114) 사이에 Si가 결핍되는 영역(B)을 확인할 수 있다. 그리고, 도7의 (f)에 화살표 c로 나타낸 바와 같이, Cu가 확산되어 있는 영역(C)을확인할 수 있다. 그리고, 이 Si가 결핍되어 있는 영역(B)과, Cu가 확산되어 있는 영역(C)은 대략 일치하고 있고, 다공질 MSQ층(106)의 경계면 부근의 Si가 결핍되어 있는 영역(B)에 Cu의 확산이 되어 있는 것을 알 수 있다.
한편, 도7의 (a) 및 도8에 도시한 바와 같이, 제1 실시 형태의 반도체 장치에서는 TaN막(14)과 다공질 MSQ층(6)의 경계면 부근에 있어서도 다공질 MSQ층(6) 내의 Si의 감소는 보이지 않는다. 따라서, 도7의 (c), (e) 및 도8에 도시한 바와 같이 다공질 MSQ층(6) 내로의 Ta나 Cu의 확산도 억제되어 있다. 또한, 도7의 (a)에 도시한 바와 같이, Si의 함유량으로서는 경계면 부근으로부터 다공질 MSQ층(6) 내부까지 대략 일정하게 되어 있다.
이상 설명한 바와 같이, 제1 실시 형태에 따르면 TaN막(14) 형성 전에 다공질 MSQ층(6, 8)에 SiH4를 공급한다. 이에 의해, 다공질 MSQ층(6)에 Si를 충분히 공급할 수 있다. 따라서, 다공질 MSQ층(6)에 있어서, 엣칭 등에 있어서 손상을 받아 Si가 결핍되어 있는 부분에 Si를 충분히 보충할 수 있다. 따라서, 이 결핍 부분에 있어서 발생하기 쉬운 Ta나, Cu의 확산을 억제할 수 있어 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 제1 실시 형태에 있어서는 다공질 MSQ층(6)을 이용하여 설명하였지만, 본 발명에 있어서의 절연막은 다공질 MSQ층에 한정되는 것은 아니다. 본 발명은 빈 구멍을 갖는 저유전율 절연막의 손상 회복에 널리 적용할 수 있다.
또한, 제1 실시 형태에 있어서는 다공질 MSQ층(6) 내의 빈 구멍이 다공질MSQ층(6)의 체적에 대해 약 30 ％의 비율을 차지하고, 유전율이 2.5인 경우에 대해 설명하였다. 이는 빈 구멍이 약 30 ％ 이상의 비율로 포함되는 경우, 혹은 유전율이 2.5 이하인 경우, 특히 절연막의 강도가 약하여 손상을 받기 쉽기 때문에 본 발명의 적용에 의해 큰 효과를 얻을 수 있기 때문이다. 그러나, 이 비율이나 유전율은 반드시 본 발명을 한정하는 것은 아니고, 다른 값의 것이라도 좋다.
또한, 제1 실시 형태에 있어서는 다공질 MSQ층(6)에 있어서의 Si와 O와 C의 함유율이 각각 약 30 ％, 약 50 ％, 약 15 ％이고, 나머지를 수소가 차지하는 경우에 대해 설명하였다. 이는 반도체 장치의 절연막으로서 이용하는 경우에 양호한 막 특성을 갖는 다공질 절연막에 있어서의 각 원소의 비율의 일예이다. 그리고, 본원의 적용에 의해 개구 등의 형성 공정에 있어서 감소한 Si가 보급되므로, 본원의 반도체 장치에 있어서의 다공질 MSQ층(6)은 이 비율을 유지할 수 있어 양호한 막 특성을 유지할 수 있다. 그러나, 이 비율은 본 발명에 있어서의 절연막의 구성을 한정하는 것은 아니다.
또한, 제1 실시 형태에 있어서는 하층 기판에 형성된 Cu 배선(4)과, 다공질 MSQ층(6)에 형성된 Cu 배선을 비어 플러그에 의해 접속한 배선 구조를 형성하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서는 비어 플러그를 갖는 배선 구조를 형성하는 것에 한정되는 것은 아니고, 예를 들어 콘택트 플러그 등을 형성하는 것이라도 좋다.
또한, 제1 실시 형태에 있어서 배선 재료로서는 Cu를 이용하여 듀얼 다마신법에 의해 Cu 배선 구조를 형성하는 경우에 대해 설명하였다. 본 발명이, 특히 확산되기 쉬운 Cu 배선에 유효한 방법이지만, 다른 재료를 이용한 배선 구조의 형성에 적용할 수도 있다. 또한, Cu를 이용하는 경우라도 배선 구조는 듀얼 다마신법에 한정되는 것은 아니고, 싱글 다마신법 등 다른 방법에 의해 형성하는 것이라도 좋다.
예를 들어, 싱글 다마신법을 이용하여 본원의 방법을 적용하는 경우에 대해 구체적으로 설명한다. 우선, 1층째의 다공질 MSQ층 등의 절연막을 형성한 후, 콘택트 플러그(혹은, 비어 플러그)용 콘택트 홀(혹은, 비어 홀)을 형성한다. 여기서, 홀 형성시에 다공질 MSQ층이 받은 손상을 회복하기 위해, 제1 실시 형태에 설명한 바와 같이 기판을 성막 장치 내에 수납하여 SiH4가스에 약 10초간 노출시킨다. 그 후, 이 콘택트 홀에 배리어 메탈, Cu 등을 퇴적하여 CMP에 의한 연마를 행한다. 또한, 2층째의 다공질 MSQ층을 형성한 후, 배선용 홈을 형성한다. 다시, 다공질 MSQ층이 받은 손상 회복을 위해, 성막 장치 내에서 SiH4가스에 약 10초간 노출시킨다. 그 후, 배리어 메탈, Cu 등을 퇴적한다. 이와 같이 하면 싱글 다마신법에 있어서도 본원에 있어서의 다공질 MSQ층의 손상 회복의 방법을 적용할 수 있다. 또한, 싱글 다마신법, 듀얼 다마신법에 적용하는 경우에 한정되는 것은 아니고, 다공질 절연막이 엣칭이나 앳싱 등에 의해 손상을 받는 경우의 손상 회복의 수단으로서 널리 적용할 수 있다.
또한, 제1 실시 형태에 있어서는 다공질 MSQ층(6)이 손상을 받은 경우, 특히 Si가 결핍되므로, SiH4를 이용하여 Si를 공급하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서 공급하는 원료 가스는 SiH4에 한정되는 것은 아니다. 예를 들어, Si-R(R은 H 또는 CnHm으로 구성되는 분자단), SiHn등을 공급하는 것이라도 좋다. 이들 가스를 이용해도 결핍되는 Si를 공급할 수 있다.
또한, Si가 아닌 C가 결핍되는 경우에는 CnHm, CH4, CnHmOH, CH3OH, CnHmCOOH, 혹은 HCOOH 등을 이용하여 C를 공급하면 된다. 예를 들어, CH4를 공급하는 경우, 제1 실시 형태에 있어서의 SiH4의 공급(스텝 S8) 대신에 CH4를 30초 정도 공급하면 된다.
또한, 본 발명은 Si와 C 중 어느 한 쪽을 공급하는 경우에 한정되는 것은 아니고, 결핍되는 원소의 공급은 결핍되어 있는 원소에 따라서 그 원소를 포함하는 적절한 재료를 적절하게 선택하여 그 재료에 따른 적절한 시간 행하면 된다. 따라서, 예를 들어 Si와 C의 양쪽 모두를 공급하는 것이라도 좋다. 이 경우에는 Si 또는 C 중 어느 한 쪽을 먼저 공급하고 또 다른 쪽을 후에 공급하거나, 혹은 Si와 C를 동시에 공급하는 것이 바람직하다.
또한, 제1 실시 형태에서는 TaN막(14)을 배리어 메탈막으로서 이용하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서 배리어 메탈막은 이에 한정되는 것은 아니고, 예를 들어 TiN 막 등 다른 배리어 메탈막을 이용하는 것이라도 좋다. 또한, 여기서 배리어 메탈은 Cu로부터의 확산을 방지하기 위해 형성하고 있지만, 비어 홀(10), 홈(12) 등에 매립하는 Cu 혹은 다른 도전 부재로부터의 확산을 충분히 억제하거나, 혹은 무시할 수 있는 것이면 TaN막(14) 등의 배리어 메탈을 특별히 형성하지 않는 것이라도 좋다.
(제2 실시 형태)
도9는 본 발명의 제2 실시 형태에 있어서의 배선 구조의 형성 방법에 대해 설명하기 위한 흐름도이다.
제2 실시 형태에 있어서 형성하는 배선 구조는 제1 실시 형태에 있어서 설명한 배선 구조와 같은 것이다. 그러나, 제2 실시 형태에 있어서는 보다 유효한 배선 구조의 형성 방법에 대해 설명한다.
구체적으로, 제2 실시 형태에 있어서 설명하는 배선 구조의 형성 방법은 제1 실시 형태에 있어서 설명한 것과 유사하다. 그러나, 제2 실시 형태에 있어서는 SiH4의 공급시에 플라즈마 방전을 행하면서 SiH4의 공급을 행한다(스텝 S20). 플라즈마 방전은, 구체적으로는 플라즈마 CVD 장치를 이용하여 행하고, 플라즈마 CVD 장치 내에 SiH4를 공급하는 동시에, 플라즈마를 방전시킨다. 여기서, 플라즈마 방전의 조건으로서는 압력을 약 100 내지 500 Pa로 하고, Ar의 유량을 10 내지 500 sccm으로 한다.
그 밖의 형성 공정에 대해서는 제1 실시 형태에 있어서 설명한 공정과 마찬가지이다.
이상과 같이, 제2 실시 형태에 있어서는 SiH4의 공급시에 플라즈마 방전을 행한다. 이에 의해, 다공질 MSQ층(6)에 있어서 부족한 Si를 보다 효과적으로 다공질 MSQ층(6) 내로 보급할 수 있다. 따라서, 다공질 MSQ층(6) 내로의 Cu나, Ta 등의 확산을 보다 효과적으로 억제할 수 있다.
또한, 제2 실시 형태에 있어서 설명한 플라즈마 방전의 조건은 본 발명을 한정하는 것은 아니다. 그러나, 다공질 MSQ층(6)의 손상 회복이라는 목적을 고려하고, 또한 플라즈마 조사에 의해 기판에 부여되는 손상을 억제하는 것을 고려하면, 압력 100 내지 500 Pa정도, Ar 유량 10 내지 500 sccm의 조건으로 행하는 것이 바람직하다.
그 밖에는, 제1 실시 형태와 마찬가지이므로 설명을 생략한다.
또한, 본 발명은 반도체 장치의 제조 방법으로서 기재하였다. 그러나, 본 발명은 그 제조 방법에 의해 제조된 반도체 장치를 새롭게 발명한 것이라 파악할 수도 있다.
즉, 본 발명의 반도체 장치는 본 발명에 개시된 방법에 의해 제조된 반도체 장치이다. 구체적으로는,
하층 기판과,
상기 기초 기판 상에 형성되어 적어도 Si 또는 C를 포함하고, 또한 빈 구멍을 갖는 절연막과,
상기 절연막에 형성되어 상기 기초 기판의 소정의 부위에 이르는 개구와,
적어도 상기 개구 내부에 매립된 도전 부재를 포함하고,
상기 절연막은 상기 개구부에 있어서의 상기 도전 부재와 상기 절연막의 경계면 부근에 있어서, Si 또는 C의 농도가 거의 일정한 것이다.
또한, 예를 들어 제1, 제2 실시 형태에 있어서, 다공질 MSQ층(6)은 본 발명의「빈 구멍을 갖는 절연막」에 해당하고, 비어 홀(10) 및 홈(12)은 본 발명의「개구」에 해당하고 SiH4는 본 발명의「절연막 중에 Si 또는 C를 공급하기 위한 원료 가스」에 해당한다. 또한, 예를 들어 TaN막(14)은 배리어 메탈에 해당하고, Cu(18)는 도전 부재에 해당한다.
또한, 예를 들어 제1, 제2 실시 형태에 있어서, 스텝 S2, S4를 실행함으로써 본 발명의 절연막 형성 공정 및 개구 형성 공정이 실행되고, 스텝 S8을 실행함으로써 본 발명의 공급 공정이 실행된다. 또한, 예를 들어 스텝 S10을 실행함으로써 본 발명의 배리어 메탈 형성 공정이 실행되고, 스텝 S12, S14를 실행함으로써 본 발명의 매립 공정이 실행된다. 또한, 예를 들어, 제2 실시 형태에 있어서 스텝 S20을 실행함으로써 플라즈마 조사 공정이 실행된다.
본 발명에 따르면, 도전 부재 매립 전에 절연막 중에 Si 또는 C를 공급하기 위한 원료 가스를 공급한다. 이에 의해, 절연막이 엣칭 등에 의해 받은 손상을 회복할 수 있고, 절연막 내에서 결핍되는 Si나 C 등의 원소를 공급할 수 있다. 따라서, 특히 원소가 결핍되는 부분에 있어서 생기기 쉬운 상층 배선으로부터의 금속의 확산을 효과적으로 억제할 수 있다. 이에 의해, 디바이스 특성이 양호한 반도체 장치를 얻을 수 있다.

Claims (12)

  1. 하층 기판에 빈 구멍을 갖는 절연막을 형성하는 절연막 형성 공정과, 상기 절연막에 개구를 형성하는 개구 형성 공정과,
    상기 절연막 중에 Si 또는 C를 공급하기 위한 원료 가스를 공급하는 공급 공정과,
    적어도 상기 개구 내부에 도전 부재를 매립하는 매립 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 매립 공정 전에,
    적어도 상기 개구 내벽에 배리어 메탈을 형성하는 배리어 메탈 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공급 공정 전 혹은 동시에, 상기 절연막에 플라즈마를 조사하는 플라즈마 조사 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 플라즈마는 압력 약 100 내지 500 Pa의 조건 하에서 조사되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3항 또는 제 4항에 있어서, 상기 플라즈마는 Ar의 유량이 약 10 내지 500 sccm의 조건 하에서 조사되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 도전 부재는 Cu, 혹은 Cu 합금인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 절연막은 Si, C 및 O의 원소 중 적어도 어느 하나의 원소를 포함하여 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 절연막은 Si를 약 30 ％, O를 약 50 ％, C를 약 15 ％의 비율로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 절연막은 또한 H를 포함하여 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 빈 구멍은 상기 절연막의 전체 체적에 대해 약 30 ％ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 절연막은 유전율이 약 2.5이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 원료 가스는 CnHm, CH4, Si-R(R은 H 또는 CnHm으로 구성되는 분자단), SiHn, SiH4, CnHmOH, CH3OH, CnHmCOOH, 혹은 HCOOH 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040044763A 2003-06-18 2004-06-17 반도체 장치의 제조 방법 KR100709161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00173149 2003-06-18
JP2003173149 2003-06-18

Publications (2)

Publication Number Publication Date
KR20040111084A true KR20040111084A (ko) 2004-12-31
KR100709161B1 KR100709161B1 (ko) 2007-04-19

Family

ID=33487608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044763A KR100709161B1 (ko) 2003-06-18 2004-06-17 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7199044B2 (ko)
KR (1) KR100709161B1 (ko)
FR (1) FR2856518B1 (ko)
TW (1) TWI257120B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP4965830B2 (ja) * 2005-08-12 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20070087856A (ko) * 2005-12-29 2007-08-29 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 및 그 형성 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US224589A (en) * 1880-02-17 Bee-hive
US2001A (en) * 1841-03-12 Sawmill
KR100198678B1 (ko) 1996-02-28 1999-06-15 구본준 금속 배선 구조 및 형성방법
US6100587A (en) 1999-08-26 2000-08-08 Lucent Technologies Inc. Silicon carbide barrier layers for porous low dielectric constant materials
JP4427840B2 (ja) 1999-09-17 2010-03-10 ソニー株式会社 半導体装置及びその製造方法
US6514881B1 (en) * 2000-05-23 2003-02-04 Texas Instruments Incorporated Hybrid porous low-K dielectrics for integrated circuits
US7029826B2 (en) 2000-06-23 2006-04-18 Honeywell International Inc. Method to restore hydrophobicity in dielectric films and materials
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
US6713874B1 (en) * 2001-03-27 2004-03-30 Advanced Micro Devices, Inc. Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics
TW544855B (en) 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP3924501B2 (ja) 2001-06-25 2007-06-06 Ｎｅｃエレクトロニクス株式会社 集積回路装置の製造方法
KR100847926B1 (ko) 2001-07-02 2008-07-22 다우 코닝 코포레이션 다공성 물질상의 ＳｉＣ:Ｈ 침착에 의해 개선된 금속 장벽거동
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2003338452A (ja) 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd パターン形成方法
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
JP2004103971A (ja) 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment

Also Published As

Publication number Publication date
KR100709161B1 (ko) 2007-04-19
TW200501221A (en) 2005-01-01
TWI257120B (en) 2006-06-21
US7199044B2 (en) 2007-04-03
FR2856518B1 (fr) 2006-08-18
FR2856518A1 (fr) 2004-12-24
US20040259381A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US8101524B2 (en) Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches
US7259091B2 (en) Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer
US6893956B2 (en) Barrier layer for a copper metallization layer including a low-k dielectric
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
US20090176367A1 (en) OPTIMIZED SiCN CAPPING LAYER
US7273810B2 (en) Semiconductor apparatus and method of fabricating the same
KR20120052190A (ko) 반도체 디바이스들의 금속화 시스템에서 우수한 전자이주 성능 제공 및 민감성 로우-ｋ 유전체의 열화 감소
US7223692B2 (en) Multi-level semiconductor device with capping layer for improved adhesion
US10128147B2 (en) Interconnect structure
US7675177B1 (en) Forming copper interconnects with Sn coatings
KR100709161B1 (ko) 반도체 장치의 제조 방법
US8878364B2 (en) Method for fabricating semiconductor device and semiconductor device
JP2010225682A (ja) 半導体装置およびその製造方法
US20100314764A1 (en) Hybrid metallic wire and methods of fabricating same
US20070155186A1 (en) OPTIMIZED SiCN CAPPING LAYER
JP3939711B2 (ja) 半導体装置の製造方法
JP2008263097A (ja) 半導体装置及び半導体装置の製造方法
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2006294679A (ja) 半導体装置とその製造方法
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
US20070264815A1 (en) Method for fabricating semiconductor device
JP2006060011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 11