JP2003338452A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2003338452A
JP2003338452A JP2002147330A JP2002147330A JP2003338452A JP 2003338452 A JP2003338452 A JP 2003338452A JP 2002147330 A JP2002147330 A JP 2002147330A JP 2002147330 A JP2002147330 A JP 2002147330A JP 2003338452 A JP2003338452 A JP 2003338452A
Authority
JP
Japan
Prior art keywords
film
supercritical fluid
pattern
resist
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002147330A
Other languages
English (en)
Inventor
Masataka Endo
政孝 遠藤
Masaru Sasako
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002147330A priority Critical patent/JP2003338452A/ja
Priority to CNB031310095A priority patent/CN1194383C/zh
Priority to US10/438,859 priority patent/US6902999B2/en
Publication of JP2003338452A publication Critical patent/JP2003338452A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 化学増幅型レジストパターンに裾引き又はア
ンダーカットが発生しないようにして、パターン形状の
向上を図る。 【解決手段】 基板10の上に、表面にラフネスを有す
る低誘電率絶縁膜11を形成した後、低誘電率絶縁膜1
1に対して、チャンバー12の内部で二酸化炭素の超臨
界流体14により表面処理を行なって、低誘電率絶縁膜
11の表面を平滑化する。表面が平滑化された低誘電率
絶縁膜11の上に化学増幅型レジストを塗布してレジス
ト膜16を形成した後、該レジスト膜16に対してパタ
ーン露光を行なう。パターン露光されたレジスト膜16
に対して、現像、リンス及び乾燥を行なって、レジスト
パターン19を形成する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体集積回路装
置の製造プロセス等に用いられるパターン形成方法に関
するものである。
【0002】
【従来の技術】半導体集積回路装置等の製造プロセスに
おいては、半導体集積回路の大集積化に伴って、リソグ
ラフィ技術による形成されるレジストパターンのサイズ
(パターン幅)の一層の微細化が図られており、これに
伴い、レジストパターンのアスペクト比は著しく増加し
ている。
【0003】また、半導体素子の高性能化に伴って、絶
縁膜の比誘電率を一層低くすることが求められており、
通常用いられているシリコン酸化膜よりも比誘電率が低
い低誘電率絶縁膜、例えば空孔を有する絶縁膜又は有機
材料を含む絶縁膜の使用が提唱されている。
【0004】以下、従来のパターン形成方法について、
図6(a) 〜(d) を参照しながら説明する。
【0005】まず、以下の組成を有する化学増幅型レジ
スト材料を準備する。
【0006】 ポリ((メトキシメチルアクリレート)−(γ−ブチロラクトンメタクリレート)) (但し、メトキシメチルアクリレート:γ−ブチロラクトンメタクリレート=70 mol%:30mol%)(ベースポリマー)………………………………………………2g トリフェニルスルフォニウムトリフレート(酸発生剤)………………0.4g プロピレングリコールモノメチルエーテルアセテート(溶媒)…………20g 次に、基板1の上に、フッ素を含まない芳香族炭化水素
よりなる有機ポリマー(例えば、日立化成社製:SiL
K(比誘電率:2.65))を堆積して低誘電率絶縁膜
2を形成した後、上記の組成を有する化学増幅型レジス
トを塗布し、その後、基板1をホットプレート(図示は
省略している)により90℃の温度下で60秒間加熱し
て、0.4μmの厚さを持つレジスト膜3を形成する。
【0007】次に、図6(b) に示すように、レジスト膜
3に対して、所望のパターンを有するフォトマスク4を
介してArFエキシマレーザ5を照射してパターン露光
を行なう。
【0008】次に、図6(c) に示すように、基板1をホ
ットプレート(図示は省略している)により105℃の
温度下で90秒間加熱することにより、レジスト膜3に
対して露光後加熱(PEB)を行なう。このようにする
と、レジスト膜3の露光部3aは、酸発生剤から酸が発
生するのでアルカリ性現像液に対して可溶性に変化する
一方、レジスト膜3の未露光部3bは、酸発生剤から酸
が発生しないのでアルカリ性現像液に対して難溶性のま
まである。
【0009】次に、パターン露光されたレジスト膜3に
対して、2.38wt%のテトラメチルアンモニウムハ
イドロオキサイド水溶液よりなるアルカリ性現像液によ
り60秒間の現像を行なった後、純水で60秒間のリン
スを行ない、その後、パターン露光されたレジスト膜3
を乾燥させると、図6(d) に示すように、レジスト膜3
の未露光部3bからなり0.11μmのパターン幅を有
するレジストパターン6が得られる。
【0010】
【発明が解決しようとする課題】ところが、図6(d) に
示すように、レジストパターン6の断面形状は裾引き状
態になり、パターン形状は不良であった。
【0011】図6(a) 〜(d) は、ポジ型のレジストパタ
ーン6を形成する場合であったが、ネガ型のレジストパ
ターンを形成する場合には、レジストパターンの断面形
状はアンダーカット状態になり、やはりパターン形状は
不良であった。
【0012】被処理膜に対して、パターン形状が不良で
あるレジストパターンをマスクにエッチングを行なう
と、得られる被処理膜のパターンの形状も不良になるの
で、半導体素子の歩留まりが低下してしまうという問題
がある。
【0013】前記に鑑み、本発明は、レジストパターン
のパターン形状を良好にすることを目的とする。
【0014】
【課題を解決するための手段】前記の目的を達成するた
め、本件発明者らは、レジストパターンの形状が不良に
なる原因について種々の検討を加えた結果、被処理膜が
空孔を有している場合又は被処理膜が有機材料を含む場
合に、レジストパターンの形状が不良になることを見出
した。
【0015】また、空孔を有するか又は有機材料を含む
被処理膜の上に形成されるレジストパターンの断面形状
が不良になる理由について検討した結果、以下の現象を
見出した。すなわち、低誘電率絶縁膜、例えば空孔を有
するポーラス膜又は有機材料を含むために表面にラフネ
スを有する有機膜の上に形成された化学増幅型レジスト
材料よりなるレジスト膜に対してパターン露光を行なう
と、レジスト膜の露光部から発生する酸が、被処理膜の
空孔又はラフネスの凹部に取り込まれるため、レジスト
膜の露光部の底部において、酸の量が不足するので酸の
触媒反応が十分に行なわれない。このため、ポジ型レジ
スト膜の露光部の底部では現像液に対する可溶化が損な
われ、またネガ型のレジスト膜の露光部の底部では現像
液に対する不溶化が損なわれる結果、ポジ型のレジスト
パターンでは裾引きが発生し、またネガ型のレジストパ
ターンではアンダーカットが発生するのである。
【0016】そこで、レジスト膜の露光部から発生する
酸が、被処理膜の空孔又は凹部に取り込まれないように
するための方策について検討した結果、被処理膜を超臨
界流体中で処理すると、被処理膜の表面が平滑化される
ため、つまり被処理膜の空孔又は凹部が低減するため、
被処理膜に取り込まれる酸の量が低減することを見出し
た。
【0017】本件発明は、前記の知見に基づいてなされ
たものであって、具体的には、本発明に係るパターン形
成方法は、空孔を有するか又は有機材料を含む被処理膜
を超臨界流体中で処理して被処理膜の表面を平滑化する
工程と、平滑化された被処理膜の上に化学増幅型レジス
トよりなるレジスト膜を形成する工程と、レジスト膜に
対して露光光を選択的に照射してパターン露光を行なう
工程と、パターン露光されたレジスト膜を現像してレジ
ストパターンを形成する工程とを備えている。
【0018】尚、被処理膜における空孔は、被処理膜の
内部に形成されていてもよいし、被処理膜の表面に形成
されていてもよい。
【0019】本発明に係るパターン形成方法によると、
空孔を有するか又は有機材料を含む被処理膜を超臨界流
体中で処理して被処理膜の表面を平滑化しておいてか
ら、つまり被処理膜の表面の空孔又は凹部を低減してお
いてから、被処理膜の上に化学増幅型レジストよりなる
レジスト膜を形成するため、レジスト膜の露光部におい
て発生する酸が被処理膜の空孔又は凹部に取り込まれ難
くなる。このため、レジスト膜の露光部の底部における
酸の触媒反応が低減しないので、ポジ型のレジストパタ
ーンにおける裾引き現象及びネガ型のレジストパターン
におけるアンダーカット現象を抑制することができ、良
好な断面形状を有するレジストパターンを形成すること
ができる。
【0020】本発明に係るパターン形成方法において、
化学増幅型レジストは、ベースポリマーにエステル基よ
りなる酸脱離基を含んでいることが好ましい。
【0021】このようにすると、レジスト膜が剛直化す
るので、レジスト膜のパターン形状が良好になる。
【0022】この場合、エステル基は、t−ブチル基、
t−ブチルオキシカルボニル基又はアダマンチル基であ
ることが好ましい。
【0023】本発明に係るパターン形成方法において、
化学増幅型レジストは、イミド化合物よりなる酸発生剤
を含んでいることが好ましい。
【0024】イミド化合物は、露光光が照射されてアニ
オンとカチオンとが生成されたときに、これらのアニオ
ンとカチオンとが互いに接近する特性を有しているた
め、発生する酸の見かけ上のサイズが、他の酸発生剤か
ら生成される酸のサイズよりも大きい。このため、イミ
ド化合物より生成される酸は、被処理膜の表面の空孔又
は凹部に捕捉されにくいので、失活し難い。
【0025】この場合、イミド化合物は、ベンゼンイミ
ノトシレート、ナフタレンイミノトシレート、ベンゼン
イミノトリフレート、ナフタレンイミノトリフレート又
はフタルイミノトリフレートであることが好ましい。
【0026】本発明に係るパターン形成方法において、
被処理膜を超臨界流体中で処理する工程は、臨界温度未
満且つ臨界圧力以上に保たれることにより亜臨界状態に
ある超臨界流体中において被処理膜の表面を平滑化した
後、亜臨界状態にある超臨界流体を加熱して超臨界状態
の超臨界流体に変化させ、その後、超臨界状態の超臨界
流体を減圧して通常状態の流体に戻す工程を含むことが
好ましい。
【0027】このように、被処理膜を亜臨界状態の超臨
界流体つまり高密度の超臨界流体と置換すると、被処理
膜の表面の凸部を構成する材料は亜臨界状態の超臨界流
体と速やかに置換して、被処理膜の表面から離脱するの
で、被処理膜の表面は速やかに平滑化される。
【0028】また、被処理膜の表面の平滑化に用いられ
た亜臨界状態の超臨界流体は、加熱により超臨界状態の
超臨界流体に変化した後、減圧により通常状態の流体に
戻されるため、液体状態の超臨界流体と気体状態の超臨
界流体とが混在する状態が存在しないので、被処理膜に
対する表面処理は効率良く行なわれる。
【0029】本発明に係るパターン形成方法において、
被処理膜を超臨界流体中で処理する工程は、臨界温度以
上且つ臨界圧力以上に保たれることにより超臨界状態に
ある超臨界流体中において被処理膜の表面を平滑化する
工程を含むことが好ましい。
【0030】このようにすると、被処理膜の表面を簡易
に平滑化することができる。
【0031】本発明に係るパターン形成方法において、
超臨界流体は、二酸化炭素の超臨界流体であることが好
ましい。
【0032】このようにすると、超臨界流体を簡易且つ
確実に得ることができる。
【0033】本発明に係るパターン形成方法において、
超臨界流体は、フローしていることが好ましい。
【0034】このようにすると、超臨界流体と置換して
超臨界流体中に溶解しており、超臨界流体の表面を構成
していた材料は、フローしている超臨界流体と共に外部
に排出されるため、被処理膜の表面は効率良く平滑化さ
れる。
【0035】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係るパターン形成方法について、図
1(a) 〜(c) 及び図2(a) 、(b) を参照しながら説明す
る。
【0036】まず、基板10の上に、フッ素を含まない
芳香族炭化水素よりなる有機ポリマー(例えば、日立化
成社製:SiLK(比誘電率:2.65))を堆積し
て、被処理膜としての低誘電率絶縁膜11を形成する。
このようにすると、低誘電率絶縁膜11は有機ポリマー
よりなるため、低誘電率絶縁膜11の表面にはラフネス
が存在する。
【0037】そこで、低誘電率絶縁膜11をチャンバー
12の内部に移送した後、該チャンバー12の内部に、
30分間に亘って、二酸化炭素(CO2 )の超臨界流
体(40℃の温度及び80気圧に保たれることにより超
臨界状態である。)を貯留しているボンベ13から超臨
界流体14を供給すると共に、チャンバー12内の超臨
界流体14を排出ポンプ15により外部に排出する。
尚、二酸化炭素の臨界温度は31.0℃であると共に、
二酸化炭素の臨界圧力は72.9気圧である。
【0038】このようにすると、低誘電率絶縁膜11の
表面に存在するラフネスの凸部を構成する材料は、超臨
界流体14と置換された後、超臨界流体14と共にチャ
ンバー12の外部に排出されるので、低誘電率絶縁膜1
1の表面のラフネスは低減し、その結果として、低誘電
率絶縁膜11の表面に存在する凹部は低減する。
【0039】その後、表面が平滑化された低誘電率絶縁
膜11をチャンバー12の外部に移送する。
【0040】また、以下の組成を有するポジ型の化学増
幅型レジスト材料を準備する。
【0041】 ポリ((メトキシメチルアクリレート)−(γ−ブチロラクトンメタクリレート)) (但し、メトキシメチルアクリレート:γ−ブチロラクトンメタクリレート=70 mol%:30mol%)(ベースポリマー)………………………………………………2g トリフェニルスルフォニウムトリフレート(酸発生剤)………………0.4g プロピレングリコールモノメチルエーテルアセテート(溶媒)…………20g
【0042】次に、図1(b) に示すように、表面が平滑
化された低誘電率絶縁膜11の上に、上記の組成を有す
る化学増幅型レジストを塗布し、その後、基板10をホ
ットプレート(図示は省略している)により90℃の温
度下で60秒間加熱して、0.4μmの厚さを持つレジ
スト膜16を形成する。
【0043】次に、図1(c) に示すように、レジスト膜
16に対して、所望のパターンを有するフォトマスク1
7を介して、開口数:NAが0.60であるArFエキ
シマレーザ露光装置から出射されたArFエキシマレー
ザ18を照射してパターン露光を行なう。
【0044】次に、図2(a) に示すように、基板10を
ホットプレート(図示は省略している)により105℃
の温度下で90秒間加熱することにより、レジスト膜1
6に対して露光後加熱(PEB)を行なう。このように
すると、レジスト膜16の露光部16aは、酸発生剤か
ら酸が発生するのでアルカリ性現像液に対して可溶性に
変化する一方、レジスト膜16の未露光部16bは、酸
発生剤から酸が発生しないのでアルカリ性現像液に対し
て難溶性のままである。
【0045】ところで、前述のように、レジスト膜16
の下に形成されている低誘電率絶縁膜11の表面の凹部
は低減しているため、レジスト膜16の露光部16aに
発生した酸は、低誘電率絶縁膜11の表面の凹部に捕捉
され難いので、レジスト膜16の露光部16aにおいて
酸の触媒反応が良好に行なわれる。
【0046】次に、パターン露光されたレジスト膜16
に対して、2.38wt%のテトラメチルアンモニウム
ハイドロオキサイド水溶液よりなるアルカリ性現像液に
より60秒間の現像を行なった後、純水で60秒間のリ
ンスを行ない、その後、パターン露光されたレジスト膜
16を乾燥させると、図2(b) に示すように、レジスト
膜16の未露光部16bからなり、0.11μmのパタ
ーン幅を有するレジストパターン19が得られる。
【0047】この場合、レジスト膜16の露光部16a
において酸の触媒反応が良好に行なわれるため、レジス
ト膜16の未露光部16bからなり、裾引きがなくて矩
形状断面を有する良好なレジストパターン19を得るこ
とができる。
【0048】尚、第1の実施形態においては、超臨界状
態の二酸化炭素の超臨界流体中において、低誘電率絶縁
膜11に対する表面処理を行なったが、これに代えて、
亜臨界状態の二酸化炭素の超臨界流体中において表面処
理を行なってもよい。以下、この方法について図5を参
照しながら説明する。
【0049】まず、超臨界温度(Tc)未満の温度例え
ば28℃で且つ超臨界圧力(Pc)以上の圧力例えば8
0気圧に保たれることにより亜臨界状態である二酸化炭
素の超臨界流体中に低誘電率絶縁膜11を40秒間保持
して、低誘電率絶縁膜11の表面のラフネスの凸部を構
成する材料を亜臨界状態である二酸化炭素の超臨界流体
と置換する。このようにすると、凸部を構成する材料
は、亜臨界状態であるため高密度である超臨界流体と効
率良く置換するため、低誘電率絶縁膜11の表面の凹部
は速やかに低減する。
【0050】次に、亜臨界状態である二酸化炭素の超臨
界流体を、超臨界圧力(Pc)以上の圧力に保ったま
ま、超臨界温度(Tc)以上の温度例えば40℃に加熱
して、亜臨界状態の超臨界流体を超臨界状態の超臨界流
体に変化させた後、超臨界温度(Tc)以上の温度に保
ったまま、圧力を超臨界圧力(Pc)以上から常圧に戻
して、超臨界状態の超臨界流体を亜臨界状態の超臨界流
体に変化させ、その後、温度を超臨界温度(Tc)から
常温に戻して、亜臨界状態の超臨界流体を通常の流体に
変える。
【0051】このようにすると、図5に示すように、液
体状態の超臨界流体と気体状態の超臨界流体とが混在す
る状態が存在しないため、低誘電率絶縁膜11に対する
表面処理が良好に行なわれる。
【0052】(第1の実施形態の変形例)以下、第1の
実施形態の変形例に係るパターン形成方法について説明
する。該変形例は、第1の実施形態と比べて、化学増幅
型レジスト材料が異なるのみであるから、ここでは、化
学増幅型レジスト材料についてのみ説明する。すなわ
ち、化学増幅型レジスト材料として、以下の組成を有す
るものを用いる。
【0053】 ポリ((2-メチル-2-アダマンチルアクリレート)−(γ-ブチロラクトンメタクリ レート)(但し、2-メチル-2-アダマンチルアクリレート:γ-ブチロラクトンメ タクリレート=70mol%:30mol%)(ベースポリマー)…………………………2g ナフタレンイミノトシレート(酸発生剤)………………………………0.4g プロピレングリコールモノメチルエーテルアセテート(溶媒)…………20g
【0054】尚、上記の化学増幅型レジスト材料におい
ては、ベースポリマーは、エステル基よりなる酸脱離基
として、アダマンチル基を有しているが、これに代え
て、t−ブチル基又はt−ブチルオキシカルボニル基を
有していてもよい。
【0055】また、上記の化学増幅型レジスト材料にお
いては、イミド化合物よりなる酸発生剤として、ナフタ
レンイミノトシレートを有しているが、これに代えて、
ベンゼンイミノトシレート、ベンゼンイミノトリフレー
ト、ナフタレンイミノトリフレート又はフタルイミノト
リフレートを有していてもよい。
【0056】また、本変形例では、エステル基よりなる
酸脱離基と、イミド化合物よりなる酸発生剤とを同時に
用いたが、これらのうちのいずれか一方のみを用いても
よく、この場合でも同様の良好な効果が得られる。
【0057】(第2の実施形態)以下、本発明の第2の
実施形態に係るパターン形成方法について、図3(a) 〜
(c) 及び図4(a) 、(b) を参照しながら説明する。
【0058】まず、基板20の上に、炭素原子がドープ
されたシロキサン(比誘電率:2.5)を堆積して、被
処理膜としての低誘電率絶縁膜21を形成する。このよ
うにすると、低誘電率絶縁膜21は炭素含有シロキサン
よりなるため、低誘電率絶縁膜21の表面にはラフネス
が存在する。
【0059】そこで、低誘電率絶縁膜21をチャンバー
22の内部に移送した後、該チャンバー22の内部にお
いて、二酸化炭素(CO2 )の超臨界流体(20℃の温
度及び80気圧に保たれることにより亜臨界状態であ
る。)23により30分間の表面平滑化処理を行なう。
【0060】このようにすると、チャンバー22の内部
において、低誘電率絶縁膜21の表面におけるラフネス
の凸部を構成する材料は、亜臨界状態であるために高密
度である超臨界流体と効率良く置換されるので、低誘電
率絶縁膜21の表面の凹部は速やかに低減する。その
後、表面が平滑化された低誘電率絶縁膜21をチャンバ
ー22の外部に移送する。
【0061】また、以下の組成を有するネガ型の化学増
幅型レジスト材料を準備する。
【0062】 ポリビニールフェノール(ベースポリマー)…………………………………6g 2,4,6-トリス(メトキシメチル)アミノ-1,3,5-s-トリアジン (架橋剤)…… …………………………………………………………………………………0.12g フタルイミノトリフレート(酸発生剤)…………………………………0.2g プロピレングリコールモノメチルエーテルアセテート(溶媒)…………30g
【0063】次に、図3(b) に示すように、表面が平滑
化された低誘電率絶縁膜21の上に、上記の組成を有す
る化学増幅型レジストを塗布し、その後、基板20をホ
ットプレート(図示は省略している)により100℃の
温度下で90秒間加熱して、0.4μmの厚さを持つレ
ジスト膜24を形成する。
【0064】次に、図3(c) に示すように、レジスト膜
24に対して、所望のパターンを有するフォトマスク2
5を介して、開口数:NAが0.68であるKrFエキ
シマレーザ露光装置から出射されたKrFエキシマレー
ザ26を照射してパターン露光を行なう。
【0065】次に、図4(a) に示すように、基板20を
ホットプレート(図示は省略している)により120℃
の温度下で90秒間加熱することにより、レジスト膜2
4に対して露光後加熱(PEB)を行なう。このように
すると、レジスト膜24の露光部24aは、酸発生剤か
ら酸が発生するのでアルカリ性現像液に対して難溶性に
変化する一方、レジスト膜24の未露光部24bは、酸
発生剤から酸が発生しないのでアルカリ性現像液に対し
て可溶性のままである。
【0066】ところで、前述のように、レジスト膜24
の下に形成されている低誘電率絶縁膜21の表面の凹部
は低減しているため、レジスト膜24の露光部24aに
発生した酸は、低誘電率絶縁膜21の表面の凹部に捕捉
され難いので、レジスト膜24の露光部24aにおいて
酸の触媒反応が良好に行なわれる。
【0067】次に、パターン露光されたレジスト膜24
に対して、2.38wt%のテトラメチルアンモニウム
ハイドロオキサイド水溶液よりなるアルカリ性現像液に
より60秒間の現像を行なった後、純水で60秒間のリ
ンスを行ない、その後、パターン露光されたレジスト膜
24を乾燥させると、図4(b) に示すように、レジスト
膜24の露光部24aからなり、0.12μmのパター
ン幅を有するレジストパターン27が得られる。
【0068】この場合、レジスト膜24の露光部24a
において酸の触媒反応が良好に行なわれるため、レジス
ト膜24の未露光部24bからなり、アンダーカットの
ない矩形状断面を有する良好なレジストパターン27を
得ることができる。
【0069】ところで、超臨界流体は、同じ圧力であれ
ば低温の方が密度は大きくなる。従って、第2の実施形
態のように、20℃の温度及び80気圧に保たれること
により亜臨界状態である二酸化炭素の超臨界流体中にお
いて表面処理を行なうと、低誘電率絶縁膜21の表面ラ
フネスの凸部を構成する材料は亜臨界状態の超臨界流体
23と効率良く置換するため、低誘電率絶縁膜21の表
面処理は速やかに行なわれる。
【0070】尚、第1の実施形態と同様、超臨界温度
(Tc)未満の温度で且つ超臨界圧力(Pc)以上の圧
力に保たれることにより亜臨界状態である二酸化炭素の
超臨界流体を、超臨界圧力(Pc)以上の圧力に保った
まま、超臨界温度(Tc)以上の温度に加熱して、亜臨
界状態の超臨界流体を超臨界状態の超臨界流体に変化さ
せた後、超臨界温度(Tc)以上の温度に保ったまま、
圧力を超臨界圧力(Pc)以上から常圧に戻して、超臨
界状態の超臨界流体を亜臨界状態の超臨界流体に変化さ
せ、その後、温度を超臨界温度(Tc)から常温に戻し
て、亜臨界状態の超臨界流体を通常の流体に変えること
が好ましい。
【0071】このようにすると、図5に示すように、液
体状態の超臨界流体と気体状態の超臨界流体とが混在す
る状態が存在しないため、低誘電率絶縁膜21に対する
表面処理は効率良く行なわれる。
【0072】尚、第1及び第2の実施形態においては、
超臨界流体として、二酸化炭素を単独で用いたが、これ
に代えて、二酸化炭素に、エントレーナとして、アルコ
ール、炭化水素、エーテル又はカルボン酸などの有機溶
剤を少量添加してもよい。このようにすると、アルコー
ルと超臨界流体との置換が促進される。
【0073】また、第1及び第2の実施形態において
は、二酸化炭素の超臨界流体(臨界温度:31.0℃、
臨界圧力:72.9気圧)を用いたが、これに代えて、
水(H 2O )の超臨界流体(臨界温度:374.2℃、
臨界圧力:218.3気圧)、又はアンモニア(N
3 )の超臨界流体(臨界温度:132.3℃、臨界圧
力:111.3気圧)を用いてもよい。もっとも、二酸
化炭素は、臨界温度及び臨界圧力が他の流体に比べて低
いので、超臨界状態にすることが容易である。
【0074】
【発明の効果】本発明に係るパターン形成方法による
と、表面の空孔又は凹部が低減された被処理膜の上に化
学増幅型レジストよりなるレジスト膜を形成するため、
レジスト膜の露光部において発生する酸が被処理膜の空
孔又は凹部に取り込まれ難くなるので、ポジ型のレジス
トパターンにおける裾引き現象及びネガ型のレジストパ
ターンにおけるアンダーカット現象を抑制することがで
き、良好な断面形状を有するレジストパターンを形成す
ることができる。
【図面の簡単な説明】
【図1】(a)〜(c) は、第1の実施形態に係るパター
ン形成方法の各工程を示す断面図である。
【図2】(a) 及び(b) は、第1の実施形態に係るパター
ン形成方法の各工程を示す断面図である。
【図3】(a)〜(c) は、第2の実施形態に係るパター
ン形成方法の各工程を示す断面図である。
【図4】(a) 及び(b) は、第2の実施形態に係るパター
ン形成方法の各工程を示す断面図である。
【図5】超臨界流体の各状態を説明する図である。
【図6】(a) 〜(d) は、従来のパターン形成方法の各工
程を示す断面図である。
【符号の説明】
10 基板 11 低誘電率絶縁膜 12 チャンバー 13 ボンベ 14 超臨界流体 15 排出ポンプ 16 レジスト膜 16a 露光部 16b 未露光部 17 フォトマスク 18 ArFエキシマレーザ 19 レジストパターン 20 基板 21 低誘電率絶縁膜 22 チャンバー 23 超臨界流体 24 レジスト膜 24a 露光部 24b 未露光部 25 フォトマスク 26 KrFエキシマレーザ 27 レジストパターン
フロントページの続き Fターム(参考) 2H025 AA18 AB16 AC08 AD03 BE00 BE10 BG00 CB41 EA01 2H096 AA25 BA11 CA01 5F046 HA07

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 空孔を有するか又は有機材料を含む被処
    理膜を超臨界流体中で処理して、前記被処理膜の表面を
    平滑化する工程と、 平滑化された前記被処理膜の上に化学増幅型レジストよ
    りなるレジスト膜を形成する工程と、 前記レジスト膜に対して露光光を選択的に照射してパタ
    ーン露光を行なう工程と、 パターン露光された前記レジスト膜を現像してレジスト
    パターンを形成する工程とを備えていることを特徴とす
    るパターン形成方法。
  2. 【請求項2】 前記化学増幅型レジストは、ベースポリ
    マーにエステル基よりなる酸脱離基を含んでいることを
    特徴とする請求項1に記載のパターン形成方法。
  3. 【請求項3】 前記エステル基は、t−ブチル基、t−
    ブチルオキシカルボニル基又はアダマンチル基であるこ
    とを特徴とする請求項2に記載のパターン形成方法。
  4. 【請求項4】 前記化学増幅型レジストは、イミド化合
    物よりなる酸発生剤を含んでいることを特徴とする請求
    項1に記載のパターン形成方法。
  5. 【請求項5】 前記イミド化合物は、ベンゼンイミノト
    シレート、ナフタレンイミノトシレート、ベンゼンイミ
    ノトリフレート、ナフタレンイミノトリフレート又はフ
    タルイミノトリフレートであることを特徴とする請求項
    1に記載のパターン形成方法。
  6. 【請求項6】 前記被処理膜を超臨界流体中で処理する
    工程は、臨界温度未満且つ臨界圧力以上に保たれること
    により亜臨界状態にある前記超臨界流体中において前記
    被処理膜の表面を平滑化した後、亜臨界状態にある前記
    超臨界流体を加熱して超臨界状態の前記超臨界流体に変
    化させ、その後、超臨界状態の前記超臨界流体を減圧し
    て通常状態の流体に戻す工程を含むことを特徴とする請
    求項1に記載のパターン形成方法。
  7. 【請求項7】 前記被処理膜を超臨界流体中で処理する
    工程は、臨界温度以上且つ臨界圧力以上に保たれること
    により超臨界状態にある前記超臨界流体中において前記
    被処理膜の表面を平滑化する工程を含むことを特徴とす
    る請求項1に記載のパターン形成方法。
  8. 【請求項8】 前記超臨界流体は、二酸化炭素の超臨界
    流体であることを特徴とする請求項1、6又は7に記載
    のパターン形成方法。
  9. 【請求項9】 前記超臨界流体は、フローしていること
    を特徴とする請求項1、6又は7に記載のパターン形成
    方法。
JP2002147330A 2002-05-22 2002-05-22 パターン形成方法 Pending JP2003338452A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002147330A JP2003338452A (ja) 2002-05-22 2002-05-22 パターン形成方法
CNB031310095A CN1194383C (zh) 2002-05-22 2003-05-14 图案形成方法
US10/438,859 US6902999B2 (en) 2002-05-22 2003-05-16 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002147330A JP2003338452A (ja) 2002-05-22 2002-05-22 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2003338452A true JP2003338452A (ja) 2003-11-28

Family

ID=29561181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147330A Pending JP2003338452A (ja) 2002-05-22 2002-05-22 パターン形成方法

Country Status (3)

Country Link
US (1) US6902999B2 (ja)
JP (1) JP2003338452A (ja)
CN (1) CN1194383C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080429A1 (ja) * 2005-01-27 2006-08-03 Nippon Telegraph And Telephone Corporation レジストパターン形成方法、リソグラフィプロセス用超臨界処理液および反射防止膜形成方法
US7199044B2 (en) 2003-06-18 2007-04-03 Fujitsu Limited Method for manufacturing semiconductor device
US7977036B2 (en) 2005-01-27 2011-07-12 Nippon Telegraph And Telephone Corporation Resist pattern forming method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534103B1 (ko) * 2004-01-14 2005-12-06 삼성전자주식회사 초임계 유체를 이용한 미세 전자소자의 제조 방법
JP5201813B2 (ja) * 2006-09-15 2013-06-05 Hoya株式会社 マスクブランク及びマスクの製造方法
US8461005B2 (en) * 2010-03-03 2013-06-11 United Microelectronics Corp. Method of manufacturing doping patterns
WO2021057862A1 (zh) * 2019-09-25 2021-04-01 常州强力先端电子材料有限公司 能够在i线高产酸的磺酰亚胺类光产酸剂、感光性组合物及其制备方法、图案形成方法、二者的应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306754B1 (en) * 1999-06-29 2001-10-23 Micron Technology, Inc. Method for forming wiring with extremely low parasitic capacitance
US6379874B1 (en) 1999-10-26 2002-04-30 Cornell Research Foundation, Inc. Using block copolymers as supercritical fluid developable photoresists
JP2002076116A (ja) 2000-09-01 2002-03-15 Kobe Steel Ltd 半導体装置及びその製造方法
US6656666B2 (en) * 2000-12-22 2003-12-02 International Business Machines Corporation Topcoat process to prevent image collapse

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199044B2 (en) 2003-06-18 2007-04-03 Fujitsu Limited Method for manufacturing semiconductor device
WO2006080429A1 (ja) * 2005-01-27 2006-08-03 Nippon Telegraph And Telephone Corporation レジストパターン形成方法、リソグラフィプロセス用超臨界処理液および反射防止膜形成方法
JP2006208735A (ja) * 2005-01-27 2006-08-10 Nippon Telegr & Teleph Corp <Ntt> レジストパターン形成方法、リソグラフィプロセス用超臨界処理液および反射防止膜形成方法
JP4555698B2 (ja) * 2005-01-27 2010-10-06 日本電信電話株式会社 レジストパターン形成方法
US7977036B2 (en) 2005-01-27 2011-07-12 Nippon Telegraph And Telephone Corporation Resist pattern forming method
US8026047B2 (en) 2005-01-27 2011-09-27 Nippon Telegraph And Telephone Corporation Resist pattern forming method, supercritical processing solution for lithography process, and antireflection film forming method

Also Published As

Publication number Publication date
CN1194383C (zh) 2005-03-23
CN1461040A (zh) 2003-12-10
US20030224589A1 (en) 2003-12-04
US6902999B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
WO2008047719A1 (fr) Procede de formation de motif miniaturise et solution de traitement de substrat de reserve mise en œuvre dans ce procede
JPH06105683B2 (ja) レジストパターン形成方法
KR20040026105A (ko) 미세 패턴 형성 재료, 미세 패턴 형성 방법 및 반도체장치의 제조 방법
JPH07261393A (ja) ネガ型レジスト組成物
US6541182B1 (en) Method for forming fine exposure patterns using dual exposure
JPH088163A (ja) パターン形成方法
JP4531726B2 (ja) 微細化されたレジストパターンの形成方法
JP2004086203A (ja) 微細パターン形成材料および電子デバイスの製造方法
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JP2004266270A (ja) 微細パターン形成方法
JP3825294B2 (ja) レジストパターンの微細化方法及びその方法に用いるレジストパターン微細化用被覆形成液
JP2003338452A (ja) パターン形成方法
KR20050010821A (ko) 포토 마스크 제조 및 반도체 공정에서 사용하기 위한감광성의 화학적 증폭형 포토레지스트
JP4113341B2 (ja) パターン形成方法
JP2003142368A (ja) パターン形成方法
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
JPH07335519A (ja) パタン形成方法
KR19990003857A (ko) 감광막 형성 방법
JPH07239558A (ja) 現像液及びパターン形成方法
US20240004302A1 (en) Method of manufacturing semiconductor device
JP2003084460A (ja) レジストパターン微細化用被覆形成剤及びそれを用いた微細レジストパターン形成方法
US6281130B1 (en) Method for developing ultra-thin resist films
KR100274751B1 (ko) 화학증폭형감광막패턴방법
JP2006251826A (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710