JP2003342800A - 研磨方法および研磨装置、並びに半導体装置の製造方法 - Google Patents

研磨方法および研磨装置、並びに半導体装置の製造方法

Info

Publication number
JP2003342800A
JP2003342800A JP2002146117A JP2002146117A JP2003342800A JP 2003342800 A JP2003342800 A JP 2003342800A JP 2002146117 A JP2002146117 A JP 2002146117A JP 2002146117 A JP2002146117 A JP 2002146117A JP 2003342800 A JP2003342800 A JP 2003342800A
Authority
JP
Japan
Prior art keywords
polishing
metal film
film
electrode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002146117A
Other languages
English (en)
Inventor
Hisanori Komai
尚紀 駒井
Takeshi Nogami
毅 野上
Shingo Takahashi
新吾 高橋
Hiroshi Horikoshi
浩 堀越
Kaori Tai
香織 田井
Shuzo Sato
修三 佐藤
Suguru Otorii
英 大鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002146117A priority Critical patent/JP2003342800A/ja
Priority to PCT/JP2003/006280 priority patent/WO2003098673A1/ja
Priority to KR10-2004-7000944A priority patent/KR20050005389A/ko
Priority to US10/484,013 priority patent/US20040259365A1/en
Priority to TW092113733A priority patent/TWI267135B/zh
Publication of JP2003342800A publication Critical patent/JP2003342800A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00—Combined machining
    • B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08—Electrolytic grinding
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

(57)【要約】 【課題】 作用電極の電位を適正に制御し、精度良く安
定した電解研磨を実現する研磨方法および研磨装置を提
供する。また、これらを利用した半導体装置の製造方法
を提供する。 【解決手段】 本発明に係る研磨方法は、金属膜が形成
された基板と対向電極とを電解液中に対向配置し、参照
電極に対する上記金属膜の電位に基づいて上記電解液を
介して上記金属膜に通電することを特徴とする。また、
本発明に係る研磨装置は、金属膜が形成された基板と、
上記基板と所定の間隔をおいて対向配置される対向電極
と、上記金属膜の基準電位となる参照電極とが電解液中
に配設されてなり、上記参照電極に対する上記金属膜の
電位に基づいて上記電解液を介して上記金属膜に通電す
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は研磨方法および研磨
装置、並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいては、
微細化に伴う露光側におけるＤＯＦ（焦点深度）の限界
から表面の平坦化が必要となりＣＭＰ(Chemical Mechan
ical Polishing)プロセスが採用され、既に広く普及
し、一般化している。また、ＩＢＭによるダマシン法に
代表されるような、凹部に金属膜を埋め込み、表層に過
剰に形成された部分をＣＭＰ法で除去し、凹部に配線や
ビアを形成する方法が用いられるようになった。
【０００３】また、材料面においては、微細化により動
作遅延に占める割合が無視できないレベルになった配線
遅延を少なくするために１９９７年のＩＢＭ社の発表に
より加速的に開発が進められた銅配線は０．１μｍノー
ドあたりから採用が加速し、配線を形成する導電性金属
材料は、従来用いられてきたアルミ配線から電気抵抗の
低い銅配線へ移行してきている。更に、次の０．０７μ
ｍノードにおいては、シリコン酸化膜系絶縁膜と銅配線
との組み合わせでは動作遅延に占める割合が素子トラン
ジスタ遅延よりも配線遅延の方が大きくなるため、これ
までの配線構造、特に絶縁膜の誘電率をさらに小さくす
ることが必須となっている。
【０００４】このような背景から各種低誘電率膜が開発
されているが、そのいずれもポーラス状などの機械的強
度の低い材料であり、高い圧力を受ける従来のＣＭＰプ
ロセスでは耐えられない問題がある。そこで、ＣＭＰよ
りもより低圧で配線を形成する方法として、電解研磨法
の採用が提案されている。
【０００５】この電解研磨法は、金属表面のつや出しに
古くから使われてきた技術であり、近年では工業製品の
研磨技術として広くも用いられている。電解研磨におい
ては、被研磨物を特殊な電解液に浸し、電解をかけるこ
とで研磨を行うわけであるが、通常は、めっき法と同様
の２電極法が用いられている。このような電解研磨は、
例えば図１４に示すような研磨装置４０１により行うこ
とができる。研磨装置４０１は、電解液Ｅが貯留された
電解槽４０２内にウエハＷと対向電極４０３とが電解液
Ｅに没した状態で対向配置される。そして、ウエハＷに
は電極が直結され、作用電極（陽極）４０４として機能
する。また、作用電極４０４と対向電極４０３には直流
電源４０５が接続され、作用電極４０４と対向電極４０
３とに電圧を印加できるようにされている。作用電極４
０４と対向電極４０３との間には、電圧検出回路４０６
が配され、直流電源４０５には、印加電圧を制御する制
御装置４０７と電圧波形を制御するファンクションジェ
ネレータ４０８とが接続されている。
【０００６】
【発明が解決しようとする課題】ところで、ウエハプロ
セスにおいては非常に小さな凹凸を平坦化するため、微
小な研磨量を管理する必要がある。電解研磨では、作用
電極である陽極では酸化反応が、対向電極である陰極で
は還元反応が起こっており、印加する電圧は両極の差の
トータル電圧となる。しかしながら、電解研磨によるウ
エハプロセスにおいて重要な電位は陽極の電位であり、
電解研磨においては陽極での電気化学的反応を制御する
ために陽極の電位を制御する必要がある。
【０００７】しかし、例えば電解時に陰極において水素
が発生すると、その気泡により陰極の電極面積が変化
し、電極の実効有効面積が変化することにより陰極の電
極抵抗が変化する。また、副生成物の影響によって界面
抵抗が大きくなる。そして、電解研磨では、電解時の界
面反応を制御する目的で定電圧制御で電解を行うのが一
般的であるが、界面抵抗や陰極の電極抵抗が変化する
と、電解研磨中に回路の一部の抵抗値が変化すること
で、制御の必要な陽極の電位が変化してしまい、陽極電
極での電位を一定にすることが困難になるため目的の電
気化学的反応を制御できなくなってしまう問題がある。
すなわち、微小な研磨量を管理、制御して精度の良い研
磨を行うことができない。
【０００８】そこで、本発明は、上述した従来の実情に
鑑みて創案されたものであり、作用電極の電位を適正に
制御し、精度良く安定した電解研磨を実現する研磨方法
および研磨装置を提供することを目的とする。また、こ
れらを利用した半導体装置の製造方法を提供することを
目的とする。
【０００９】
【課題を解決するための手段】以上の目的を達成する本
発明に係る研磨方法は、金属膜が形成された基板と対向
電極とを電解液中に対向配置し、参照電極に対する金属
膜の電位に基づいて電解液を介して金属膜に通電するこ
とを特徴とする。
【００１０】また、以上の目的を達成する本発明に係る
研磨装置は、金属膜が形成された基板と、基板と所定の
間隔をおいて対向配置される対向電極と、金属膜の基準
電位となる参照電極とが電解液中に配設されてなり、参
照電極に対する金属膜の電位に基づいて電解液を介して
上記金属膜に通電することを特徴とするものである。
【００１１】以上のような本発明に係る研磨方法および
研磨装置では、参照電極を用いた３電極法を採用してお
り、この参照電極の電位を基準とすることにより研磨中
の金属膜の電位を正確に把握することが可能である。こ
れにより、研磨開始から研磨終了までの間において陽極
となる金属膜の電位を所定の電位に制御することがで
き、金属膜での電気化学的反応を所望の状態に制御する
ことができる。したがって、研磨中の界面抵抗や陰極の
電極抵抗の変化、電解液の抵抗値変化等により回路の一
部の抵抗値が変化し、研磨環境が変化した場合において
も、陽極となる金属膜の電位を適正に制御し、金属膜で
の電気化学的反応を所望の状態に制御することができ
る。これにより、電解研磨プロセスをサブミクロンレベ
ルで制御することが可能となり、精度が良く、安定した
電解研磨を実現することができる。
【００１２】以上のように構成された本発明に係る半導
体装置の製造方法は、基板上に形成された絶縁膜に金属
配線を形成するための配線溝を形成する工程と、配線溝
を埋め込むように絶縁膜上に金属膜を形成する工程と、
絶縁膜上に形成した金属膜を研磨する工程とを有し、金
属膜を研磨する工程において、金属膜が形成された基板
と対向電極とを電解液中に対向配置し、参照電極に対す
る金属膜の電位に基づいて電解液を介して金属膜に通電
することを特徴とするものである。
【００１３】以上のような本発明に係る半導体装置の製
造方法では、金属配線形成時の表面の平坦化に際して、
上述したような加工精度が良く、安定した研磨方法を実
施するので、研磨後に欠陥等を発生することなく、金属
配線の表面を高度に平坦化することができる。
【００１４】
【発明の実施の形態】以下、本発明に係る研磨方法、研
磨装置、及び半導体装置の製造方法について図面を参照
しながら詳細に説明する。なお、以下の図面において
は、理解の容易のため、各図面においての縮尺が実際と
は異なる場合がある。また、本発明は以下の記述に限定
されるものでなく、本発明の要旨を逸脱しない範囲にお
いて適宜変更可能である。
【００１５】本発明に係る研磨方法は、金属膜が形成さ
れた基板と対向電極とを電解液中に対向配置し、参照電
極に対する金属膜の電位に基づいて電解液を介して金属
膜に通電するものである。
【００１６】また、本発明に係る研磨装置は、金属膜が
形成された基板と、基板と所定の間隔をおいて対向配置
される対向電極と、金属膜の基準電位となる参照電極と
が電解液中に配設されてなり、参照電極に対する金属膜
の電位に基づいて電解液を介して金属膜に通電するもの
である。
【００１７】そして、本発明に係る半導体装置の製造方
法は、基板上に形成された絶縁膜に金属配線を形成する
ための配線溝を形成する工程と、配線溝を埋め込むよう
に上記絶縁膜上に金属膜を形成する工程と、絶縁膜上に
形成した金属膜を研磨する工程とを有し、属膜を研磨す
る工程において、金属膜が形成された基板と対向電極と
を電解液中に対向配置し、参照電極に対する金属膜の電
位に基づいて電解液を介して金属膜に通電するものであ
る。
【００１８】以下の説明においては、半導体配線工程の
Ｃｕ配線の平坦化に用いた場合、すなわち、基板である
ウエハ上に形成された金属膜がＣｕ膜である場合を例に
説明する。
【００１９】まず、本発明に係る研磨装置について説明
する。図１に本発明を適用して構成した研磨装置１の概
略構成図を示す。この研磨装置１は、基板上に形成され
る被研磨対象であり且つ陽極として通電されるＣｕ膜を
電解作用によって平坦化するための装置である。なお、
本発明の研磨方法は、以下に説明する研磨装置を用いた
研磨方法に限定されず、様々な研磨方法に適用しうるこ
とは言うまでもない。
【００２０】研磨装置１は、ウエハＷに研磨を行うため
の装置本体２と、装置本体２に所定の電解電流を制御し
て供給するポテンショスタット３とを備えて構成されて
いる。
【００２１】このうち装置本体２は、電解液Ｅを貯留
し、且つウエハｗ等の他部材が配置される電解槽１１
と、電解槽１１内に電解液Ｅに没した状態で配されウエ
ハＷのＣｕ膜が形成された面側を上向きに固定するウエ
ハチャック１２とを備える。Ｃｕ膜が形成されたウエハ
Ｗには電極が直結され、作用電極（陽極）１３として機
能する。また、作用電極１３のごく近傍にはカロメル電
極からなる参照電極１４が配されており、電解時に作用
電極１３と参照電極１４との間の電圧を測定できるよう
になされている。
【００２２】電解槽１１において、ウエハＷの上部であ
り且つ対向する位置には、電解液Ｅに没した状態で略円
盤状を呈した対向電極（陰極）１５が図示しない対向電
極保持部材により配置されている。すなわち、ウエハＷ
と対向電極１５とは、電解液Ｅを介して対向配置されて
いる。対向電極１５は、例えばＣｕ、Ｐｔ等の電極材料
からなる。
【００２３】ポテンショスタット３は、作用電極１３と
参照電極１４との間の電圧が設定した所定の値になるよ
うに作用電極１３と参照電極１４とに流れる電流を制御
する。ポテンショスタット３は、作用電極１３と参照電
極１４とに接続された電源２１と、作用電極１３と参照
電極１４との間に位置し、両者間の電圧を検出する電圧
検出回路２２と、電圧検出回路２２からの回路信号を解
析処理して電源２１の出力電圧を制御する制御装置２３
と、制御装置２３から発信される制御指令信号により波
形を制御し、電源２１からの電圧印加方法を制御するフ
ァンクションジェネレータ２４とを備えて構成されてい
る。
【００２４】以上のように構成された研磨装置１は、参
照電極１４を備えた３電極法を用いた構成とされている
ため、電解研磨時に電圧検出回路２２により作用電極１
３と参照電極１４との間の電圧を測定し、参照電極１４
の電位を基準とすることにより、電解回路にかかる電圧
ではなく作用電極１３、すなわちＣｕ膜の電位を正確に
把握することが可能である。そして、電圧検出回路２２
で検出結果を制御装置２３で解析処理し、その結果に基
づいて電源２１が作用電極１３と参照電極１４に印加す
る電圧を制御する。これにより、研磨開始から研磨終了
までの間においてＣｕ膜の電位を所定の電位に制御する
ことができる。
【００２５】その結果、研磨中の界面抵抗や陰極である
対向電極の電極抵抗の変化、電解液Ｅの抵抗値変化等に
より回路の一部の抵抗値が変化し、研磨環境が変化した
場合でも、陽極となるＣｕ膜の電位を適正に制御するこ
とができ、Ｃｕ膜での電気化学的反応、すなわち溶出反
応を所望の状態に制御することができる。これにより、
ウエハＷ上に形成されたＣｕ膜を、精度良く且つ確実に
研磨することが可能となる。したがって、この研磨装置
１では、電解研磨プロセスをサブミクロンレベルで制御
することが可能となり、精度が良く、安定した電解研磨
を実現することが可能である。
【００２６】このような研磨装置１を用いてウエハＷ上
に形成されたＣｕ膜を研磨する研磨方法を以下に説明す
る。
【００２７】まず、電解液Ｅで満たされた電解槽１１
に、被研磨材であるウエハＷをＣｕ膜が形成された面側
を上向きにしてウエハチャック１２に固定して設置す
る。そして、電解槽１１内のウエハＷの上部であり且つ
対向する位置に、対向電極（陰極）１５を図示しない対
向電極保持部材により固定して電解液Ｅに没した状態で
配置する。また、ウエハＷのごく近傍にカロメル電極か
らなる参照電極１４を配置する。そして、ウエハＷを作
用電極（陽極）として、対向電極１５との間で電解液Ｅ
を介して電解電圧を印加して電解電流を流し、Ｃｕ膜に
通電する。これにより、作用電極であるＣｕ膜では酸化
反応が起こり、Ｃｕ膜の銅が溶出し、Ｃｕ膜の研磨、平
坦化が行われる。
【００２８】このとき、作用電極１３と参照電極１４と
の間の電圧を電圧検出回路２２により検出する。そし
て、その検出結果を制御装置２３で解析処理し、その結
果に基づいて作用電極であるＣｕ膜において所望の電気
化学的反応が生じるように、電源２１が作用電極１３と
参照電極１４に印加する電圧を制御する。すなわち、研
磨開始から研磨終了までの間においてＣｕ膜の電位を、
所望の電気化学的反応が生じるような所定の電位に制御
する。また、ファンクションジェネレータ２４により直
流、パルス、三角波、ステップ波、ランプ波等の電源印
加方法を制御し、適宜、最適な波形の電圧を印加する。
【００２９】これにより、研磨中の界面抵抗や陰極であ
る対向電極の電極抵抗の変化、電解液Ｅの抵抗値変化等
により回路の一部の抵抗値が変化し、研磨環境が変化し
た場合でも、陽極となる金属膜の電位を適正に制御する
ことができ、Ｃｕ膜での電気化学的反応、すなわち溶出
反応を所望の状態に制御することができる。その結果、
ウエハＷ上に形成されたＣｕ膜を、精度良く且つ確実に
研磨することが可能となる。したがって、電解研磨プロ
セスをサブミクロンレベルで制御することが可能とな
り、精度が良く、安定した電解研磨を実現することがで
きる。
【００３０】また、上記においては参照電極１４として
カロメル電極を用いているが、参照電極１４はこれに限
定されるものではなく、研磨装置において参照電極とし
て機能するものであれば従来公知のものを用いることが
できる。このような参照電極としては、例えば、銀／塩
化銀電極、水銀／酸化水銀電極などを用いることができ
る。さらに、これらの参照電極は、市販のスティック状
の電極でもよく、あるいは図２に示すように塩橋３２を
用いて参照電極３１を構成することも可能である。
【００３１】本発明は、上記のような機構を有する研磨
装置に他にも、ウエハ表面を研磨パッドにより擦る機構
を有し、電解研磨と研磨パッドによるワイピングとの複
合作用により研磨を行う研磨装置においても適用可能で
ある。以下では、本発明をこのような機構を有する研磨
装置に適用した場合について説明する。
【００３２】本発明を適用した研磨装置１０１は、図３
に示すようにウエハＷに研磨を行うための装置本体１０
２と、装置本体１０２に所定の電解電流を供給する電源
１０３と、装置本体１０２内の電解槽に電解液を供給す
る電解液タンク１０４と、ウエハＷを研磨装置１０１へ
導入するためのウエハ投排部１０５と、ウエハ投排部１
０５からのウエハＷを洗浄するウエハ洗浄部１０６と、
装置本体１０２へのウエハＷの搬送及び脱着を行うウエ
ハ搬送部１０７と、これら装置本体１０２、電解液タン
ク１０４、ウエハ投排部１０５、ウエハ洗浄部１０６及
びウエハ搬送部１０７を制御する制御部１０８と、制御
部１０８を操作するための操作部１０９とを備える。
【００３３】このうち装置本体１０２は、ウエハＷのＣ
ｕ膜が形成された面側を下向きにチャッキングするウエ
ハチャック１１０と、ウエハチャック１１０を矢印ｒ方
向に所定の回転数で回転駆動するウエハ回転軸１１１
と、ウエハチャック１１０を上下方向、すなわちＺ軸方
向に案内するとともに下向きに所定の圧力で加圧するウ
エハ加圧手段１１２とを備える。また、ウエハ加圧手段
１１２は、カウンターウェイト１１３を有し、ウエハチ
ャック１１０やウエハ回転軸１１１等の自重をキャンセ
ルしたうえで、例えば０．１ＰＳＩ（約７ｇ／ｃｍ２）
単位で加工圧力の設定が可能な構造である。
【００３４】また、装置本体１０２には、上述したウエ
ハチャック１１０と対向する位置に、所定量の電解液Ｅ
を溜めておく電解槽１１４が設置されている。そして電
解槽１１４内には、電解液Ｅに没した状態で、ウエハＷ
表面に接触摺動する平面ドーナツ型の研磨パッド１１５
が配設される。研磨パッド１１５は、定盤１１６に貼り
付けられた状態で、定盤１１６を支持するパッド回転軸
１１７によって矢印Ｒ方向に所定の回転数で回転駆動さ
れる。研磨パッド１１５は、例えば発泡ポリウレタン、
発泡ポリプロピレン、ポリビニルアセタール等からな
り、硬度（ヤング率）が０．０２ＧＰａ〜０．１０ＧＰ
ａであり、厚み方向に貫通して電解液Ｅを介在させるス
ラリー供給穴を有している。また、定盤１１６上の研磨
パッド１１５の内周縁及び外周縁には、後述するウエハ
Ｗのエッジに部に接触摺動しウエハＷを陽極として通電
する陽極通電リング１１８，１１９がそれぞれ配され
る。陽極通電リング１１８，１１９の電極材料は、例え
ば黒鉛、焼結Ｃｕ合金、焼結銀合金等のカーボン系合金
や、Ｐｔ、Ｃｕ等からなる。また、研磨パッド１１５の
さらに下方には、定盤１１６を介してウエハＷに対向す
るように陰極板１２０が配される。陰極板１２０は、電
解液Ｅを介して陰極通電される。陰極板１２０は円盤形
状を呈し、電極材料は例えばＣｕ、Ｐｔ等からなる。ま
た、電解槽１１４には廃液用配管１２１が取り付けら
れ、この廃液用配管１２１は、使用済みの電解液Ｅを装
置本体１０２の外部へ排出する。そして、電解槽１１４
内において、研磨時でのウエハＷの配置部位のごく近傍
には参照電極１３１が固定配置されている。この場合、
研磨時にウエハＷが回転するため、参照電極１３１は回
転するウエハＷに緩衝しない場所に配置することが必要
である。
【００３５】次に、図４〜図７を参照しながら、上述の
ような構成の研磨装置１０１にてウエハＷ上に形成され
たＣｕ膜１２２を研磨する方法について説明する。先
ず、ウエハ搬送部１０７から搬入されたウエハＷをウエ
ハチャック１１０により下向きにチャッキングする。
【００３６】次に図４及び図５に示すように、ウエハ回
転軸１１１とウエハ加圧手段１１２とにより、矢印ｒ方
向にウエハＷを例えば１０ｒｐｍ〜３０ｒｐｍにて回転
させるとともに、研磨パッド１１５に対して０．５ＰＳ
Ｉ〜１．５ＰＳＩ（３５ｇ／ｃｍ２〜１０５ｇ／ｃ
ｍ２）程度の加工圧力で押圧する。これと同時に、定盤
１１６に貼り付けられた研磨パッド１１５を、パッド回
転軸１１７により矢印Ｒ方向に６０ｒｐｍ〜１２０ｒｐ
ｍにて回転させ、電解液Ｅを介してウエハＷ表面に接触
摺動させる。
【００３７】このとき、図４及び図６に示すように、研
磨パッド１１５の内周に配された陽極通電リング１１８
の一部及び研磨パッド１１５の外周に配された陽極通電
リング１１９の一部と、ウエハＷ上に形成されたＣｕ膜
１２２の外周部の一部とが常に接触摺動するようになさ
れている。また、図６及び図７に示すように、研磨パッ
ド１１５には膜厚方向に貫通するスラリー供給穴１１５
ａが形成されているとともに、ウエハＷ表面（Ｃｕ膜１
２２）からパッド支え網１１５ｂ、定盤１１６を通じて
陰極板１２０まで電解液Ｅが介在するようになされてい
る。
【００３８】このため、電源１０３から例えば１Ｖ〜３
Ｖの電圧を印加することによって、陽極通電リング１１
８，１１９を経由してＣｕ膜１２２に陽極通電し、対向
する研磨パッド１１５のスラリー供給穴１１５ａを介し
て陰極板１２０へ電解研磨に必要な電解電流（電流密度
１０ｍＡ／ｃｍ２〜５０ｍＡ／ｃｍ２）が流れる。そし
て、陽極として電解作用を受けるＣｕ膜１２２表面が陽
極酸化され、表層にＣｕ酸化物被膜が形成する。このＣ
ｕ酸化物と電解液Ｅ中に含まれる錯体形成剤とが反応す
ることでＣｕ錯体形成物を生成し、このＣｕ錯体形成物
によって高電気抵抗層、不溶性錯体被膜、不動態被膜等
の変質層がＣｕ膜１２２表面に形成される。
【００３９】そして、このとき、陽極として電解作用を
受けるＣｕ膜１２２と参照電極１３１との間の電圧を図
示しない電圧検出回路により検出する。そして、その検
出結果を図示しない制御装置で解析処理し、その結果に
基づいて、作用電極であるＣｕ膜１２２において所望の
電気化学的反応が生じるように、電源１０３がＣｕ膜１
２２と参照電極１３１に印加する電圧を制御する。すな
わち、研磨開始から研磨終了までの間においてＣｕ膜１
２２の電位を、所望の電気化学的反応が生じるような所
定の電位に制御する。また、図示しないファンクション
ジェネレータにより直流、パルス、三角波、ステップ
波、ランプ波等の電源印加方法を制御し、適宜、最適な
波形の電圧を印加する。
【００４０】以上のような電解作用によるＣｕ膜１２２
の陽極酸化と同時に、Ｃｕ膜１２２の表面のワイピング
を行う。すなわちＣｕ膜１２２の表面に対して研磨パッ
ド１１５を加圧しながら摺動させることによって、凹凸
を有するＣｕ膜１２２の凸部の表層に存在する変質層を
機械的に除去して下地のＣｕを露出させる。一方で、凹
部の変質層は除去せずそのまま残存する。さらに、凸部
の変質層除去後の、Ｃｕが露出した部分が再び電解作用
を受けるようになる。このような電解研磨及びワイピン
グのサイクルを繰り返し行うことによって、ウエハＷ上
に形成されたＣｕ膜１２２の平坦化が進行する。
【００４１】上述したように、研磨装置１０１では、参
照電極１３１の電位を基準としてＣｕ膜１２２の電位を
制御するため、研磨装置１の場合と同様に研磨中の界面
抵抗や陰極である対向電極の電極抵抗の変化、電解液Ｅ
の抵抗値変化等により回路の一部の抵抗値が変化し、研
磨環境が変化した場合でも、陽極となるＣｕ膜１２２の
電位を適正に制御することができ、Ｃｕ膜１２２での電
気化学的反応、すなわち溶出反応を所望の状態に制御す
ることができる。また、Ｃｕ膜１２２／電解液Ｅ界面に
おいてＣｕがイオン化するときの価数を制御することが
可能になり、溶け出したイオンと錯体化させる添加剤を
有効に利用することができるようになるため、平坦化能
力を向上させることが可能となる。その結果、ウエハＷ
上に形成されたＣｕ膜１２２を、精度良く且つ確実に研
磨することが可能となる。したがって、電解研磨プロセ
スをサブミクロンレベルで制御することが可能となり、
精度が良く、安定した電解研磨を実現することができ
る。
【００４２】次に、研磨装置１０１と同様にウエハ表面
を研磨パッドにより擦る機構を有し、電解研磨と研磨パ
ッドによるワイピングとの複合作用により研磨を行う研
磨装置に本発明を適用した他の例について説明する。
【００４３】研磨装置２０１は、図８に示すように、電
解液Ｅが溜められた電解槽２０２内に、ウエハ基板上に
Ｃｕ膜が成膜されたウエハＷをチャッキングするウエハ
チャック２０３が配設されている。このウエハチャック
２０３は、電解槽２０２内において、図示を省略する駆
動モータにより同図中矢印Ｂ方向に回転駆動される。こ
のウエハチャック２０３においては、例えば真空吸着手
段によってウエハＷが吸着保持される。そして、ウエハ
チャック２０３に吸着保持されたウエハＷも、ウエハチ
ャック２０３によって矢印Ｂ方向に回転駆動される。
【００４４】ウエハチャック２０３により吸着保持され
たウエハＷのＣｕ膜上には、図８に示すように、その径
方向の両端部に一対の陽極部２０４が配設される。この
ように一対の陽極部２０４をＣｕ膜端部の所定幅Ｘ、例
えば５ｍｍの通電エリアで重なるように配設すること
で、その重畳部分が接触エリア全周に対して約１０％の
面積を有することになり、Ｃｕ膜に対して十分な電解電
流を通電できるようになる。
【００４５】そして、一方の陽極部２０４のごく近傍に
は、参照電極２０８が固定配置されている。また、陽極
部２０４と参照電極２０８の間には、図示しない電圧検
出回路、ファンクションジェネレータおよび電源が接続
されている。
【００４６】また、研磨装置２０１には、図８に示すよ
うに、研磨パッド２０５が電解槽２０２側の面に配され
た研磨パッド保持機構２０６が設けられる。研磨パッド
２０５は、リング状を呈してなり、ウエハＷに比して小
径に形成されている。研磨パッド２０５は、研磨パッド
保持機構２０６に保持された状態で矢印Ｃ方向に回転さ
れ、かつ陽極部２０４の配設位置以外、具体的にはＣｕ
膜の径方向両端部に配設された陽極部２０４間のＣｕ膜
上を摺動しながら矢印Ｄ方向に往復移動するよう駆動さ
れる。また、研磨パッド保持機構２０６の内周部には、
研磨パッド２０５との間に対向電極２０７が配設され
る。研磨装置２０１では、この対向電極２０７が、電解
液Ｅ中でウエハＷと所定間隔をもって対向配置される。
【００４７】このような研磨装置２０１では、陽極部２
０４によって陽極としてウエハＷ上に形成されたＣｕ膜
を通電させることでウエハＷのＣｕ膜を電解研磨し、こ
の電解研磨と同時に回転しつつ矢印Ｄ方向に移動しなが
らＣｕ膜上を摺動する研磨パッド２０５によるワイピン
グが行われる。この研磨パッド２０５によるワイピング
は、ポーラスシリカ等の低誘電率材料で形成された層間
絶縁膜の破壊圧力である１４０ｇ／ｃｍ２以下の押し付
け圧で行われる。
【００４８】このように、Ｃｕ膜への通電を、低い押し
付け圧でウエハＷに摺接される陽極部２０４で行うこと
で、安定して均等な電流密度分布で通電が可能となるた
め、良好な研磨レート、研磨条件での電解研磨が行わ
れ、Ｃｕ膜と陽極２０４との通電部分が研磨終了前に先
行して溶出するということが無くなり、研磨終点まで良
好に電解研磨を進行することができるようになる。した
がって、上述したような研磨装置２０１においては、Ｃ
ｕ残りやオーバー研磨等の発生が防止され、Ｃｕ配線の
ショートやオープン等の発生を抑制することができると
ともに、平滑で配線電気抵抗が安定した面を形成するこ
とができる。
【００４９】また、研磨装置２０１は、Ｃｕ膜の研磨面
側に陽極２０４を配設しながら電解研磨とワイピングと
が同時にかつ良好に行われるため、例えばウエハＷの裏
面側にもＣｕ膜を成膜して、この裏面側から通電させる
場合のように、他の装置間とのコンタミネーションや、
Ｃｕ膜のウエハＷへの成膜方法の変更等を考慮する必要
が無く、また従来から使用されているＣｕ膜の成膜装置
や、研磨後の洗浄装置を使用した従来通りの半導体装置
の製造プロセスフローにて半導体装置を製造することが
できる。
【００５０】さらに、陽極部２０４の押接と変質層のワ
イピングは、低誘電率材料により形成された強度の低い
層間絶縁膜の破壊圧力よりも低い押し付け圧力で行われ
る。このため、研磨装置２０１では、ＣＭＰによる研磨
のように、剥離、クラック等の層間絶縁膜の破壊が生じ
ることがなく、その結果良好な配線形成を行うことがで
きる。
【００５１】そして、研磨装置２０１では、陽極として
電解作用を受けるＣｕ膜と参照電極２０８との間の電圧
を電圧検出回路により検出する。そして、その検出結果
を図示しない制御装置で解析処理し、その結果に基づい
て、Ｃｕ膜において所望の電気化学的反応が生じるよう
に、電源がＣｕ膜と参照電極２０８に印加する電圧を制
御する。すなわち、研磨開始から研磨終了までの間にお
いてＣｕ膜の電位を、所望の電気化学的反応が生じるよ
うな所定の電位に制御する。また、図示しないファンク
ションジェネレータにより直流、パルス、三角波、ステ
ップ波、ランプ波等の電源印加方法を制御し、適宜、最
適な波形の電圧を印加する。
【００５２】すなわち、研磨装置２０１では、参照電極
２０８の電位を基準としてＣｕ膜の電位を制御するた
め、研磨装置１の場合と同様に研磨中の界面抵抗や陰極
である対向電極の電極抵抗の変化、電解液Ｅの抵抗値変
化等により回路の一部の抵抗値が変化し、研磨環境が変
化した場合でも、陽極となるＣｕ膜の電位を適正に制御
することができ、Ｃｕ膜での電気化学的反応、すなわち
溶出反応を所望の状態に制御することができる。また、
Ｃｕ膜／電解液Ｅ界面においてＣｕがイオン化するとき
の価数を制御することが可能になり、溶け出したイオン
と錯体化させる添加剤を有効に利用することができるよ
うになるため、平坦化能力を向上させることが可能とな
る。その結果、ウエハＷ上に形成されたＣｕ膜を、精度
良く且つ確実に研磨することが可能となる。したがっ
て、電解研磨プロセスをサブミクロンレベルで制御する
ことが可能となり、精度が良く、安定した電解研磨を実
現することができる。
【００５３】上述した電解研磨方法は、ＬＳＩ等の半導
体装置の製造において、配線溝埋め込みのために成膜さ
れた金属膜の余剰金属を除去して平坦化し、金属配線を
形成する研磨工程に適用することができる。以下、上述
した電解研磨方法がその製造工程中に行われる半導体装
置の製造方法について説明する。この半導体装置の製造
方法は、Ｃｕからなる金属配線を、いわゆるダマシン法
を用いて形成するものである。なお、以下の説明では、
配線溝とコンタクトホールとを同時に加工するデュアル
ダマシン構造におけるＣｕ配線形成について説明する
が、配線溝のみ又は接続孔のみが形成されるシングルダ
マシン構造におけるＣｕ配線形成についても適用し得る
ことは勿論である。
【００５４】先ず、図９に示すように、トランジスタ等
のデバイス（図示は省略する。）が予め作製されたシリ
コン等からなるウエハ基板３０１上に、ポーラスシリカ
等の低誘電率材料からなる層間絶縁膜３０２が形成され
る。この層間絶縁膜３０２は、例えば減圧ＣＶＤ（Chem
ical Vapor Deposition)法等によって形成される。
【００５５】次に、図１０に示すように、ウエハ基板３
０１の不純物拡散領域（図示は省略する。）に通じるコ
ンタクトホールＣＨ及び配線溝Ｍを、例えば公知のフォ
トリソグラフィー技術及びエッチング技術を用いて形成
する。
【００５６】次に、図１１に示すように、バリアメタル
膜３０３を、層間絶縁膜３０２上、コンタクトホールＣ
Ｈ及び配線溝Ｍ内に形成する。バリアメタル膜３０３
は、例えばＴａ、Ｔｉ、Ｗ、Ｃｏ、ＴａＮ、ＴｉＮ、Ｗ
Ｎ、ＣｏＷ、ＣｏＷＰ等の材料をスパッタリング装置、
真空蒸着装置などを用いたＰＶＤ（Physical Vapor Dep
osition）法によって形成される。このバリアメタル膜
３０３は、層間絶縁膜へのＣｕの拡散を防止する目的で
形成されるものである。
【００５７】上述したバリアメタル膜３０３の形成後
に、配線溝Ｍ及びコンタクトホールＣＨに対するＣｕの
埋め込みが行われる。このＣｕの埋め込みは、従来から
用いられている種々の公知技術、例えば電解めっき法、
ＣＶＤ法、スパッタリングとリフロー法、高圧リフロー
法、無電解めっき等により行うことができる。なお、成
膜速度や成膜コスト、形成される金属材料の純度、密着
性などの観点からは、電解めっき法によりＣｕの埋め込
みを行うことが好ましい。この電解めっき法によりＣｕ
の埋め込みを行う場合には、図１２に示すように、バリ
アメタル膜３０３上に、配線形成材料と同じ材料、すな
わちＣｕからなるシード膜３０４をスパッタリング法等
により形成する。このシード膜３０４は、Ｃｕを配線溝
Ｍ及びコンタクトホールＣＨ内に埋め込んだ際に、Ｃｕ
グレインの成長を促すために形成される。
【００５８】配線溝Ｍ及びコンタクトホールＣＨに対す
るＣｕの埋め込みは、上述した各種の方法で、図１３に
示すように、配線溝Ｍ及びコンタクトホールＣＨ内を含
む層間絶縁膜３０２上の全体にわたってＣｕ膜３０５を
形成することにより行われる。このＣｕ膜３０５は、少
なくとも配線溝Ｍ及びコンタクトホールＣＨの深さ以上
の膜厚を有し、また配線溝Ｍ及びコンタクトホールＣＨ
という段差のある層間絶縁膜３０２上に形成されるた
め、そのパターンに応じた段差を有する膜となる。な
お、電解めっき法によりＣｕの埋め込みを行った場合、
バリアメタル膜３０３上に形成されたシード膜３０４
は、Ｃｕ膜３０５と一体化する。
【００５９】そして、上述したＣｕ膜３０５が形成され
たウエハ基板３０１に対して研磨工程が行われるが、こ
の研磨工程では上述した電解液を用いた電解研磨及び研
磨パッドによるワイピングを同時に行う電解研磨方法が
実施される。すなわち、Ｃｕ膜３０５を陽極として通電
するとともにＣｕ膜３０５と陰極板とを電解液中で対向
させ、電解電流を流して電解研磨を行う。このとき、上
述した参照電極を基準としてＣｕ膜の電位を適宜制御す
る。
【００６０】これと同時に、電解研磨作用によってＣｕ
膜３０５表面に生じた変質層に対して、ポーラスシリカ
等の超低誘電率材料の破壊圧力である例えば１．５ＰＳ
Ｉ（１０５ｇ／ｃｍ２）程度以下の圧力で研磨パッドを
押圧し且つ摺動させてワイピングを行い、Ｃｕ膜３０５
の凸部の変質層を除去する。この研磨パッドによるワイ
ピングでは、Ｃｕ膜３０５の凸部の変質層のみが除去さ
れ、凹部の変質層はそのまま残存する。そして、電解研
磨を進行させ、下地のＣｕ膜３０５をさらに陽極酸化さ
せる。このとき、Ｃｕ膜３０５の凹部には変質層が残存
しているため、電解研磨が進行せず、その結果Ｃｕ膜３
０５の凸部のみが研磨されことになる。このように、電
解研磨による変質層の形成と、ワイピングによる変質層
の除去とを繰り返し行うことによってＣｕ膜３０５が平
坦化され、配線溝Ｍ及びコンタクトホールＣＨ内にＣｕ
配線３６が形成される。
【００６１】半導体装置は、上述した研磨工程の後に、
バリアメタル膜３０３の研磨及び洗浄が行われ、Ｃｕ配
線が形成されたウエハ基板３０１上にキャップ膜が形成
される。そして、上述した層間絶縁膜３０２の形成（図
９にて図示）からキャップ膜の形成までの各工程が繰り
返されて多層化される。
【００６２】上述したように、半導体装置の製造工程中
に電解研磨とワイピングとを行う研磨方法を行うこと
で、安定して均一な電流密度分布で通電され、良好な研
磨レート、研磨条件で研磨終点まで進行する電解研磨に
よってＣｕ膜の平坦化が図られるため、Ｃｕ残りやオー
バー研磨等の発生が防止される。したがって、Ｃｕ配線
のショートやオープン等の発生を抑制することができる
とともに、平滑で配線電気抵抗が安定した面を形成する
ことができる。
【００６３】また、変質層のワイピングは、ＣＭＰに比
して大幅に低い押し付け圧力で、具体的にはポーラスシ
リカ等の低誘電率材料により形成された強度の低い層間
絶縁膜３０２の破壊圧力よりも低い押し付け圧力で行わ
れるため、剥離、クラック等の層間絶縁膜３０２の破壊
が防止される。
【００６４】そして、上記の半導体装置の製造方法で
は、参照電極を基準としてＣｕ膜の電位を適正に制御す
ることができるため、ウエハＷ上に形成されたＣｕ膜
を、精度良く且つ確実に研磨することができる。したが
って、研磨後に欠陥等を発生することなく、Ｃｕ配線の
表面を高度に平坦化することができる。
【００６５】なお、上記においては、半導体装置の製造
における研磨工程について説明したが、これに限らず、
本発明は金属膜を研磨する工程を含む他のあらゆる製造
工程中に実施し得ることは勿論である。
【００６６】
【発明の効果】本発明に係る研磨方法は、金属膜が形成
された基板と対向電極とを電解液中に対向配置し、参照
電極に対する上記金属膜の電位に基づいて上記電解液を
介して上記金属膜に通電するものである。
【００６７】また、本発明に係る研磨装置は、金属膜が
形成された基板と、上記基板と所定の間隔をおいて対向
配置される対向電極と、上記金属膜の基準電位となる参
照電極とが電解液中に配設されてなり、上記参照電極に
対する上記金属膜の電位に基づいて上記電解液を介して
上記金属膜に通電するものである。
【００６８】以上のような本発明に係る研磨方法および
研磨装置によれば、参照電極の電位を基準として金属膜
の電位を適正に制御することが可能である。これによ
り、金属膜での電気化学的反応を所望の状態に制御する
ことができるため、研磨プロセスをサブミクロンレベル
で制御することが可能となり、精度が良く、安定した電
解研磨を実現することができる。
【００６９】また、本発明に係る半導体装置の製造方法
は、基板上に形成された絶縁膜に金属配線を形成するた
めの配線溝を形成する工程と、上記配線溝を埋め込むよ
うに上記絶縁膜上に金属膜を形成する工程と、上記絶縁
膜上に形成した金属膜を研磨する工程とを有し、上記金
属膜を研磨する工程において、金属膜が形成された基板
と対向電極とを電解液中に対向配置し、参照電極に対す
る上記金属膜の電位に基づいて上記電解液を介して上記
金属膜に通電するものである。
【００７０】以上のような本発明に係る半導体装置の製
造方法では、配線表面の平坦化に際して、上述したよう
な研磨方法を実施するため、研磨後に欠陥等を発生する
ことなく、金属配線の表面を高度に平坦化することがで
きる。
【図面の簡単な説明】
【図１】本発明を適用した研磨装置の一構成例を示す概
略構成図である。
【図２】本発明を適用した研磨装置の他の構成例を示す
概略構成図である。
【図３】本発明を適用した研磨装置の他の構成例を示す
概略構成図である。
【図４】研磨装置の研磨パッドとウエハとの摺動状態を
説明するための平面図である。
【図５】図４中のＡ−Ａ'線断面図である。
【図６】図５中の円Ｂの拡大断面図である。
【図７】図４中の円Ｃの拡大平面図である。
【図８】本発明を適用した研磨装置の他の構成例を示す
概略構成図である。
【図９】本発明に係る半導体装置の製造方法を説明する
図であり、層間絶縁膜を形成した状態を示す要部断面図
である。
【図１０】本発明に係る半導体装置の製造方法を説明す
る図であり、配線溝及びコンタクトホールを形成した状
態を示す要部断面図である。
【図１１】本発明に係る半導体装置の製造方法を説明す
る図であり、バリヤ膜を形成した状態を示す要部断面図
である。
【図１２】本発明に係る半導体装置の製造方法を説明す
る図であり、シード膜を形成した状態を示す要部断面図
である。
【図１３】本発明に係る半導体装置の製造方法を説明す
る図であり、Ｃｕ膜を形成した状態を示す要部断面図で
ある。
【図１４】従来の二電極方式の研磨装置の一構成例を示
す概略構成図である。
【符号の説明】
１ 研磨装置 ２ 装置本体 ３ ポテンショスタット １１ 電解槽 １２ ウエハチャック １３ 作用電極 １４ 参照電極 １５ 対向電極 ２１ 電源 ２２ 電圧検出回路 ２３ 制御装置 ２４ ファンクションジェネレータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 新吾 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 堀越 浩 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 田井 香織 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐藤 修三 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大鳥居 英 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 3C059 AA02 AB01 GA04 GB03

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 金属膜が形成された基板と対向電極とを
    電解液中に対向配置し、参照電極に対する上記金属膜の
    電位に基づいて上記電解液を介して上記金属膜に通電す
    ることを特徴とする研磨方法。
  2. 【請求項２】 上記参照電極としてカロメル電極、銀／
    塩化銀電極、水銀／酸化水銀電極のいずれかを用いるこ
    とを特徴とする請求項１記載の研磨方法。
  3. 【請求項３】 上記参照電極を上記金属膜近傍に配置す
    ることを特徴とする請求項１記載の研磨方法。
  4. 【請求項４】 上記金属膜を陽極とし上記対向電極を陰
    極として電圧を印加することを特徴とする請求項１記載
    の研磨方法。
  5. 【請求項５】 上記金属膜は、銅膜であることを特徴と
    する請求項１記載の研磨方法。
  6. 【請求項６】 上記金属膜に通電するとともに、研磨パ
    ッドで上記金属膜表面を研磨することにより上記金属膜
    を研磨することを特徴とする請求項１記載の研磨方法。
  7. 【請求項７】 金属膜が形成された基板と、 上記基板と所定の間隔をおいて対向配置される対向電極
    と、 上記金属膜の基準電位となる参照電極とが電解液中に配
    設されてなり、 上記参照電極に対する上記金属膜の電位に基づいて上記
    電解液を介して上記金属膜に通電することを特徴とする
    研磨装置。
  8. 【請求項８】 上記金属膜を陽極とし上記対向電極を陰
    極として電圧を印加することを特徴とする請求項７記載
    の研磨装置。
  9. 【請求項９】 上記金属膜と上記参照電極との間の電圧
    を検出する検出手段と、 上記検出手段での検出結果を解析し、その結果に基づい
    て印加する電圧を制御する制御手段とを備えることを特
    徴とする請求項８記載の研磨装置。
  10. 【請求項１０】 上記電圧の波形制御手段を備えること
    を特徴とする請求項８記載の研磨装置。
  11. 【請求項１１】 上記参照電極がカロメル電極、銀／塩
    化銀電極、水銀／酸化水銀電極のいずれかであることを
    特徴とする請求項７記載の研磨装置。
  12. 【請求項１２】 上記参照電極が上記金属膜近傍に配置
    されることを特徴とする請求項７記載の研磨装置。
  13. 【請求項１３】 上記金属膜が銅膜であることを特徴と
    する請求項７記載の研磨装置。
  14. 【請求項１４】 上記基板上を摺動して上記金属膜を研
    磨する研磨パッドを備えることを特徴とする請求項７記
    載の研磨装置。
  15. 【請求項１５】 基板上に形成された絶縁膜に金属配線
    を形成するための配線溝を形成する工程と、上記配線溝
    を埋め込むように上記絶縁膜上に金属膜を形成する工程
    と、上記絶縁膜上に形成した金属膜を研磨する工程とを
    有し、 上記金属膜を研磨する工程において、金属膜が形成され
    た基板と対向電極とを電解液中に対向配置し、参照電極
    に対する上記金属膜の電位に基づいて上記電解液を介し
    て上記金属膜に通電することを特徴とする半導体装置の
    製造方法。
  16. 【請求項１６】 上記金属膜に通電するとともに研磨パ
    ッドで上記金属膜表面を研磨することにより上記金属膜
    を研磨することを特徴とする請求項１５記載の半導体装
    置の製造方法。
JP2002146117A 2002-05-21 2002-05-21 研磨方法および研磨装置、並びに半導体装置の製造方法 Pending JP2003342800A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002146117A JP2003342800A (ja) 2002-05-21 2002-05-21 研磨方法および研磨装置、並びに半導体装置の製造方法
PCT/JP2003/006280 WO2003098673A1 (fr) 2002-05-21 2003-05-20 Procede et systeme de polissage et procede de fabrication d'un dispositif semi-conducteur
KR10-2004-7000944A KR20050005389A (ko) 2002-05-21 2003-05-20 연마 방법 및 연마 장치와, 반도체 장치의 제조 방법
US10/484,013 US20040259365A1 (en) 2002-05-21 2003-05-20 Polishing method polishing system and method for fabricating semiconductor device
TW092113733A TWI267135B (en) 2002-05-21 2003-05-21 Polishing method and polishing device, and manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002146117A JP2003342800A (ja) 2002-05-21 2002-05-21 研磨方法および研磨装置、並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003342800A true JP2003342800A (ja) 2003-12-03

Family

ID=29545109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146117A Pending JP2003342800A (ja) 2002-05-21 2002-05-21 研磨方法および研磨装置、並びに半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20040259365A1 (ja)
JP (1) JP2003342800A (ja)
KR (1) KR20050005389A (ja)
TW (1) TWI267135B (ja)
WO (1) WO2003098673A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074734A1 (ja) * 2005-12-26 2007-07-05 Hitachi Chemical Co., Ltd. 砥粒フリー研磨液及びｃｍｐ研磨方法
JP2008544523A (ja) * 2005-06-13 2008-12-04 キャボット マイクロエレクトロニクス コーポレイション 制御された電気化学研磨方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356117A (ja) * 2003-05-26 2004-12-16 Ebara Corp 基板処理方法及びその装置
JP2007194540A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 半導体装置の製造方法及び研磨装置
CN102453444B (zh) * 2010-10-26 2013-12-04 比亚迪股份有限公司 一种用于非晶合金的抛光液以及一种非晶合金的抛光方法
GB2518387B (en) 2013-09-19 2017-07-12 Dst Innovations Ltd Electronic circuit production
TWI574298B (zh) * 2015-11-10 2017-03-11 Crystalwise Tech Inc Semiconductor wafer surface processing method
CN106711018B (zh) * 2015-11-16 2019-12-10 兆远科技股份有限公司 半导体晶圆表面加工方法
CN113118966B (zh) * 2019-12-31 2022-08-16 清华大学 一种用于化学机械抛光的承载头及其使用方法
CN115791912A (zh) * 2022-11-16 2023-03-14 厦门大学 一种半导体摩擦光电化学的测量装置及测量方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477329A (en) * 1982-02-05 1984-10-16 Lockheed Corporation Apparatus for maintaining peroxide concentration
JP2671392B2 (ja) * 1988-06-20 1997-10-29 日本電気株式会社 半導体装置の製造方法
JP2569871B2 (ja) * 1990-03-01 1997-01-08 日本電気株式会社 参照電極
JPH0593300A (ja) * 1991-09-30 1993-04-16 Riyouichi Aogaki 電解エツチング方法
US5575707A (en) * 1994-10-11 1996-11-19 Ontrak Systems, Inc. Polishing pad cluster for polishing a semiconductor wafer
US6709565B2 (en) * 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6315883B1 (en) * 1998-10-26 2001-11-13 Novellus Systems, Inc. Electroplanarization of large and small damascene features using diffusion barriers and electropolishing
JP4513145B2 (ja) * 1999-09-07 2010-07-28 ソニー株式会社 半導体装置の製造方法および研磨方法
JP2001102356A (ja) * 1999-09-27 2001-04-13 Jun Kikuchi 表面平坦化処理方法および装置
US6379223B1 (en) * 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US7160176B2 (en) * 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US6722942B1 (en) * 2001-05-21 2004-04-20 Advanced Micro Devices, Inc. Chemical mechanical polishing with electrochemical control
US6802955B2 (en) * 2002-01-11 2004-10-12 Speedfam-Ipec Corporation Method and apparatus for the electrochemical deposition and planarization of a material on a workpiece surface
US6848975B2 (en) * 2002-04-09 2005-02-01 Rensselaer Polytechnic Institute Electrochemical planarization of metal feature surfaces

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544523A (ja) * 2005-06-13 2008-12-04 キャボット マイクロエレクトロニクス コーポレイション 制御された電気化学研磨方法
WO2007074734A1 (ja) * 2005-12-26 2007-07-05 Hitachi Chemical Co., Ltd. 砥粒フリー研磨液及びｃｍｐ研磨方法

Also Published As

Publication number Publication date
WO2003098673A1 (fr) 2003-11-27
KR20050005389A (ko) 2005-01-13
TW200405455A (en) 2004-04-01
US20040259365A1 (en) 2004-12-23
TWI267135B (en) 2006-11-21

Similar Documents

Publication Publication Date Title
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US6379223B1 (en) Method and apparatus for electrochemical-mechanical planarization
US6299741B1 (en) Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US7449098B1 (en) Method for planar electroplating
TW590846B (en) Planarization of substrates using electrochemical mechanical polishing
US20070051638A1 (en) Electropolishing liquid, electropolishing method, and method for fabricating semiconductor device
JP2002528649A (ja) 電気的化学的機械的堆積を行うための方法と装置
JP2010216015A (ja) 半導体ウェーハの薄膜を堆積および平坦化する装置
US20030010648A1 (en) Electrochemically assisted chemical polish
US7686935B2 (en) Pad-assisted electropolishing
JP2003342800A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
JP4644954B2 (ja) 研磨装置
US20070181441A1 (en) Method and apparatus for electropolishing
JP3907432B2 (ja) 電解研磨用電解液及び電解研磨方法
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
JP2003311538A (ja) 研磨方法、研磨装置及び半導体装置の製造方法
US20090266707A1 (en) Pad-assisted electropolishing
JP5252271B2 (ja) 研磨装置
JP2003347243A (ja) 研磨方法、研磨装置及び半導体装置の製造方法
TW491750B (en) Method and apparatus for electrochemical planarization of a workpiece
JP2003326419A (ja) めっき方法、めっき装置、及び研磨方法、研磨装置、並びに半導体装置の製造方法
JP2003326418A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
JP2005142594A (ja) 膜厚調整方法及び装置
JP2005229121A (ja) 配線形成装置及びその方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050520

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071113