JP2003347243A - 研磨方法、研磨装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 研磨終点まで安定した電流密度分布で被研磨
対象への通電を可能とするとともに、従来通りのメッキ
装置や洗浄装置等他の装置の使用や製造プロセスフロー
の実施を可能とする。 【解決手段】 一方主面に被研磨対象となるＣｕ膜５が
形成され、かつ外周面にＣｕ膜５と連続した外周シード
膜９が形成されたウェーハ基板１と対向電極１７とを電
解液中に所定の間隔をもって対向配置するとともに、ウ
ェーハ基板１の外周側に配されるリテーナリング１３の
内周面に陽極１６を配し、この陽極１６に当接する外周
シード膜９を介してＣｕ膜５に通電する。このＣｕ膜５
への通電と同時に、Ｃｕ膜５表面にパッド１４を摺動さ
せて払拭し、Ｃｕ膜５の研磨を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た金属膜に通電して電解研磨を行う研磨方法及び研磨装
置に関し、詳しくは上記金属膜に通電する通電電極の配
置に関する。また、本発明は、上述した研磨方法をその
製造工程中に実施する半導体装置の製造方法に関する。

【０００２】

【従来の技術】テレビジョン受像機、パーソナルコンピ
ュータ、携帯電話機等の電子機器に対する小型高性能
化、多機能化等の要求から、これら電子機器に使用され
るＬＳＩ（Large Scale Integration：大規模集積回
路）においてはさらなる高速化、低消費電力化が求めら
れている。このようなＬＳＩの高速化、低消費電力化に
応えるため、半導体素子では、微細化、多層構造化が行
われており、加えて材料の最適化も行われている。

【０００３】微細化が進む半導体素子においては、デザ
インルールで言うところの０．１μｍ世代からその先の
世代へと移行しつつある状況にある。このような状況の
中、半導体装置の製造プロセスにおいては、微細化に伴
う露光側における焦点深度（ＤＯＦ）の限界から表面の
平坦化が必要とされており、この表面の平坦化を行うた
めに化学機械研磨（Chemical Mechanical Polishing：
以下、ＣＭＰと称して説明する）プロセスが導入され、
既に広く一般化している。このＣＭＰは、例えばデュア
ルダマシン法に代表される配線形成方法において、配線
溝やコンタクトホール等となるトレンチ（溝）に金属配
線となる金属材料を埋め込むために半導体ウェーハの全
面にわたって金属膜を成膜した際に、この金属膜の余剰
部分を除去してウェーハ表面を平坦化するために実施さ
れている。

【０００４】一方、配線材料の面では、素子の微細化に
よって動作遅延に占める割合が無視できないレベルにな
った配線遅延を減少させるため、配線を形成する導電性
金属材料として従来から用いられてきたアルミニウムか
ら、電気抵抗の低い銅への移行が０．１μｍ世代以降に
おいて進められている。

【０００５】また、０．０７μｍ世代においては、上述
した銅配線とシリコン酸化膜系絶縁膜との組み合わせで
は、動作遅延に占める割合が素子トランジスタ遅延より
も配線遅延の方が大きくなってしまうため、配線構造の
改善、特に絶縁膜の誘電率を更に小さくすることが必須
となっている。このため、半導体装置にあっては、さら
なるＬＳＩの高速化、低消費電力化の要求に対して上述
した銅配線への移行に加えて、誘電率２以下のポーラス
シリカ等の超低誘電率材料との採用が検討されている。
しかしながら、ポーラス状等の超低誘電率材料は、いず
れも機械的強度が低く、従来のＣＭＰの実施時に印加さ
れる加工圧力４〜６ＰＳＩ（１ＰＳＩは約７０ｇ／ｃｍ
^２。したがって、２８０〜４２０ｇ／ｃｍ^２）の下で
は、超低誘電率材料にて成膜された絶縁膜に圧壊やクラ
ック、剥離等が生じ、良好な配線形成を行うことができ
なくなる。また、このような圧壊等を防ぐために、上述
した材料にて成膜した絶縁膜が機械的に耐え得る圧力
１．５ＰＳＩ（１０５ｇ／ｃｍ ^２）以下までＣＭＰの圧
力を下げた場合には、通常の生産速度に必要な研磨レー
トを得ることができない等の問題がある。このように、
絶縁膜に超低誘電率材料を使用した場合、半導体ウェー
ハ表面を平坦化するためにＣＭＰを実施することには多
くの問題点がある。

【０００６】そこで、上述したようなＣＭＰではなく、
電解研磨とパッドによるワイピングとを同時に行うこと
によって、低圧力でかつ通常の生産速度に必要な研磨レ
ートを得ることができる研磨方法が提案されている。こ
の方法は、被研磨対象である半導体ウェーハ表面の金属
膜（例えば銅膜）に陽極として通電し、この半導体ウェ
ーハと対向する位置に配置した陰極である対向電極との
間に電解液を介して電解電圧を印加して電解電流を通電
させ、電解研磨を行う。この電解研磨によって、陽極と
して電解作用を受ける金属膜表面が陽極酸化され、表層
に酸化物被膜が形成される。さらに、この酸化物と電解
液中に含まれる錯体形成剤とが反応することで、金属膜
表面に高電気抵抗層や不溶性錯体被膜、不動態被膜等の
変質層が形成される。そして、この電解研磨と同時に、
上述したような変質層をパッドによってワイピングする
ことで変質層の除去を行う。このとき、凹凸を有する金
属膜の凸部表層の変質層のみが除去されて下地の金属が
露出するのに対し、凹部表層の変質層は残留する。した
がって、下地金属が露出した凸部部分のみが部分的に再
電解され、さらにワイピングされることによって凸部部
分の研磨が進行する。このようなサイクルが繰り返され
ることによって、半導体ウェーハ表面の平坦化が行われ
る。

【０００７】

【発明が解決しようとする課題】上述した研磨方法にお
いては、電解研磨を行うために被研磨対象である半導体
ウェーハ表面の金属膜を陽極として通電する必要がある
が、電解研磨と同時に半導体ウェーハ表面にパッドを摺
動させるワイピングを行うため、パッドの摺動動作を阻
害するようなウェーハ表面に突出する通電電極（陽極）
を固定して設置することができない。このため、半導体
ウェーハ裏面にまで金属膜を形成し、この裏面側が接触
するウェーハチャックから通電させる方法も考えられる
が、ハンドリング時における他の装置間とのコンタミネ
ーションや、金属膜の成膜方法の変更等、半導体装置の
製造プロセスフローに与える影響が大きい。

【０００８】また、電解研磨においては、研磨条件や研
磨レートが電流密度に大きく依存するため、半導体ウェ
ーハ面に安定して均等な電流密度分布となるような通電
方法が必要である。半導体ウェーハ表面の金属膜面積の
割合が研磨開始当初の全面にわたって成膜されている１
００％の状態から、余剰部分の除去を終了し配線パター
ンのみが残った状態まで減少させる場合に、不安定な電
流密度分布で電解研磨が行われると、研磨終点における
金属膜表面の腐食、荒れや電流集中によるピットの発生
等の問題が生じる。また、取り残された大きな金属残存
部や幅広配線部と独立した微細配線部との除去速度差が
微細配線への溶出レートの集中によって増大し、加速的
に微細配線の溶出レートが上昇して、配線消失が生じる
という問題もある。このように、不安定な電流密度分布
での電解研磨では、良好な終点表面の形成が困難であ
る。

【０００９】上述した各問題は、平坦化能力を高めるた
めに、砥粒を含むＣＭＰに用いるスラリーをベースとし
て導電性を与えた電解研磨液を電解液に代えて電解研磨
を行った場合も同様に発生し得る問題である。

【００１０】さらには、上述した研磨方法では、通電す
べき金属膜自体が研磨対象となっているため、通電電極
による通電部分の金属膜が先行して溶出してしまった場
合、それ以外の未だ金属膜が残存している部分に通電で
きなくなってしまう。特に、半導体ウェーハの外周縁近
傍を摺動して通電する通電電極を設けた場合には、通電
電極と金属膜との接点において生じるスクラッチ、キ
ズ、削りこみ等の機械的要因、スパーク、電気腐食等の
電気加化学的要因によって電解が集中してしまい、全面
にわたって電解研磨を行うために研磨終点まで残してお
く必要のある通電電極と金属膜との接点部分が先行して
溶出してしまうおそれがある。その結果、研磨不足によ
る金属残りや、オーバー研磨等の重大な欠陥によって、
配線のショートやオープンをも生じさせ、また表面粗度
が粗く配線電気抵抗が不安定な面が形成されてしまう。

【００１１】そこで、本発明は、研磨終点まで安定した
電流密度分布で被研磨対象に通電が可能な研磨方法及び
研磨装置、さらにはこの研磨方法を製造工程中に導入
し、従来通りのメッキ装置や洗浄装置等他の装置の使用
や製造プロセスフローの実施を可能とする半導体装置の
製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上述した目的を達成する
本発明に係る研磨方法は、一方主面に被研磨対象となる
金属膜が形成され且つ外周面に上記金属膜と連続した外
周金属膜が形成された基板と対向電極とを電解液中に所
定の間隔をもって対向配置するとともに、基板の外周側
に配されるリテーナリングの内周面に通電電極を配し、
該通電電極に当接する外周金属膜を介して上記金属膜に
通電し、基板をリテーナリングにて保持し、金属膜表面
にパッドを摺動させて払拭して金属膜を研磨することを
特徴とする。

【００１３】また、本発明に係る研磨装置は、一方主面
に被研磨対象となる金属膜が形成されるとともに、外周
面に上記金属膜と連続した外周金属膜が形成された基板
と、この基板と所定の間隔をもって対向配置される対向
電極と、基板を保持するリテーナリングと、このリテー
ナリングにて保持された上記基板の金属膜上を摺動する
パッドと、リテーナリングの内周面に設けられた通電電
極とが電解液中に配設されてなる。そして、パッドの摺
動によって通電電極に当接する外周金属膜を介して金属
膜に通電することを特徴とする。

【００１４】上述した本発明の研磨方法及び研磨装置
は、基板の外周側に配されかつ保持するリテーナリング
の内周面に配された通電電極によって金属膜に通電し、
これにより電解研磨が行われる。このため、研磨される
金属膜には、通電電極との接触、摺動が無くなり、この
ような接触、摺動によって生じていた傷つき部分への電
解の集中も無くなる。したがって、本発明によれば、先
行して通電部分を溶出するようなことが無く、研磨終点
まで良好に電解研磨が進行し、金属膜の残留やオーバー
研磨等の発生が防止される。

【００１５】また、本発明は、研磨面に通電のための通
電電極を設けないため、電解電流を金属膜に通電しなが
らのパッドによる払拭が容易となり、パッドによる払拭
が阻害されず、かつ金属膜の全面に均一にパッドによる
払拭を行うことが可能とされる。

【００１６】また、本発明は、基板が上記パッドの摺動
によりリテーナリング内を移動し、この基板の移動によ
って、外周金属膜が通電電極に当接することで、外周金
属膜を介して金属膜に通電する。さらに、基板が回転
し、この基板がリテーナリング内でオービタル運動す
る。そして、このような基板のオービタル運動によっ
て、金属膜に通電するための外周金属膜と通電電極との
接点が常に変化しながら、外周金属膜と通電電極との接
触が保持される。したがって、本発明によれば、常に半
価する接点から金属膜に通電し、安定して均等な電流密
度分布による通電が可能とされるため、研磨終点まで良
好に電解研磨が進行し、金属膜の残留やオーバー研磨等
の発生が防止される。

【００１７】また、本発明に係る半導体装置の製造方法
は、電解液中に、層間絶縁膜に形成された接続孔又は配
線溝、あるいはこれらの双方を埋め込むように金属配線
材料からなる金属膜が一方主面から外周面にわたって形
成されたウェーハ基板と対向電極とを所定の間隔をもっ
て対向配して電解電流を流し、基板をリテーナリングに
て囲んで保持し、金属膜表面にパッドを摺動させて払拭
して金属膜を研磨する。このように研磨する際に、リテ
ーナリング内周面に通電電極を配し、パッドの摺動によ
って該通電電極に当接する外周面に形成された金属膜を
介して、電解電流を一方主面に形成された金属膜に通電
することを特徴とする。

【００１８】本発明に係る半導体装置の製造方法は、上
述した研磨方法と同様に、研磨終点まで良好に電解研磨
が進行し、金属膜の残留やオーバー研磨等の発生が防止
され、また電解電流を金属膜に通電しながらのパッドに
よる払拭が容易に行われる。この結果、本発明によれ
ば、金属配線のショートやオープン等の発生が抑制され
るとともに、平滑で配線電気抵抗が安定した面が形成さ
れる。

【００１９】また、外周面に形成される金属膜、例えば
シード膜を利用して金属膜に通電するため、例えばウェ
ーハ基板の裏面側にも金属膜を成膜して、この裏面側か
ら通電させる場合のように、他の装置間とのコンタミネ
ーションや、金属膜の成膜方法の変更等を考慮する必要
が無く、従来から使用されている成膜装置や、研磨後の
洗浄装置を使用した従来通りの半導体装置の製造プロセ
スフローによって半導体装置が製造可能とされる。

【００２０】さらに、本発明は、ウェーハ基板の外周面
において通電するため、通電時に層間絶縁膜を加圧する
ことがない。したがって、本発明によれば、層間絶縁膜
にポーラスシリカ等の低誘電率材料により形成された強
度の低い低誘電率膜を使用した場合でも、剥離、クラッ
ク等の層間絶縁膜の破壊が防止され、良好な配線形成が
実現される。

【００２１】

【発明の実施の形態】以下、本発明に係る研磨方法、研
磨装置及び半導体装置の製造方法の具体的な実施の形態
について図面を参照しながら詳細に説明する。

【００２２】まず、研磨方法及び半導体装置の製造方法
について説明する。本実施の形態においては、本発明に
係る研磨方法が、同じく本発明に係る半導体装置の製造
方法中の研磨工程にて実施されるものとして説明する。
また、本実施の形態は、例えば銅（Ｃｕ）等からなる金
属配線を有する半導体装置の一連の製造工程において、
いわゆるダマシン法を用いて金属配線を形成する際に、
配線溝等の埋め込みのために成膜された金属膜の凹凸を
研磨し、平坦化して金属配線を形成する場合を例示して
説明する。なお、以下の説明では、配線溝とコンタクト
ホールとを同時に加工するデュアルダマシン構造におけ
るＣｕ配線形成について説明するが、配線溝のみ又は接
続孔のみが形成されるシングルダマシン構造におけるＣ
ｕ配線形成についても適用し得ることは勿論である。

【００２３】図１（ａ）に示すように、シリコン等から
なるウェーハ基板１上に、ポーラスシリカ等の低誘電率
材料からなる層間絶縁膜２が形成される。この層間絶縁
膜２は、例えば減圧ＣＶＤ（Chemical Vapor Depositio
n)法によって形成される。

【００２４】次に、同図（ｂ）に示すように、ウェーハ
基板１の不純物拡散領域（図示は省略する。）に通じる
コンタクトホールＣＨおよび配線溝Ｍを、例えば公知の
フォトリソグラフィー技術及びエッチング技術を用いて
形成する。

【００２５】次に、同図（ｃ）に示すように、バリアメ
タル膜３が、層間絶縁膜２上、コンタクトホールＣＨ及
び配線溝Ｍ内に形成される。バリアメタル膜３は、例え
ばＴａ、Ｔｉ、Ｗ、Ｃｏ、ＴａＮ、ＴｉＮ、ＷＮ、Ｃｏ
Ｗ、ＣｏＷＰ等の材料をスパッタリング装置、真空蒸着
装置などを用いたＰＶＤ（Physical Vapor Depositio
n）法によって形成される。このバリアメタル膜３は、
層間絶縁膜へのＣｕの拡散を防止する目的で形成される
ものである。

【００２６】上述したバリアメタル膜３の形成後に、配
線溝Ｍ及びコンタクトホールＣＨに対するＣｕの埋め込
みが行われる。このＣｕの埋め込みは、従来から用いら
れている種々の公知技術、例えば電解めっき法、ＣＶＤ
法、スパッタリングとリフロー法、高圧リフロー法、無
電解めっき等により行うことができる。なお、成膜速度
や成膜コスト、形成される金属材料の純度、密着性など
の観点からは、電解めっき法によりＣｕの埋め込みを行
うことが好ましい。この電解メッキ法によりＣｕの埋め
込みを行う場合には、同図（ｄ）に示すように、バリア
メタル膜３上に、配線形成材料と同じ材料、すなわちＣ
ｕからなるシード膜４が、スパッタリング法等により形
成される。このシード膜４は、Ｃｕを配線溝Ｍ及びコン
タクトホールＣＨ内に埋め込んだ際に、銅グレインの成
長を促すために形成される。

【００２７】配線溝Ｍ及びコンタクトホールＣＨに対す
るＣｕの埋め込みは、上述した各種の方法で、同図
（ｅ）に示すように、配線溝Ｍ及びコンタクトホールＣ
Ｈ内を含む層間絶縁膜２上の全体にわたってＣｕ膜５を
形成することにより行われる。このＣｕ膜５は、少なく
とも配線溝Ｍ及びコンタクトホールＣＨの深さ以上の膜
厚を有し、また配線溝Ｍ及びコンタクトホールＣＨとい
う段差のある層間絶縁膜２上に形成されるため、そのパ
ターンに応じた段差を有する膜となる。なお、電解メッ
キ法によりＣｕの埋め込みを行った場合、バリアメタル
膜３上に形成されたシード膜４は、Ｃｕ膜５と一体化す
る。

【００２８】そして、上述したＣｕ膜５が形成されたウ
ェーハ基板１に対して、Ｃｕ膜５の凹凸を平坦化する研
磨工程が行われるが、この研磨工程ではＣｕ膜５を被研
磨対象としてＣｕ膜５に電解電流を通電する電解研磨
と、パッドを摺動させてＣｕ膜５の表面を払拭するワイ
ピングとが同時に行われる。

【００２９】具体的には、図２（ａ）に示すように、陽
極として通電されたＣｕ膜５と、このＣｕ膜５と対向す
る対向電極６を電解液Ｅ中に配置する。そして、同図
（ｂ）に示すように、電解電流を流して電解研磨を行う
ことにより、陽極として電解作用を受けるＣｕ膜５の表
面が陽極酸化され、表層に銅酸化物被膜が形成される。
そして、この酸化物と電解液中に含まれる銅錯体形成剤
が反応する（錯体形成する）ことで、酸化銅の不溶性錯
体７からなる変質層を形成する。

【００３０】また、この研磨工程で上述した電解研磨と
同時に行われるワイピングは、変質層を払拭して除去す
るだけであるため比較的低い所定圧力、具体的には層間
絶縁膜２の破壊圧力である１４０ｇ／ｃｍ^２以下でパッ
ドをＣｕ膜５に押し付け手行われる。そして、同図
（ｃ）に示すように、このような圧力にてＣｕ膜５に押
し付けられたパッド８を摺動させて、不溶性錯体７から
なる変質層を払拭して除去し、Ｃｕ膜５の下地銅を露出
させる。このワイピングは、被研磨対象であるＣｕ膜５
が形成されたウェーハ基板１とパッド８とを、それぞれ
回転させた状態で行われる。このパッド８によるワイピ
ングでは、Ｃｕ膜５の凸部の変質層のみが除去され、凹
部の変質層はそのまま残存する。そして、電解研磨を進
行させ、同図（ｄ）に示すように、下地銅をさらに陽極
酸化させる。このとき、Ｃｕ膜５の凹部には、上述した
ように不溶性錯体７からなる変質層が残存しているた
め、電解研磨が進行せず、その結果Ｃｕ膜５の凸部のみ
が研磨されることになる。このように、電解研磨による
変質層の形成と、ワイピングによる変質層の除去とを繰
り返し行うことによってＣｕ膜５が平坦化され、配線溝
Ｍ及びコンタクトホールＣＨ内にＣｕ配線が形成され
る。

【００３１】上述したような研磨工程にあっては、電解
研磨におけるＣｕ膜５への通電が以下のようにして行わ
れる。すなわち、ウェーハ基板１には、Ｃｕ膜５に先行
して形成されるシード膜４が、Ｃｕ膜５を形成する一方
主面だけではなく、電解メッキ時にコンタクトする目的
でウェーハベベル面となる外周面にも形成されている
（以下、この外周面に形成されたシード膜を外周シード
膜と称して説明する。）。主面側に形成されたシード膜
４は、Ｃｕ膜５形成後にＣｕ膜５と一体化するものであ
り、したがって外周シード膜と主面に形成されたＣｕ膜
５とは連続している。一方で、ウェーハ基板１は、上述
したパッドによるワイピングの際に、リテーナリングに
よってその周囲が囲われて保持される。そこで、上述し
た研磨工程では、外周シード膜と対向するリテーナリン
グの内周面に陽極を配し、この陽極と外周シード膜とを
接触させて導通させることによって、Ｃｕ膜５に通電し
ている。

【００３２】上述したウェーハ基板１の外周シード膜と
リテーナリング内の陽極とは、厳密には０．５ｍｍ程度
の僅かな隙間が両者の間にあり接触していないため、こ
のような状態では安定通電することはできない。しかし
ながら、研磨中は、ウェーハ基板１が常にパッドからの
摩擦力を受けてリテーナリング内を移動するため、陽極
のどこかに外周シード膜が当接して通電可能な状態とさ
れる。さらに、このようなパッドの摩擦力による移動に
加えて、ウェーハ基板１自体が回転しているため、リテ
ーナリング内でウェーハ基板１が微少なオービタル運動
をしており、接点が常に変化しながら外周シード膜と陽
極との接触が保持される。このように、Ｃｕ膜５は、常
に変化する外周面の接点によって陽極から通電されるた
め、研磨条件や研磨レートに大きな影響を与える電流密
度分布を安定して均等にする通電が可能とされる。

【００３３】半導体装置は、上述した研磨工程の後に、
バリアメタル膜１３の研磨及び洗浄が行われてＣｕ配線
が形成され、さらにＣｕ配線が形成されたウェーハ基板
１上にキャップ膜が形成される。そして、上述した層間
絶縁膜１２の形成（図２（ａ）にて図示）からキャップ
膜の形成までの各工程が繰り返されて多層化される。

【００３４】上述したような半導体装置の製造方法で
は、安定して均等な電流密度分布でＣｕ膜５に通電でき
るため、良好な研磨レート、研磨条件で研磨終点まで電
解研磨を進行させることができ、Ｃｕ残りやオーバー研
磨等の発生を防止することができる。したがって、Ｃｕ
配線のショートやオープン等の発生を抑制することがで
きるとともに、平滑で配線電気抵抗が安定した面を形成
することができる。

【００３５】また、Ｃｕ膜５の研磨面に通電のための陽
極を配設せずに、ウェーハ基板１の外周側でＣｕ膜５に
通電するようリテーナリングの内周面に陽極が配設され
るため、陽極４がワイピングの阻害となることが無く、
電解研磨とワイピングとを同時にかつ良好に行うことが
できるようになる。さらに、このようにウェーハ基板１
の外周側でＣｕ膜５に通電することで、例えばウェーハ
基板１の裏面側にＣｕ膜５を成膜して、この裏面側から
通電させる場合のように、他の装置間とのコンタミネー
ションや、Ｃｕ膜５のウェーハ基板１への成膜方法の変
更等を考慮する必要が無くなり、従来から使用されてい
るＣｕ膜の成膜装置や、研磨後の洗浄装置を使用した従
来通りの半導体装置の製造プロセスフローにて半導体装
置を製造することができる。

【００３６】さらに、変質層のワイピングは、ＣＭＰに
比して低い押し付け圧力で、具体的にはポーラスシリカ
等の低誘電率材料により形成された強度の低い層間絶縁
膜２の破壊圧力よりも低い押し付け圧力で行われるた
め、剥離、クラック等の層間絶縁膜２の破壊が防止さ
れ、強度の低い低誘電率膜を層間絶縁膜２とした場合で
あっても良好な配線形成を行うことができる。

【００３７】なお、上述した研磨工程にあっては、平坦
化能力を高めるために、砥粒を含むＣＭＰ用のスラリー
をベースとして導電性を与えた電解研磨液を電解液に代
えて使用する場合にも適用することができる。

【００３８】また、上述した実施の形態においては、電
解研磨とワイピングとを同時に行う研磨方法を半導体装
置の製造工程中における研磨工程で実施されるものとし
て説明したが、本発明はこれに限定されるものではない
ことは勿論である。すなわち、上述した半導体装置にお
ける研磨工程の他にも、ワイピング時に基板を保持する
リテーナリングの内周面に設けられる通電電極と接触し
得るように、被研磨対象たる主面側の金属膜に連続する
金属膜が外周面に形成され、この外周面の金属膜を介し
て主面側の金属膜に通電し、電解研磨を行いかつパッド
によるワイピングを行うものであれば、本発明に係る研
磨方法を適用し得る。

【００３９】次に、上述した半導体装置の製造方法の研
磨工程中に実施される研磨方法に使用される研磨装置に
ついて説明する。

【００４０】研磨装置１１は、図３に示すように、電解
液が溜められた電解槽内に、上述したようなウェーハ基
板１上にＣｕ膜５が成膜された半導体ウェーハＷをチャ
ッキングするウェーハチャック１２と、半導体ウェーハ
Ｗの周囲を囲んで保持するリテーナリング１３と、円板
状のパッド１４が取り付けられたパッド保持機構１５と
が配設されてなる。

【００４１】ウェーハチャック１２は、電解槽内で、例
えば真空吸着手段によってウェーハＷを下向きに吸着保
持している。このウェーハチャック１２は、図示を省略
する駆動モータにより同図中矢印Ａ方向に回転駆動され
る。このとき、ウェーハチャック１２に吸着保持されて
いる半導体ウェーハＷも、ウェーハチャック１２ととも
に矢印Ａ方向に回転する。

【００４２】リテーナリング１３は、０．５ｍｍほどの
隙間をもって上述したように半導体ウェーハＷをその内
側に保持する。リテーナリング１３には、半導体ウェー
ハＷの外周面と対向する内面側の全周にわたって陽極１
６が設けられている。

【００４３】パッド保持機構１５には、ウェーハチャッ
ク１２により下向きに吸着保持される半導体ウェーハＷ
のＣｕ膜５と相対向する位置に、陰極である対向電極１
７が配されている。また、パッド保持機構１５は、図示
を省略する駆動モータにより同図中矢印Ｂ方向に回転駆
動される。このとき、パッド保持機構１５に取り付けら
れているパッド１４も、パッド保持機構１５とともに矢
印Ｂ方向に回転する。

【００４４】この研磨装置１１では、半導体ウェーハＷ
の外周面に形成されたＣｕ膜５と連続する外周シード膜
９と、この外周シード膜９と対向するリテーナリング１
３内面の陽極１６とを接触させて導通させることで、Ｃ
ｕ膜５に通電する。これら外周シード膜９と陽極１６と
は、研磨前、すなわち半導体ウェーハＷとパッド１４と
を回転させる前の状態においては、図４に示すように、
両者の間に０．５ｍｍ程度の僅かな隙間があるためＣｕ
膜５への通電ができないが、研磨を開始、すなわち半導
体ウェーハＷとパッド１４とを回転させることにより、
パッド１４の摩擦力によってリテーナリング１３内を半
導体ウェーハＷが移動し、陽極１６のどこかに外周シー
ド膜９が当接してＣｕ膜５に通電可能な状態となる。さ
らに、このようなパッド１４の摩擦力による移動に加え
て、半導体ウェーハＷ自体も回転しているため、リテー
ナリング１３内で半導体ウェーハＷが微少なオービタル
運動をすることとなり、この半導体ウェーハＷのオービ
タル運動によって、Ｃｕ膜５に通電するための外周シー
ド膜９と陽極１６との接点が常に変化している。

【００４５】このように、Ｃｕ膜５は、接点が常に変化
しながらに外周シード膜９と陽極１６との接触が保持さ
れ、この変化する接点において通電されるため、研磨条
件や研磨レートに大きな影響を与える電流密度分布を安
定して均等にする通電が可能とされる。

【００４６】研磨装置１１においては、上述したように
Ｃｕ膜５に通電するが、このときの供給電源が、図３中
の矢印Ｃで示すように、ウェーハチャック１２と駆動モ
ータとを繋ぐロータリージョイント（図示は省略す
る。）からウェーハチャック１２内に設けられた内部配
線（図示は省略する。）を介して、外周シード膜９と接
する陽極１６に供給される。

【００４７】上述した構成を有する研磨装置１１にて半
導体ウェーハＷの研磨、具体的には上述したようにＣｕ
膜５に通電する電解研磨によるＣｕ膜５表面への変質層
の形成、及びパッド１４のワイピングによるＣｕ膜５表
面からの変質層の除去が行われる。そして、この電解研
磨、ワイピングが複数サイクル繰り返されることによっ
て、半導体ウェーハＷのＣｕ膜５が平坦化されて、金属
配線が形成される。

【００４８】この研磨装置１１では、安定して均等な電
流密度分布でＣｕ膜５に通電するため、良好な研磨レー
ト、研磨条件で研磨終点まで電解研磨を進行させて、Ｃ
ｕ残りやオーバー研磨等の発生を防止することができ
る。したがって、Ｃｕ配線のショートやオープン等の発
生を抑制することができるとともに、平滑で配線電気抵
抗が安定した面を形成することができる。

【００４９】また、Ｃｕ膜５の研磨面に通電のための陽
極を配設せず、ウェーハ基板１の外周面に形成される外
周シード膜９を利用し、この外周シード膜９と対向する
リテーナリング１３に陽極１６を配してＣｕ膜５に通電
するため、電解研磨とワイピングとを同時にかつ良好に
行うことができる。そして、このように外周シード膜９
を利用することで、例えばウェーハ基板１の裏面側にも
Ｃｕ膜５を成膜して裏面側から通電させる場合のよう
に、他の装置間とのコンタミネーションや、Ｃｕ膜５の
成膜方法の変更等を考慮する必要が無く、また従来から
使用されているＣｕ膜の成膜装置や、研磨後の洗浄装置
を使用した従来通りの半導体装置の製造プロセスフロー
にて半導体装置を製造することができる。さらには、パ
ッドで摺動する際に半導体ウェーハＷを保持するリテー
ナリング１３を利用してＣｕ膜５に通電する方式を採用
しているため、同様にリテーナリングを備える一般的な
ＣＭＰ装置の基本構造を利用して半導体装置の製造を行
うことができる。さらにまた、研磨装置１１において
は、リテーナリング１３の内周側にＣｕ膜５に通電する
陽極１６を配するため、この陽極１６が半導体ウェーハ
１６のローディング、アンローディングの妨げとなら
ず、ウェーハチャック１２上方からのローディング、ア
ンローディングを容易に行うことができるようになる。

【００５０】さらに、変質層のワイピングは、ＣＭＰに
比して低い押し付け圧力で、具体的にはポーラスシリカ
等の低誘電率材料により形成された強度の低い層間絶縁
膜の破壊圧力よりも低い押し付け圧力で行われるため、
剥離、クラック等の層間絶縁膜の破壊が防止され、強度
の低い低誘電率膜を層間絶縁膜とした場合であっても良
好な配線形成を行うことができる。

【００５１】なお、上述した研磨装置１１においては、
半導体ウェーハＷをワイピングする際に、円板状のパッ
ド１４を回転させているが、本発明はこのような構成に
限定されるものではない。本発明においては、上述した
円板状のパッド以外に、ベルト状のパッドを駆動ロール
等で一定方向に走行させるものや、半導体ウェーハＷに
対して小径なパッドを回転させつつ半導体ウェーハＷ上
を移動させるようなものであってもよい。

【００５２】

【発明の効果】以上、詳細に説明したように、本発明に
係る研磨方法及び研磨装置によれば、基板の外周側に配
されかつ保持するリテーナリングの内周面に配された通
電電極によって金属膜に通電し、これにより電解研磨を
行うことで、研磨終点まで良好に電解研磨を進行でき、
金属膜の残留やオーバー研磨等の発生を防止することが
できる。

【００５３】また、本発明によれば、研磨面に通電のた
めの通電電極を設けないため、電解電流を金属膜に通電
しながらのパッドによる払拭において、パッドによる払
拭が阻害されず、また金属膜の全面に均一にパッドによ
る払拭を容易に行うことできる。

【００５４】また、本発明に係る半導体装置の製造方法
によれば、上述した研磨方法と同様に、研磨終点まで良
好に電解研磨を進行させ、金属膜の残留やオーバー研磨
等の発生を防止でき、また電解電流を金属膜に通電しな
がらのパッドによる払拭を容易に行うことができる。そ
して、この結果、本発明によれば、金属配線のショート
やオープン等の発生を抑制することができるとともに、
平滑で配線電気抵抗が安定した面を形成することができ
る。さらに、外周面に形成される金属膜、例えばシード
膜を利用して金属膜に通電するため、例えばウェーハ基
板の裏面側にも金属膜を成膜して、この裏面側から通電
させる場合のように、他の装置間とのコンタミネーショ
ンや、金属膜の成膜方法の変更等を考慮する必要が無
く、従来から使用されている成膜装置や、研磨後の洗浄
装置を使用した従来通りの半導体装置の製造プロセスフ
ローによって半導体装置を製造することができる。

【００５５】さらに、本発明によれば、ウェーハ基板の
外周面において通電するため、通電時に層間絶縁膜を加
圧することがなく、層間絶縁膜にポーラスシリカ等の低
誘電率材料により形成された強度の低い低誘電率膜を使
用した場合でも、剥離、クラック等の層間絶縁膜の破壊
が防止され、良好な配線形成を行うことができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法を説明する
図であり、層間絶縁膜の形成から配線溝及びコンタクト
ホールへの金属材料の埋め込みを行うＣｕ膜の形成まで
の各工程を説明するための要部縦断面図である。

【図２】同製造方法における研磨工程を説明するための
図である。

【図３】本発明に係る研磨装置の要部縦断面図であるで
ある。

【図４】同研磨装置のリテーナリング周辺を拡大して示
す縦断面図である。

【符号の説明】

１ ウェーハ基板，２ 層間絶縁膜，３ バリアメタル
膜，４ シード膜，５Ｃｕ膜，９ 外周シード膜，１１
研磨装置，１２ ウェーハチャック，１３リテーナリ
ング，１４ パッド，１５ パッド保持機構，１６ 陽
極，１７対向電極，Ｗ 半導体ウェーハ，Ｅ 電解液

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3063 Ｈ０１Ｌ 21/306 Ｌ (72)発明者 佐藤 修三 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 高橋 新吾 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 駒井 尚紀 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 田井 香織 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 堀越 浩 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 3C058 AA07 AA09 AB04 CA01 CB01 DA12 5F043 AA26 DD14 EE08 EE40 GG03

Claims (11)

【特許請求の範囲】
1. 【請求項１】 一方主面に被研磨対象となる金属膜が形
   成され且つ外周面に上記金属膜と連続した外周金属膜が
   形成された基板と対向電極とを電解液中に所定の間隔を
   もって対向配置するとともに、上記基板の外周側に配さ
   れるリテーナリングの内周面に通電電極を配し、該通電
   電極に当接する上記外周金属膜を介して上記金属膜に通
   電し、 上記基板をリテーナリングにて保持し、金属膜表面にパ
   ッドを摺動させて払拭して上記金属膜を研磨することを
   特徴とする研磨方法。
2. 【請求項２】 上記基板が上記パッドの摺動により上記
   リテーナリング内を移動して、上記外周金属膜が上記通
   電電極に当接することを特徴とする請求項１記載の研磨
   方法。
3. 【請求項３】 上記基板が回転し、該基板が上記リテー
   ナリング内でオービタル運動することを特徴とする請求
   項２記載の研磨方法。
4. 【請求項４】 上記金属膜は、銅膜であることを特徴と
   する請求項１記載の研磨方法。
5. 【請求項５】 上記外周金属膜は、上記金属膜と同材料
   であることを特徴とする請求項１記載の研磨方法。
6. 【請求項６】 一方主面に被研磨対象となる金属膜が形
   成されるとともに、外周面に上記金属膜と連続した外周
   金属膜が形成された基板と、 上記基板と所定の間隔をもって対向配置される対向電極
   と、 上記基板を保持するリテーナリングと、 上記リテーナリングにて保持された上記基板の金属膜上
   を摺動するパッドと、 上記リテーナリングの内周面に設けられた通電電極とが
   電解液中に配設されてなり、 上記パッドの摺動によって上記通電電極に当接する上記
   外周金属膜を介して上記金属膜に通電することを特徴と
   する研磨装置。
7. 【請求項７】 電解液中に、層間絶縁膜に形成された接
   続孔又は配線溝、あるいはこれらの双方を埋め込むよう
   に金属配線材料からなる金属膜が一方主面から外周面に
   わたって形成されたウェーハ基板と対向電極とを所定の
   間隔をもって対向配置するとともに、上記ウェーハ基板
   の外周側に配されるリテーナリングの内周面に通電電極
   を配し、該通電電極に当接する上記外周面に形成された
   金属膜を介して上記主面に形成された金属膜に通電し、 上記基板をリテーナリングにて保持し、主面に形成され
   た金属膜表面にパッドを摺動させて払拭して上記主面に
   形成された金属膜を研磨することを特徴とする半導体装
   置の製造方法。
8. 【請求項８】 上記ウェーハ基板が上記パッドの摺動に
   より上記リテーナリング内を移動して、上記外周面に形
   成された金属膜が上記通電電極に当接することを特徴と
   する請求項７記載の半導体装置の製造方法。
9. 【請求項９】 上記ウェーハ基板が回転し、該ウェーハ
   基板が上記リテーナリング内でオービタル運動すること
   を特徴とする請求項８記載の半導体装置の製造方法。
10. 【請求項１０】 上記外周面に形成されて金属膜は、シ
    ード膜であることを特徴とする請求項７記載の半導体装
    置の製造方法。
11. 【請求項１１】 上記層間絶縁膜は、低誘電率材料によ
    り形成されることを特徴とする請求項７記載の半導体装
    置の製造方法。