CN102956541A - 一种形成铜互连的方法 - Google Patents

一种形成铜互连的方法 Download PDF

Info

Publication number
CN102956541A
CN102956541A CN2011102392371A CN201110239237A CN102956541A CN 102956541 A CN102956541 A CN 102956541A CN 2011102392371 A CN2011102392371 A CN 2011102392371A CN 201110239237 A CN201110239237 A CN 201110239237A CN 102956541 A CN102956541 A CN 102956541A
Authority
CN
China
Prior art keywords
layer
alloy
diffusion impervious
forms
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102392371A
Other languages
English (en)
Other versions
CN102956541B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110239237.1A priority Critical patent/CN102956541B/zh
Publication of CN102956541A publication Critical patent/CN102956541A/zh
Application granted granted Critical
Publication of CN102956541B publication Critical patent/CN102956541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种形成铜互连的方法，所述方法包括：在半导体衬底上形成低介电材料层；在所述低介电材料层中蚀刻出通孔和槽；在所述通孔和槽中形成扩散阻挡层；在所述扩散阻挡层上形成Cu层和Cu合金层；回流退火所述Cu合金层，使Cu合金层中的合金元素扩散到下部的Cu层中，从而有效改善铜互连的电迁移可靠性。

Description

一种形成铜互连的方法
技术领域
本发明涉及一种形成铜互连的方法，特别是使用低温回流技术（low temperature reflow），利用两步法制造铜互连的方法。
背景技术
随着集成电路产业的迅猛发展, 铜成为新一代的互连材料, 由于器件的尺寸不断缩小, 芯片的集成度不断提高, 互连线的可靠性问题一直是影响系统可靠性的重要因素。而互连线的电迁移一直是影响互连线可靠性的重要问题之一。铜互连电迁移现象与铝相似, 会在流动方向上的分叉处形成损耗或者产生积累从而形成空洞或者小丘, 使得电路失效。
为了解决这一问题，现有技术中在铜互连的暴露的表面覆盖蚀刻停止层作为钝化和Cu扩散阻挡层。也有技术提出在层间电介质层（ILD）与导体（铜互连）之间设置扩散阻挡衬层。
由于铜互连的电迁移可靠性与晶粒结构、几何结构、制造工艺以及介质材料等因素均有密切的关系。本发明的发明人经过潜心研究，提出了一种全新的方式来改善铜互连可靠性。
发明内容
针对现有技术的不足，本发明的提供一种形成铜互连的方法，所述方法包括：
在半导体衬底上形成低介电材料层；
在所述低介电材料层中蚀刻出通孔和槽；
在所述通孔和槽中形成扩散阻挡层；
在所述扩散阻挡层上形成Cu层和Cu合金层；
回流退火所述Cu合金层，使Cu合金层中的合金元素扩散到下部的Cu层中。
所述扩散阻挡层为双层结构，包括选自Ta、Ti、W的难熔金属、或其难熔金属氮化物、或其组合构成的下层以及由Ru或Ru合金构成的上层。
形成所述扩散阻挡层的材料选自TaN/Ru(1-x)Tax，或TaN/Ta/Ru。
所述扩散阻挡层的厚度为20~150 Å。
由Ru或Ru合金构成的上层的厚度为20~100 Å。
形成所述扩散阻挡层的工艺为物理气相沉积、化学气相沉积、原子层沉积、等离子体增强化学气相沉积、溅射、化学溶液沉积、或镀覆。
还包括利用CMP工艺去除槽外部的Cu合金层以及形成一覆盖层的步骤。
形成所述覆盖层的材料包括但不限于：氮化物、氧氮化物、碳化物、碳氮化物或其组合。
Cu合金层中的合金元素选自铝、锰、银或其组合。
形成所述Cu层的步骤包括采用PVD技术沉积Cu层，然后进行一回流退火。
所述回流退火的温度为200-350摄氏度。
本发明的形成铜互连的方法可用于形成后端（BEOL）金属化结构。
本发明提供了改善铜互连可靠性的方法，其利用低温回流技术，通过两步法制造铜互连。通过在铜线与覆盖层的界面引入合金元素，调节Cu原子在界面上的电迁移速率，从而有效改善铜互连的电迁移可靠性。同时，通过选用扩散阻挡层材料，降低工艺温度，使工艺成本和耗能大幅减少。所述低温回流工艺与沉积工艺可以在同一腔室里进行，不需要移动晶片，工艺简单、便捷，可行性高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A~图1F示出了根据本发明的一个实施方式的形成铜互连的示范性工艺步骤。
附图标记说明：
101 半导体衬底
102扩散阻挡层
103 铜线
104 蚀刻停止层
105 低介电材料层
106 低介电材料层
107 硬掩膜层
108 通孔
109 槽
110 扩散阻挡层
111 Cu层
112 Cu合金层
113 合金扩散层
114覆盖层。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤和结构，以便说明本发明是如何解决铜互连可靠性的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
参考图1A，提供半导体衬底101，所述半导体衬底101的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底101选用单晶硅材料构成。所述单晶硅衬底可以具有<110>、<100>或其它各种晶向。在所述半导体衬底101中形成有铜线103以及扩散阻挡层102。
在所述半导体衬底上依序形成蚀刻停止层104、低介电材料层105和106、硬掩膜层107。上述各层的材料可选择本领域常用的各种材料，在这里就不一一赘述了。
通过蚀刻形成槽109和通孔108。
参考图1B，形成扩散阻挡层110。所述扩散阻挡层为双层结构，作为下层扩散阻挡层的材料，可以使用Ta、Ti、W的难熔金属、或其难熔金属氮化物。作为上层扩散阻挡层的材料选自Ru、Pd或其合金，优选为Ru。扩散阻挡衬层的上层和下层都是为了防止Cu扩散，不同在于上层材料与Cu所形成的界面有较好的热力学性质，能够防止Cu在表面扩散工艺中团聚。发明人发现，对于低温回流退火而言，这种性质也是有利的。在本实施方式中，使用TaN/Ru(1-x)Tax，或TaN/Ta/Ru作为扩散阻挡层。
形成扩散阻挡层的技术可以是物理气相沉积（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）、等离子体增强化学气相沉积（PECVD）、溅射、化学溶液沉积、或镀覆。可以根据需要而选择，例如从工件尺寸考虑，可以选用PVD、CVD或ALD。从所形成的层的纯度和工艺温度考虑，优选为PVD。所述扩散阻挡层上层的厚度为20~100 Å，扩散阻挡层的总的厚度为20~150 Å
参考图1C，在所形成的扩散阻挡层上形成Cu层以填充槽109和通孔108，厚度不填满槽109。形成所述 Cu层的步骤包括采用PVD工艺在所述扩散阻挡层上形成铜层后，再在250℃下回流退火30min。
参考图1D，利用PVD方法在所形成的Cu层上形成Cu合金层112，填满槽109并覆盖整个Cu层111和扩散阻挡层110。在250℃下回流退火30min。所述铜合金层中掺杂的合金元素例如为银、铝、锰元素。
参考图1E，合金元素在上述回流退火工艺中扩散到Cu层中形成合金扩散层113。在一般的沉积方法，例如PVD方法中，倾向于形成大的Cu籽晶，这样可以降低铜线的电阻，同时铜线上表面由于合金元素的导入，可以有效降低铜原子在此界面上的电迁移速率，从而有效改善铜互连的可靠性（铜线与覆盖层的界面，即铜线的上表面是铜原子电迁移的主要路径）。因为合金元素的导入会在一定程度上增加铜线的电阻率，所以要避免合金元素的过量导入，此方法只在铜线上表面导入少量合金元素，所以对电阻影响不大，兼顾了界面电迁移速率与导体电阻之间的平衡。
参考图1F，利用CMP进行平面化工艺，将铜合金层表面抛光，将大部分多余的铜合金层除去。在低电介质材料层和合金扩散层上形成一覆盖层114，作为阻挡层、扩散屏蔽层和氧化保护层，以保护铜互连结构并用于后续工艺。形成所述覆盖层114的材料可以氮化物、氧氮化物、碳化物、碳氮化物或其组合。较佳的覆盖层114可为掺有碳杂质的氮化硅(SiN)。
综上所述，本发明提供了改善铜互连可靠性的方法，其利用低温回流技术，通过两步法制造铜互连。通过在铜线与作为蚀刻停止层的覆盖层界面引入合金元素，调节Cu原子在界面上的电迁移速率，从而有效改善铜互连的电迁移可靠性。同时，通过选用扩散阻挡层材料，降低工艺温度，使工艺成本和耗能大幅减少。所述低温回流工艺与沉积工艺可以在同一腔室里进行，不需要移动晶片，工艺简单、便捷，可行性高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种形成铜互连的方法，其包括：
在半导体衬底上形成低介电材料层；
在所述低介电材料层中蚀刻出通孔和槽；
在所述通孔和槽中形成扩散阻挡层；
在所述扩散阻挡层上形成Cu层和Cu合金层；
回流退火所述Cu合金层，使Cu合金层中的合金元素扩散到下部的Cu层中。
2.如权利要求1所述的方法，其特征在于，所述扩散阻挡层为双层结构，包括选自Ta、Ti、W的难熔金属、或其难熔金属氮化物、或其组合构成的下层以及由Ru或Ru合金构成的上层。
3.如权利要求2所述的方法，其特征在于，形成所述扩散阻挡层的材料选自TaN/Ru(1-x)Tax，或TaN/Ta/Ru。
4.如权利要求1所述的方法，其特征在于，所述扩散阻挡层的厚度为20~150 Å。
5.如权利要求2所述的方法，其特征在于，由Ru或Ru合金构成的上层的厚度为20~100 Å。
6.如权利要求1所述的方法，其特征在于，形成所述扩散阻挡层的工艺为物理气相沉积、化学气相沉积、原子层沉积、等离子体增强化学气相沉积、溅射、化学溶液沉积、或镀覆。
7.如权利要求1所述的方法，其特征在于，还包括利用CMP工艺去除槽外部的Cu合金层以及形成一覆盖层的步骤。
8.如权利要求7所述的方法，其特征在于，形成所述覆盖层的材料包括但不限于：氮化物、氧氮化物、碳化物、碳氮化物或其组合。
9.如权利要求1所述的方法，其特征在于，Cu合金层中的合金元素选自铝、锰、银或其组合。
10.如权利要求1所述的方法，其特征在于，形成所述Cu层的步骤包括采用PVD技术沉积Cu层，然后进行一回流退火。
11.如权利要求1或10所述的方法，其特征在于，所述回流退火的温度为200-350摄氏度。
CN201110239237.1A 2011-08-19 2011-08-19 一种形成铜互连的方法 Active CN102956541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110239237.1A CN102956541B (zh) 2011-08-19 2011-08-19 一种形成铜互连的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110239237.1A CN102956541B (zh) 2011-08-19 2011-08-19 一种形成铜互连的方法

Publications (2)

Publication Number Publication Date
CN102956541A true CN102956541A (zh) 2013-03-06
CN102956541B CN102956541B (zh) 2015-11-25

Family

ID=47765175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110239237.1A Active CN102956541B (zh) 2011-08-19 2011-08-19 一种形成铜互连的方法

Country Status (1)

Country Link
CN (1) CN102956541B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649214A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 Mems器件的接触插塞及其形成方法
CN115036270A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 铜互连结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548395B1 (en) * 2000-11-16 2003-04-15 Advanced Micro Devices, Inc. Method of promoting void free copper interconnects
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法
CN101211822A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 具有金属互连的半导体器件及其制造方法
CN101399220A (zh) * 2007-09-27 2009-04-01 力晶半导体股份有限公司 金属互连的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法
US6548395B1 (en) * 2000-11-16 2003-04-15 Advanced Micro Devices, Inc. Method of promoting void free copper interconnects
CN101211822A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 具有金属互连的半导体器件及其制造方法
CN101399220A (zh) * 2007-09-27 2009-04-01 力晶半导体股份有限公司 金属互连的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649214A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 Mems器件的接触插塞及其形成方法
CN104649214B (zh) * 2013-11-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 Mems器件的接触插塞及其形成方法
CN115036270A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 铜互连结构的制作方法

Also Published As

Publication number Publication date
CN102956541B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102222641B (zh) 形成铜内连线结构的金属氧化障壁层的方法
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
CN100442474C (zh) 制造半导体器件的方法
US9112004B2 (en) Barrier layer for copper interconnect
CN105336670B (zh) 半导体结构及其形成方法
CN101847616B (zh) 用于硅通孔的阻挡件
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
TWI488266B (zh) 內連線結構與其形成方法
US8653664B2 (en) Barrier layers for copper interconnect
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US20120153483A1 (en) Barrierless single-phase interconnect
US9984975B2 (en) Barrier structure for copper interconnect
TW200529364A (en) Integrated circuit device with crossed power strap layout
Klumpp et al. 3D-integration of silicon devices: A key technology for sophisticated products
US20120098133A1 (en) Structure and metallization process for advanced technology nodes
TW200807625A (en) Electronic structures utilizing etch resistant boron and phosphorus materials and methods to form same
CN103094184A (zh) 一种铜互连结构的制造方法
TWI281189B (en) Plasma treatment method for electromigration reduction
CN102956541B (zh) 一种形成铜互连的方法
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
CN102082119B (zh) 一种选择性淀积钨接触孔或通孔的方法
WO2008144621A1 (en) Silicon oxide interface layer formed during silicon carbide etch stop deposition
CN103545292A (zh) 穿硅通孔（tsv）结构及其制造方法
CN104299958B (zh) 互连结构及互连结构的形成方法
CN104299939A (zh) 互连结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant