CN104649214A - Mems器件的接触插塞及其形成方法 - Google Patents
Mems器件的接触插塞及其形成方法 Download PDFInfo
- Publication number
- CN104649214A CN104649214A CN201310585822.6A CN201310585822A CN104649214A CN 104649214 A CN104649214 A CN 104649214A CN 201310585822 A CN201310585822 A CN 201310585822A CN 104649214 A CN104649214 A CN 104649214A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- dry etching
- semiconductor material
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Micromachines (AREA)
Abstract
一种MEMS器件的接触插塞及其形成方法，所述方法先通过控制第一干法刻蚀的工艺参数，在硬掩模层及第二介质层内形成，沿着从硬掩模层至半导体材料层的方向口径逐渐减小的第一开口；然后，利用第二干法刻蚀在半导体材料层内形成第二开口；接着，利用第三干法刻蚀在第一介质层内形成第三开口，借助所述第三干法刻蚀的作用能够同时刻蚀第一开口的侧壁，使得第二介质层中第一开口的口径增大以露出下方的半导体材料层；接着，以第二介质层为掩模、利用第四干法刻蚀，至少使部分深度的第二开口口径增大，使得接触孔为上宽下窄的形状。解决了现有MEMS器件的接触插塞的导电性能不佳的问题。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种MEMS器件的接触插塞及其形成方法。
背景技术
MEMS（Micro Electro Mechanical System，简称MEMS）技术是指一种可将机械构件、驱动部件、光学系统、电控系统集成为一个整体单元的微型系统，它用微电子技术和微加工技术(如硅体微加工、硅表面微加工、LIGA和晶片键合等)相结合的制造工艺，制造出各种性能优异、价格低廉、微型化的传感器、执行器、驱动器和微系统。
如图1所示，现有一种MEMS器件包括：具有检测电路（未图示）、及与所述检测电路电连接的固定电极2的基底1；覆盖固定电极2及基底1的第一介质层4；覆盖第一介质层4的半导体材料层5；覆盖半导体材料层5的第二介质层6。其中，第一介质层4内在对应固定电极2的位置形成有空腔31，使得半导体材料层5对应空腔31的部分可以上下移动，以用作可动电极，所述固定电极、可动电极、以及空腔31形成电容。当可动电极相对固定电极移动时，会导致固定电极和可动电极所形成电容的电容值发生改变。通过测量该电容值相对于器件静止时的电容参考值的变化，从而可以测量出可动电极相对固定电极的移动量，进而计算得到其他测量参数。以所述MEMS器件为惯性传感器为例，通过测量可动电极相对固定电极的移动量，可以计算得到惯性力。
所述MEMS器件的接触插塞包括：位于第二介质层6、半导体材料层5及第一介质层4内、并露出固定电极2的接触孔7；填充于接触孔7内的导电材料。
但是，现有MEMS器件的接触插塞的导电性能不佳。
发明内容
本发明要解决的问题是：现有MEMS器件的接触插塞的导电性能不佳。
为解决上述问题，本发明提供了一种MEMS器件的接触插塞的形成方法，所述MEMS器件包括相对设置的固定电极与可动电极，所述形成方法包括：
提供具有检测电路、及与所述检测电路电连接的固定电极的基底；
形成覆盖所述固定电极及基底的第一介质层、覆盖所述第一介质层并用于形成所述可动电极的半导体材料层、覆盖所述半导体材料层的第二介质层、及覆盖所述第二介质层的硬掩模层；
对所述硬掩模层及第二介质层进行第一干法刻蚀，以在所述硬掩模层及第二介质层内形成露出半导体材料层的第一开口，沿着从所述硬掩模层至半导体材料层的方向，所述第一开口的口径逐渐减小；
所述第一干法刻蚀之后，以所述硬掩模层为掩模进行第二干法刻蚀，以在所述半导体材料层内形成露出所述第一介质层的第二开口；
所述第二干法刻蚀之后，继续以所述硬掩模层为掩模进行第三干法刻蚀，以在所述第一介质层内形成露出所述固定电极的第三开口，在所述第三干法刻蚀的同时，所述硬掩模层被刻蚀去除，且所述第二介质层中第一开口的侧壁被刻蚀，使得第一开口的底部露出所述半导体材料层；
所述第三干法刻蚀之后，以所述第二介质层为掩模对半导体材料层进行第四干法刻蚀，以至少使部分深度的第二开口口径增大，所述第二介质层内的第一开口、所述半导体材料层内的第二开口、以及所述第一介质层内的第三开口构成接触孔。
可选的，所述第三干法刻蚀包括：
刻蚀部分厚度的第一介质层；
重复所述刻蚀部分厚度的第一介质层步骤，直至露出所述固定电极；
每次所述刻蚀部分厚度的第一介质层步骤后进行清洗，以去除所述刻蚀部分厚度的第一介质层步骤中所产生的聚合物。
可选的，所述第二干法刻蚀之后、所述第三干法刻蚀之前，还包括：进行清洗，以去除所述第二干法刻蚀步骤中所产生的聚合物。
可选的，所述第一介质层、第二介质层均为氧化硅层；
所述硬掩模层为氧化硅层，或者，所述硬掩模层为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构。
可选的，所述半导体材料层的材料为掺杂的多晶硅。
可选的，所述硬掩模层为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构，所述第一干法刻蚀包括：
利用包括C4F8和O2、且C4F8与O2流量之比大于等于1的刻蚀气体，对所述硬掩模层中的氧化层进行干法刻蚀，直至露出所述硬掩模层中的氮化硅层；
对所述硬掩模层中的氮化硅层进行干法刻蚀，直至露出所述第二介质层；
利用包括C4F8和O2、且C4F8与O2流量之比大于等于1的刻蚀气体，对所述第二介质层进行干法刻蚀，直至露出所述半导体材料层。
可选的，所述部分深度与半导体材料层厚度之比大于1：7。
可选的，还包括：向所述接触孔内填充导电材料，以形成接触插塞。
可选的，所述导电材料为钨。
可选的，所述MEMS器件为惯性传感器、麦克风、光调制器或晶体振荡器。
另外，本发明还提供了一种MEMS器件的接触插塞，所述MEMS器件包括：
具有检测电路、及与所述检测电路电连接的固定电极的基底；
覆盖所述固定电极及基底的第一介质层；
覆盖所述第一介质层并用于形成所述可动电极的半导体材料层；
覆盖所述半导体材料层的第二介质层；
所述接触插塞包括：
位于所述第二介质层、半导体材料层及第一介质层内、并露出所述固定电极的接触孔，所述接触孔包括：位于所述第二介质层内的第一开口；位于所述半导体材料层内的第二开口；位于所述第一介质层内的第三开口，所述第一开口口径大于第三开口口径，所述第二开口口径等于第一开口口径，或者，沿着从所述第一开口至第三开口的方向，部分深度的第二开口口径等于第一开口口径、剩下深度的第二开口口径等于第三开口口径；
填充于所述接触孔内的导电材料。
可选的，所述部分深度与半导体材料层厚度之比大于1：7。
可选的，所述导电材料为钨。
可选的，所述MEMS器件为惯性传感器、麦克风、光调制器或晶体振荡器。
与现有技术相比，本发明的技术方案具有以下优点：
先通过控制所述第一干法刻蚀的工艺参数，在硬掩模层及第二介质层内形成，沿着从硬掩模层至半导体材料层的方向口径逐渐减小的第一开口；然后，利用第二干法刻蚀在半导体材料层内形成第二开口；接着，利用第三干法刻蚀在第一介质层内形成第三开口，借助所述第三干法刻蚀的作用能够同时刻蚀第一开口的侧壁，使得第二介质层中第一开口的口径增大以露出下方的半导体材料层；接着，以第二介质层为掩模、利用第四干法刻蚀，至少使部分深度的第二开口口径增大，使得接触孔为上宽下窄的形状。与现有技术中的接触孔相比，本发明技术方案所形成的接触孔的深宽比较小一些，因而在后续工艺中更容易向接触孔内填充导电材料，避免了接触插塞内会形成空洞，提高了接触插塞的导电性能。
附图说明
图1是现有一种MEMS器件的接触插塞的剖面结构示意图；
图2至图5是现有MEMS器件的接触插塞在不同制作阶段的剖面结构示意图；
图6至图12是本发明的一个实施例中MEMS器件的接触插塞在不同制作阶段的剖面结构示意图。
具体实施方式
经研究发现，造成现有MEMS器件的接触插塞的导电性能不佳的原因如下：
上述现有MEMS器件的接触插塞的形成方法包括：如图2所示，提供具有检测电路（未图示）、及与所述检测电路电连接的固定电极2的基底1；形成覆盖固定电极2及基底1的第一介质层4，第一介质层4在对应固定电极2的位置形成有开口（未标识），该开口内填充有牺牲层3，在后续工艺中牺牲层3会被去除，以形成空腔；形成覆盖第一介质层4的半导体材料层5；形成覆盖半导体材料层5的第二介质层6、覆盖第二介质层6的硬掩模层8、以及覆盖硬掩模层8的图形化光刻胶层9，图形化光刻胶层9具有第一开口91，第一开口91用于定义接触孔的位置。
如图3所示，以图形化光刻胶层9（图2所示）为掩模进行干法刻蚀，以在硬掩模层8内形成第二开口81、在第二介质层6内形成露出半导体材料层5的第三开口61，形成第三开口61之后，去除图形化光刻胶层9（图2所示）。
如图4所示，以具有第二开口81的硬掩模层8为掩模进行干法刻蚀，以在半导体材料层5内形成露出第一介质层4的第四开口51。
如图5所示，继续以具有第二开口81的硬掩模层8为掩模进行干法刻蚀，以在第一介质层4内形成露出固定电极2的第五开口41，在刻蚀第一介质层4以形成第五开口41的同时，硬掩模层8被刻蚀（虚线表示）去除，第一介质层4内的第五开口41、半导体材料层5内的第四开口51、以及第二介质层6内的第三开口61共同构成接触孔7。
形成接触孔7之后，向接触孔7内填充钨，即可形成接触插塞（未标识）。由于接触孔7的深宽比较大，且钨的填充能力有限，导致所述接触插塞内会形成空洞，进而导致接触插塞的导电性能不佳。
另外，在对第一介质层4进行干法刻蚀以在第一介质层4内形成露出固定电极2的第五开口41时，会在第一介质层4暴露在第四开口51中的表面上形成聚合物，当所述聚合物累积到一定厚度时会阻止对第一介质层4的继续刻蚀，造成第一介质层4的干法刻蚀步骤之后，固定电极2的上表面依然有第一介质层4残留，进而导致接触插塞的导电性能不佳。
为解决上述问题，本发明提供了一种改进的MEMS器件的接触插塞的形成方法，利用该方法所形成的接触孔为上宽下窄的形状，与现有技术中的接触孔相比，利用该方法所形成的接触孔的深宽比较小一些，因而在后续工艺中更容易向接触孔内填充导电材料，避免了接触插塞内会形成空洞，提高了接触插塞的导电性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明中的所述MEMS器件包括相对设置的固定电极与可动电极。所述固定电极和可动电极形成电容。当可动电极相对固定电极移动时，会导致固定电极和可动电极所形成电容的电容值发生改变。通过测量该电容值相对于器件静止时的电容参考值的变化，从而可以测量出可动电极相对固定电极的移动量，进而计算得到其他测量参数。例如，所述MEMS器件可以为惯性传感器、麦克风、光调制器或晶体振荡器。
下面对应用于该MEMS器件的接触插塞的形成方法作介绍。
如图6所示，提供具有检测电路（未图示）、及与所述检测电路电连接的固定电极110的基底100。
在本实施例中，基底100的形成方法包括：提供衬底，所述衬底可以为硅衬底或锗硅衬底；利用CMOS工艺在所述衬底上形成检测电路；形成覆盖所述衬底及检测电路的介质层；在所述介质层内形成导电插塞（未图示）；在所述介质层上形成与所述导电插塞电连接的固定电极110。
固定电极110可以为互连线。所述检测电路用于将MEMS器件的物理量变化转换成电信号变化。固定电极110与所述检测电路电连接，以此来检测固定电极110的电性变化。
继续参照图6所示，形成覆盖固定电极110及基底100的第一介质层120。
在本实施例中，第一介质层120的材料为氧化硅。在其他实施例中，第一介质层120也可以采用其他介电材料。
在本实施例中，第一介质层120内具有露出固定电极110的开口（未标识），该开口内填充有牺牲层130，在后续工艺中，牺牲层130会被去除。在后续去除牺牲层130时，为了能够将牺牲层130去除干净、并不会损伤MEMS器件上的其他结构，在本实施例中，牺牲层130的材料设置为无定型碳。在其他实施例中，牺牲层130也可以选择其它容易在后续工艺去除的材料，不应仅局限于本实施例。
在其他实施例中，牺牲层130的顶部也可以被第一介质层120覆盖住。
继续参照图6所示，形成覆盖第一介质层120的半导体材料层140，半导体材料层140用于MEMS器件的可动电极。
半导体材料层140的材料为导电材料，在本实施例中，所述导电材料为掺杂的多晶硅。在其他实施例中，所述导电材料也可以为其他适于用作可动电极的材料，如掺杂的外延生长硅。
可以直接利用淀积工艺使半导体材料层140覆盖第一介质层120，也可以利用键合工艺使半导体材料层140覆盖第一介质层120。半导体材料层140与基底100上的检测电路电连接，以此来检测可动电极的电性变化。
继续参照图6所示，形成覆盖半导体材料层140的第二介质层150。
在本实施例中，第二介质层150的形成方法包括：形成覆盖半导体材料层140的第二介质材料层；对所述第二介质材料层进行化学机械研磨处理，剩余表面平坦的所述第二介质材料层构成第二介质层150。
在本实施例中，第二介质层150的材料为氧化硅。在其他实施例中，第二介质层150也可以采用其他介质材料，如氮化硅、氮氧化硅等。
继续参照图6所示，形成覆盖第二介质层150的硬掩模层160。
硬掩模层160用于定义接触孔的位置，在后续工艺中会被去除。在本实施例中，硬掩模层160为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构。在其他实施例中，硬掩模层160也可以为氧化硅层。
继续参照图6所示，对硬掩模层160及第二介质层150进行第一干法刻蚀，以在硬掩模层160及第二介质层150内形成露出半导体材料层150的第一开口161，沿着从硬掩模层160至半导体材料层150的方向，第一开口161的口径逐渐减小。其中，第一开口161中位于第二介质层150内的开口部分为第一开口151。
在本实施例中，第一开口161的形成方法包括：形成覆盖硬掩模层160的图形化光刻胶层170，图形化光刻胶层170具有用于定义接触孔位置的开口（未标识）；以图形化光刻胶层170进行第一干法刻蚀，以形成露出半导体材料层150的第一开口161；形成第一开口161之后，去除图形化光刻胶层170（虚线表示）。
需说明的是，本实施例的所述第一干法刻蚀步骤中，不仅存在垂直于基底表面方向上的纵向刻蚀，还存在平行于基底表面方向上的横向刻蚀，在所述横向刻蚀的作用下，使得利用所述第一干法刻蚀步骤所形成的第一开口的侧壁倾角为锐角，而不是直角。
在本实施例中，所述第一干法刻蚀包括：首先，对硬掩模层160中的氧化层进行干法刻蚀直至露出硬掩模层160中的氮化硅层，在此刻蚀步骤中，工艺参数包括：所采用刻蚀气体包括C4F8、O2和Ar，C4F8和O2的流量之比等于1，C4F8和O2的流量均为13.5至16.5sccm，Ar的流量为135至165sccm，压强为72至88mtorr，射频功率为1440至1760w，偏置功率为720至880w；
然后，对硬掩模层160中的氮化硅层进行干法刻蚀直至露出第二介质层150，在此刻蚀步骤中，工艺参数包括：所采用刻蚀气体包括CF4、CHF3和Ar，CF4的流量为40.5至49.5sccm，CHF3的流量为31.5至38.5sccm，Ar的流量为270至330sccm，压强为126至154mtorr，射频功率为1530至1870w，偏置功率为450至550w；
最后，对第二介质层150进行干法刻蚀直至露出半导体材料层140，在此刻蚀步骤中，工艺参数包括：所采用刻蚀气体包括C4F8、O2和Ar，C4F8和O2的流量之比等于1，C4F8和O2的流量均为13.5至16.5sccm，Ar的流量为135至165sccm，压强为72至88mtorr，射频功率为1440至1760w，偏置功率为720至880w。
在上述刻蚀硬掩模层160中的氧化层、以及第二介质层150时，刻蚀气体中C4F8和O2的流量之比会影响第一开口161的倾斜程度，与C4F8和O2的流量之比等于1的情况相比，当C4F8和O2的流量之比小于1时，第一开口161的倾斜程度增大（向90度靠近），当C4F8和O2的流量之比大于1时，第一开口161的倾斜程度减小。
需说明的是，当硬掩模层160及第二介质层150的材料不同于本实施例时，需根据情况调整第一干法刻蚀的工艺参数，使得沿着从硬掩模层160至半导体材料层150的方向，所形成第一开口161的口径能够逐渐减小。
如图7所示，所述第一干法刻蚀之后，以硬掩模层160为掩模进行第二干法刻蚀，以在半导体材料层140内形成露出第一介质层120的第二开口141。
在本实施例中，由于硬掩模层160为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构，半导体材料层140的材料为掺杂的多晶硅，故能够使所述第二干法刻蚀步骤中，半导体材料层140与硬掩模层160之间具有较高的刻蚀选择比，使得硬掩模层160在所述第二干法刻蚀步骤中不会被刻蚀。在其他实施例中，当硬掩模层160为氧化硅层，半导体材料层140的材料为掺杂的多晶硅时，也能够使所述第二干法刻蚀步骤中，半导体材料层140与硬掩模层160之间具有较高的刻蚀选择比。
当然，在其他实施例中，硬掩模层160及半导体材料层140也可以选择其他合适的材料，以实现在所述第二干法刻蚀步骤中，半导体材料层140与硬掩模层160之间具有较高的刻蚀选择比的要求。
在具体实施例中，所述第二干法刻蚀为深反应离子刻蚀（Deep ReactiveIon Etching，简称DRIE）。
所述第二干法刻蚀之后，进行清洗，以去除所述第二干法刻蚀步骤中所产生的聚合物。
如图8所示，所述第二干法刻蚀之后，继续以硬掩模层160为掩模进行第三干法刻蚀，以在第一介质层120内形成露出固定电极110的第三开口121，在所述第三干法刻蚀的同时，硬掩模层160被刻蚀去除（虚线表示），且第二介质层150中第一开口151的侧壁被刻蚀（虚线表示），使得第一开口151的底部露出半导体材料层140。
通过选择硬掩模层160、及第一介质层120的材料，硬掩模层160、及第一介质层120的厚度，以及所述第三干法刻蚀所采用的刻蚀气体，可以保证第一开口161下方的第一介质层120被刻蚀完之后，硬掩模层160也被刻蚀完。
在本实施例中，通过控制硬掩模层160、及第一介质层120的厚度，并使所述第三干法刻蚀所采用的刻蚀气体为包括C4F6、C3F8、及O2的混合气体，能够使得第一开口161下方的第一介质层120被刻蚀完之后，硬掩模层160也可被刻蚀完。
另外，通过选择第一介质层120、第二介质层150的材料，以及所述第三干法刻蚀所采用刻蚀气体，可以保证在所述第三干法刻蚀步骤中，第二介质层150中第一开口151的侧壁也被刻蚀。
在本实施例中，由于第一介质层120、第二介质层150均为氧化硅层，且所述第三干法刻蚀所采用刻蚀气体为包括C4F6、C3F8、及O2的混合气体，即能够实现该要求。在其他实施例中，第一介质层120及第二介质层150也可以选择其它合适的材料，以实现此要求。
在所述第三干法刻蚀之前，第二介质层150中第一开口151的底部未露出半导体材料层140，但是，由于沿着从硬掩模层160至半导体材料层140的方向，硬掩模层160及第二介质层150内的第一开口161的口径逐渐减小，故在所述第三干法刻蚀垂直于基底表面方向上的纵向刻蚀作用下，第一开口161的侧壁也会被刻蚀，使得第二介质层150中第一开口151的口径增大，以致第一开口151的底部露出半导体材料层140。
由上述可知，在本发明的技术方案中，先通过控制所述第一干法刻蚀的工艺参数，在硬掩模层及第二介质层内形成、沿着从硬掩模层160至半导体材料层150的方向口径逐渐减小的第一开口161，然后在第一介质层120内形成第三开口121的同时，借助所述第三干法刻蚀的作用同时刻蚀第一开口161的侧壁、以及硬掩模层160，使得第二介质层150中第一开口151的口径增大、硬掩模层160被去除。因此，与现有技术相比，本发明的技术方案并没有增加额外的工艺来增大第二介质层150中第一开口151的口径，也没有增加额外的工艺来去除硬掩模层160，简化了制造工艺。
在本实施例中，所述第三干法刻蚀包括：刻蚀部分厚度的第一介质层120；重复所述刻蚀部分厚度的第一介质层120步骤，直至露出固定电极110；每次所述刻蚀部分厚度的第一介质层120步骤后进行清洗，以去除所述刻蚀部分厚度的第一介质层步骤中所产生的聚合物。
由于在所述第三干法刻蚀步骤中，由干法刻蚀所产生的位于第一介质层120上表面的聚合物会被定时清除，因此，在对第一介质层120进行所述第三干法刻蚀以在第一介质层120内形成露出固定电极110的第三开口121时，不会出现刻蚀过程中所产生聚合物阻止对第一介质层120继续刻蚀的问题，进而不会所述第三干法刻蚀之后，固定电极110的上表面有第一介质层120残留的问题发生，提高了接触插塞的导电性能。
在具体实施例中，第一介质层120分两次刻蚀完，且每次刻蚀之后均进行清洗，以去除刻蚀第一介质层120步骤中所采用的聚合物。
当然，在其他实施例中，第一介质层120也可以分三次或以上的次数刻蚀完。可以利用强酸来执行所述清洗步骤，如氢氟酸。
在具体实施中，所述第三干法刻蚀的工艺参数包括：刻蚀气体包括C4F6、C3F8、及O2，C4F6的流量为27至33sccm，C3F8的流量为9至11sccm，O2的流量为31.5至38.5sccm，压强为18至22mtorr，射频功率为1305至1595w，偏置功率为2070至2530w。所述刻蚀气体还可包括Ar，在这种情况下，Ar的流量为675至825sccm。
如图9所示，所述第三干法刻蚀之后，以第二介质层150为掩模，对露在第一开口151底部的半导体材料层140进行第四干法刻蚀，以使部分深度的第二开口141口径增大，使得半导体材料层140内的第二开口141为上宽下窄的结构，第二介质层150内的第一开口151、半导体材料层140内的第二开口141、以及第一介质层120内的第三开口121构成接触孔180。
由此可见，本发明技术方案中的接触孔180为上宽下窄的形状，与现有技术中的接触孔相比，本发明技术方案中的接触孔180的深宽比较小一些，因而在后续工艺中更容易向接触孔180内填充导电材料，避免了接触插塞内会形成空洞。
所述第四干法刻蚀之后第二开口141中口径增大的部分的深度，与半导体材料层140厚度之比越大时，在后续工艺中越容易向接触孔180内填充导电材料，因而接触插塞内越不易产生空洞。经研究发现，当所述第四干法刻蚀之后第二开口141中口径增大的部分的深度，与半导体材料层140厚度之比大于1：7时，就可以避免接触插塞内产生空洞。
在其他实施例中，所述第四干法刻蚀也可以使得整个第二开口141的口径均增大。
如图10所示，向接触孔180内填充导电材料181，以形成接触插塞。
在本实施例中，所述接触插塞的形成方法包括：形成覆盖第二介质层150、并填充所述接触孔的导电材料层，所述导电材料层的材料可以为钨；进行化学机械研磨处理，直至露出第二介质层150，剩余的填充在所述接触孔内的导电材料层构成接触插塞。
在本实施例中，在形成覆盖第二介质层150、并填充所述接触孔的导电材料层之前，还包括：在所述接触孔的侧壁形成绝缘层190，以防止接触插塞与半导体材料层140电连接。
如图11所示，在第二介质层150上形成与所述接触插塞电连接的金属垫200，金属垫200的材料可以为铝。然后，在第二介质层150内形成露出半导体材料层140的开口（未标识），该开口与牺牲层130具有正对面积。在所述开口下方的半导体材料层140内形成露出牺牲层130的通孔143。
如图12所示，通过通孔143去除牺牲层130（图11所示），以在牺牲层130所在位置形成空腔131，使得半导体材料层140中对应空腔131的部分可以上下移动，构成MEMS器件的可动电极。
在本实施例中，利用灰化方法去除牺牲层130，灰化工艺中可以采用氧气。
另外，本发明还提供了一种MEMS器件的接触插塞。如图12所示，所述MEMS器件包括：
具有检测电路（未图示）、及与所述检测电路电连接的固定电极110的基底100；
覆盖固定电极110及基底100的第一介质层120，在本实施例中，第一介质层120在对应固定电极110的位置形成有开口（未标识），该开口内填充有牺牲层130，在后续工艺中牺牲层130会被去除，以形成空腔，在其他实施例中，第一介质层120也可以覆盖牺牲层130的顶部；
覆盖第一介质层120、用于形成可动电极的半导体材料层140，在本实施例中，半导体材料层140还覆盖牺牲层130；
覆盖半导体材料层140的第二介质层150；
所述接触插塞包括：
结合图9所示，位于第二介质层150、半导体材料层140及第一介质层120内、并露出固定电极110的接触孔180，接触孔180包括：位于第二介质层150内的第一开口151；位于半导体材料层140内的第二开口141；位于第一介质层120内的第三开口121，第一开口151口径大于第三开口121口径，第二开口141口径等于第一开口151口径，或者，沿着从第一开口151至第三开口121的方向，部分深度的第二开口121口径等于第一开口151口径、剩下深度的第二开口141口径等于第三开口121口径；
填充于接触孔180内的导电材料181，导电材料181可以为钨。
当第二开口121中口径与第一开口151口径相等的部分的深度，与半导体材料层140厚度之比越大时，在后续工艺中越容易向接触孔180内填充导电材料，因而接触插塞内越不易产生空洞。经研究发现，当第二开口121中口径与第一开口151口径相等的部分的深度，与半导体材料层140厚度之比大于1：7时，就可以避免接触插塞内产生空洞。
在其他实施例中，也可以是整个第二开口141口径等于第一开口151口径。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种MEMS器件的接触插塞的形成方法，其特征在于，所述MEMS器件包括相对设置的固定电极与可动电极，所述形成方法包括：
提供具有检测电路、及与所述检测电路电连接的固定电极的基底；
形成覆盖所述固定电极及基底的第一介质层、覆盖所述第一介质层并用于形成所述可动电极的半导体材料层、覆盖所述半导体材料层的第二介质层、及覆盖所述第二介质层的硬掩模层；
对所述硬掩模层及第二介质层进行第一干法刻蚀，以在所述硬掩模层及第二介质层内形成露出半导体材料层的第一开口，沿着从所述硬掩模层至半导体材料层的方向，所述第一开口的口径逐渐减小；
所述第一干法刻蚀之后，以所述硬掩模层为掩模进行第二干法刻蚀，以在所述半导体材料层内形成露出所述第一介质层的第二开口；
所述第二干法刻蚀之后，继续以所述硬掩模层为掩模进行第三干法刻蚀，以在所述第一介质层内形成露出所述固定电极的第三开口，在所述第三干法刻蚀的同时，所述硬掩模层被刻蚀去除，且所述第二介质层中第一开口的侧壁被刻蚀，使得第一开口的底部露出所述半导体材料层；
所述第三干法刻蚀之后，以所述第二介质层为掩模对半导体材料层进行第四干法刻蚀，以至少使部分深度的第二开口口径增大，所述第二介质层内的第一开口、所述半导体材料层内的第二开口、以及所述第一介质层内的第三开口构成接触孔。
2.根据权利要求1所述的形成方法，其特征在于，所述第三干法刻蚀包括：
刻蚀部分厚度的第一介质层；
重复所述刻蚀部分厚度的第一介质层步骤，直至露出所述固定电极；
每次所述刻蚀部分厚度的第一介质层步骤后进行清洗，以去除所述刻蚀部分厚度的第一介质层步骤中所产生的聚合物。
3.根据权利要求1所述的形成方法，其特征在于，所述第二干法刻蚀之后、所述第三干法刻蚀之前，还包括：进行清洗，以去除所述第二干法刻蚀步骤中所产生的聚合物。
4.根据权利要求1所述的形成方法，其特征在于，所述第一介质层、第二介质层均为氧化硅层；
所述硬掩模层为氧化硅层，或者，所述硬掩模层为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构。
5.根据权利要求1或4所述的形成方法，其特征在于，所述半导体材料层的材料为掺杂的多晶硅。
6.根据权利要求4所述的形成方法，其特征在于，所述硬掩模层为氮化硅层、及位于氮化硅层上方的氧化硅层的叠层结构，所述第一干法刻蚀包括：
利用包括C4F8和O2、且C4F8与O2流量之比大于等于1的刻蚀气体，对所述硬掩模层中的氧化层进行干法刻蚀，直至露出所述硬掩模层中的氮化硅层；
对所述硬掩模层中的氮化硅层进行干法刻蚀，直至露出所述第二介质层；
利用包括C4F8和O2、且C4F8与O2流量之比大于等于1的刻蚀气体，对所述第二介质层进行干法刻蚀，直至露出所述半导体材料层。
7.根据权利要求1所述的形成方法，其特征在于，所述部分深度与半导体材料层厚度之比大于1：7。
8.根据权利要求1所述的形成方法，其特征在于，还包括：向所述接触孔内填充导电材料，以形成接触插塞。
9.根据权利要求8所述的形成方法，其特征在于，所述导电材料为钨。
10.根据权利要求1所述的形成方法，其特征在于，所述MEMS器件为惯性传感器、麦克风、光调制器或晶体振荡器。
11.一种MEMS器件的接触插塞，其特征在于，所述MEMS器件包括：
具有检测电路、及与所述检测电路电连接的固定电极的基底；
覆盖所述固定电极及基底的第一介质层；
覆盖所述第一介质层并用于形成所述可动电极的半导体材料层；
覆盖所述半导体材料层的第二介质层；
所述接触插塞包括：
位于所述第二介质层、半导体材料层及第一介质层内、并露出所述固定电极的接触孔，所述接触孔包括：位于所述第二介质层内的第一开口；位于所述半导体材料层内的第二开口；位于所述第一介质层内的第三开口，所述第一开口口径大于第三开口口径，所述第二开口口径等于第一开口口径，或者，沿着从所述第一开口至第三开口的方向，部分深度的第二开口口径等于第一开口口径、剩下深度的第二开口口径等于第三开口口径；
填充于所述接触孔内的导电材料。
12.根据权利要求11所述的接触插塞，其特征在于，所述部分深度与半导体材料层厚度之比大于1：7。
13.根据权利要求11所述的接触插塞，其特征在于，所述导电材料为钨。
14.根据权利要求11所述的接触插塞，其特征在于，所述MEMS器件为惯性传感器、麦克风、光调制器或晶体振荡器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310585822.6A CN104649214B (zh) | 2013-11-19 | 2013-11-19 | Mems器件的接触插塞及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310585822.6A CN104649214B (zh) | 2013-11-19 | 2013-11-19 | Mems器件的接触插塞及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104649214A true CN104649214A (zh) | 2015-05-27 |
| CN104649214B CN104649214B (zh) | 2016-03-16 |
Family
ID=53240935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310585822.6A Active CN104649214B (zh) | 2013-11-19 | 2013-11-19 | Mems器件的接触插塞及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104649214B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104834085A (zh) * | 2015-05-29 | 2015-08-12 | 京东方科技集团股份有限公司 | Mems光阀及其制作方法、显示装置 |
| CN105460887A (zh) * | 2015-12-17 | 2016-04-06 | 中国科学院苏州纳米技术与纳米仿生研究所 | 图形化多孔硅的制备方法 |
| CN112384469A (zh) * | 2018-07-11 | 2021-02-19 | 罗伯特·博世有限公司 | 用于具有倾斜光学窗的微机械设备的制造方法和具有倾斜光学窗的微机械设备 |
| CN113203769A (zh) * | 2021-04-15 | 2021-08-03 | 电子科技大学 | 一种高气密性的微型热导检测器及其制作方法 |
| WO2022042019A1 (zh) * | 2020-08-26 | 2022-03-03 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
| CN116053203A (zh) * | 2023-03-07 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 互连结构的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601721A (zh) * | 2003-09-28 | 2005-03-30 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的倾斜镶嵌内连接结构的形成方法 |
| JP2012040619A (ja) * | 2010-08-13 | 2012-03-01 | New Japan Radio Co Ltd | 容量型ｍｅｍｓセンサおよびその製造方法 |
| JP2012161855A (ja) * | 2011-02-03 | 2012-08-30 | Panasonic Corp | 静電容量型ｍｅｍｓデバイス |
| CN102903628A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN102956541A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种形成铜互连的方法 |
-
2013
- 2013-11-19 CN CN201310585822.6A patent/CN104649214B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601721A (zh) * | 2003-09-28 | 2005-03-30 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的倾斜镶嵌内连接结构的形成方法 |
| JP2012040619A (ja) * | 2010-08-13 | 2012-03-01 | New Japan Radio Co Ltd | 容量型ｍｅｍｓセンサおよびその製造方法 |
| JP2012161855A (ja) * | 2011-02-03 | 2012-08-30 | Panasonic Corp | 静電容量型ｍｅｍｓデバイス |
| CN102903628A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN102956541A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种形成铜互连的方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104834085A (zh) * | 2015-05-29 | 2015-08-12 | 京东方科技集团股份有限公司 | Mems光阀及其制作方法、显示装置 |
| CN104834085B (zh) * | 2015-05-29 | 2017-04-26 | 京东方科技集团股份有限公司 | Mems光阀及其制作方法、显示装置 |
| CN105460887A (zh) * | 2015-12-17 | 2016-04-06 | 中国科学院苏州纳米技术与纳米仿生研究所 | 图形化多孔硅的制备方法 |
| CN105460887B (zh) * | 2015-12-17 | 2017-10-24 | 中国科学院苏州纳米技术与纳米仿生研究所 | 图形化多孔硅的制备方法 |
| CN112384469A (zh) * | 2018-07-11 | 2021-02-19 | 罗伯特·博世有限公司 | 用于具有倾斜光学窗的微机械设备的制造方法和具有倾斜光学窗的微机械设备 |
| CN112384469B (zh) * | 2018-07-11 | 2023-08-25 | 罗伯特·博世有限公司 | 用于具有倾斜光学窗的微机械设备的制造方法和具有倾斜光学窗的微机械设备 |
| WO2022042019A1 (zh) * | 2020-08-26 | 2022-03-03 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
| US11800700B2 (en) | 2020-08-26 | 2023-10-24 | Changxin Memory Technologies, Inc. | Memory and its manufacturing method |
| CN113203769A (zh) * | 2021-04-15 | 2021-08-03 | 电子科技大学 | 一种高气密性的微型热导检测器及其制作方法 |
| CN116053203A (zh) * | 2023-03-07 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 互连结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104649214B (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104649214B (zh) | Mems器件的接触插塞及其形成方法 | |
| US11130670B2 (en) | MEMS devices with an element having varying widths | |
| TWI640061B (zh) | 使用犧牲層上平坦表面以整合互補金屬氧化物半導體裝置以及微機電系統裝置的方法 | |
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| US9463975B2 (en) | MEMS capacitive pressure sensors | |
| US20170073213A1 (en) | Comb MEMS Device and Method of Making a Comb MEMS Device | |
| JP6738187B2 (ja) | 積層体中に微小電気機械構造を製造する方法及び微小電気機械構造を備える相応の電子素子 | |
| CN104249991B (zh) | Mems器件及其制作方法 | |
| CN104280161B (zh) | 压力传感器及其形成方法 | |
| JP2002301695A (ja) | 精密機械的な構造要素、及びその製造方法 | |
| US10800649B2 (en) | Planar processing of suspended microelectromechanical systems (MEMS) devices | |
| EP2751022B1 (en) | Mems device anchoring | |
| CN102030307B (zh) | 微机械构件的制造方法和微机械构件 | |
| TW201727780A (zh) | 微機電系統封裝之製造方法 | |
| CN104609359B (zh) | 电容式mems惯性传感器的形成方法 | |
| JP6282227B2 (ja) | 犠牲スラブを用いて幅広のトレンチを形成する方法 | |
| US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
| US11374000B2 (en) | Trench capacitor with lateral protrusion structure | |
| CN113086939A (zh) | 微机电系统装置、其制法与使用其的整合式微机电系统 | |
| US11572271B2 (en) | Method for manufacturing an etch stop layer and MEMS sensor comprising an etch stop layer | |
| CN110116983B (zh) | Mems器件及其制备方法 | |
| JP5812558B2 (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
| CN105336669A (zh) | 一种制作半导体器件的方法 | |
| US7510894B2 (en) | Post-logic isolation of silicon regions for an integrated sensor | |
| CN110116984B (zh) | Mems器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |