CN103839920A - 用于具有掺杂浓度水平梯度的互连结构的铜种子层 - Google Patents

用于具有掺杂浓度水平梯度的互连结构的铜种子层 Download PDF

Info

Publication number
CN103839920A
CN103839920A CN201310482454.2A CN201310482454A CN103839920A CN 103839920 A CN103839920 A CN 103839920A CN 201310482454 A CN201310482454 A CN 201310482454A CN 103839920 A CN103839920 A CN 103839920A
Authority
CN
China
Prior art keywords
metal
seed layer
layer
groove
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310482454.2A
Other languages
English (en)
Inventor
牛成玉
A·H·西蒙
黄洸汉
Y-Y·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
International Business Machines Corp
Original Assignee
STMicroelectronics lnc USA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA, International Business Machines Corp filed Critical STMicroelectronics lnc USA
Publication of CN103839920A publication Critical patent/CN103839920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在电介质层中开出沟槽。然后使用阻挡层和金属种子层对所述沟槽加衬。所述金属种子层被非均匀掺杂且呈现出根据沟槽深度而变化的垂直掺杂梯度。然后利用金属填料来填充所述沟槽。然后在金属填充的沟槽之上沉积电介质帽层。然后，来自非均匀掺杂的金属种子层的掺杂剂迁移到所述金属填充的沟槽和所述电介质帽层之间的界面处，以形成自对准金属帽。

Description

用于具有掺杂浓度水平梯度的互连结构的铜种子层
技术领域
本公开涉及用于制造集成电路的方法，并且更具体而言，涉及一种制造集成电路的互连结构的金属种子层的方法。
背景技术
用于形成集成电路中的互连结构(诸如金属线、通孔和其他互连部)的大马士革工艺和双大马士革工艺对本领域技术人员是熟知的。这些工艺通常要求在晶片表面上方(包括在需要金属互连结构的位置处产生的任意沟槽结构的底部和侧壁上)形成金属种子层。需要种子层以便提供低阻电路径，所述低阻电路径支持在待完成的晶片表面上方的后续的均匀金属电镀。金属电镀工艺填充加衬沟槽结构，并且限定生成的用于集成电路的金属化层的互连结构。
现在参见图1A-图1F(未按比例绘制)，其示出根据现有技术的用于形成集成电路的金属化互连结构的处理步骤。已知的大马士革工艺可以一般性地描述如下：如图1A所示，形成晶片10，晶片10包括半导体衬底12，半导体衬底12包括形成在衬底(未示出)中和/或上的集成电路器件、位于衬底之上的预金属电介质(PMD)层14和诸如延伸通过PMD层到达集成电路器件的钨插塞等的多个电接触元件16。例如使用化学机械抛光(CMP)来将预金属电介质(PMD)层14平坦化，来提供用于支持集成电路器件的金属化层的平坦表面。接着，在PMD层14之上提供低k金属间电介质层18(图1B)，电介质层18例如由多层结构形成，该多层结构包括低k层和一个或多个掩膜层(例如，包括TEOS掩膜和氮化钛掩膜)。该低k金属间电介质层18也被平坦化。然后，沟槽20形成为延伸到低k金属间电介质层18中以及可能穿通低k金属间电介质层18(图1C)。沟槽20被提供在互连结构所处的位置处，并且在一种优选实施方式中，将具有足以暴露下接电接触元件16的底表面的深度。然后在晶片(包括在低k金属间电介质层18的顶部之上和在沟槽20的侧壁以及底部上)上进行扩散阻挡层22的匀厚形成(图1D)。该扩散阻挡层22用来阻挡随后沉积的用于互连结构的金属原子迁移到低k金属间电介质层中，以及阻挡污染物从低k金属间电介质层反向扩散到互连结构中。接着，在扩散阻挡层22上方使用任意合适的沉积工艺(诸如溅射)，在晶片上形成金属种子层24(图1E)。种子层24覆盖低k金属间电介质层18的顶表面上的以及沟槽20的侧部和底部上的扩散阻挡层22。可选地，金属衬垫层(未示出)可以沉积在扩散阻挡层22和金属种子层24之间。更为可选地，可以执行种子层回刻蚀(未示出)以减少在沟槽20的顶角处悬置的金属。然后，在晶片上执行电镀工艺，以使得沟槽20的剩余开出部分被金属26填充(图1E)。电镀的金属也可以产生在晶片的顶部之上。然后，执行化学机械抛光(CMP)以去除扩散阻挡层22的过量部分和不想要的部分、位于沟槽外部的金属种子层22和电镀金属26(图1G)。抛光操作还为晶片提供了适于进一步的集成电路加工的平坦顶表面。作为所述进一步加工的一部分，可以在平坦顶表面上沉积电介质层覆盖层28以保护低k金属间电介质层和金属层以及形成金属线和互连的材料(图1H)。
然后，可以根据需要重复图1B-1H的工艺，以形成用于集成电路器件的附加金属化层。在本文中，应理解到下方的电接触元件16由此可以包括下方的金属化层的金属填充的沟槽，并且电介质帽层28由此可以包括在低k金属间电介质层18内的层中的一个。
选择用于金属种子层24和电镀金属26的金属通常是铜。扩散阻挡层22通常是氮化钽。当然，应理解到也可以选取其他材料作为代替。
本领域中已知，将掺杂剂材料添加到在金属种子层24的沉积中所使用的铜溅射靶(即，溅射靶由铜与其他材料合金形成)。例如，掺杂剂可以包括锰(Mn)或铝(A1)。添加的掺杂剂材料通常基本上均匀地遍布沉积的铜种子层24分布。换句话说，参考图3中的实心线302，存在与金属种子层24的沟槽深度有关的相对均匀的掺杂浓度。
在用来形成电介质帽层28的高温工艺中，以及在进一步的其他热循环和与完成集成电路制造相关的处理操作(诸如添加进一步的金属化层)中，本领域技术人员可以理解，所添加的掺杂剂物种可以从铜种子层24迁移，并且扩散经过电镀铜金属26，以形成位于填充沟槽20的电介质帽层28和电镀铜金属26之间的界面30处的对准金属帽。期望较高比例的添加的掺杂剂物种从种子层24迁移到填充沟槽20的电介质帽层28和电镀金属26之间的界面30，这是因为该界面易于成为可以导致电路故障的铜电迁移的开始区域。然而，并非小比例的添加的掺杂剂物种(尤其是在沟槽20底部附近的铜种子层24中的掺杂剂物种)难以成功迁移到用于自对准金属帽的界面30区域。此类失败的原因包括：迁移距离过长，迁移时间过短，并且在电镀金属26填充在沟槽20底部附近的过程中可能存在掺杂剂物种俘获位置。被俘获的或者没有成功迁移的掺杂剂物种可以显著影响后续的铜粒生长并造成铜线电阻的不可接受的增加。
由此，期望朝着界面30来隔离掺杂剂物种。隔离失败可以导致较短的电迁移寿命和增加的金属线电阻。掺杂种族在种子层中保留或者离开所述界面影响铜粒生长，导致出现具有高电阻的铜微结构。
由于半导体处理工艺进展到更精细的几何图案，电镀铜线26填充部和电介质帽层28之间的界面30对确保令人满意的可靠性性能而言提出了重要挑战。具有以下的种子层形成工艺将是有利的：所述种子层形成工艺支持将掺杂剂物种从种子层24至界面30更好地隔离，以便在不存在充分势垒或粘合层的位置处形成自对准金属帽。
发明内容
在一个实施例中，一种工艺包括：在电介质层中开出沟槽；使用阻挡层对沟槽加衬；使用金属种子层对沟槽加衬，其中所述金属种子层被非均匀掺杂，并且呈现出根据沟槽深度而变化的垂直掺杂梯度；以及利用金属填料来填充所述沟槽。
在一个实施例中，一种装置包括：形成在电介质层中的沟槽；使用阻挡层对沟槽加衬；使用金属种子层对沟槽加衬，其中所述金属种子层具有非均匀的掺杂浓度且呈现出根据沟槽深度而变化的垂直掺杂梯度；以及填充所述沟槽的金属填料。
在一个实施例中，一种溅射室体包括：壳体；所述壳体的入口，被配置成接收处理气体；溅射靶，由金属材料形成且具有小于约0.5％的掺杂浓度；RF线圈，由所述金属材料形成且具有超过约0.5％的掺杂浓度；以及基座，所述基座被配置成支持所述壳体内的集成电路晶片。
附图说明
为了更好地理解实施例，将附图作为示例的形式来进行参考，在附图中：
图1A至图1H示出根据现有技术的用于形成集成电路的金属互连结构的处理步骤：
图2A至图2I示出用于形成集成电路的金属互连结构的处理步骤；
图3是示出金属种子层的根据沟槽深度的掺杂浓度的图；
图4A至图4E示出用于形成非均匀掺杂金属种子层的处理步骤；以及
图5是适于实施上述用于形成非均匀掺杂金属种子层的工艺的溅射室的图。
具体实施方式
现在参见示出用于形成集成电路的金属互连结构的处理步骤的图2A-图2I(未按比例绘制)。如图2A所示，形成晶片110，晶片110包括：半导体衬底112，其包括形成在衬底(未示出)上和/或中的集成电路器件；位于衬底之上的预金属电介质(PMD)层114和诸如钨插塞之类的多个电接触元件116，其延伸通过PMD层以达到集成电路器件。使用例如化学机械抛光(CMP)来将预金属电介质(PMD)层114平坦化，来提供用于支持集成电路器件的金属化层的平坦表面。接着，在PMD层114之上提供低k金属间电介质层118(图2B)，电介质层118例如是由包括低k层和一个或多个掩膜层(例如，包括TEOS掩膜和氮化钛掩膜)的多层结构形成。该低k金属间电介质层118也被平坦化。然后，形成延伸进入且可能通过低k金属间电介质层118的沟槽120(图2C)。沟槽120被提供在互连结构所处的位置处，例如暴露下方电接触元件116的顶表面。然后，进行扩散阻挡层122的匀厚形成(图2D)。扩散阻挡层122用来阻挡后续沉积的、用于互连结构的金属原子迁移进入所述低k金属间电介质层，以及在反方向阻挡污染物从低k金属间电介质层扩散到互连结构中。
接着，使用用于在扩散阻挡层122之上溅射金属的单一沉积工艺，将金属种子层124形成在晶片上(图2E)。该种子层覆盖在低k金属间电介质层118的顶表面上以及在沟槽120的底部和侧壁上的扩散阻挡层122。尽管现有技术工艺(使用常规技术如图1所示的沉积)的金属种子层24是不掺杂的或者是基本均匀地掺杂(例如，利用锰Mn或铝A1)，但是图2E中的金属种子层124是非均匀地掺杂且实际上唯一地呈现出垂直掺杂梯度(即，金属种子层124中的掺杂剂物种的浓度根据深度减少而变化)。图2E中的金属种子层124的密集点处示出了垂直掺杂梯度，其中掺杂剂物种的较高浓度呈现在低k金属间电介质层118的顶表面上以及在沟槽120的顶部处及其附近，而在沟槽120的底部或其附近处的金属种子层124中几乎不存在掺杂剂。
现在参见图3，图3示出了金属种子层124的根据沟槽深度的掺杂浓度300。作为比较，也示出现有技术的用于金属种子层24的根据沟槽深度的相对均匀的掺杂浓度302(图1E)。作为示例性实施方式，相对均匀的掺杂浓度302可以处于或大约为0.5％，而非均匀掺杂浓度300的梯度可以从在沟槽底部的约0％延伸至在沟槽顶部的约5％至10％。沟槽深度例如可以是约100nm至200nm，并且更具体为约150nm。
可选地，金属线层(未示出)可以沉积在扩散阻挡层122和金属种子层124之间。
非均匀掺杂的金属种子层124的形成可以通过使用图4A至图4E中示出的工艺来完成(未按比例绘制)。在图4A中，金属层124(1)沉积在扩散阻挡层122之上。金属层124(1)优选为纯铜层。可替选地，金属层124(1)可以被非常轻且均匀地掺杂(例如，掺杂浓度为0.5％或更少)。这种金属层124(1)包括初始铜种子层，所述初始铜种子层优选为在基本垂直方向(如点线箭头所示)上以本领域技术人员公知的方式从铜溅射靶400开始沉积。溅射靶400优选为纯铜，但是也可以被非常轻地掺杂(例如，掺杂浓度为0.5％或更少)。
金属层124(1)通常在其沉积中没有呈现出均匀的厚度，并且在沟槽120的顶部附近将包括悬置区域224。在图4B中，执行回刻蚀来去除悬置区域224，从而留下具有更均匀厚度的金属层124(2)。可以理解，悬置回刻蚀步骤的执行是可选地，并且在金属层124(1)的沉积厚度可以更均匀控制的情况下或者沟槽120的纵横比相对较低的情况下或者在沟槽120的宽度相对较大的情况下，可以不需要悬置回刻蚀步骤。例如通过使用带正电的铜离子(通过铜溅射靶400附近的自离子化等离子体而产生)和/或氩离子(通过被提供给位于铜溅射靶400和晶片110衬底112之间的RF线圈402的RF功率(来自电源404)而产生)来完成回刻蚀工艺，所述离子被负晶片偏置电压(通过电源406施加)加速。具有能量的离子用来去除位于沟槽120顶部的铜悬置区域224，由此提供支持后续处理步骤的更大的间隙开口408。
在图4C中，金属层124(3)沉积在金属层124(2)之上。金属层124(3)是掺杂铜的层(例如，具有超过0.5％的掺杂浓度，并且例如具有在范围从0.5％至10％的掺杂浓度，更具体为在从5％至10％的范围内)。金属层124(3)被沉积为主要(且可能是排他地)来自RF线圈402的溅射体。为了支持掺杂铜层124(3)的溅射沉积，RF线圈402被提供为铜线圈，其被掺杂具有远超0.5％的掺杂浓度。可以使用RF线圈402来代替溅射靶400作为溅射源，例如，通过适当配置电源404供给的电力。因为用于掺杂铜沉积的溅射靶是代替溅射靶400的RF线圈402，溅射沉积具有角取向(即，虚线箭头所示的非垂直方向)且主要出现在晶片110的顶部上、沟槽120的顶角处和沟槽侧壁的顶部。即使有沉积，也是非常少的沉积出现在沟槽底部或沟槽侧壁底部。非垂直方向沉积例如可以具有从晶片表面测量的20至60度的角度，通过将RF线圈402相对于晶片来布置而确定非垂直方向沉积。
由于金属层124(3)和金属层124(2)都是铜层，因此图4C中所示的分层区分并非表示实际结构而是更具体地表示处理操作。实际上，金属层124(2)和124(3)可以合并。合并的金属层124(2)和124(3)将不会呈现均匀的厚度，并且将包括在沟槽120顶部附近的悬置区域。此外，合并的金属层124(2)和124(3)将呈现不均匀的掺杂浓度，其中在合并的金属层中出现的掺杂浓度根据沟槽深度而减少。
在图4D中，执行回刻蚀来去除悬置区域226，从而留下具有更均匀厚度的金属层124(4)。可以理解，悬置回刻蚀步骤的执行是可选地。例如通过使用带正电的铜离子(通过铜溅射靶附近的自离子化等离子体而产生)和/或氩离子(通过被提供给位于铜溅射靶400和晶片110衬底112之间的RF线圈402的RF功率(来自电源404)而产生)来完成回刻蚀工艺，所述离子被负晶片偏置电压(来自电源406)加速。具有能量的离子用来去除位于沟槽120顶部的铜悬置区域226，由此提供用于后续处理步骤的更大的间隙开口408。另外，或者可替选地，可以执行热回流或离子辅助回流来开出沟槽120的顶部。
根据需要可以多次重复图4C和图4D所示的处理步骤，以产生具有期望掺杂水平、覆盖分布和/或厚度的非均匀掺杂的金属种子层124。这种非均匀掺杂的金属种子层124如图2E所示。
在图4E中，金属层124(5)可选地沉积在非均匀掺杂的金属层124(4)上方。金属层124(5)优选为纯铜层。可替选地，金属层124(5)可以被非常轻地掺杂(例如，掺杂浓度为0.5％或更少)。这种金属层124(5)包括最终铜闪层，所述最终铜闪层优选为在基本垂直方向(如点线箭头所示)以本领域技术人员公知的方式从铜溅射靶400开始沉积。溅射靶400优选为纯铜，但是也可以被非常轻地掺杂(例如，掺杂浓度为0.5％或更少)。这种可选的最终铜闪层用来覆盖沟槽120中的区域，由于先前执行的回刻蚀和回流操作的效果，所述沟槽120可以具有边缘处的铜种子。这完成图2E中所示的金属种子层的形成。
再次参见图2A至图2I。然后，在晶片上执行电镀工艺，以利用金属126填充沟槽120的剩余开口部分(图2F)。电镀金属也出现在晶片的顶部之上。然后，执行化学机械抛光(CMP)，以去除扩散阻挡层122、金属种子层124和电镀金属126的位于沟槽以外的过量和不需要的部分(图2G)。抛光操作还为准备进行进一步集成电路处理的晶片提供了平坦的顶表面。作为进一步处理的一部分，可以在平坦顶表面上沉积电介质帽层128，以保护低k金属间电介质层和金属层以及形成的金属线和互连的材料(图2H)。
然后，可以根据需要来重复图2B至图2H的工艺，以形成用于集成电路器件的附加金属化层。在本文中，可以理解，下方的电接触元件116因此可以包括下方金属化层的填充沟槽，而电介质帽层128因此可以包括在低k金属间电介质层118以内的层中的一个。
用来形成电介质帽层128的高温工艺的效果以及与完成集成电路制造相关的其他热循环和处理操作(诸如添加进一步的金属化层)的效果，造成掺杂剂物种从非均匀掺杂的种子层124朝着在电介质帽层128与填充沟槽120的电镀金属126之间的界面130迁移。这种迁移形成自对准的金属帽132(图2I)。因为，非均匀掺杂的种子层124具有呈现接近沟槽120的顶部的较高掺杂剂浓度的掺杂梯度，掺杂剂物种具有到达用于自对准金属帽132的界面位置处的较短的迁移距离。此外，掺杂物种在完全迁移至界面130之前几乎不可能被俘获。结果，包括图2I所示结构的集成电路相对于图1H所示的实施例具有更少的铜衬垫电阻、界面处的势垒或粘合层的更好形成以及更好的可靠性(较低的电路故障率)。
选择用于金属种子层124和电镀金属126的金属通常为铜。扩散阻挡层122通常是氮化钽。掺杂剂物种可以包括锰(Mn)或铝(A1)。
虽然结合大马士革工艺进行了描述，但是应理解本文所描述的用于形成非均匀掺杂种子层124的方法同样适应于双大马士革工艺以及本领域中已知的利用金属材料来填充集成电路器件中的沟槽类结构的工艺。
现在参考图5(未按比例绘制)，其中示出适用于实施上述用于形成非均匀掺杂的金属种子层的工艺的溅射室的图。氩气源500通过流量控制器502将氩气供给到室504的内部。氩气用作溅射操作期间的溅射工作气体，或者用作刻蚀操作期间的溅射刻蚀气体。室504还包括铜溅射靶506。靶506优选为纯铜，但是也可以包括非常轻的掺杂剂(例如，小于0.5％)。第一电源508例如是DC电源，将负电压施加给靶506以将氩气激发成等离子体。铜靶506可以被配置成用来自持溅射。带正电的氩离子被吸附到负偏置的靶506，并产生垂直方向的铜溅射520。溅射的铜沉积在晶片510上。晶片510通过基架或卡盘(chuck)512来支持。RF线圈514缠绕在靶506和卡盘512之间的晶片510正上方的区域。第二电源514耦合到RF线圈514。在常规操作中，第二电源514在刻蚀期间将高频RF信号(例如，约2MHz)供给到RF线圈514，以产生氩等离子体。如上所述，RF线圈514由掺杂铜形成，并且与附加的溅射操作一起使用来在晶片510的特定部分上沉积垂直梯度掺杂的铜层。掺杂剂完全超过0.5％。为此，第二电源514交替将负电压和RF功率施加到RF线圈514，以将氩激发成等离子体，并且造成晶片510上的掺杂铜的非垂直方向的溅射522。偏置RF电源518将卡盘512电偏置。当等离子体使用任意上述的技术发展到晶片510之上时，卡盘512上的RF偏压从等离子体吸引并加速离子到晶片510。在溅射沉积期间，吸引的离子是分别从靶506或RF线圈514溅射而来的铜离子或掺杂铜离子。可替选地，被吸引的离子是在刻蚀晶片510时使用的氩离子。
因而，将注意到，溅射室可以用于常规来自靶506的溅射以及来自RF线圈514的有方向的掺杂铜溅射和进一步的回刻蚀操作。因而，这里描述的处理步骤可以在单个工艺室中执行而无需打破密封。
形成非均匀单子金属种子层124的优势在于：a)来自存在于种子层中的掺杂物种的最小的铜粒生长代价；b)来自种子层的掺杂物种与诸如界面之类的目的区域的更容易的隔离(即迁移)；c)使用相同工艺设备(室)来改变铜种子层的掺杂水平的灵活性；以及d)在不同金属层上呈现具有不同掺杂特性的种子层的能力，例如，在相同金属化层上的纯铜种子层和在其他层上的掺杂铜种子层，或者，在一个金属化层上的第一掺杂浓度和在其他层上的不同的掺杂浓度。
通过示例提供了上述描述，非限制性例子示例出本发明的示例性实施例的完整和说明性的描述。然而，结合上述描述在结合附图和所附权利要求进行阅读时，各种改型和改进对本领域技术人员是明显的。然而，在本发明的教导下的所有的这种和类似的改型仍将落入所附权利要求限定的本发明的范围内。

Claims (26)

1.一种方法，包括：
在电介质层中开出沟槽；
使用阻挡层对所述沟槽加衬；
使用金属种子层对所述沟槽加衬，其中所述金属种子层被非均匀掺杂并且呈现出根据沟槽深度而变化的垂直掺杂梯度；以及
利用金属填料来填充所述沟槽。
2.根据权利要求1所述的方法，其中所述沟槽与集成电路的互连结构相关联。
3.根据权利要求1所述的方法，其中所述阻挡层由氮化钽形成。
4.根据权利要求1所述的方法，其中所述金属种子层包括铜。
5.根据权利要求4所述的方法，其中所述金属种子层的掺杂剂材料选自由锰和铝组成的组。
6.根据权利要求1所述的方法，其中使用所述金属种子层对所述沟槽加衬包括：
a)在基本垂直的沉积方向上，沉积具有小于0.5％的掺杂浓度的初始金属种子层；
b)在非垂直角度的沉积方向上，沉积具有超过0.5％的掺杂浓度的掺杂金属种子层，使得掺杂金属种子层的沉积至少主要在所述沟槽的上部。
7.根据权利要求6所述的方法，还包括：重复a)沉积和b)沉积。
8.根据权利要求6所述的方法，还包括：c)在基本垂直的沉积方向上，沉积具有小于0.5％的掺杂浓度的最终金属种子层。
9.根据权利要求6所述的方法，其中超过0.5％的掺杂浓度处于大于0.5％至10％的范围内。
10.根据权利要求1所述的方法，还包括在金属填充的所述沟槽之上沉积电介质帽层。
11.根据权利要求10所述的方法，还包括：将掺杂剂从所述非均匀掺杂金属种子层迁移到在所述金属填充的沟槽与所述电介质帽层之间的界面处，以形成自对准金属帽。
12.一种装置，包括：
形成在电介质层中的沟槽；
对所述沟槽加衬的阻挡层；
对所述沟槽加衬的金属种子层，其中所述金属种子层具有非均匀的掺杂浓度并且呈现出根据沟槽深度而变化的垂直掺杂梯度；以及
填充所述沟槽的金属填料。
13.根据权利要求12所述的装置，其中金属填充的所述沟槽限定集成电路的互连结构。
14.根据权利要求12所述的装置，其中所述阻挡层由氮化钽形成。
15.根据权利要求12所述的装置，其中所述金属种子层包括铜。
16.根据权利要求15所述的装置，其中所述金属种子层的掺杂剂材料选自由锰和铝组成的组。
17.根据权利要求12所述的装置，其中所述金属种子层包括：
具有掺杂浓度小于0.5％的初始金属种子层；以及
至少主要在所述沟槽的上部的具有超过0.5％的掺杂浓度的掺杂金属种子层。
18.根据权利要求17所述的装置，还包括：具有小于0.5％的掺杂浓度的最终金属种子层。
19.根据权利要求17所述的装置，其中超过0.5％的掺杂浓度处于大于0.5％至10％的范围内。
20.根据权利要求12所述的装置，还包括在金属填充的所述沟槽之上形成的电介质帽层。
21.根据权利要求20所述的装置，还包括自对准金属帽，所述自对准金属帽通过从所述非均匀掺杂金属种子层迁移而来的掺杂剂而在金属填充的所述沟槽与所述电介质帽层之间的界面处形成。
22.一种溅射室，包括：
壳体；
所述壳体的入口，被配置成接收处理气体；
溅射靶，由金属材料形成并且具有小于约0.5％的掺杂浓度；
RF线圈，由所述金属材料形成并且具有超过约0.5％的掺杂浓度；以及
基座，所述基座被配置成支持所述壳体内的集成电路晶片。
23.根据权利要求22所述的室，其中所述RF线圈的超过约0.5％的掺杂浓度处于大于0.5％至10％的范围内。
24.根据权利要求22所述的室，其中所述金属材料包括铜。
25.根据权利要求24所述的室，其中掺杂剂材料选自由锰和铝组成的组。
26.根据权利要求22所述的室，其中所述RF线圈被配置成作为附加的溅射靶来工作，用于在所述集成电路晶片的表面上溅射沉积掺杂的所述金属材料。
CN201310482454.2A 2012-11-20 2013-10-09 用于具有掺杂浓度水平梯度的互连结构的铜种子层 Pending CN103839920A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/682,162 US8729702B1 (en) 2012-11-20 2012-11-20 Copper seed layer for an interconnect structure having a doping concentration level gradient
US13/682,162 2012-11-20

Publications (1)

Publication Number Publication Date
CN103839920A true CN103839920A (zh) 2014-06-04

Family

ID=50692227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310482454.2A Pending CN103839920A (zh) 2012-11-20 2013-10-09 用于具有掺杂浓度水平梯度的互连结构的铜种子层

Country Status (2)

Country Link
US (1) US8729702B1 (zh)
CN (1) CN103839920A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465499A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种改善电迁移特性的方法
CN105845620A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法、半导体器件及电子装置
CN106410002A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 包括扩散阻挡层的多层结构体、包括其的器件和电子器件
CN106783778A (zh) * 2017-01-17 2017-05-31 中芯长电半导体（江阴）有限公司 塑封材料过孔及其填充方法
CN107731703A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 一种互连结构及其制作方法和半导体器件的制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235674B2 (en) * 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes
US9754891B2 (en) 2015-09-23 2017-09-05 International Business Machines Corporation Low-temperature diffusion doping of copper interconnects independent of seed layer composition
WO2021080726A1 (en) * 2019-10-21 2021-04-29 Applied Materials, Inc. Method of depositing layers
US11725270B2 (en) * 2020-01-30 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. PVD target design and semiconductor devices formed using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358840B1 (en) * 2000-09-06 2002-03-19 Advanced Micro Devices, Inc. Forming and filling a recess in interconnect with alloy to minimize electromigration
CN1547770A (zh) * 2002-01-18 2004-11-17 ض� 掺杂碳和硅的铜互连
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法
CN1575518A (zh) * 2001-09-26 2005-02-02 应用材料有限公司 阻挡层和籽层的集成
US20090321935A1 (en) * 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7026714B2 (en) 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7396755B2 (en) 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US20080190760A1 (en) 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
US7704886B2 (en) 2008-02-14 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step Cu seed layer formation for improving sidewall coverage
US8252690B2 (en) 2008-02-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. In situ Cu seed layer formation for improving sidewall coverage
US7772123B2 (en) 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358840B1 (en) * 2000-09-06 2002-03-19 Advanced Micro Devices, Inc. Forming and filling a recess in interconnect with alloy to minimize electromigration
CN1575508A (zh) * 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法
CN1575518A (zh) * 2001-09-26 2005-02-02 应用材料有限公司 阻挡层和籽层的集成
CN1547770A (zh) * 2002-01-18 2004-11-17 ض� 掺杂碳和硅的铜互连
US20090321935A1 (en) * 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465499A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种改善电迁移特性的方法
CN105845620A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法、半导体器件及电子装置
CN106410002A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 包括扩散阻挡层的多层结构体、包括其的器件和电子器件
CN106783778A (zh) * 2017-01-17 2017-05-31 中芯长电半导体（江阴）有限公司 塑封材料过孔及其填充方法
CN106783778B (zh) * 2017-01-17 2023-06-06 盛合晶微半导体(江阴)有限公司 塑封材料过孔及其填充方法
CN107731703A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 一种互连结构及其制作方法和半导体器件的制作方法

Also Published As

Publication number Publication date
US8729702B1 (en) 2014-05-20
US20140138832A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103839920A (zh) 用于具有掺杂浓度水平梯度的互连结构的铜种子层
TWI502646B (zh) 鈷金屬障壁層
CN104425367B (zh) 硅化物形成中的双层金属沉积
US8053861B2 (en) Diffusion barrier layers
KR20230026514A (ko) 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
CN107039372B (zh) 半导体结构及其形成方法
KR101857915B1 (ko) 상호접속 구조물 및 상호접속 구조물의 형성 방법
US9553189B2 (en) Self-aligned silicide formation on source/drain through contact via
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
CN103839882A (zh) 用于互连结构的夹入式扩散阻挡和金属衬垫
CN107112218A (zh) Iii‑n器件中的凹陷欧姆接触
TW201344843A (zh) 於積體電路設備上形成銅基導電結構之方法
TW200931535A (en) Implantation of multiple species to address copper reliability
CN101877328A (zh) 用于制造导电连接的方法
CN104995739B (zh) 碳化硅半导体器件
JP2020533484A (ja) アンダーポテンシャル析出および熱的処理を用いた金属薄層の電気化学ドーピング
JP2020534702A (ja) 基板のフィーチャをコバルトで充填する方法および装置
CN107068554B (zh) 用于减少的接口和串联触头电阻的触头集成
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US20090085145A1 (en) Semiconductor structure comprising an electrically conductive feature and method of forming a semiconductor structure
JP2008515229A (ja) 後工程のための均一な銅相互接続部及び形成方法
US20040053453A1 (en) Dopant interface formation
KR20230145215A (ko) 서브트랙티브 금속들 및 서브트랙티브 금속 반도체 구조들
CN112236845A (zh) 通过锌掺杂增强金属衬里的钝化和粘附
US20220302040A1 (en) Method of manufacturing semiconductor structure and semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604