TW201344843A - 於積體電路設備上形成銅基導電結構之方法 - Google Patents

於積體電路設備上形成銅基導電結構之方法 Download PDF

Info

Publication number
TW201344843A
TW201344843A TW102103450A TW102103450A TW201344843A TW 201344843 A TW201344843 A TW 201344843A TW 102103450 A TW102103450 A TW 102103450A TW 102103450 A TW102103450 A TW 102103450A TW 201344843 A TW201344843 A TW 201344843A
Authority
TW
Taiwan
Prior art keywords
copper
trench
seed layer
layer
based seed
Prior art date
Application number
TW102103450A
Other languages
English (en)
Other versions
TWI463606B (zh
Inventor
Sean X Lin
Ming He
Xun-Yuan Zhang
Larry Zhao
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201344843A publication Critical patent/TW201344843A/zh
Application granted granted Critical
Publication of TWI463606B publication Critical patent/TWI463606B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本文揭示形成銅基導電結構在積體電路裝置上的各種方法。在一實施例中，該方法包含下列步驟：在絕緣材料層中形成溝渠/導孔，在該絕緣材料層上面及該溝渠/導孔中形成銅基種子層，對於該銅基種子層執行加熱製程以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量，對於該銅基種子層執行蝕刻製程以及執行無電銅沉積製程以用銅基材料填充該溝渠/導孔。

Description

於積體電路設備上形成銅基導電結構之方法
本揭示內容大體有關於精密半導體裝置的製造，且更特別的是，有關於形成銅基導電結構在積體電路裝置上的各種方法。
製造諸如CPU、儲存裝置、ASIC(特殊應用積體電路)之類的先進積體電路需要根據指定的電路佈局在給定晶片區域中形成大量電路元件。場效電晶體(NMOS及PMOS電晶體)為一種重要的電路元件，其大幅度實質決定使用此類電晶體的積體電路裝置的效能能力。不論是考慮NMOS電晶體還是PMOS電晶體，場效電晶體通常包含所謂的PN接面，其由被稱作汲極及源極區的重度摻雜區與輕度摻雜或無摻雜區(例如，經配置在重度摻雜源極/汲極區之間的通道區)的介面形成。
在場效應電晶體中，形成在該通道區附近以及通過細薄閘極絕緣層而與該通道區隔開的閘電極可用來控制通道區的導電率，也就是，導電通道的驅動電流能 力。在因施加適當的控制電壓至閘電極而形成導電通道後，除了別的以外，該通道區的導電率取決於摻雜物濃度、電荷載子的遷移率(mobility)、以及對於在電晶體寬度方向有給定延伸部分的通道區，取決於源極與汲極區的距離，此一距離也被稱作電晶體的通道長度。因此，在現代超高密度積體電路中，已穩定地減少裝置特徵的尺寸，例如通道長度，以增強半導體裝置的效能以及電路的整體機能。
不過，不斷地縮小電晶體裝置的特徵尺寸導致某些問題，可能是至少部分抵消通過減少裝置特徵所得到的優點。大體上，減少電晶體的尺寸，例如，電晶體的通道長度，通常導致較高的驅動電流能力以及增強轉換速度。不過，在減少通道長度時，同樣減少相鄰電晶體之間的節距(pitch)，從而限制導電接觸元件的尺寸，例如，提供電連接至電晶體的這些元件，例如接觸導孔及其類似者，它們可安裝在相鄰電晶體之間的可用實際面積(estate)內。因此，導電接觸元件的電阻在整體電晶體設計中變成重大問題，因為這些元件的橫截面區域相應地減少。此外，接觸導孔的橫截面區域，以及它們所包含的材料的特性，對於這些電路元件的有效電阻及整體效能有顯著影響。
因此，改善各種金屬化系統的機能及效能能力在設計現代半導體裝置方面變成很重要。此類改善的一個例子是增強使用銅金屬化系統在積體電路裝置中以及使用所謂“低介電常數”電介質材料(電介質常數小於3的材料)於此類裝置中。相較於例如利用鋁於導線及導孔的 現有技術金屬化系統，銅金屬化系統呈現出改良的導電率。相較於有較高電介質常數的其他電介質材料，使用低介電常數電介質材料也容易通過減少串音(crosstalk)來改善訊號雜訊比(signal-to-noise ratio，S/N ratio)。不過，使用此類低介電常數電介質材料的問題是與一些其他電介質材料相比，它們對於金屬遷移(metal migration)的抵抗力較小。
銅為用傳統遮罩及蝕刻技術難以蝕刻的材料。因此，現代積體電路裝置的導電銅結構(例如，導線或導孔)通常是用現有單或雙鑲嵌技術形成。一般而言，鑲嵌技術涉及：(1)在一絕緣材料層中形成一溝渠/導孔；(2)沉積一個或更多個相對薄的阻障層；(3)在基板上及溝渠/導孔中形成銅材料；以及(4)執行化學機械研磨製程以移除銅材料及在溝渠/導孔外的阻障層的多餘部分以定義最終導電銅結構。在用物理氣相沉積法沉積薄導電銅種子層在阻障層上後，通常通過執行一電化學銅沉積製程來形成該銅材料。
第1A至1C圖示在通過執行電鍍製程以沉積塊銅材料來形成導電銅結構時可能遭遇的一問題範例。如第1A圖所示，通過執行現有微影(photolithography)技術及蝕刻技術，硬遮罩或研磨中止層12已形成在絕緣材料層10上面，例如，二氧化矽，以及溝渠/導孔14已形成在絕緣材料層10中。已在基板上及溝渠/導孔14中沉積的阻障金屬層16，例如氮化鉭、鉭或釕等等。之後，在基板上及 溝渠/導孔14中毯覆式沉積(blanket-deposit)所謂的銅種子層18。
然後，執行電鍍製程以在基板上沉積適當數量的塊銅，例如，一層銅，厚約500奈米(nm)左右以便確保溝渠/導孔14完全填充銅。在電鍍製程中，電極(未圖示)皆耦合至在基板周圍的銅種子層18以及使電流通過銅種子層18而造成銅材料可沉積及建立於銅種子層18上。
第1B圖圖示使用電鍍製程形成導電銅結構下可能遭遇的問題。如上述，隨著持續地縮小裝置尺寸，導電結構的尺寸也減少。結果，溝渠/導孔14的尺寸已變成相對小，使得可靠地填充在頂部有極小開口的高深寬比(high-aspect ratio)開口成為一項挑戰。第1B圖圖示在電鍍製程的相對早期階段的銅種子層18。隨著電鍍製程進行，銅材料容易“夾止(pinch-off)”在區域19的溝渠開口，從而導致示範空隙(pinch-off)20的形成。為何發生此事的至少一個理由是因為在電鍍製程中銅的沉積通常在許多方向發生，也就是，從所有的銅種子表面，然而銅沉積在某些表面可能有較大的速率，相較於銅沉積在溝渠側壁的數量，有更多銅可能沉積於溝渠底部。因此，銅材料形成位在溝渠/導孔14側壁上的銅種子層18上，至少在某個程度上容易導致“夾止”問題。
第1C圖圖示在已執行至少一化學機械研磨(CMP)製程以移除在溝渠/導孔14外的多餘材料，以藉此定義有示範空隙20形成於其中的最終導電銅結構22之後的 裝置100。至少，此類空隙20的存在可能增加導電銅結構22的電阻，可能導致局部加熱增加，以及可能減少積體電路產品的整體工作效率。在最壞的情形下，導電銅結構22甚至可能完全失效。此外，此類空隙的存在可能使銅結構22更容易受到不合意的電遷移(electromigration)。
有與在形成導電銅結構時使用電鍍製程以形成塊銅層有關的其他問題。例如，如上述，在電鍍製程中，通常有相對大量的銅材料，例如，厚約500奈米左右的銅層，其形成在基板上面以便確保完全填充絕緣材料層中的溝渠/導孔14。必須移除這種多餘銅材料以及通常是通過執行既昂貴又費時的CMP製程來移除。在執行銅CMP製程後，通常執行個別的CMP製程來移除在溝渠/導孔14外的多餘阻障層16。在底下材料層上實現平坦的表面是極為重要的，以免負面地衝擊後續的加工操作。執行銅CMP製程以移除這樣相對大量的塊銅材料可能導致基板上有不合意的拓樸差異(topography differences)。另外，在電鍍製程中，銅沉積在基板上的數量可能不均勻。最後，為求有效，電鍍製程要求銅種子層18均勻地覆蓋整個晶圓。不過，由於裝置尺寸已減少以及封裝密度已增加，由於特徵空間有限，在基板的所有區域中製作具有均勻厚度的銅種子層18變得愈來愈困難。
本揭示內容針對可避免或至少減少上述問題中的一個或更多個影響的各種方法。
為供基本理解本發明的一些方面，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細說明的前言。
本揭示內容大體針對形成銅基導電結構在積體電路裝置上的各種方法。在一實施例中，該方法包含下列步驟：在絕緣材料層中形成溝渠/導孔，在該絕緣材料層上面及該溝渠/導孔中形成銅基種子層，對於該銅基種子層執行加熱製程以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量，對於該銅基種子層執行蝕刻製程以及執行無電銅沉積製程以用銅基材料填充該溝渠。
揭示於本文的另一示範包括下列步驟：在絕緣材料層中形成溝渠/導孔，在該絕緣材料層上面及該溝渠/導孔中形成阻障襯墊層，在該阻障襯墊層上面及該溝渠/導孔中形成銅基種子層，以及對於該銅基種子層執行加熱製程以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量以及減少位在接近該溝渠/導孔的側壁的該銅基種子層的數量。該方法的此一具體實施例更包括，在執行該加熱製程後，對於銅基種子層執行濕蝕刻製程以及執行無電銅沉積製程以用銅基材料填充該溝渠。
揭示於本文的另一示範包括下列步驟：在絕緣材料層中形成溝渠/導孔，在該絕緣材料層上面及該溝渠/導孔中形成阻障襯墊層，執行物理氣相沉積製程以在該 阻障襯墊層上及該溝渠/導孔中形成銅基種子層，以及對於該銅基種子層執行加熱製程以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量以及減少位在在該阻障層上接近該溝渠/導孔的側壁的該銅基種子層的數量。該方法的此一具體實施例更包括，在執行該加熱製程後，對於該銅基種子層執行濕蝕刻製程以實質移除位在在該阻障層上接近該溝渠/導孔的側壁的該銅基種子層的部分以及執行無電銅沉積製程以用銅基材料填充該溝渠。
揭示於本文的另一示範包括下列步驟：在絕緣材料層中形成溝渠/導孔，在該絕緣材料層上面及該溝渠/導孔中形成阻障襯墊層，執行電化學沉積製程以在該阻障襯墊層上及該溝渠/導孔中形成銅基種子層，以及對於該銅基種子層執行加熱製程以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量以及減少位在在該阻障層上接近該溝渠/導孔的側壁的該銅基種子層的數量。該方法的此一具體實施例更包括，在執行該加熱製程後，對於該銅基種子層執行濕蝕刻製程以實質移除位在在該阻障層上接近該溝渠/導孔的側壁的該銅基種子層的部分以及執行無電銅沉積製程以用銅基材料填充該溝渠。
10、210‧‧‧絕緣材料層
12、212‧‧‧硬遮罩或研磨中止層
14、214‧‧‧溝渠/導孔
16‧‧‧阻障金屬層
18‧‧‧銅種子層
19、222‧‧‧區域
20‧‧‧空隙
22‧‧‧導電銅結構
100‧‧‧裝置
200‧‧‧積體電路裝置、裝置
216‧‧‧阻障襯墊層
218‧‧‧銅基種子層
218AE、218B、218BR、218S‧‧‧厚度
218F‧‧‧目標厚度
220‧‧‧加熱製程
224‧‧‧側壁
225‧‧‧底部
226‧‧‧蝕刻製程
230‧‧‧無電沉積製程
232‧‧‧銅基材料
234‧‧‧銅基結構
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件是以相同的元件符號表示。
第1A至1C圖圖示用以通過執行示範電鍍製程來形成導電銅結構的一示範現有技術製程流程；以及 第2A至2F圖圖示如本文所揭示的一種用以形成導電銅結構在積體電路產品上的示範新穎製程流程。
儘管本發明容易做成各種修改及替代形式，本揭示仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解本揭示所描述的特定具體實施例不是想要把本發明限定成本揭示所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附申請專利範圍定義的本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，決不是本領域的普通技術人員在閱讀本揭示內容後即可實作的例行工作。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置僅供解釋以及避免本領域的普通技術人員所已知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉的意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片 語(也就是，與本領域的普通技術人員所理解的普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(也就是，不同於熟諳此藝者所理解的意思)，則會在本說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
本揭露內容針對在任何一種溝渠/導孔開口中形成銅基導電結構在任何一種積體電路裝置上的各種方法。本領域的普通技術人員顯然會明白，在讀完本申請案後，本發明方法可應用在各種技術，例如NMOS、PMOS、CMOS等等，以及容易應用在各種裝置，包括但不受限於，ASIC、邏輯裝置、記憶體裝置等等。此時，參考第2A至2F圖，更詳細地描述於此所揭露的方法的各種示範具體實施例。
第2A圖的簡圖圖示在早期製造階段形成在半導體基板(未圖示)上面的示範積體電路裝置200。裝置200可為使用常見在積體電路裝置上的任何一種導電銅結構(例如，導線或導孔)的任何一種積體電路裝置。在圖示於第2A圖的製造點，通過執行已知微影技術及蝕刻技術，硬遮罩或研磨中止層212已形成於絕緣材料層210上面，以及溝渠/導孔214已形成於絕緣材料層210中。溝渠/導孔214旨在代表其中可形成導電銅結構的任何一種絕緣材料的任何一種開口。溝渠/導孔214可具有任何所欲形狀、深度或組態。例如，在一些具體實施例中，溝渠/導孔214為 不延伸至底下材料層的典型溝渠，如第2A圖的示範溝渠。在其他具體實施例中，溝渠/導孔214可為貫孔型(topography differences)特徵，例如，典型導孔，其一路延伸穿過絕緣材料層以及暴露底下的材料層或者底下的導電結構。因此，溝渠/導孔214的形狀、大小、深度或組態不應被視為是本發明的限制。繼續參考第2A圖，阻障金屬襯墊層216，例如，氮化鉭、鉭、釕等等已沉積在基板以及溝渠/導孔214的側壁224和底部225上。之後，基板上已毯覆式沉積所謂的銅基種子層218在阻障襯墊層216上以及在接近溝渠/導孔214的側壁224和底部225的溝渠/導孔214中。
初始使用各種不同材料以及通過執行各種已知技術可形成裝置200的各種元件及結構。例如，絕緣材料層210可由任何一種絕緣材料構成，例如，二氧化矽、低介電常數絕緣材料(介電常數值小於3)、高介電常數絕緣材料(介電常數值大於10)等等，可形成有任何想要的厚度，以及可通過執行，例如，化學氣相沉積(CVD)製程或原子層沉積(ALD)製程，或該等製程的電漿增強版來形成。示範硬遮罩層212可由各種材料構成，例如氮化矽、氮化鈦等等。阻障襯墊層216可由各種材料構成，例如，像是鉭，氮化鉭、釕、釕合金、鈷、鈦、銥等等，以及可依照特定應用改變它的厚度。在一些情形下，在溝渠/導孔214中可形成一個以上的阻障襯墊層。通過執行一物理氣相沉積(PVD)製程、ALD製程、CVD製程或該等製程的電 漿增強版，可形成阻障襯墊層216。在有些應用中，釕或釕合金可用作阻障襯墊材料，因為它與銅金屬強力鍵結，這可改善裝置的抗電遷移(electromigration resistance)。鈷或鈷合金也可用作阻障襯墊材料，因為它也容易與銅金屬良好地鍵結。
在一示範具體實施例中，通過執行一電化學銅或銅合金沉積製程(例如，PVD製程、CVD製程等等)，或執行一無電銅或銅合金沉積製程(例如，無電沉積(ELD)製程等等)，可形成銅基種子層218。在另一示範具體實施例中，在使用導電阻障襯墊層216(例如，鈷、鈷合金、釕或釕合金)的地方，可執行銅鍍覆製程以形成銅基種子層218。在一示範具體實施例中，銅基種子層218可具有約30奈米左右的標稱(nominal)或目標厚度218F(在實質水平面上)同時接近溝渠/導孔214的側壁224的銅種子層218的部分其厚度218S可約有5至10奈米，以及形成在溝渠/導孔214的底部225上面的銅基種子層218的厚度218B可約有10至20奈米。當然，銅基種子層218的目標厚度218F以及厚度218S與218B可隨著特定應用而有所不同。重要的是，PVD製程可能導致形成在溝渠/導孔214的底部225上面的銅基種子材料多於形成在接近溝渠/導孔214的側壁224的阻障襯墊層216上的。銅基種子層218可由純銅或銅合金構成，例如，包括銅-鋁、銅-鈷、銅-錳、銅-鎂、銅-錫及銅-鈦，基於應用，它們有0.1原子百分比至約50原子百分比範圍的合金濃度。
接下來，如第2B圖所示，對於裝置200執行加熱或回焊製程220。在一示範具體實施例中，加熱製程220可以約100至350℃的溫度執行約5至120秒。一般而言，加熱製程220造成有更多銅基種子層218擴散至溝渠/導孔214的底部225同時減少銅基種子層218在阻障襯墊層216上面接近溝渠/導孔214的側壁224的數量以及在溝渠/導孔214的開口附近的區域222中的數量。例如，在一示範具體實施例中，在執行加熱製程220後，在溝渠214的底部225上面的銅基種子材料的厚度218BR可增加到約20至40奈米，同時在阻障襯墊層216上面接近側壁224的銅基種子層218的厚度可能減少到約2至3奈米，以及在溝渠/導孔214的開口附近的區域222中的銅基種子層218的厚度可能減少到約5至10奈米。一般而言，銅基種子層218在遠離溝渠/導孔214的開口的區域中的厚度可因加熱製程220而有效地保持不變。當然，銅基種子層218在不同位置的不同厚度可隨著特定應用而有所不同。可在用來形成銅基種子層218的相同處理室，不同的處理室(例如，多室型加工工具的除氣室)中進行加熱製程220，或可在完全獨立的工具中進行，例如，RTA室或爐。第2F圖為裝置的照片，其為對於用PVD製程形成的銅種子層執行加熱製程220。第2F圖中的數位反映在執行加熱製程後銅種子層材料在不同位置的厚度。
然後，如第2C圖所示，對於銅基種子層218上執行蝕刻製程226。在一示範具體實施例中，蝕刻製程 226可為使用鹽酸及過氧化氫作為蝕刻劑材料的濕蝕刻製程。蝕刻製程226實質完全移除在阻障襯墊層216上面接近溝渠/導孔214的側壁224以及在溝渠/導孔214的開口附近的區域222(銅基種子層218的厚度在加熱製程220期間已減少)的銅基種子層218。蝕刻製程226也移除在溝渠/導孔214的底部上面的一些銅基種子材料，但是由於銅基種子材料在該位置有額外的厚度218BR(第2B圖)，蝕刻製程226無法完全移除在溝渠/導孔214的底部225上面的銅基種子層218。例如，在一示範具體實施例中，在執行蝕刻製程226之後，在溝渠/導孔214的底部225上面的銅基種子材料218的厚度218AE可約有10至20奈米。在圖示於第2C圖的範例中，在遠離溝渠/導孔214的開口的區域中，有在硬遮罩層212上面的銅基種子層218的其餘部分。只要這些其餘部分存在的話，銅基種子層218在遠端區域中的其餘部分的厚度在蝕刻製程226期間也會減少。重要的是，蝕刻製程226從接近溝渠/導孔214的側壁224的阻障襯墊層216的部分上面以及從在溝渠/導孔224的開口附近的區域222實質清除銅基種子材料，從而留下實質只在溝渠/導孔214的底部225上面的區域中的銅基種子材料。
在一些具體實施例中，在執行蝕刻製程226之後，可執行一個或更多個加工操作以排除可能已形成在阻障襯墊層216上的氧化物材料，例如釕氧化物材料。例如，對於該裝置，在還原環境(reducing atmosphere)(例如，含氫氣體，例如成型氣體(forming gas))中可以至少約100 ℃的溫度執行加熱製程持續約30秒，以還原(reduce)此類氧化物材料。在另一實施例中，該裝置可放入包含還原性化學成分的濕槽(wet bath)，例如，包含DMAB(二甲胺硼烷)的槽以還原阻障襯墊層216上的任何此類氧化物材料。當阻障襯墊層216由鈷或鈷合金製成時，可能需要或不需要此一加熱或化學處理來移除或還原氧化物，因為鈷氧化物可溶入無電銅槽，這取決於化學及製程參數。
接下來，如第2D圖所示，使用位於溝渠/導孔214的底部225上方的銅基種子材料218(第2D圖中以虛線圖示)作為無電沉積製程230的種子材料，執行無電沉積製程230以用銅基材料232填充溝渠/導孔214。無電沉積製程230只會在有銅基種子層218殘留的區域啟動(銅材料的形成，也就是，阻障襯墊層216的暴露部分不會啟動(initiate)銅形成。在此製程期間所形成的銅基材料232可由純銅或銅合金構成，例如本文前面在說明銅基種子層218時提及的。因此，銅基材料232在溝渠/導孔214內的形成會在實質單一方向繼續進行，也就是，由溝渠/導孔214的底部225向上。此實質單一方向填充製程傾向於減少溝渠/導孔214的任何部分的“夾止”機會，如本申請案的【先前技術】中說明現有技術電鍍製程時提及的。重要的是，可使用揭示於本文的方法以至少減少以及可能排除空隙在導電銅基結構中的形成。只要硬遮罩層212上面在遠離溝渠/導孔214的區域中有銅基種子層218的其餘部分，在遠端區域中的銅基種子層218的厚度在無電沉積製 程230期間也會增加。
接下來，如第2E圖所示，除了別的以外，裝置200經受退火製程以增加所得導電銅基結構234的粒徑(grain size)以及改善銅基結構234與阻障襯墊層216(也就是，銅可潤濕金屬層)的接合(bonding)。然後，對於裝置200可執行CMP製程以移除銅材料及阻障襯墊層216中位於溝渠/導孔214外的多餘部分。應注意，使用本文所揭示的新穎方法，與傳統電鍍製程有關的大量銅材料通常不存在。因此，可執行單一CMP製程以由裝置移除相對小量的銅基材料及阻障襯墊層216。
以上所揭示的特定具體實施例均僅供圖解說明，因為本領域的普通技術人員在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在權利要求中有提及，不希望本發明受限於本文所示的構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
210‧‧‧絕緣材料層
212‧‧‧硬遮罩或研磨中止層
214‧‧‧溝渠/導孔
200‧‧‧積體電路裝置、裝置
216‧‧‧阻障襯墊層
234‧‧‧銅基結構

Claims (41)

  1. 一種形成裝置的方法，包括：在絕緣材料層中形成溝渠/導孔；在該溝渠/導孔中形成銅基種子層在該絕緣材料層上方；對該銅基種子層執行加熱製程，以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量；在執行該加熱製程後，對該銅基種子層執行蝕刻製程；以及執行無電沉積製程，以用銅基材料填充該溝渠/導孔。
  2. 如申請專利範圍第1項所述之方法，其中，形成該銅基種子層包括：執行物理氣相沉積製程或化學氣相沉積製程中的一個。
  3. 如申請專利範圍第1項所述之方法，其中，形成該銅基種子層包括：執行電化學沉積製程，且其中該銅基種子層包括銅或銅合金。
  4. 如申請專利範圍第1項所述之方法，其中，形成該銅基種子層包括：執行無電沉積製程，且其中該銅基種子層包括銅或銅合金。
  5. 如申請專利範圍第1項所述之方法，其中，執行該加熱製程包括：以約100至350℃的溫度及約5至120秒的持續時間執行加熱製程。
  6. 如申請專利範圍第1項所述之方法，其中，對該銅基 種子層執行該蝕刻製程包括：執行濕蝕刻製程。
  7. 如申請專利範圍第1項所述之方法，其中，對該銅基種子層執行該蝕刻製程包括：執行濕蝕刻製程，以實質移除該銅基種子層位在該溝渠/導孔的側壁上方的部分。
  8. 如申請專利範圍第7項所述之方法，其中，執行該濕蝕刻製程係實質完全移除位在該絕緣材料層上方接近該溝渠/導孔的開口的該銅基種子層。
  9. 如申請專利範圍第7項所述之方法，其中，對該銅基種子層執行該蝕刻製程係留下位在接近該溝渠/導孔的底部的該銅基種子層的殘餘部分。
  10. 如申請專利範圍第1項所述之方法，更包括：在執行該蝕刻製程後，在還原環境中對該裝置以至少約100℃的溫度執行另一加熱製程；以及在執行該另一加熱製程後，執行該無電沉積製程。
  11. 如申請專利範圍第10項所述之方法，其中，該還原環境包括含氫氣體。
  12. 如申請專利範圍第11項所述之方法，其中，該含氫氣體為成型氣體。
  13. 如申請專利範圍第1項所述之方法，更包括：在執行該蝕刻製程後，安置該裝置在含有還原性化學成分的濕槽中；以及由該槽移出該裝置，而後執行該無電沉積製程。
  14. 如申請專利範圍第1項所述之方法，其中，在形成該 銅基種子層之前，該方法更包括：在該絕緣材料層上方及該溝渠/導孔中形成阻障襯墊層，且其中形成該銅基種子層包括：在該溝渠/導孔中形成該銅基種子層在該阻障襯墊層上。
  15. 如申請專利範圍第14項所述之方法，其中，該阻障襯墊層係由鈷、鈷合金、釕或釕合金中的一個組成。
  16. 一種形成裝置的方法，包括：在絕緣材料層中形成溝渠/導孔，該溝渠/導孔具有側壁；在該絕緣材料層上方及該溝渠/導孔中形成阻障襯墊層；在該阻障襯墊層上方及該溝渠/導孔中形成銅基種子層；對該銅基種子層執行加熱製程，以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量以及減少位在接近該溝渠/導孔的該側壁的該銅基種子層的數量；在執行該加熱製程後，對該銅基種子層執行濕蝕刻製程；以及執行無電沉積製程，以用銅基材料填充該溝渠/導孔。
  17. 如申請專利範圍第16項所述之方法，其中，形成該銅基種子層包括：執行物理氣相沉積製程或化學氣相沉積製程中的一個。
  18. 如申請專利範圍第16項所述之方法，其中，形成該銅 基種子層包括：執行電化學沉積製程，且其中該銅基種子層包括銅或銅合金。
  19. 如申請專利範圍第16項所述之方法，其中，形成該銅基種子層包括：執行無電沉積製程，且其中該銅基種子層包括銅或銅合金。
  20. 如申請專利範圍第16項所述之方法，其中，執行該加熱製程包括：以約100至350℃的溫度及約5至120秒的持續時間執行加熱製程。
  21. 如申請專利範圍第16項所述之方法，其中，執行該濕蝕刻製程係實質完全移除位在該阻障襯墊層上方接近該溝渠/導孔的該側壁的該銅基種子層。
  22. 如申請專利範圍第21項所述之方法，其中，執行該濕蝕刻製程係實質完全移除位在該阻障襯墊層上方接近該溝渠/導孔的開口的該銅基種子層。
  23. 如申請專利範圍第21項所述之方法，其中，對該銅基種子層執行該蝕刻製程係留下位在接近該溝渠/導孔的底部的該銅基種子層的殘餘部分。
  24. 如申請專利範圍第16項所述之方法，更包括：在執行該濕蝕刻製程後，在還原環境中對該裝置以至少約100℃的溫度執行另一加熱製程；以及在執行該另一加熱製程後，執行該無電沉積製程。
  25. 如申請專利範圍第24項所述之方法，其中，該還原環境為含氫氣體。
  26. 如申請專利範圍第25項所述之方法，其中，該含氫氣 體為成型氣體。
  27. 如申請專利範圍第16項所述之方法，更包括：在執行該濕蝕刻製程後，安置該裝置在含有還原性化學成分的濕槽中；以及由該槽移出該裝置，而後執行該無電沉積製程。
  28. 一種形成裝置的方法，包括：在絕緣材料層中形成溝渠/導孔，該溝渠/導孔具有側壁；在該溝渠/導孔中形成阻障襯墊層在該絕緣材料層上方；執行物理氣相沉積製程，以至少在該溝渠/導孔中形成銅基種子層在該阻障層上；對該銅基種子層執行加熱製程，以增加位在接近該溝渠/導孔的底部的該銅基種子層的數量以及減少位在該阻障層上接近該溝渠/導孔的該側壁的該銅基種子層的數量；在執行該加熱製程後，對該銅基種子層執行濕蝕刻製程，以實質移除位在該阻障層上接近該溝渠/導孔的側壁的該銅基種子層的部分；以及執行無電沉積製程，以用銅基材料填充該溝渠/導孔。
  29. 如申請專利範圍第28項所述之方法，其中，執行該濕蝕刻製程係實質完全移除位在該阻障襯墊層上方接近該溝渠/導孔的該側壁的該銅基種子層。
  30. 如申請專利範圍第28項所述之方法，其中，對該銅基種子層執行該蝕刻製程係留下位在接近該溝渠/導孔的底部的該銅基種子層的殘餘部分。
  31. 如申請專利範圍第28項所述之方法，其中，執行該加熱製程包括：以約100至350℃的溫度及約5至120秒的持續時間執行加熱製程。
  32. 如申請專利範圍第28項所述之方法，更包括：在執行該濕蝕刻製程後，在還原環境中對該裝置以至少約100℃的溫度執行另一加熱製程；以及在執行該另一加熱製程後，執行該無電沉積製程。
  33. 如申請專利範圍第28項所述之方法，更包括：在執行該濕蝕刻製程後，安置該裝置在含有還原性化學成分的濕槽中；以及由該槽移出該裝置，而後執行該無電沉積製程。
  34. 一種形成裝置的方法，包括：在絕緣材料層中形成溝渠/導孔，該溝渠/導孔具有側壁；在該溝渠/導孔中形成阻障襯墊層在該絕緣材料層上方；執行物理氣相沉積製程，以至少在該溝渠/導孔中形成銅種子層在該阻障襯墊層上；對該銅種子層執行加熱製程，以增加位在接近該溝渠/導孔的底部的該銅種子層的數量以及減少位在該阻障層上接近該溝渠/導孔的該側壁的該銅種子層的數 量，其中，該加熱製程係以約100至350℃的溫度執行；在執行該加熱製程後，對該銅種子層執行濕蝕刻製程，以實質移除位在該阻障層上接近該溝渠/導孔的該側壁的該銅種子層的部分以及留下位在接近該溝渠/導孔的底部的該銅基種子層的殘餘部分；以及執行無電銅沉積製程，以用銅填充該溝渠。
  35. 如申請專利範圍第34項所述之方法，其中，執行在該銅基種子層的該加熱製程係以約5至120秒的持續時間執行。
  36. 如申請專利範圍第34項所述之方法，更包括：在執行該濕蝕刻製程後，在還原環境中對該裝置以至少約100℃的溫度執行另一加熱製程；以及在執行該另一加熱製程後，執行該無電沉積製程。
  37. 如申請專利範圍第34項所述之方法，更包括：在執行該濕蝕刻製程後，安置該裝置在含有還原性化學成分的濕槽中；以及由該槽移出該裝置，而後執行該無電沉積製程。
  38. 一種形成裝置的方法，包括：在絕緣材料層中形成溝渠/導孔，該溝渠/導孔具有側壁；在該溝渠/導孔中形成阻障襯墊層在該絕緣材料層上方；執行電化學沉積製程，以至少在該溝渠/導孔中形成銅種子層在該阻障襯墊層上； 對該銅種子層執行加熱製程，以增加位在接近該溝渠/導孔的底部的該銅種子層的數量以及減少位在該阻障層上接近該溝渠/導孔的該側壁的該銅種子層的數量，其中，該加熱製程係以約100至350℃的溫度執行；在執行該加熱製程後，對該銅種子層執行濕蝕刻製程，以實質移除位在該阻障層上接近該溝渠/導孔的該側壁的該銅種子層的部分以及留下位在接近該溝渠/導孔的底部的該銅基種子層的殘餘部分；以及執行無電銅沉積製程，以用銅填充該溝渠。
  39. 如申請專利範圍第38項所述之方法，其中，執行在該銅基種子層的該加熱製程係以約5至120秒的持續時間執行。
  40. 如申請專利範圍第38項所述之方法，更包括：在執行該濕蝕刻製程後，在還原環境中對該裝置以至少約100℃的溫度執行另一加熱製程；以及在執行該另一加熱製程後，執行該無電沉積製程。
  41. 如申請專利範圍第38項所述之方法，更包括：在執行該濕蝕刻製程後，安置該裝置在含有還原性化學成分的濕槽中；以及由該槽移出該裝置，而後執行該無電沉積製程。
TW102103450A 2012-03-16 2013-01-30 於積體電路設備上形成銅基導電結構之方法 TWI463606B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/422,295 US8517769B1 (en) 2012-03-16 2012-03-16 Methods of forming copper-based conductive structures on an integrated circuit device

Publications (2)

Publication Number Publication Date
TW201344843A true TW201344843A (zh) 2013-11-01
TWI463606B TWI463606B (zh) 2014-12-01

Family

ID=48999675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103450A TWI463606B (zh) 2012-03-16 2013-01-30 於積體電路設備上形成銅基導電結構之方法

Country Status (3)

Country Link
US (1) US8517769B1 (zh)
CN (1) CN103311178B (zh)
TW (1) TWI463606B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US9245798B2 (en) 2012-04-26 2016-01-26 Applied Matrials, Inc. Semiconductor reflow processing for high aspect ratio fill
US8956974B2 (en) * 2012-06-29 2015-02-17 Micron Technology, Inc. Devices, systems, and methods related to planarizing semiconductor devices after forming openings
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9620453B2 (en) 2014-10-13 2017-04-11 Globalfoundries Inc. Semiconductor structure including a layer of a first metal between a diffusion barrier layer and a second metal and method for the formation thereof
US9711449B2 (en) 2015-06-05 2017-07-18 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
US9842805B2 (en) 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
TW202401727A (zh) 2017-11-30 2024-01-01 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
US11133216B2 (en) 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
US6153521A (en) * 1998-06-04 2000-11-28 Advanced Micro Devices, Inc. Metallized interconnection structure and method of making the same
US6284652B1 (en) * 1998-07-01 2001-09-04 Advanced Technology Materials, Inc. Adhesion promotion method for electro-chemical copper metallization in IC applications
US6168704B1 (en) * 1999-02-04 2001-01-02 Advanced Micro Device, Inc. Site-selective electrochemical deposition of copper
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6686280B1 (en) 1999-07-22 2004-02-03 Taiwan Semiconductor Manufacturing Company Sidewall coverage for copper damascene filling
US6224737B1 (en) 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
CN1319130C (zh) * 1999-12-24 2007-05-30 株式会社荏原制作所 半导体基片处理装置及处理方法
TW441019B (en) 2000-02-23 2001-06-16 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
US6380084B1 (en) 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6642146B1 (en) * 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6630741B1 (en) * 2001-12-07 2003-10-07 Advanced Micro Devices, Inc. Method of reducing electromigration by ordering zinc-doping in an electroplated copper-zinc interconnect and a semiconductor device thereby formed
KR100482180B1 (ko) * 2002-12-16 2005-04-14 동부아남반도체 주식회사 반도체 소자 제조방법
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7193323B2 (en) 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
US7071100B2 (en) * 2004-02-27 2006-07-04 Kei-Wei Chen Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
JP4660119B2 (ja) * 2004-05-26 2011-03-30 株式会社東芝 半導体装置の製造方法
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
US7317253B2 (en) 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US7695981B2 (en) * 2005-05-13 2010-04-13 Siluria Technologies, Inc. Seed layers, cap layers, and thin films and methods of making thereof
KR100788352B1 (ko) 2005-12-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성방법
US7432195B2 (en) 2006-03-29 2008-10-07 Tokyo Electron Limited Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features
US7968455B2 (en) 2006-10-17 2011-06-28 Enthone Inc. Copper deposition for filling features in manufacture of microelectronic devices
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US20080223287A1 (en) * 2007-03-15 2008-09-18 Lavoie Adrien R Plasma enhanced ALD process for copper alloy seed layers
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR100881517B1 (ko) 2007-07-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 구리배선 형성 방법
JP5180598B2 (ja) * 2008-01-21 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102008007001B4 (de) * 2008-01-31 2016-09-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
KR20100050156A (ko) * 2008-11-05 2010-05-13 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
JP5193913B2 (ja) 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
US7732231B1 (en) 2009-06-03 2010-06-08 Philips Lumileds Lighting Company, Llc Method of forming a dielectric layer on a semiconductor light emitting device
JP5498751B2 (ja) * 2009-10-05 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102097363A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 金属互连方法
CN102543835B (zh) 2010-12-15 2015-05-13 中国科学院微电子研究所 开口的填充方法
JP5667485B2 (ja) * 2011-03-17 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び半導体装置
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same

Also Published As

Publication number Publication date
US20130244421A1 (en) 2013-09-19
US8517769B1 (en) 2013-08-27
CN103311178B (zh) 2015-04-15
TWI463606B (zh) 2014-12-01
CN103311178A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
TWI463606B (zh) 於積體電路設備上形成銅基導電結構之方法
TWI669784B (zh) 形成接觸插塞的方法
US10699946B2 (en) Method of enabling seamless cobalt gap-fill
US8329577B2 (en) Method of forming an alloy in an interconnect structure to increase electromigration resistance
US10727119B2 (en) Process integration approach of selective tungsten via fill
TWI821416B (zh) 半導體裝置的形成方法
TW201430958A (zh) 於銅基導體結構上形成石墨襯墊及／或蓋罩層之方法
US8877633B2 (en) Methods of forming a barrier system containing an alloy of metals introduced into the barrier system, and an integrated circuit product containing such a barrier system
US8673766B2 (en) Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
US11967525B2 (en) Selective tungsten deposition at low temperatures
US8669176B1 (en) BEOL integration scheme for copper CMP to prevent dendrite formation
TWI449089B (zh) 半導體結構及其形成方法
US20110049713A1 (en) Dual contact metallization including electroless plating in a semiconductor device
US8753975B1 (en) Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
US20090032961A1 (en) Semiconductor device having a locally enhanced electromigration resistance in an interconnect structure
KR20220116261A (ko) 저온들에서의 선택적 텅스텐 증착
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
CN104900662B (zh) 半导体器件及其形成方法
TWI576960B (zh) 無電鍍形成的半導體裝置的接觸元件及用減少的剪力移除過多的材料
JP2003338540A (ja) 半導体集積回路装置の製造方法
CN107437511A (zh) 用于形成半导体器件的方法以及半导体器件
CN108695237B (zh) 一种半导体器件及其制作方法
KR101458038B1 (ko) 은을 포함한 배선을 구비한 반도체 구조체와 그 형성 방법
JP2003109960A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees