TW201721803A - 防止通路擊穿的無遮罩氣隙 - Google Patents

防止通路擊穿的無遮罩氣隙 Download PDF

Info

Publication number
TW201721803A
TW201721803A TW105124793A TW105124793A TW201721803A TW 201721803 A TW201721803 A TW 201721803A TW 105124793 A TW105124793 A TW 105124793A TW 105124793 A TW105124793 A TW 105124793A TW 201721803 A TW201721803 A TW 201721803A
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
stop layer
conductive features
air gap
Prior art date
Application number
TW105124793A
Other languages
English (en)
Inventor
曼尼許 錢霍克
陶德 洋金
韓應諾
詹斯密特 喬拉
瑪麗 克里薩克
惠宰 柳
崔斯坦 卓尼克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201721803A publication Critical patent/TW201721803A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

第一蝕刻停止層，沉積於在基板上的絕緣層上的複數導電特徵上。第二蝕刻停止層，沉積於在導電特徵之間的氣隙上方。第一蝕刻停止層被蝕刻以形成至導電特徵的至少之一的通孔。

Description

防止通路擊穿的無遮罩氣隙
此處所述的實施方式係關於電子裝置製造的領域，且特別是，積體電路製造。
一般而言，積體電路(IC)表示一組電子裝置，例如，形成在典型地為矽的半導體材料的小晶片上的電晶體。典型地，併入IC中的互連結構包含一或更多金屬線的階，以彼此連接IC的電子裝置及連接IC的電子裝置至外部連接。層間介電層設置於IC的金屬階之間，用於絕緣。一般而言，互連結構的效率依各金屬線的電阻及金屬線之間產生的耦合電容而定。典型地，為了減少電阻及增加IC效能，使用銅互連結構。
當IC的尺寸減少，金屬線之間的空間減少。這導致增加金屬線之間的耦合電容。金屬線之間的耦合電容的增加具有對於沿金屬線的訊號傳輸的負面影響。此外，耦合電容的增加升高積體電路的能量消耗。
降低相鄰金屬線之間的電容耦合的一傳統技 術涉及以低介電常數(low k)介電材料取代分開金屬線的高介電常數(high k)介電材料。另一降低電容耦合的傳統的技術涉及形成氣隙於相鄰金屬線之間。
傳統的技術不能典型地防止未著陸的通孔擊穿氣隙而造成短路。在傳統的技術中典型地，沉積阻擋氣隙蝕刻的硬遮罩在次層互連層通孔著陸於其上的下伏互連層中。
當後端互連間距變得更小，需要被遮罩以防止氣隙的蝕刻的區域變得更接近。一般而言，涉及區域地不遮罩通孔的傳統的技術不隨著間距而縮小。典型地，遮罩層的圖案化需要多微影過程及複雜的光學接近修正(OPC)，其顯著地增加製造成本及降低產率。
100‧‧‧視圖
101‧‧‧基板
102‧‧‧絕緣層
103‧‧‧導電特徵
104‧‧‧導電特徵
105‧‧‧導電特徵
106‧‧‧部分
107‧‧‧部分
108‧‧‧部分
109‧‧‧部分
111‧‧‧部分
112‧‧‧部分
113‧‧‧部分
114‧‧‧部分
115‧‧‧部分
116‧‧‧部分
117‧‧‧部分
118‧‧‧氣隙
119‧‧‧氣隙
121‧‧‧蝕刻停止層
122‧‧‧部分
123‧‧‧部分
124‧‧‧蝕刻停止層
125‧‧‧絕緣層
126‧‧‧硬遮罩層
127‧‧‧溝槽
128‧‧‧硬遮罩層
129‧‧‧通孔開口
131‧‧‧導電通孔
132‧‧‧導電層
200‧‧‧視圖
201‧‧‧犧牲層
202‧‧‧部分
203‧‧‧部分
204‧‧‧部分
300‧‧‧視圖
400‧‧‧視圖
401‧‧‧犧牲層
500‧‧‧視圖
600‧‧‧視圖
601‧‧‧蝕刻停止層
700‧‧‧視圖
800‧‧‧視圖
900‧‧‧視圖
910‧‧‧視圖
911‧‧‧部分
912‧‧‧寬度
1000‧‧‧視圖
1010‧‧‧視圖
1100‧‧‧視圖
1200‧‧‧視圖
1300‧‧‧視圖
1310‧‧‧視圖
1400‧‧‧圖表
1500‧‧‧圖像
1501‧‧‧導電特徵
1502‧‧‧DSA材料
1600‧‧‧圖像
1601‧‧‧DSA材料
1602‧‧‧空間
1603‧‧‧圖案
1700‧‧‧圖像
1701‧‧‧ILD層
1702‧‧‧DDRM材料
1703‧‧‧鎢
1800‧‧‧圖像
1801‧‧‧電子裝置
1802‧‧‧蝕刻停止層
1803‧‧‧氣隙
1804‧‧‧氣隙
1810‧‧‧圖像
1900‧‧‧中介物
1902‧‧‧第一基板
1904‧‧‧第二基板
1906‧‧‧BGA
1908‧‧‧金屬互連
1910‧‧‧通孔
1912‧‧‧矽穿孔
1914‧‧‧嵌入裝置
2000‧‧‧電腦裝置
2002‧‧‧積體電路晶粒
2004‧‧‧處理器
2006‧‧‧晶粒上記憶體
2008‧‧‧通訊晶片
2010‧‧‧揮發性記憶體
2012‧‧‧非揮發性記憶體
2014‧‧‧圖形處理單元
2016‧‧‧數位訊號處理器
2020‧‧‧晶片組
2022‧‧‧天線
2024‧‧‧觸控螢幕顯示器
2026‧‧‧觸控螢幕控制器
2028‧‧‧電池
2032‧‧‧移動共處理器或感測器
2034‧‧‧喇叭
2036‧‧‧相機
2038‧‧‧輸入裝置
2040‧‧‧大量儲存裝置
2042‧‧‧密碼處理器
本發明的實施方式可由參照以下的用於說明本發明的實施方式的敘述及伴隨的圖式而最佳地理解。於圖式中：圖1顯示電子裝置的部分的三維視圖，根據本發明的一實施方式。
圖2係與圖1相似的視圖，在第一犧牲層沉積於複數導電特徵上後，根據本發明的一實施方式。
圖3係與圖2相似的視圖，在第一犧牲層材料的第一成分的部分被移除以暴露絕緣層的頂部分後，根據本發明的一實施方式。
圖4係與圖3相似的視圖，在第二犧牲層沉積於絕緣層的暴露的部分上後，根據本發明的一實施方式。
圖5係與圖4相似的視圖，在第一犧牲材料層的第二成分被移除以暴露導電特徵後，根據本發明的一實施方式。
圖6係與圖5相似的視圖，在蝕刻停止層(ES1)沉積於上後，根據本發明的一實施方式。
圖7係與圖6相似的視圖，在第二犧牲層的移除後，根據本發明的一實施方式。
圖8係與圖7相似的視圖，在絕緣層的暴露的部分被移除以形成氣隙後，根據本發明的一實施方式。
圖9A係與圖8相似的視圖，在蝕刻停止層(ES2)沉積於氣隙上方後，根據本發明的一實施方式。
圖9B係沿著A-A’軸的圖9A所示的電子裝置的部分的截面視圖，根據本發明的一實施方式。
圖10A係與圖9A相似的視圖，在凹陷蝕刻停止層ES2且沉積密封蝕刻停止層、絕緣層125及硬遮罩層以形成次互連層後，根據本發明的一實施方式。
圖10B係沿著B-B’軸的圖10A所示的電子裝置的部分的截面視圖，根據本發明的一實施方式。
圖11係與圖10A相似的視圖，在硬遮罩層被圖案化且絕緣層被蝕刻以形成一或更多溝槽後，根據本發明的一實施方式。
圖12A係與圖11相似的視圖，在圖案化及蝕刻絕緣層以形成通孔後，根據本發明的一實施方式。
圖12B係沿著C-C’軸的圖12A所示的電子裝置的部分的截面視圖，根據本發明的一實施方式。
圖13A係與圖12A相似的視圖，在移除硬遮罩層且沉積導電層後，根據本發明的一實施方式。
圖13B係沿著D-D’軸的圖13A所示的電子裝置的部分的截面視圖，根據本發明的一實施方式。
圖14係顯示電容改善對於蝕刻停止層ES2的厚度的圖表，根據本發明的一實施方式。
圖15係顯示在選擇性移除DSA材料的PMMA成分的部分後的電子裝置的部分的圖像，根據本發明的一實施方式。
圖16係顯示在選擇性移除DSA材料的PMMA成分的部分後的電子裝置的部分的圖像，根據本發明的另一實施方式。
圖17係顯示在選擇性蝕刻DSA材料的PS成分後的電子裝置的部分的圖像，根據本發明的一實施方式。
圖18A顯示與圖8相似的電子裝置的部分的圖像，在沉積奈米粒子材料蝕刻停止層前，根據本發明的一實施方式。
圖18B係與圖18A相似的圖像，在烘烤及旋塗奈米粒子材料蝕刻停止層後，根據本發明的一實施方 式。
圖19描述包含本發明的一或更多實施方式的中介物。
圖20描述根據本發明的一實施方式的電腦裝置。
【發明內容及實施方式】
敘述方法及裝置，用以提供無遮罩氣隙以防止通孔擊穿氣隙。此處所述的實施方式提供不需要遮罩的氣隙的圖案化製程。於至少一些實施方式，在導電特徵之間的氣隙有利地以自對準、多通孔的蝕刻停止材料蓋帽，使得通孔蝕刻導向僅著陸在導電特徵上方而離開氣隙。
在至少一些實施方式，防止通孔擊穿在導線之間的氣隙，蝕刻停止(ES)有利地沉積於在通孔蝕刻時不蝕刻的氣隙之上。相對地，在通孔蝕刻期間，在導線之上的ES被選擇性地蝕刻。亦即，通孔蝕刻選擇性蝕刻在金屬上方的ES，而保留在氣隙上方的ES。
於一實施方式，ES為自對準於導電特徵，使用直接自組裝(DSA)材料，如以下更詳細敘述的。於一實施方式，在導電特徵上方及在氣隙上方的ES材料具有相對於彼此的高蝕刻選擇性。於一實施方式，沉積於導電特徵上方的ES材料為可流動氮化物材料。於一實施方式，沉積於氣隙上方的ES材料係旋塗金屬奈米粒子材料。
於以下的說明書，會使用所屬技術領域中具有通常知識者一般用於傳達它們的工作的要旨予其它所屬技術領域中具有通常知識者的詞語敘述說明實施例的多樣的態樣。唯，對於所屬技術領域中具有通常知識者而言，明顯地，本發明可僅以敘述的態樣的一些部分實現。為了說明的目的，特定的數字、材料及組態被提出以提供對於說明實施例的完整理解。唯，對於所屬技術領域中具有通常知識者而言，明顯地，本發明可被實現而無特定的細節。於其它例子，可知的特徵被省略或簡化以不阻礙說明實施例。
會依序敘述許多操作為複數離散操作，以最有助於理解本發明的方式；然而，敘述的次序不應被解釋為意味著這些操作需要是依次序的。特別是，這些操作不需要以所示的次序進行。
雖然特定範例實施方式被敘述且被顯示於伴隨的圖式，可以理解的是此實施方式僅係說明性的而非限制性的，且實施方式不限於所示及所述的特定的結構及配置，因為修改是所屬技術領域中具有通常知識者可思及的。
參照整個說明書，「一實施方式」、「另一實施方式」或「實施方式」意指與實施方式連結敘述的特定的特徵、結構或特性包含於至少一實施方式中。因此，於整個說明書的多處的詞語的表示，例如「一實施方式」及「實施方式」不需要全部參照於相同的實施方式。此 外，特定的特徵、結構或特性可以任意適合的方式組合於一或更多實施方式中。
此外，發明態樣在少於單一揭示的實施方式的所有特徵中。因此，在說明書之後的申請專利範圍在此示意地併入此說明書中，各請求項自為獨立作為分開的實施方式。雖然範例實施方式已在此敘述，所屬技術領域中具有通常知識者會理解這些範例實施方式可以修改或替代的方式實施，如此處所述的。說明書因而被認為是說明而非限制。
於一實施方式，第一蝕刻停止層沉積於在基板上的絕緣層上的複數導電特徵上。第二蝕刻停止層沉積於在導電特徵之間的氣隙上方。第一蝕刻停止層被蝕刻以形成至導電特徵的至少之一的通孔。
圖1顯示電子裝置的部分的三維視圖100，根據本發明的一實施方式。複數導電特徵103、104及105形成於基板101上的絕緣層102上。
於一實施方式，基板101包含半導體材料，例如，矽(Si)。於一實施方式，基板101為單晶Si基板。於另一實施方式，基板101為多晶矽基板。於另一實施方式，基板101代表先前互連層。於再另一實施方式，基板101為非晶矽基板。於替代的實施方式，基板101包含矽、鍺(“Ge”)、矽鍺(“SiGe”)、基於III-V材料的材料例如砷化鎵(“GaAs”)、或其任意組合。於一實施方式，基板101包含用於積體電路的金屬化互連層。在至少 一些實施方式，基板101包含電子裝置，例如，電晶體、記憶體、電容、電阻、光電裝置、開關、或任意其它由電絕緣層分開的主動及被動電子裝置，電絕緣層例如，層間介電層、溝槽絕緣層、或對於電子裝置製造技術領域的通常知識者而言可知的任意其它絕緣層。在至少一些實施方式，基板101包含互連，例如，通孔，組態以連接金屬化層。
於一實施方式，基板101為絕緣覆矽(SOI)基板，包含塊狀較下基板、中絕緣層及頂單晶層。頂單晶層可包含上列的任意材料，例如，矽。
於多樣的實施例，基板可為，例如，有機、陶瓷、玻璃或半導體基板。於一實施例，半導體基板可為結晶基板，使用塊狀矽或絕緣覆矽子結構形成。於其它實施例，半導體基板可使用替代材料形成，其可或沒有與矽組合，其包含但不限於，鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或其它III-V族或IV材料族材料的群組。雖然基板可從此處所述的材料的一些例子形成，可以作為於上的被動及主動電子裝置(例如，電晶體、記憶體、電容、電導、電阻、開關、積體電路、放大器、光電裝置或任意其它電子裝置)的基礎的任意材料可被建構為落入本發明的精神及範圍。
於一實施方式，絕緣層102為層間介電層(ILD)層。於一實施方式，絕緣層102為氧化物層，例如，氧化矽層。於一實施方式，絕緣層102為低介電常數 (low-k)介電質，例如，二氧化矽、氧化矽、碳摻雜氧化物(“CDO”)、或其任意組合。於一實施方式，絕緣層102包含氮化物、氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(“SiOF”)玻璃、有機矽酸鹽(“SiOCH”)玻璃、或其任意組合。於另一實施方式，絕緣層102為氮化物層，例如，氮化矽層。於替代的實施方式，絕緣層102為氧化鋁、氮氧化矽、其它氧化物/氮化物層、其任意組合、或其它電絕緣層，由電子裝置設計決定。
於一實施方式，絕緣層102的厚度由設計決定。於一實施方式，絕緣層102沉積至從約50奈米(nm)至約2微米(μm)的厚度。於一實施方式，絕緣層102沉積於基板101上，使用沉積的技術之一，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋塗、或對於微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
如圖1中所示，導電特徵103、104及105形成於絕緣層102上。於一實施方式，導電特徵103、104及105為導線。於替代的實施方式，導電特徵103、104及105為導線、導電通孔、溝槽、或其任意組合。於一實施方式，在導電特徵之間的距離(間距(pitch))小於約80nm。於一實施方式，間距從約10奈米(nm)至約80nm。
於一實施方式，導電特徵103、104及105使用對於微電子裝置製造技術領域中的通常知識者而言可知的導電特徵形成技術之一形成。於一實施方式，絕緣層102被圖案化以形成開口(例如，溝槽)。於一實施方式，絕緣層102中的開口使用對於微電子裝置製造技術領域中的通常知識者而言可知的圖案化及蝕刻技術形成。一或更多導電層，例如，在基層上的導電層，被沉積以填充絕緣層102中的開口。化學機械蝕刻(CMP)技術的其中之一用於移除延伸在絕緣層102的頂部之上的一或更多導電層的部分。沉積於絕緣層102的開口中的一或更多導電層的部分沒有被移除而成為圖案化的導電特徵，例如導電特徵103、104及105。於一實施方式，導電特徵的寬度小於約40nm。於一實施方式，導電特徵的寬度在接近5nm至約40nm的範圍。於一實施方式，導電特徵的高度小於約65nm。於一實施方式，導電特徵的高度在接近8nm至65nm的範圍。
於一實施方式，基層包含沉積於導電阻障層上的導電種層。於一實施方式，種層包含銅(Cu)。於另一實施方式，種層包含鎢(W)。於替代的實施方式，種層為銅、氮化鈦、釕、鎳、鈷、鎢、或其任意組合。於更特定的實施方式，種層為銅。於一實施方式，導電阻障層包含鋁、鈦、氮化鈦、鉭、氮化鉭、鎢、鈷、釕、類似的金屬、或其任意組合。一般而言，導電阻障層用於防止導電材料從種層至絕緣層102的擴散，且用以提供對於該種 層的附著。於一實施方式，基層包含在阻障層上的種層，其沉積於在絕緣層102中的開口的側壁及底部上。於另一實施方式，基層包含種層，其直接沉積於絕緣層102中的開口的側壁及底部上。各導電阻障層及種層可使用對於半導體製造技術領域中具有通常知識者而言可知的任意薄膜沉積技術沉積，例如，濺射、覆層沉積及類似。於一實施方式，各導電阻障層及種層具有於接近1奈米(nm)至100nm的範圍的厚度。於一實施方式，阻障層可為薄介電層，其已被蝕刻以建立對於之下的金屬層的導電性。於一實施方式，阻障層可整個被省略且可使用適當的銅線的摻雜以製作「自形成阻障」。
於一實施方式，由電鍍製程，銅的導電層沉積於種層上。於另一實施方式，導電層沉積於種層上，使用對於半導體製造技術領域中具有通常知識者而言可知的選擇性沉積技術之一，例如，電鍍、無電電鍍、或類似的技術。於一實施方式，用於導電層的材料的選擇決定用於種層的材料的選擇。例如，若材料用於導電層的材料包含銅，用於種層的材料亦包含銅。於一實施方式，導電層包含，例如，銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉭(Ta)、鎢(W)、釩(V)、鉬(Mo)、鈀(Pd)、金(Au)、銀(Ag)、鉑(Pt)、或其任意組合。
於替代的實施方式，可用於導電層以形成特 徵103、104及105的導電材料的例子包含，但不限於，金屬例如，銅、鉭、鎢、釕、鈦、鉿、鋯、鋁、銀、錫、鉛、金屬合金、金屬碳化物例如、碳化鉿、碳化鋯、碳化鈦、碳化鉭及碳化鋁、其它導電材料、或其任意組合。
於一實施方式，導電特徵103、104及105由移除在絕緣層102的開口外的導電層及基層的部分形成。導電層的部分可被化學地移除例如使用蝕刻、機械地被移除例如使用研磨、或由其技術的組合，例如，使用對於微電子裝置製造技術領域中具有通常知識者而言可知的使用化學機械研磨(“CMP”)技術。
圖2為與圖1相似的視圖200，在第一犧牲層201沉積於複數導電特徵上後，根據本發明的一實施方式。犧牲層201沉積於導電特徵103、104及105上且於鄰接導電特徵的絕緣層的部分上，例如部分111及112。於一實施方式，犧牲層201為DSA材料層。於一實施方式，犧牲層201的材料包含第一成分及與第一成分不同的第二成分。於一非限定的範例實施方式，DSA材料層的第一成分為聚甲基丙烯酸甲酯(PMMA)材料且DSA材料層的第二成分為聚苯乙烯(PS)材料。於其它實施方式，其他材料用於作為犧牲層的第一成分及第二成分。
如圖2所示，犧牲層材料201的第一成分的部分202、107及109分別沉積於導電特徵103、104及105的頂部分上。犧牲層材料201的材料的第二成分的部分203、106及108分別沉積於絕緣層的頂部分上，例如 部分111、112及204。於一實施方式，犧牲層201被固化以分開第一成分及第二成分，使得犧牲層材料的第一成分的部分為自對準於在導電特徵之間的絕緣層的部分，且犧牲層材料的第二成分的部分為自對準於導電特徵。於一實施方式，DSA材料的成分依下伏導電圖案的間距而定。DSA材料的間距依個別成分(例如，PS及PMMA)的分子量而定，且個別成分(例如，PS：PMMA)的比率亦可被修改至匹配下伏圖案的導電部分對於非導電部分的占空比。於一實施方式，由在從約120度C至約300度C的溫度退火，犧牲層材料的第一成分的部分為自對準於絕緣層102的部分，且犧牲層材料的第二成分的部分為自對準於導電特徵103、104及105。在退火期間，DSA材料的PMMA成分及PS成分分別與ILD及金屬(例如，鎢、銅或其它金屬)相分離。於一實施方式，在沉積DSA材料前，導電特徵及絕緣層的頂表面被預先處理。例如，預先處理可包含，由電漿媒介(NH3、H2、H2/H2或其組合)或濕清潔化學清潔媒介(例如，檸檬酸、氫氧化銨及類似)減少或移除導電部分的原生氧化物。
一般而言，犧牲層201的最大厚度由間距決定(例如，1.3倍間距(pitch))。唯，在堆疊中的蝕刻停止層的厚度需要小於約20nm以避免增加堆疊中的介電常數。於一實施方式，犧牲層201的厚度由之後在製程中沉積的蝕刻停止層的厚度決定。於一實施方式，犧牲層201被沉積為從約2nm至約20nm的厚度。於更特定的 實施方式，犧牲層201被沉積為約5nm至約15nm的厚度。
於一實施方式，犧牲層201使用沉積技術的之一沉積，例如但不限於，旋塗、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
圖3係與圖2相似的視圖300，在犧牲層材料201的第一成分的部分被移除以暴露絕緣層102的頂部後，根據本發明的一實施方式。如於圖3中所示，犧牲材料層的第二成分的部分202、107及109維持於導電特徵103、104及105上且絕緣層102的部分111、112及204被暴露。
於一實施方式，犧牲材料層的第一成分的部分被選擇性地移除，使用對於電子裝置製造技術領域中具有通常知識者而言可知的濕蝕刻、乾蝕刻、或其組合的一或更多的技術。
圖15係顯示在選擇性移除DSA材料的PMMA成分的部分後的電子裝置的部分的圖像1500，根據本發明的一實施方式。如於圖像1500中顯示，DSA材料的PMMA成分被選擇性蝕刻，然而留下未受損的DSA材料1502的PS成分於鎢(W)的導電特徵1501上。
圖4係與圖3相似的視圖400，在第二犧牲層401沉積於絕緣層102的暴露的部分上後，根據本發明的一實施方式。犧牲層401被蝕刻回去以顯露出犧牲層201的部分201、107及109。如於圖4中所示，犧牲層401的部分113及114分別沉積於絕緣層102的部分111及112上。於一實施方式，犧牲層201的第二成分具有對於犧牲層401的實質地高蝕刻選擇性。一般而言，於二材料之間的蝕刻選擇性定義為在相似的蝕刻條件下它們之間的蝕刻速率之間的比率。於一實施方式，犧牲層201的PS成分的蝕刻速率對於犧牲層401的蝕刻速率的比率為至少8：1。於一實施方式，犧牲層401為乾顯影潤洗材料(DDRM)。一般而言，DDRM為含矽聚合物，其具對於DSA材料的PS成分的有實質高蝕刻選擇性(例如，至少8：1)。於一實施方式，犧牲層401為基於聚合物成分的氧化矽。
於一實施方式，犧牲層401使用沉積技術之一被沉積，例如但不限於旋塗、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋塗、或對於微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
圖5係與圖4相似的視圖500，在犧牲材料層201的第二成分的部分201、107及109被移除以暴露導 電特徵103、104及105後，根據本發明的一實施方式。如圖5中所示，犧牲層401的部分，例如部分113及114，分別沉積於絕緣層的部分上，例如部分111及112。於一實施方式，犧牲材料層201的第二成分的部分被移除，藉由對於電子裝置製造技術領域中具有通常知識者而言可知的電漿灰化技術的之一。
圖17係顯示在選擇性蝕刻DSA材料的PS成分後的電子裝置的部分的圖像1700，根據本發明的一實施方式。於一實施方式，沉積於ILD層1701上的DDRM材料為含矽聚合物，其具有對於PS成分的實質高蝕刻選擇性。如於圖17中顯示的，在DSA材料的PS成分被從鎢(W)1703的導電特徵選擇性蝕刻掉後，DDRM材料1702保留於ILD層1701的部分上。
圖6係與圖5相似的視圖600，在蝕刻停止層(ES1)601沉積於上後，根據本發明的一實施方式。如圖6所示，蝕刻停止層601的部分115、116及117分別沉積於導電特徵103、104及105的暴露的部分。於一實施方式，在大於400度C的溫度，蝕刻停止層601覆層沉積於導電特徵的暴露的部分上且於犧牲層401上。於一實施方式，蝕刻停止層601被蝕刻回去以顯露犧牲層401的部分，例如部分113及114。於一實施方式，蝕刻停止層601相對於犧牲層401有高的蝕刻選擇性。於一實施方式，犧牲層401的蝕刻速率對於蝕刻停止層601的蝕刻速率之間的比率至少8：1。於一實施方式，在之後的製程 中的犧牲層401的蝕刻期間及氣隙的蝕刻期間，蝕刻停止層601維持實質未受損。於一實施方式，蝕刻停止層601的部分115、116及117的高度大於犧牲層401的部分113及114的高度，以能在製程中之後的犧牲層401及氣隙的蝕刻留存。於一實施方式，蝕刻停止層601的厚度為從約2nm至約20nm。於更特定的實施方式，蝕刻停止層601的厚度為從約5nm至約15nm。
於一實施方式，蝕刻停止層601包含基於可填充的基於氮化物的材料，例如，可流動氮化物。於一實施方式，蝕刻停止層601為氮化矽、氮化碳、或其任意組合。於替代的實施方式，蝕刻停止層601為，氧化物層，例如氧化矽層、碳摻雜氧化物層例如碳摻雜氧化矽層、矽氧碳化物(SiOC)層、氟摻雜氧化矽、金屬氧化物例如氧化鈦、氧化鋁、氧化鉿、或任意其它金屬氧化物；氫倍半矽氧烷(HSQ)、氟化非晶碳、甲基倍半矽氧烷(MSQ)、氮化物層例如氮化矽、氮化鈦、氮氧化矽、碳化矽，或其它蝕刻停止層。
於一實施方式，蝕刻停止層601被沉積，使用沉積技術的之一，例如但不限於，旋塗、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。於一實施方式，蝕刻停止 層601被蝕刻回去，使用一或更多蝕刻技術，例如，對於電子裝置製造技術領域中具有通常知識者而言可知的乾蝕刻、濕蝕刻或兩者的技術。
圖7係與圖6相似的視圖700，在犧牲層401的移除後，根據本發明的一實施方式。如圖7中所示，犧牲層401選擇性地移除以暴露絕緣層102的部分(例如，部分111及112)。在移除犧牲層401後，在導電特徵103、104及105上的蝕刻停止層601的部分維持未受損。於一實施方式，犧牲層401選擇性地移除，使用一或更多蝕刻技術，例如，對於電子裝置製造技術領域中具有通常知識者而言可知的乾蝕刻、濕蝕刻或兩者的技術。
圖8係與圖7相似的視圖800，在絕緣層102的暴露的部分被移除以形成氣隙後，例如在導電特徵103及104的側壁之間的氣隙119及在導電特徵104及105的側壁之間的氣隙118，根據本發明的一實施方式。如圖8中所示，蝕刻停止層601的部分115、116及117在絕緣層102的暴露的部分的移除後被保留。於一實施方式，絕緣層102的暴露的部分被移除，使用一或更多的選擇性蝕刻技術，例如，對於電子裝置製造技術領域中具有通常知識者而言可知的乾蝕刻、濕蝕刻或兩者的技術。
圖9A係與圖8相似的視圖900，在蝕刻停止層(ES2)121沉積於氣隙上方後，根據本發明的一實施方式。圖9B係沿著A-A’軸的圖9A所示的電子裝置的部分的截面視圖910，根據本發明的一實施方式。如圖9A 及9B所示，蝕刻停止層121作為對於氣隙119及118的包封層。於一實施方式，蝕刻停止層121沉積於鄰接於氣隙118的外側的導電特徵105的相對的側壁的絕緣層102的暴露的部分上。於一實施方式，蝕刻停止層121及蝕刻停止層601相對於彼此有蝕刻選擇性。於一實施方式，蝕刻停止層121與蝕刻停止層601不同。於一實施方式，蝕刻停止層601的蝕刻速率對於蝕刻停止層201的蝕刻速率之間的比為至少8：1。如圖9B中所示，蝕刻停止層601的部分的寬度小於下伏的導電特徵的寬度。於一實施方式，蝕刻停止層601的部分117的寬度912為從約20百分比至約30百分比小於導電特徵103的寬度。如於圖8中所示，在蝕刻停止層601的部分下的導電特徵的部分，例如部分911被暴露。於一實施方式，導電特徵的暴露的部分911為約導電特徵103的寬度的六分之一。蝕刻停止層121的部分122沉積於導電特徵103的暴露的部分911上且於導電特徵104的暴露的部分上以於氣隙119上方橋接。蝕刻停止層121的部分123沉積於導電特徵104的其它暴露的部分上且於導電特徵105的暴露的部分上以於氣隙118上方橋接，如圖9B所示。於一實施方式，蝕刻停止層601的厚度911為從約2nm至約20nm。於一實施方式，蝕刻停止層201足夠厚以在蝕刻停止層601被蝕刻後仍保留。於一實施方式，蝕刻停止層201為至少與蝕刻停止層601一樣厚。
於一實施方式，蝕刻停止層201包含金屬奈 米粒子。於一實施方式，蝕刻停止層201為奈米粒子(例如，鉿、鋯、其它金屬奈米粒子、或其組合)旋塗材料。於一實施方式，蝕刻停止層201的奈米粒子為金屬氧化物，例如，氧化鉿、氧化鋯、其它金屬氧化物、或其任意組合。於一實施方式，蝕刻停止層201的奈米粒子的金屬氧化物核心被易於從核心分離的羧酸配位基圍繞，其造成粒子聚集。奈米粒子集合體太大而不適配在導電特徵之間的溝槽(氣隙)，其造成氣隙的包封。
於一實施方式，沉積ES2層201涉及旋塗蝕刻停止層於ES1層的部分上，以包封氣隙。於一實施方式，ES2層201被於約250度C的溫度烘烤，以包封氣隙。於更特定的實施方式，ES2層201被於約250度C的溫度烘烤，以聚集奈米例子。被烘烤的ES2層之後被旋塗於ES1部分上以包封氣隙。於一實施方式，聚集的金屬奈米粒子的尺寸相似或大於導電特徵之間的距離，因此聚集的奈米粒子沉積於氣隙上，而不於氣隙之中。於一實施方式，蝕刻停止層201的各奈米粒子的尺寸從約1nm至約2nm。於一實施方式，聚集的奈米粒子的尺寸從約15nm至約25nm。
圖18A顯示與圖8相似的電子裝置1801的部分的圖像1800，在沉積奈米粒子材料蝕刻停止層前，根據本發明的一實施方式。圖18B係與圖18A相似的圖像1810，在烘烤及旋塗奈米粒子材料蝕刻停止層1802於電子裝置1801的部分上後，根據本發明的一實施方式。如 圖18B中所示，烘烤後的旋塗金屬奈米粒子材料1802自然地包封氣隙，例如氣隙1803及1804。於一實施方式，當蝕刻停止層ES2被沉積以包封氣隙，ES2不覆蓋金屬線的側壁。在金屬線的側壁上的ES2的沉積會縮小氣隙且對應的電容利益會減少。
圖14係顯示電容改善對於覆蓋氣隙的內側(例如，金屬線的側壁)的蝕刻停止層ES2的厚度的趨勢圖表1400，根據本發明的一實施方式。如圖14所示，若沒有於金屬線的側壁之間上的ES2的沉積，有約40%至45%的電容利益。若在氣隙內側的ES2的厚度為約7nm，有約0%的電容利益。於一實施方式，在氣隙內側的ES2層的厚度為小於3nm。
圖16係顯示在選擇性移除DSA材料的PMMA成分的部分後的電子裝置的部分的圖像1600，根據本發明的另一實施方式。圖16與圖15的不同之處在於電子裝置的部分具有寬ILD空間1602。於此例，DSA材料1601的PS成分維持在寬ILD空間1602上方的間距，如圖16所示。於一實施方式，對於寬ILD空間1602，氣隙於ILD的部分之間被蝕刻，而不是導電特徵之間。於一實施方式，於ILD部分之間被蝕刻的氣隙與在導電特徵之間被蝕刻的氣隙相比較深。於一實施方式，在筆劃線中的寬ILD空間1602中，DSA材料形成看起來像指紋的圖案1603。於一實施方式，在筆劃線中，在氣隙蝕刻後，與ILD的部分交替的氣隙的指紋圖案被形成。
圖10A係與圖9A相似的視圖1000，在凹陷蝕刻停止層121且沉積密封蝕刻停止層124在蝕刻停止層121的凹陷部分上、沉積絕緣層125於蝕刻停止層124上、及沉積硬遮罩層126，以形成次互連層後，根據本發明的一實施方式。圖10B係沿著圖10A的B-B’軸所示的電子裝置的部分的截面視圖1010，根據本發明的一實施方式。如圖10A及10B所示，蝕刻停止層121被凹陷以移除蝕刻停止層的覆蓋的多餘的部分以暴露蝕刻停止層601的部分117、115及116。於一實施方式，蝕刻停止層121被凹陷，使用對於電子裝置製造技術領域的通常知識者而言可知的CMP技術的之一。於一實施方式，蝕刻停止層121被凹陷，使用對於電子裝置製造技術領域的通常知識者而言可知的濕蝕刻、乾蝕刻或其組合的一或更多。如圖10A及10B中所示，二不同的蝕刻停止層部分ES1及ES2沉積於導電特徵103、104及105上方。於一實施方式，氣隙118及119之上的ES2材料比ES1材料更不易蝕刻，以防止未著陸通孔擊穿下伏的互連層，如以下更詳細敘述的。如圖10A及10B所示，密封蝕刻停止層124沉積於蝕刻停止層121的凹陷部分122及123上且於蝕刻停止層601的部分117、115及116上，以保護下伏的導電特徵避免濕氣。
於一實施方式，蝕刻停止層124為氮化矽層、碳化矽層、氮碳化矽層、氧碳化矽層、氫氮碳化矽層、或其組合。於一實施方式，蝕刻停止層124包含矽 (Si)、碳(C)、氮(N)、氧(O)、氫(H)、或其任意組合。於一實施方式，蝕刻停止層124為碳摻雜氮化矽(SiN：C)層。於一實施方式，蝕刻停止層124為碳摻雜氧化矽(SiON：C)層。於一實施方式，蝕刻停止層124為高介電常數(high-k)介電質層，其具有的介電常數k大於氧化矽的介電常數。
於替代的實施方式，蝕刻停止層124為氧化物層，例如，氧化矽層、碳摻雜氧化矽、氟摻雜氧化矽、金屬氧化物例如氧化鈦、氧化鋁、或任意其它金屬氧化物，氫倍半矽氧烷、氟摻雜氧化矽、氟化非晶碳、甲基倍半矽氧烷(MSQ)、氮化物層例如氮化矽、氮化鈦、氮氧化矽、碳化矽或其它蝕刻停止層。於一實施方式，蝕刻停止層124的厚度為從約2nm至約20nm。
於一實施方式，蝕刻停止層124被沉積，使用沉積的技術之一，例如但不限於，覆層沉積、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
於一實施方式，絕緣層125為層間介電層(ILD)層。於一實施方式，絕緣層125為氧化物層，例如，氧化矽層。於一實施方式，絕緣層125為低介電常數(low-k)介電質，例如，二氧化矽、氧化矽、碳摻雜氧 化物(“CDO”)、或其任意組合。於一實施方式，絕緣層125包含氮化物、氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(“SiOF”)玻璃、有機矽酸鹽(“SiOCH”)玻璃、或其任意組合。於另一實施方式，絕緣層125為氮化物層，例如，氮化矽層。於替代的實施方式，絕緣層125為氧化鋁、氮氧化矽、其它氧化物/氮化物層、其任意組合、或其它電絕緣層，由電子裝置設計決定。
於一實施方式，絕緣層125的厚度由設計決定。於一實施方式，絕緣層125沉積至從約50奈米(nm)至約2微米(μm)的厚度。於一實施方式，絕緣層125沉積於基板101上，使用沉積的技術之一，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋塗、或對於微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
於一實施方式，硬遮罩層126為氮化物層，例如，氮化矽、氮氧化矽、碳層、其它應遮罩層、或其任意組合。遮罩層126可被沉積，使用對於電子裝置製造技術領域中具有通常知識者而言可知的硬遮罩沉積技術之一。
圖11係與圖10A相似的視圖1100，在硬遮罩層126被圖案化且絕緣層125被蝕刻穿過圖案化的硬遮罩層以形成一或更多溝槽後，根據本發明的一實施方式。 硬遮罩層126可被圖案化，使用對於電子裝置製造技術領域中具有通常知識者而言可知的硬遮罩圖案化技術之一。如圖11所示，絕緣層125的部分被蝕刻下去，以暴露密封蝕刻停止層124的部分。如圖11所示，溝槽127形成於絕緣層125中。於一實施方式，絕緣層125被蝕刻，使用對於電子裝置製造技術領域中具有通常知識者而言可知的濕蝕刻、乾蝕刻、或其組合的技術之一或更多。
圖12A係與圖11相似的視圖1200，在圖案化及蝕刻絕緣層125以形成通孔後，根據本發明的一實施方式。圖12B係沿著圖12A的C-C’軸所示的電子裝置的部分的截面視圖1210，根據本發明的一實施方式。如圖12A及12B所示，包含一或更多硬遮罩層的圖案化硬遮罩層128沉積於蝕刻停止層124的暴露的部分上且進入溝槽127。於一實施方式，硬遮罩層128為氮化物層，例如，氮化矽、氮氧化矽、碳層、其它硬遮罩層、或其任意組合。硬遮罩層128可被沉積且圖案化，使用對於電子裝置製造技術領域中具有通常知識者而言可知的硬遮罩層沉積及圖案化技術之一。通孔開口129被選擇性蝕刻穿過圖案化的硬遮罩層128，蝕刻停止層124及ES1層下至導電特徵104，如圖12A及12B所示。如圖12A及12B所示，在通孔開口的蝕刻期間，ES2層的部分122及123保留於氣隙119及118之上。於一實施方式，通孔開口129被對於ES2層選擇性地蝕刻，使用對於電子裝置製造技術領域中具有通常知識者而言可知的選擇性濕蝕刻、選擇性乾蝕 刻、或其組合的技術之一或更多。
圖13A係與圖12A相似的視圖1300，在移除硬遮罩層126及128且沉積導電層132於填充溝槽127的蝕刻停止層124的暴露的部分上以形成導電特徵133、134及導電通孔131後，根據本發明的一實施方式。圖13B係沿著圖13A的D-D’軸所示的電子裝置的部分的截面視圖1310，根據本發明的一實施方式。於一實施方式，硬遮罩層126及128被移除，使用對於電子裝置製造技術領域中的通常知識者而言可知的硬遮罩層移除技術之一或更多。於一實施方式，硬遮罩層126及128使用灰化技術移除。如於13A及13B所示，導電通孔131著陸於下伏的電特徵104上，而不擊穿氣隙119及118。
於一實施方式，導電層132被沉積，使用對於半導體製造技術領域中的通常知識者而言可知的導電層沉積技術之一，例如，電鍍、無電電鍍、或其它導電層沉積技術。於一實施方式，導電層132包含，例如，銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉭(Ta)、鎢(W)、釩(V)、鉬(Mo)、鈀(Pd)、金(Au)、銀(Ag)、鉑(Pt)、或其任意組合。
於替代的實施方式，可用於導電層132的導電材料的例子包含，但不限於，金屬例如，銅、鉭、鎢、釕、鈦、鉿、鋯、鋁、銀、錫、鉛、金屬合金、金屬碳化 物例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭及碳化鋁、其它導電材料、或其任意組合。
圖19描述中介物1900，其包含本發明的一或更多實施方式。中介物1900係用於橋接第一基板1902至第二基板1904的中介基板。第一基板1902可為，例如，積體電路晶粒。第二基板1904可為，例如，記憶體模組、電腦主機板或其它積體電路晶粒。一般而言，中介物1900的目的是擴展連接至更廣的間距或用以重路由連接至不同的連接。例如，中介物1900可耦合積體電路晶粒至球柵陣列(BGA)1906，其可接續耦合至第二基板1904。於一些實施方式，第一及第二基板1902/1904附接至中介物1900的相對側。於其它實施方式，第一及第二基板1902/1904附接至中介物1900的相同側。且於進一步的實施方式，三或更多基板由中介物1900的方式互連。
中介物1900可由，環氧樹脂、玻璃纖維加強環氧樹脂、陶瓷材料或例如聚醯亞胺的聚合物材料，形成。於進一步的實施例，中介物可由替代的剛性或撓性材料形成，其可包含與上述用於半導體基板的相同材料，例如矽、鍺及其它III-V族及IV族材料。
中介物可包含金屬互連1908、通孔1910，包含但不限於矽穿孔(TSV)1912及一或更多無遮罩氣隙以防止通孔擊穿，如上所述。中介物1900可進一步包含嵌入裝置1914，包含被動及主動裝置。此裝置包含，但不 限於，電容、解耦合電容、電阻、電導、熔絲、二極體、變壓器、感測器及靜電放電(ESD)裝置。更複雜的裝置，例如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可形成於中介物1900上。根據本發明的實施方式，此處所揭示的設備或製程可用於中介物1900的製造。
圖20描述根據本發明的一實施方式的電腦裝置2000。電腦裝置2000可包含一些組件。於一實施方式，這些組件附接於一或更多主機板。於其它實施方式，這些組件製造於單系統單晶片(SoC)晶粒上而不是主機板上。電腦裝置2000中的組件，包含但不限於，積體電路晶粒2002及至少一通訊晶片2008。於一些實施例，通訊晶片2008被製造作為積體電路晶粒2002的部分。積體電路晶粒2002可包含，例如中央處理單元(CPU)的處理器2004，及通常用作快取記憶體的晶粒上記憶體2006，其可由例如嵌入DRAM(eDRAM)或自旋轉移矩記憶體(STTM或STTM-RAM)的技術提供。
電腦裝置2000可包含其它可能有或可能沒有與主機板實體及電耦合或製造於SoC晶粒中的組件。這些其它組件，包含但不限於，揮發性記憶體2010(例如，DRAM)、非揮發性記憶體2012(例如，ROM或快閃記憶體)、圖形處理單元2014(GPU)、數位訊號處理器(DSP)2016、密碼處理器2042(於硬體中執行密碼演算的特殊處理器)、晶片組2020、天線2022、顯示器或觸 控螢幕顯示器2024、觸控螢幕控制器2026、電池2028或其它電源裝置、全球定位系統(GPS)裝置2044、功率放大器(PA)、羅盤、移動共處理器或感測器2032(其可包含加速度計、陀螺儀及羅盤)、喇叭2034、相機2036、使用者輸入裝置2038(例如鍵盤、滑鼠、觸控筆及觸控板)及大量儲存裝置2040(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片2008致能用於從且至電腦裝置2000的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於敘述電路、裝置、系統、方法、技術、通訊頻道等，其經由非固態介質可藉由調變的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中可能沒有線。通訊晶片2008可實現任意許多無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置2000可包含複數通訊晶片2008。例如，第一通訊晶片2008可用於較短範圍的無線通訊，例如Wi-Fi及藍芽，且第二通訊晶片2008可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
單詞「處理器」可表示從暫存器及/或記憶體 處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任意裝置的裝置或裝置的部分。一或更多組件，例如，積體電路晶粒2002、通訊晶片2008、GPU 2014、密碼處理器2042、DSP 2016、晶片組2020及其它組件可包含根據本發明的實施方式形成的一或更多無遮罩氣隙及通孔。於更多實施方式，裝載於電腦裝置2000中的另一組件可含有根據本發明的實施方式形成的一或更多無遮罩氣隙及通孔。
於多樣的實施方式，電腦裝置2000可為膝上電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦(PC)、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置2000可為處理資料的任意其它電子裝置。
上述的本發明的實施例的描述，包含於摘要中敘述的，無意窮盡或限制本發明於特定的揭示的精確形式。雖然本發明的特定實施例及例子於此處為了說明的目的敘述，在本發明的範疇內的多樣的均等修改是可能的，只要可為所屬技術領域中具有通常知識者所理解。
根據上述詳細的敘述，可對本發明作出這些修改。用於之後的申請專利範圍的單詞不應被解釋為限至本發明至揭示於說明書及申請專利範圍中的特定的實施例。而是，本發明的範疇應由之後的申請專利範圍決定， 其根據被建立的申請專利範圍解釋原則而解釋。
以下的例子關於更多實施方式：於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一犧牲層在基板上的絕緣層上的複數導電特徵上，其中該第一犧牲層的第一材料沉積於在該導電特徵之間的該絕緣層的第一部分上，且該第一犧牲層的第二材料層沉積於該複數導電特徵上；移除該第二材料層以暴露該導電特徵的部分；沉積該第一蝕刻停止層於該複數導電特徵的該暴露的部分上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一犧牲層在基板上的絕緣層上的複數導電特徵上，其中該第一犧牲層的第一材料沉積於在該導電特徵之間的該絕緣層的第一部分上，且該第一犧牲層的第二材料層沉積於該複數導電特徵上；移除該第一材料層以暴露該絕緣層的該第一部分；沉積第二犧牲層在該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積該第一蝕刻停止層於該複數導電特徵的 該暴露的部分上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一犧牲層在基板上的絕緣層上的複數導電特徵上，其中該第一犧牲層的第一材料沉積於在該導電特徵之間的該絕緣層的第一部分上，且該第一犧牲層的第二材料層沉積於該複數導電特徵上，其中該第一材料包含聚甲基丙烯酸甲酯(PMMA)材料且該第二材料包含聚苯乙烯(PS)材料；移除該第二材料層以暴露該導電特徵的部分；沉積該第一蝕刻停止層於該複數導電特徵的該暴露的部分上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔，其中該第二蝕刻停止材料被烘烤，以包封該氣隙。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；蝕刻該絕緣層以形成該氣隙在該導電特徵之間；沉積第二蝕刻停止層在該氣隙上方；及蝕刻該第一 蝕刻停止層以形成至該導電特徵的至少之一的通孔。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔，其中該第一蝕刻停止層及該第二蝕刻停止層相對於彼此有蝕刻選擇性。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔，其中該第一蝕刻停止層包含可填充氮化物。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔，其中該第二蝕刻停止層包含金屬奈米粒子。
於一實施方式，一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；凹陷該第二蝕刻停止層；沉積第三蝕刻停止層在凹陷的該第二蝕刻停止層上；沉積互連層在該第三蝕刻 停止層上；蝕刻該第一蝕刻停止層；以及形成至該導電特徵的至少之一的通孔於該互連層中。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間；沉積第二蝕刻停止層在該氣隙上方，其中，該第二蝕刻停止層與該的一蝕刻停止層不同。
於一實施方式，一種用以提供無遮罩氣隙製 程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；形成氣隙於該導電特徵的至少之二之間；沉積第三蝕刻停止層在該第一蝕刻停止層上；沉積互連層在該第三蝕刻停止層上；及形成通孔在該互連層中。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵，其中該第一材料包含聚甲基丙烯酸甲酯(PMMA)材料；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至 在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵，其中該第二材料包含聚苯乙烯(PS)材料；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間；於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵，其中該第一犧牲層為定向自組裝(DSA)材料；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上；移除該第二材料層以暴露該 導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上，其中該第一蝕刻停止層包含可填充氮化物；及形成氣隙於該導電特徵的至少之二之間。
於一實施方式，一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的該暴露的第一部分上，其中該第二犧牲層包括含有矽的聚合物；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的該暴露的部分上；及形成氣隙於該導電特徵的至少之二之間。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方，其中該第一蝕刻停止層及該第二蝕刻停止層相對於彼此有蝕刻選擇性；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上，其中該第一蝕刻停止層包含可填充氮化物；第二蝕刻停止層，在該導電特徵之間的氣隙上方；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方，其中該第二蝕刻停止層包含金屬奈米粒子；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方；第三蝕刻停止層，在該第一蝕刻停止層及該第二蝕刻停止層的至少之一上；及穿過該第三蝕刻停止層的通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方；互連層，在該第一蝕刻停止層及該第二蝕刻停止層的至少之一上方；及在該互連層中的通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第 二蝕刻停止層，在該導電特徵之間的氣隙上方，其中該第二蝕刻停止層包封該氣隙；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
於一實施方式，一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一，其中該第一蝕刻停止層及該第二蝕刻停止層之間的蝕刻率的比為至少8：1。
於前述的說明書，已參照說明書的特定範例實施方式敘述方法及設備。明顯地，可對它們作出多樣的修改而不離開實施方式的寬廣精神及範疇，如於下的申請專利範圍中提出的。說明書及圖式，因此，被認為是描述的效用而非限制的效用。
101‧‧‧基板
102‧‧‧絕緣層
103‧‧‧導電特徵
104‧‧‧導電特徵
105‧‧‧導電特徵
116‧‧‧部分
117‧‧‧部分
122‧‧‧部分
123‧‧‧部分
124‧‧‧蝕刻停止層
128‧‧‧硬遮罩層
129‧‧‧通孔開口
1200‧‧‧視圖

Claims (20)

  1. 一種用以製造電子裝置的方法，包含：沉積第一蝕刻停止層在基板上的絕緣層上的複數導電特徵上；沉積第二蝕刻停止層在該導電特徵之間的氣隙上方；及蝕刻該第一蝕刻停止層以形成至該導電特徵的至少之一的通孔。
  2. 如請求項第1項的方法，更包含：沉積第一犧牲層在複數導電特徵上，其中：該第一犧牲層的第一材料沉積於在該導電特徵之間的該絕緣層的第一部分上，且該第一犧牲層的第二材料層沉積於該導電特徵上；及移除該第二材料層以暴露該導電特徵的部分，其中該第一蝕刻停止層沉積於該導電特徵的暴露的該部分上。
  3. 如請求項第1項的方法，其中該第二蝕刻停止材料被烘烤，以包封該氣隙。
  4. 如請求項第1項的方法，更包含：蝕刻該絕緣層以形成該氣隙。
  5. 如請求項第1項的方法，其中該第一蝕刻停止層及該第二蝕刻停止層相對於彼此有蝕刻選擇性。
  6. 如請求項第1項的方法，其中該第一蝕刻停止層包含可填充氮化物。
  7. 如請求項第1項的方法，其中該第二蝕刻停止層包 含金屬奈米粒子。
  8. 如請求項第1項的方法，更包含：凹陷該第二蝕刻停止層；沉積第三蝕刻停止層在凹陷的該第二蝕刻停止層上；沉積互連層在該第三蝕刻停止層上；及形成通孔於該互連層中。
  9. 一種用以提供無遮罩氣隙製程的方法，包含：固化在基板上的絕緣層上的複數導電特徵上的第一犧牲層，用以對齊該第一犧牲層的第一材料至在該導電特徵之間的該絕緣層的第一部分，且用以對齊該第一犧牲層的第二材料至該複數導電特徵；蝕刻該第一材料以暴露該絕緣層的該第一部分；沉積第二犧牲層至該絕緣層的暴露的該第一部分上；移除該第二材料層以暴露該導電特徵的部分；沉積第一蝕刻停止層在該導電特徵的暴露的該部分上；及形成氣隙於該導電特徵的至少之二之間。
  10. 如請求項第9項的方法，更包含：沉積第二蝕刻停止層在該氣隙上方。
  11. 如請求項第9項的方法，更包含：沉積第三蝕刻停止層在該第一蝕刻停止層上；沉積互連層在該第三蝕刻停止層上；及形成通孔在該互連層中。
  12. 如請求項第9項的方法， 其中該第一材料包含聚甲基丙烯酸甲酯(PMMA)材料，及其中該第二材料包含聚苯乙烯(PS)材料。
  13. 如請求項第9項的方法，其中該第一蝕刻停止層包含可填充氮化物。
  14. 如請求項第9項的方法，其中該第二犧牲層包括含有矽的聚合物。
  15. 一種電子裝置，包含：第一蝕刻停止層，在基板上的絕緣層上的複數導電特徵上；第二蝕刻停止層，在該導電特徵之間的氣隙上方；及通孔，鄰接該第二蝕刻停止層，用以接觸該導電特徵的至少之一。
  16. 如請求項第15項的電子裝置，該第一蝕刻停止層及該第二蝕刻停止層相對於彼此有蝕刻選擇性。
  17. 如請求項第15項的電子裝置，其中該第一蝕刻停止層包含可填充氮化物。
  18. 如請求項第15項的電子裝置，其中該第二蝕刻停止層包含金屬奈米粒子。
  19. 如請求項第15項的電子裝置，更包含：第三蝕刻停止層，在該第一蝕刻停止層及該第二蝕刻停止層的至少之一上。
  20. 如請求項第15項的電子裝置，更包含：互連層，在該第一蝕刻停止層及該第二蝕刻停止層的至少之一上方。
TW105124793A 2015-09-23 2016-08-04 防止通路擊穿的無遮罩氣隙 TW201721803A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/051729 WO2017052536A1 (en) 2015-09-23 2015-09-23 Maskless air gap to prevent via punch through

Publications (1)

Publication Number Publication Date
TW201721803A true TW201721803A (zh) 2017-06-16

Family

ID=58386847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124793A TW201721803A (zh) 2015-09-23 2016-08-04 防止通路擊穿的無遮罩氣隙

Country Status (4)

Country Link
US (2) US10256141B2 (zh)
CN (1) CN108369923B (zh)
TW (1) TW201721803A (zh)
WO (1) WO2017052536A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163797B2 (en) * 2015-10-09 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interlayer dielectric material by spin-on metal oxide deposition
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US11610810B2 (en) * 2018-12-21 2023-03-21 Intel Corporation Maskless air gap enabled by a single damascene process
US11605589B2 (en) 2021-01-28 2023-03-14 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
EP1376684B1 (en) * 1997-01-21 2008-11-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6492732B2 (en) 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7126223B2 (en) * 2002-09-30 2006-10-24 Intel Corporation Semiconductor device formed with an air gap using etch back of inter layer dielectric (ILD)
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7030495B2 (en) * 2004-03-19 2006-04-18 International Business Machines Corporation Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
US20090093100A1 (en) 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7811924B2 (en) * 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
DE102008059650B4 (de) * 2008-11-28 2018-06-21 Globalfoundries Inc. Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
KR101536333B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 배선 구조물 및 이의 형성 방법
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8278904B2 (en) * 2009-07-23 2012-10-02 Quantance, Inc. High bandwidth power supply system with high efficiency and low distortion
US8399350B2 (en) 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
TWI543398B (zh) * 2012-08-03 2016-07-21 國家中山科學研究院 Ｌｅｄ磊晶結構
US8664743B1 (en) * 2012-10-31 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Air-gap formation in interconnect structures
US8866297B2 (en) * 2012-11-30 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Air-gap formation in interconnect structures
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9437606B2 (en) * 2013-07-02 2016-09-06 Sandisk Technologies Llc Method of making a three-dimensional memory array with etch stop
US10269634B2 (en) 2013-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having voids and method of forming same
US9390965B2 (en) * 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US9515085B2 (en) * 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法
US11488840B2 (en) 2021-01-11 2022-11-01 Nanya Technology Corporation Wafer-to-wafer interconnection structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20190189500A1 (en) 2019-06-20
US20180204760A1 (en) 2018-07-19
CN108369923A (zh) 2018-08-03
US10971394B2 (en) 2021-04-06
WO2017052536A1 (en) 2017-03-30
CN108369923B (zh) 2023-03-14
US10256141B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
CN107004633B (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
CN108701645B (zh) 减成图案化的互连下方的自对准通孔
US10971394B2 (en) Maskless air gap to prevent via punch through
CN107112277B (zh) 将过孔与密集间距金属互连层的顶和底自对准的结构和方法
US11854834B2 (en) Integrated circuit package supports
TW201731025A (zh) 堆疊電晶體
US10615117B2 (en) Self-aligned via
US10811351B2 (en) Preformed interlayer connections for integrated circuit devices
US11024538B2 (en) Hardened plug for improved shorting margin
US11723188B2 (en) Replacement metal COB integration process for embedded DRAM
KR20210144547A (ko) 자기 정렬 비아에 대한 beol 통합
TWI747902B (zh) 製造電晶體裝置的方法、電子裝置及其製造方法
US11610810B2 (en) Maskless air gap enabled by a single damascene process
WO2018125109A1 (en) Subtractive plug etching
TW202211410A (zh) 用於進階積體電路結構製造的金屬線與通孔障壁層以及通孔輪廓
CN114512455A (zh) 使用帽盖和包裹式电介质间隔体的垂直金属划分